CN115581098A - 显示面板及显示装置 - Google Patents

Abstract

一种显示面板，包括：衬底基板、显示结构层、封装结构层以及多条信号引出线。衬底基板包括：显示区域、位于显示区域一侧的信号接入区域、以及位于显示区域和信号接入区域之间的周边走线区域。封装结构层从显示区域延伸至周边走线区域。周边走线区域包括：位于封装结构层的封装边界靠近信号接入区域一侧的第一区域。多条信号引出线位于周边走线区域。至少一条信号引出线包括位于第一区域的第一走线，第一走线为双层走线。

Description

显示面板及显示装置

技术领域

本文涉及但不限于显示技术领域，尤指一种显示面板及显示装置。

背景技术

随着显示技术的不断发展，显示产品的种类越来越多，例如，液晶显示器(LCD，Liquid Crystal Display)、有机发光二极管(OLED，Organic Light-Emitting Diode)显示器、等离子体显示面板(PDP，Plasma Display Panel)、场发射显示器(FED，Field EmissionDisplay)等。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开实施例提供一种显示面板及显示装置。

一方面，本实施例提供一种显示面板，包括：衬底基板、显示结构层、封装结构层以及多条信号引出线。衬底基板包括：显示区域、位于显示区域一侧的信号接入区域、以及位于显示区域和信号接入区域之间的周边走线区域。显示结构层位于显示区域。封装结构层位于显示结构层远离衬底基板的一侧。封装结构层从显示区域延伸至周边走线区域。周边走线区域包括：位于封装结构层的封装边界靠近信号接入区域一侧的第一区域。多条信号引出线位于周边走线区域。至少一条信号引出线包括位于第一区域的第一走线，第一走线为双层走线。

在一些示例性实施方式中，所述周边走线区域还包括：位于所述封装结构层的封装边界靠近所述显示区域一侧的第二区域；所述第一走线延伸至所述第二区域的长度小于或等于300微米。

在一些示例性实施方式中，所述第一走线包括：相互电连接的第一子走线和第二子走线，所述第一子走线位于所述第二子走线远离所述衬底基板的一侧；所述第一子走线和所述第二子走线在所述衬底基板的正投影至少部分交叠。

在一些示例性实施方式中，所述第一子走线的材料的电阻率小于所述第二子走线的材料的电阻率。

在一些示例性实施方式中，所述第一子走线和第二子走线的材料均为金属材料。

在一些示例性实施方式中，所述第一子走线为钛铝钛的层叠结构，所述第二子走线的材料包括钼。

在一些示例性实施方式中，所述第一子走线和第二子走线之间设置至少一个绝缘层，所述至少一个绝缘层开设有阵列排布的多个过孔，所述第一子走线通过所述多个过孔与所述第二子走线电连接。

在一些示例性实施方式中，所述周边走线区域还包括：位于所述封装结构层的封装边界靠近所述显示区域一侧的第二区域；所述至少一条第一信号引出线还包括：位于所述第二区域的第二走线，所述第二走线与所述第一走线的第一子走线为一体结构。

在一些示例性实施方式中，所述信号接入区域包括多个信号接入引脚，所述第二子走线与至少一个信号接入引脚电连接。

在一些示例性实施方式中，在垂直于所述显示面板的方向上，所述显示面板包括：依次设置在所述衬底基板上的半导体层、第一栅金属层、第二栅金属层、第一源漏金属层以及第二源漏金属层。其中，所述第一子走线位于所述第一源漏金属层，所述第二子走线位于所述第一栅金属层或第二栅金属层。

在一些示例性实施方式中，所述第一源漏金属层和第二源漏金属层之间依次设置第一平坦层和第一钝化层，所述第二源漏金属层远离所述衬底基板一侧依次设置第二钝化层和第二平坦层。

在一些示例性实施方式中，所述周边走线区域具有第一隔离区域，所述第一隔离区域内的第一平坦层和第二平坦层中的至少之一被去除，所述第一隔离区域与所述封装结构层部分交叠；所述第一走线与所述第一隔离区域部分交叠。

在一些示例性实施方式中，所述多条信号引出线包括：多条数据扇出线；或者包括：多条数据扇出线和多条驱动控制线。

在一些示例性实施方式中，所述衬底基板为刚性基板。

另一方面，本公开实施例提供一种显示装置，包括如上所述的显示面板。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为一种显示装置的外形示意图；

图2为一种显示装置的结构示意图；

图3为一种像素电路的等效电路图；

图4为本公开至少一实施例的显示面板的显示区域的局部剖面结构示意图；

图5为本公开至少一实施例的显示面板的第一周边区域的示意图；

图6为本公开至少一实施例的第一周边区域的局部示意图；

图7和图8为本公开至少一实施例的第一周边区域的局部膜层示意图；

图9为本公开至少一实施例的周边走线区域的局部示意图；

图10为图9中的第一源漏金属层的示意图；

图11为图9中的第一栅金属层的示意图；

图12为本公开至少一实施例的第一区域的局部示意图；

图13为图12中沿Q-Q’方向的局部剖面示意图；

图14为图12中的第一栅金属层的示意图；

图15为图12中形成第二绝缘层后的第一区域的局部示意图。

具体实施方式

下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。

在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，为区分晶体管除栅极之外的两极，将其中一个电极称为第一极，另一电极称为第二极，第一极可以为源极或者漏极，第二极可以为漏极或源极，另外，将晶体管的栅极称为控制极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本公开中，“大致相同”是指数值相差10％以内的情况。

在本公开中，A沿着B方向延伸是指，A可以包括主体部分和与主体部分连接的次要部分，主体部分是线、线段或条形状体，主体部分沿着B方向伸展，且主体部分沿着B方向伸展的长度大于次要部分沿着其它方向伸展的长度。以下描述中所说的“A沿着B方向延伸”均是指“A的主体部分沿着B方向延伸”。

图1为一种显示装置的外形示意图，外形为一种矩形倒圆角形状。显示装置可以包括：显示面板。在一些示例中，显示面板可以为包括线性边的闭合多边形、包括弯曲边的圆形或椭圆形、或者包括线性边和弯曲边的半圆形或半椭圆形等。在一些示例中，当显示面板具有线性边时，显示面板的至少一些拐角可以为曲线。当显示面板具有矩形形状时，在相邻的线性边彼此交汇处的部分可以采用具有预定曲率的曲线代替。其中，可以根据曲线的位置不同来设定曲率。例如，可以根据曲线开始的位置、曲线的长度等来改变曲率。

在一些示例中，如图1所示，显示面板可以包括显示区域AA和位于显示区域AA周边的周边区域BB。在一些示例中，显示区域AA可以包括在第二方向Y上相对设置的第一边缘(下边缘)和第二边缘(上边缘)，以及在第一方向X上相对设置的第三边缘(左边缘)和第四边缘(右边缘)。相邻边缘之间可以通过弧形的倒角连接，形成倒圆角的四边形形状。在一些示例中，周边区域BB可以包括：在第二方向Y上相对设置的第一周边区域(下边框)B1和第二周边区域(上边框)B2，在第一方向X上相对设置的第三周边区域(左边框)B3和第四周边区域(右边框)B4。第一周边区域B1与第三周边区域B3和第四周边区域B4连通，第二周边区域B2与第三周边区域B3和第四周边区域B4连通。

在一些示例中，如图1所示，显示区域AA至少包括多个子像素PX、多条栅线G以及多条数据线D。多条栅线G可以沿第一方向X延伸，多条数据线D可以沿第二方向Y延伸。多条栅线G和多条数据线D在显示面板的正投影可以交叉形成多个子像素区域，每个子像素区域内设置一个子像素PX。多条数据线D与多个子像素PX电连接，多条数据线D可以被配置为向多个子像素PX提供数据信号。多条栅线G与多个子像素PX电连接，多条栅线G可以被配置为向多个子像素PX提供栅极控制信号。在一些示例中，栅极控制信号可以包括扫描信号，或者可以包括扫描信号和发光控制信号。

在一些示例中，如图1所示，第一方向X可以是显示区域AA中栅线G的延伸方向(行方向)，第二方向Y可以是显示区域AA中数据线D的延伸方向(列方向)。第一方向X和第二方向Y可以相互垂直。

在一些示例中，显示区域AA的一个像素单元可以包括三个子像素，三个子像素可以分别为红色子像素、绿色子像素和蓝色子像素。然而，本实施例对此并不限定。在一些示例中，一个像素单元可以包括四个子像素，四个子像素可以分别为红色子像素、绿色子像素、蓝色子像素和白色子像素。

在一些示例中，子像素的形状可以是矩形、菱形、五边形或六边形。一个像素单元包括三个子像素时，三个子像素可以采用水平并列、竖直并列或品字方式排列；一个像素单元包括四个子像素时，四个子像素可以采用水平并列、竖直并列或正方形方式排列。然而，本实施例对此并不限定。

在一些示例中，子像素可以包括：像素电路以及与像素电路连接的发光元件。像素电路可以包括多个晶体管和至少一个电容。例如，像素电路可以为3T1C结构、7T1C结构、5T1C结构、8T1C结构或者8T2C结构等，其中，上述电路结构中的T指的是薄膜晶体管，C指的是电容，T前面的数字代表电路中薄膜晶体管的数量，C前面的数字代表电路中电容的数量。

在一些示例中，像素电路中的多个晶体管可以是P型晶体管，或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在另一些示例中，像素电路中的多个晶体管可以包括P型晶体管和N型晶体管。

在一些示例中，像素电路中的多个晶体管可以采用低温多晶硅薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LTPS，Low Temperature Poly-Silicon)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点。

在一些示例中，发光元件可以是发光二极管(LED，Light Emitting Diode)、有机发光二极管(OLED，Organic Light Emitting Diode)、量子点发光二极管(QLED，QuantumDot Light Emitting Diodes)、微LED(包括：mini-LED或micro-LED)等中的任一者。例如，发光元件可以为OLED，发光元件在其对应的像素电路的驱动下可以发出红光、绿光、蓝光、或者白光等。发光元件发光的颜色可根据需要而定。在一些示例中，发光元件可以包括：阳极、阴极以及位于阳极和阴极之间的有机发光层。发光元件的阳极可以与对应的像素电路电连接。然而，本实施例对此并不限定。

图2为一种显示装置的结构示意图。在一些示例中，如图2所示，显示装置可以包括：时序控制器21、数据驱动器22、扫描驱动电路23、发光驱动电路24以及显示面板25。在一些示例中，显示面板25的显示区域可以包括规则排布的多个子像素PX。扫描驱动电路23可以配置为沿扫描线将扫描信号提供到子像素PX；数据驱动器22可以配置为沿数据线将数据电压提供到子像素PX；发光驱动电路24可以配置为沿发光控制线将发光控制信号提供到子像素PX；时序控制器21可以配置为控制扫描驱动电路23、发光驱动电路24和数据驱动器22。

在一些示例中，如图2所示，时序控制器21可以将适于数据驱动器22的规格的灰度值和控制信号提供到数据驱动器22；时序控制器21可以将适于扫描驱动电路23的规格的扫描时钟信号、扫描起始信号等提供到扫描驱动电路23；时序控制器21可以将适于发光驱动电路24的规格的发光时钟信号、发光起始信号等提供到发光驱动电路24。数据驱动器22可以利用从时序控制器21接收的灰度值和控制信号来产生将提供到数据线D1至Dn的数据电压。例如，数据驱动器22可以利用时钟信号对灰度值进行采样，并且以子像素行为单位将与灰度值对应的数据电压施加到数据线D1至Dn。扫描驱动电路23可以通过从时序控制器21接收的扫描时钟信号、扫描起始信号等来产生将提供到扫描线S1至Sm的扫描信号。例如，扫描驱动电路23可以将具有导通电平脉冲的扫描信号顺序地提供到扫描线。在一些示例中，扫描驱动电路23可以包括移位寄存器，可以在扫描时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号。发光驱动电路24可以通过从时序控制器21接收的发光时钟信号、发光起始信号等来产生将提供到发光控制线E1至Eo的发光控制信号。例如，发光驱动电路24可以将具有截止电平脉冲的发光起始信号顺序地提供到发光控制线。发光驱动电路24可以包括移位寄存器，以在发光时钟信号的控制下顺序地将截止电平脉冲形式提供的发光起始信号传输到下一级电路的方式产生发光控制信号。其中，n、m和o均为自然数。

在一些示例中，扫描驱动电路和发光驱动电路可以直接设置在显示面板上。例如，扫描驱动电路可以设置在显示面板的第三周边区域，发光驱动电路可以设置在显示面板的第四周边区域；或者，显示面板的第三周边区域和第四周边区域均可以设置扫描驱动电路和发光驱动电路。在一些示例中，扫描驱动电路和发光驱动电路可以在形成子像素的像素电路的工艺中与子像素一起形成。

在一些示例中，数据驱动器可以设置在单独的芯片或印刷电路板上，以通过显示面板上的信号接入引脚连接到子像素。例如，数据驱动器可以采用玻璃上芯片、塑料上芯片、膜上芯片等形成设置在显示面板的第一周边区域，以连接到信号接入引脚。时序控制器可以与数据驱动器分开设置或者与数据驱动器一体设置。然而，本实施例对此并不限定。在一些示例中，数据驱动器可以直接设置在显示面板上。

图3为一种像素电路的等效电路图。在一些示例中，如图3所示，本示例的像素电路可以包括七个晶体管(即第一晶体管T1至第七晶体管T7)和一个存储电容Cst。其中，第三晶体管T3的栅极与第一节点N1电连接，第三晶体管T3的第一极与第二节点N2电连接，第三晶体管T3的第二极与第三节点N3电连接。第三晶体管T3还可以称为驱动晶体管。第四晶体管T4的栅极与第一扫描线GL电连接，第四晶体管T4的第一极与数据线DL电连接，第四晶体管T4的第二极与第三晶体管T3的第一极电连接。第四晶体管T4还可以称为数据写入晶体管。第二晶体管T2的栅极与第一扫描线GL电连接，第二晶体管T2的第一极与第三晶体管T3的栅极电连接，第二晶体管T2的第二极与第三晶体管T3的第二极电连接。第二晶体管T2还可以称为阈值补偿晶体管。第五晶体管T5的栅极与发光控制线EML电连接，第五晶体管T5的第一极与第二电源线VDD电连接，第五晶体管T5的第二极与第三晶体管T3的第一极电连接。第六晶体管T6的栅极与发光控制线EML电连接，第六晶体管T6的第一极与第三晶体管T3的第二极电连接，第六晶体管T6的第二极与发光元件EL的阳极电连接。第五晶体管T5和第六晶体管T6还可以称为发光控制晶体管。第一晶体管T1与第三晶体管T3的栅极电连接，并配置为对第三晶体管T3的栅极进行复位，第七晶体管T7与发光元件EL的阳极电连接，并配置为对发光元件EL的阳极进行复位。第一晶体管T1的栅极与第二扫描线RST1电连接，第一晶体管T1的第一极与第一初始信号线INIT1电连接，第一晶体管T1的第二极与第三晶体管T3的栅极电连接。第七晶体管T7的栅极与第三扫描线RST2电连接，第七晶体管T7的第一极与第二初始信号线INIT2电连接，第七晶体管T7的第二极与发光元件EL的阳极电连接。第一晶体管T1和第七晶体管T7还可以称为复位控制晶体管。存储电容Cst的第一电容极板与第三晶体管T3的栅极电连接，存储电容Cst的第二电容极板与第二电源线VDD电连接。

在本示例中，第一节点N1为存储电容Cst、第一晶体管T1、第三晶体管T3和第二晶体管T2的连接点，第二节点N2为第五晶体管T5、第四晶体管T4和第三晶体管T3的连接点，第三节点N3为第三晶体管T3、第二晶体管T2和第六晶体管T6的连接点，第四节点N4为第六晶体管T6、第七晶体管T7和发光元件EL的连接点。

在一些示例中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。

在一些示例中，第二电源线VDD可以配置为向像素电路提供恒定的第二电压信号，第一电源线VSS可以配置为向像素电路提供恒定的第一电压信号，并且第二电压信号可以大于第一电压信号。第一扫描线GL可以配置为向像素电路提供扫描信号SCAN，数据线DL可以配置为向像素电路提供数据信号DATA，发光控制线EML可以配置为向像素电路提供发光控制信号EM，第二扫描线RST1可以配置为向像素电路提供第一复位控制信号RESET1，第三扫描线RST2可以配置为向像素电路提供第二复位控制信号RESET2。在一些示例中，第n行像素电路电连接的第二扫描线RST1可以与第n-1行像素电路的第一扫描线GL电连接，以被输入扫描信号SCAN(n-1)，即第一复位控制信号RESET1(n)与扫描信号SCAN(n-1)可以相同。第n行像素电路的第三扫描线RST2可以与第n行像素电路的第一扫描线GL电连接，以被输入扫描信号SCAN(n)，即第二复位控制信号RESET2(n)与扫描信号SCAN(n)可以相同。其中，n为大于0的整数。如此，可以减少显示基板的信号线，实现显示基板的窄边框设计。然而，本实施例对此并不限定。

在一些示例中，第一初始信号线INIT1可以配置为向像素电路提供第一初始信号，第二初始信号线INIT2可以配置为向像素电路提供第二初始信号。例如，第一初始信号可以不同于第二初始信号。第一初始信号和第二初始信号可以为恒压信号，其大小例如可以介于第一电压信号和第二电压信号之间，但不限于此。在另一些示例中，第一初始信号与第二初始信号可以相同，可以仅设置第一初始信号线来提供第一初始信号。

在一些实现方式中，在LTPS显示面板的制备过程中，第一周边区域的信号走线会出现信号传输不良的情况。本申请发明人经过研究发现，在LTPS显示面板的制备工艺中，第一周边区域的信号走线采用较高电阻率的金属材料(例如钼(Mo)，单位面积内钼的阻抗约为0.5欧姆(Ω))制备，存在走线阻抗较大影响信号传输效果的情况；在信号走线改用较小电阻率的材料(例如，钛/铝/钛层叠结构，单位面积内钛/铝/钛层叠结构的阻抗约为0.05Ω)制备后，虽然可以降低走线阻抗，但是受限于制备工艺，存在铝氧化导致顶层钛坍塌影响信号传输的情况。比如，在显示面板的制备过程中，在钛/铝/钛层叠结构制备之后进行平坦层的制备，一旦平坦层的涂胶工艺过程出现问题，铝容易发生氧化从而导致铝上层的钛发生坍塌。另外，显示面板在信赖性测试过程中容易产生走线受损情况。

本实施例提供一种显示面板，包括：衬底基板、显示结构层、封装结构层以及多条信号引出线。衬底基板包括：显示区域、位于显示区域一侧的信号接入区域、以及位于显示区域和信号接入区域之间的周边走线区域。显示结构层位于显示区域。封装结构层位于显示结构层远离衬底基板的一侧。封装结构层从显示区域延伸至周边走线区域。周边走线区域包括：位于封装结构层的封装边界靠近信号接入区域一侧的第一区域。多条信号引出线位于周边走线区域。至少一条信号引出线包括：位于第一区域的第一走线，第一走线为双层走线。

本实施例提供的显示面板，通过设置周边走线区域的信号引出线在第一区域采用双层走线，可以改善周边走线区域的信号传输效果，从而提高显示效果。

在一些示例性实施方式中，周边走线区域还包括：位于封装结构层的封装边界靠近显示区域一侧的第二区域。信号引出线的第一走线延伸至第二区域的长度可以小于或等于300微米。例如，第一走线延伸至第二区域的长度可以约为300微米。本示例通过设置第一走线延伸至存在封装结构层的第二区域，且延伸长度小于或等于300微米，可以匹配显示面板的封装方式，保证显示面板的封装效果。

在一些示例性实施方式中，第一走线可以包括：相互电连接的第一子走线和第二子走线，第一子走线可以位于第二子走线远离衬底基板的一侧，第一子走线和第二子走线在衬底基板的正投影可以至少部分交叠。例如，第一子走线在衬底基板的正投影可以与第二子走线在衬底基板的正投影重合。在一些示例中，第一子走线的材料的电阻率可以小于第二子走线的材料的电阻率。例如，第一子走线和第二子走线的材料可以均为金属材料。比如，第一子走线可以采用钛铝钛的层叠结构，第二子走线的材料可以包括钼。本示例通过设置第一走线为双层走线，可以减小信号引出线的阻抗，而且可以改善钛铝钛的层叠结构的走线在铝氧化导致顶层钛坍塌对信号传输的影响，从而保证显示面板的显示效果。另外，可以避免显示面板在信赖性测试过程中产生走线受损情况。

在一些示例性实施方式中，第一子走线和第二子走线之间可以设置至少一个绝缘层，至少一个绝缘层开设有阵列排布的多个过孔，第一子走线可以通过所述多个过孔与第二子走线电连接。本示例的第一子走线和第二子走线通过阵列排布的多个过孔进行电连接，可以实现第一子走线和第二子走线之间的并联连接，从而降低信号引出线的阻抗，改善显示效果。

在一些示例性实施方式中，周边走线区域还可以包括：位于封装结构层的封装边界靠近显示区域一侧的第二区域。至少一条信号引出线还可以包括：位于第二区域的第二走线，第二走线与第一走线的第一子走线可以为一体结构。本示例将第二区域的第二走线与第一子走线设置为同层，例如采用钛铝钛的层叠结构，有利于降低信号引出线的阻抗，从而改善显示效果。

下面通过一些示例对本实施例的显示面板进行举例说明。

图4为本公开至少一实施例的显示面板的显示区域的局部剖面结构示意图。图4示意了显示区域的一个子像素的结构。在一些示例中，如图4所示，在垂直于显示面板的方向上，显示面板可以包括：衬底基板101、以及依次设置在衬底基板101上的显示结构层和封装结构层104。显示结构层可以包括：依次设置在衬底基板101上的电路结构层102和发光结构层103。在一些可能的实现方式中，显示面板可以包括其它膜层，如隔垫柱等，本公开在此不做限定。

在一些示例中，衬底基板101可以为刚性基板，例如玻璃基板。然而，本实施例对此并不限定。

在一些示例中，每个子像素的电路结构层102可以包括构成像素电路的多个晶体管和存储电容，图4中以一个子像素的像素电路包括的一个晶体管(例如晶体管201)和一个存储电容(例如，存储电容202)为例进行示意。例如，晶体管201可以为前述像素电路中的第六晶体管或第七晶体管，存储电容202可以为前述像素电路中的存储电容Cst。

在一些示例中，如图4所示，一个子像素的电路结构层102可以包括：设置在衬底基板101上的半导体层、第一栅金属层、第二栅金属层、第一源漏金属层和第二源漏金属层。其中，半导体层和衬底基板101之间可以设置缓冲层210；半导体层和第一栅金属层之间可以设置第一绝缘层211；第一栅金属层和第二栅金属层之间可以设置第二绝缘层212；第二栅金属层和第一源漏金属层之间可以设置第三绝缘层213。第一源漏金属层和第二源漏金属层之间可以设置第一平坦层214和第一钝化层215。第一钝化层215可以位于第一平坦层214远离衬底基板101的一侧。第二源漏金属层远离衬底基板101一侧可以依次设置第二钝化层216和第二平坦层217。本示例将第二源漏金属层设置在第一钝化层215和第二钝化层216之间，可以避免制备过程中第二源漏金属层无法沉积的情况，可以保证显示面板的显示效果。

在一些示例中，如图4所示，半导体层可以至少包括：晶体管201的有源层；第一栅金属层可以至少包括：晶体管201的栅极和存储电容202的第一电容极板；第二栅金属层可以至少包括：存储电容202的第二电容极板，第二电容极板在衬底基板101的正投影与第一电容极板在衬底基板101的正投影可以存在交叠；第一源漏金属层可以至少包括：晶体管201的第一极和第二极；第二源漏金属层可以至少包括：阳极连接电极203，阳极连接电极203可以电连接晶体管201的第二极和发光元件的阳极301。有源层、栅极、第一极和第二极可以组成晶体管201，第一电容极板和第二电容极板可以组成存储电容202。

在一些示例中，如图4所示，缓冲层210、第一绝缘层211、第二绝缘层212、第三绝缘层213、第一钝化层215和第二钝化层217可以为无机绝缘层。例如，缓冲层210、第一绝缘层211、第二绝缘层212、第三绝缘层213、第一钝化层215和第二钝化层217可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。其中，第一绝缘层211和第二绝缘层212可称之为栅绝缘(GI)层，第三绝缘层213可称之为层间绝缘(ILD)层。第一平坦层214和第二平坦层216可以为有机绝缘层。第一栅金属层、第二栅金属层、第一源漏金属层和第二源漏金属层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。例如，第一栅金属层和第二栅金属层的材料可以为钼，第一源漏金属层的材料可以为钛铝钛的层叠结构。半导体层可以采用多晶硅(p-Si)等材料。

在一些示例中，如图4所示，发光结构层103可以包括阳极层、像素定义层304、有机发光层302和阴极层。阳极层可以包括发光元件的阳极301，阴极层可以包括发光元件的阴极303。阳极301可以设置在第二平坦层217上，通过第二平坦层217上开设的过孔与阳极连接电极203电连接。像素定义层304可以设置在阳极层和第二平坦层217上，像素定义层304上设置有像素开口，像素开口可以暴露出阳极301的至少部分表面。有机发光层302至少部分设置在像素开口内，有机发光层302与阳极301连接。阴极303设置在有机发光层302上，阴极303与有机发光层302连接。有机发光层302在阳极301和阴极302的驱动下出射相应颜色的光线。

在一些示例中，有机发光层302可以至少包括在阳极301上叠设的空穴注入层、空穴传输层、发光层和空穴阻挡层。在一些示例中，所有子像素的空穴注入层可以是连接在一起的共通层，所有子像素的空穴传输层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，空穴阻挡层可以是连接在一起的共通层。然而，本实施例对此并不限定。

在一些示例中，如图4所示，封装结构层104可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可采用无机材料，第二封装层可采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层103。

图5为本公开至少一实施例的显示面板的第一周边区域的示意图。在一些示例中，如图5所示，显示面板的第一周边区域可以包括：位于显示区域AA一侧的信号接入区域B13、以及位于显示区域AA和信号接入区域B13之间的周边走线区域B12和周边电路区域B11。周边电路区域B11可以位于周边走线区域B12靠近显示区域AA的一侧。在第二方向Y上，第一周边区域可以包括：沿远离显示区域AA的方向依次排布的周边电路区域B11、周边走线区域B12和信号接入区域B13。

在一些示例中，信号接入区域B13可以包括多个并排平行设置的信号接入引脚，多个信号接入引脚可以沿第一方向X依次排布。多个信号接入引脚可以被配置为与柔性线路板或驱动芯片绑定连接，从而获取来自柔性线路板或驱动芯片的信号。例如，信号接入区域B13可以设置多个驱动芯片(比如，驱动芯片40a、40b、40c和40d)。多个驱动芯片可以在信号接入区域B13沿第一方向X依次排布。然而，本实施例对此并不限定。

在一些示例中，如图5所示，周边电路区域B11可以设置多路复用电路和静电释放电路(ESD)(图未示)。静电释放电路可以位于多路复用电路远离显示区域AA的一侧。多路复用电路可以包括多个复用单元，每个复用单元可以与显示区域AA内的多条数据线电连接，可以被配置为使一个信号源为所述多条数据线提供数据信号。例如，每个复用单元可以电连接一条复用数据线，通过复用数据线可以电连接提供数据信号的信号源。复用数据线可以与静电释放电路电连接，以便释放静电。

在一些示例中，如图5所示，周边走线区域B12可以设置多条信号引出线，多条信号引出线可以包括多条数据扇出线31。多条数据扇出线31可以与周边电路区域B11的多条复用数据线电连接。例如，多条数据扇出线31与多条复用数据线可以一一对应电连接。多条数据扇出线31可以延伸至信号接入区域B13，并与信号接入区域B13内的多个信号接入引脚对应电连接。例如，数据扇出线31与信号接入引脚可以一一对应电连接。

在一些示例中，如图5所示，多条信号引出线还可以包括多条驱动控制线33。多条驱动控制线33可以位于多条数据扇出线31沿第一方向X的两侧。多条驱动控制线33可以与最左侧的驱动芯片(例如驱动芯片40a)和最右侧的驱动芯片(例如驱动芯片40d)电连接。例如，与驱动芯片40a电连接的驱动控制线33可以延伸至第三周边区域，给第三周边区域的扫描驱动电路提供控制信号；与驱动芯片40d电连接的驱动控制线33可以延伸至第四周边区域，给第四周边区域的发光驱动电路提供控制信号。然而，本实施例对此并不限定。

图6为本公开至少一实施例的第一周边区域的局部示意图。图6所示为图5中第一周边区域最靠近第三周边区域的局部的示意图。在一些示例中，如图6所示，在周边走线区域B12内，多条数据扇出线31以扇出走线方式延伸至信号接入区域B13。周边走线区域B12还设置有第一电源线321和第二电源线322。针对沿第一方向X上位于边缘的驱动芯片，第一电源线和第二电源线可以位于与该驱动芯片电连接的多条数据扇出线31靠近显示面板沿第一方向X的中线的一侧；针对沿第一方向X的两侧均有相邻驱动芯片的驱动芯片，第一电源线和第二电源线可以位于与该驱动芯片电连接的多条数据扇出线31的两侧。例如，第一电源线321和第二电源线322可以位于与驱动芯片40a电连接的多条数据扇出线31靠近第四周边区域的一侧，多条驱动控制线33可以位于与驱动芯片40a电连接的多条数据扇出线31靠近第三周边区域的一侧。例如，第一电源线321的一端可以延伸至信号接入区域B13并通过信号接入引脚与驱动芯片40a电连接，另一端可以延伸至显示区域与子像素电连接。第二电源线322的一端可以延伸至信号接入区域B13并通过信号接入引脚与驱动芯片40a电连接，另一端可以延伸至显示区域与子像素电连接。第二电源线322可以位于第一电源线321远离多条数据扇出线31的一侧。

在一些示例中，如图6所示，第一电源线321和第二电源线322的线宽可以大于数据扇出线31的线宽，也可以大于驱动控制线33的线宽。本示例中，线宽表示在走线延伸平面内，走线在延伸方向的垂直方向的长度。

在一些示例中，如图6所示，封装结构层可以从显示区域AA延伸至第一周边区域。封装结构层在第一周边区域的封装边界F1可以为封装结构层的无机封装层的边界。周边走线区域B12可以包括：第一区域B121和第二区域B122。第一区域B121可以为封装边界F1靠近信号接入区域B13一侧的区域，第二区域B122可以为封装边界F1靠近显示区域AA一侧的区域。换言之，封装结构层的封装边界F1可以将周边走线区域B12划分为第一区域B121和第二区域B122。第一区域B121没有封装结构层，第二区域B122可以设置封装结构层。

图7和图8为本公开至少一实施例的第一周边区域的局部膜层示意图。在一些示例中，图7所示的阴影区域为像素定义层的挖孔区域。图7的阴影区域内的像素定义层被去掉。例如，第一周边区域内的像素定义层可以被去掉。图8所示的阴影区域为第一隔离区域。第一隔离区域内的第一平坦层和第二平坦层中的至少一项可以被去掉。例如，第一隔离区域内的第一平坦层和第二平坦层均可以被去掉。封装结构层的封装边界F1在衬底基板的正投影可以位于第一隔离区域。第一隔离区域可以位于周边走线区域B12的第一区域B121和第二区域B122的交界处，并与第一区域B121和第二区域B122分别存在交叠。在一些示例中，第一隔离区域沿第二方向Y的长度可以约为270微米至330微米，例如可以约为300微米。本示例通过在周边走线区域设置第一隔离区域，可以阻隔水汽进入显示区域，避免影响显示效果。

在一些示例中，如图6至图8所示，数据扇出线31和驱动控制线33位于第一区域B121内的走线可以为双层走线。第二区域B122与第一隔离区域的交叠区域设置有封装结构层可以保证封装效果，第一区域B121和第一隔离区域的交叠区域没有设置封装结构层和平坦层，通过设置信号引出线为双层走线可以保证信号传输效果，还可以匹配显示面板的封装方式。在一些示例中，由于第一电源线321和第二电源线322的线宽较大，第一电源线321和第二电源线322在第一区域B121内的走线采用单层走线，仍可以保证信号传输效果。然而，本实施例对此并不限定。在另一些示例中，第一电源线和第二电源线在第一区域内的走线可以采用双层走线，以进一步确保信号传输效果。

下面以数据扇出线为例来说明信号引出线在周边走线区域的结构。

图9为本公开至少一实施例的周边走线区域的局部示意图。图10为图9中的第一源漏金属层的示意图。图11为图9中的第一栅金属层的示意图。图12为本公开至少一实施例的第一区域的局部示意图。图13为图12中沿Q-Q’方向的局部剖面示意图。图14为图12中的第一栅金属层的示意图。图15为图12中形成第二绝缘层后的第一区域的局部示意图。

在一些示例中，如图9至图11所示，数据扇出线31可以包括位于第一区域B121的第一走线311和位于第二区域B122的第二走线312。第一走线311可以为双层走线，例如可以包括相互电连接的第一子走线311a和第二子走线311b。第一子走线311a可以位于第二子走线311b远离衬底基板的一侧。第一子走线311a和第二子走线311b在衬底基板的正投影可以至少部分交叠。例如，第一子走线311a在衬底基板的正投影可以与第二子走线311b在衬底基板的正投影重合，或者，第一子走线311a在衬底基板的正投影可以位于第二子走线311b在衬底基板的正投影范围内。第二走线312可以为单层走线。第二走线312可以与第一子走线311a电连接，例如可以为一体结构。第二子走线311b可以与信号接入区域B13内的信号接入引脚41电连接。例如，第二子走线311b和所连接的信号接入引脚41可以为一体结构。

在一些示例中，如图9所示，第一走线311可以延伸至第二区域B122内。例如，第一走线311在第二区域B122的延伸长度L1可以小于或等于300微米，比如可以约为300微米。在一些示例中，在显示面板的制备过程中封装结构层的封装边界存在一定的误差范围，通过设置第一走线的部分长度延伸至第二区域，可以使得走线排布较好地匹配封装方式，避免由于封装边界的误差导致第一区域和第二区域交界处产生封装不良情况，从而确保信号传输效果。

在一些示例中，如图14所示，周边走线区域的第一栅金属层可以包括：多条数据扇出线31的第一走线311的第二子走线311b。多条第二子走线311b可以沿第二方向Y延伸，并沿第一方向X依次排布。如图15所示，周边走线区域的第三绝缘层213可以开设有多个过孔V1。多个过孔V1内的第三绝缘层213和第二绝缘层212可以被去掉，暴露出位于第一栅金属层的第二子走线311b的表面。多个过孔V1可以阵列排布。例如，一条第一子走线311a对应的多个过孔V1可以沿第一方向X排布为两列，沿第二方向Y排布为多行。如图12所示，周边走线区域的第一源漏金属层可以包括：多条数据扇出线31的第一走线311的第一子走线311a。多条第一子走线311a可以沿第二方向Y延伸，并沿第一方向X依次排布。第一子走线311a可以通过第三绝缘层213开设的多个过孔V1与第二子走线311b电连接。本示例通过开设多个过孔来实现第一子走线和第二子走线的电连接，相当于将第一子走线和第二子走线的多个部分进行并联连接，有利于减少第一走线的阻抗，改善显示效果。然而，本实施例对此并不限定。在另一些示例中，数据扇出线的第一走线的第二子走线可以位于第二栅金属层，第二子走线可以通过第三绝缘层开设的过孔与位于第一源漏金属层的第一子走线电连接。

在一些示例中，如图9至图15所示，信号接入区域B13的信号接入引脚41可以位于第一栅金属层。至少一个信号接入引脚41与数据扇出线31的第一走线311的第二子走线311b电连接。第二区域B122的第二走线312可以位于第一源漏金属层，并与第一走线311的第一子走线311a电连接。然而，本实施例对此并不限定。在另一些示例中，信号接入区域B13的信号接入引脚可以为双层结构，例如可以包括位于第一栅金属层的第一子引脚和位于第一源漏金属层的第二子引脚，第二子引脚可以与数据扇出线的第一走线的第一子走线电连接，例如可以为一体结构；第一子引脚可以与数据扇出线的第一走线的第二子走线电连接，例如可以为一体结构。

在一些示例中，周边走线区域的第一电源线和第二电源线可以位于第一源漏金属层。

在一些示例中，数据扇出线31的第一走线311的第一子走线311a的材料的电阻率可以小于第二子走线311b的材料的电阻率，从而可以降低走线阻抗，降低信号传输负载。例如，第一子走线可以采用钛(Ti)/铝(Al)/Ti的层叠结构，第二子走线的材料可以为钼(Mo)。由于第一隔离区域和第一区域B121的交叠区域的平坦层会被去掉，容易导致在制备过程中造成第一源漏金属层的铝氧化顶层钛坍塌影响信号传输的情况，本示例通过在第一区域排布双层走线，可以改善制备工艺过程中铝氧化导致顶层钛坍塌影响信号传输的情况，采用第一栅金属层和第一源漏金属层传输信号，可以保证信号传输效果以确保显示效果。而且，第一区域没有封装结构层覆盖，容易造成钛/铝/钛层叠结构的走线受损(例如在信赖性测试过程中容易产生走线受损情况)，本示例对周边走线区域的走线设置进行改进之后，可以满足信赖性测试的要求，减少在信赖性测试过程中产生的走线受损情况。

下面通过显示面板的制备过程进行示例说明。本公开所说的“图案化工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶等处理。沉积可以采用选自溅射、蒸镀和化学气相沉积中的任意一种或多种，涂覆可以采用选自喷涂和旋涂中的任意一种或多种，刻蚀可以采用选自干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。当在整个制作过程当中该“薄膜”还需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。

本公开中所说的“A和B为同层结构”是指，A和B通过同一次构图工艺同时形成。“相同层”不总是意味着层的厚度或层的高度在截面图中是相同的。“A的正投影包含B的正投影”是指，B的正投影落入A的正投影范围内，或者A的正投影覆盖B的正投影。

在一些示例中，本实施例的显示面板的制备过程可以包括以下步骤。

(1)、提供衬底基板。在一些示例中，衬底基板可以为刚性基板，例如玻璃基板。

(2)、制备半导体层。在一些示例中，在衬底基板上依次沉积缓冲薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成半导体层。例如，显示区域的半导体层可以包括：像素电路的晶体管的有源层。

(3)、制备第一栅金属层。在一些示例中，在形成前述结构的衬底基板上，依次沉积第一绝缘薄膜和第一金属薄膜，通过图案化工艺对第一金属薄膜进行图案化，形成覆盖半导体层的第一绝缘层以及设置在第一绝缘层上的第一栅金属层。例如，显示区域的第一栅金属层可以包括：像素电路的晶体管的栅极和存储电容的第一电容极板；第一周边区域的第一栅金属层可以包括：位于周边走线区域的第一区域的信号引出线(例如包括数据扇出线、驱动控制线)的第一走线的第二子走线、以及位于信号接入区域的多个信号接入引脚。

(4)、制备第二栅金属层。在一些示例中，在形成前述结构的衬底基板上，依次沉积第二绝缘薄膜和第二金属薄膜，通过图案化工艺对第二金属薄膜进行图案化，形成覆盖第一栅金属层的第二绝缘层以及设置在第二绝缘层上的第二栅金属层。例如，显示区域的第二栅金属层可以包括：像素电路的存储电容的第二电容极板。

(5)、制备第三绝缘层。在一些示例中，在形成前述结构的衬底基板上沉积第三绝缘薄膜，通过图案化工艺对第三绝缘薄膜进行图案化，形成第三绝缘层。例如，显示区域的第三绝缘层开设有多个像素过孔；多个像素过孔可以暴露出半导体层、第一栅金属层或第二栅金属层的表面。第一周边区域的第三绝缘层开设有多个过孔，多个过孔内的第三绝缘层和第二绝缘层可以被去掉，暴露出位于第一栅金属层的第二子走线的部分表面。

(6)、制备第一源漏金属层。在一些示例中，在形成前述结构的衬底基板上，沉积第三金属薄膜，通过图案化工艺对第三金属薄膜进行图案化，形成第一源漏金属层。例如，显示区域的第一源漏金属层可以包括：像素电路的晶体管的第一极和第二极。第一周边区域的第一源漏金属层可以包括：位于周边走线区域的信号引出线(例如包括数据扇出线和驱动控制线)的第二走线和第一走线的第一子走线、第一电源线和第二电源线。

(7)、制备第二源漏金属层。在一些示例中，在形成前述结构的衬底基板上涂覆第一平坦薄膜，通过图案化工艺形成第一平坦层；随后沉积第一钝化薄膜，通过图案化工艺形成第一钝化层；随后沉积第四金属薄膜，通过图案化工艺对第四金属薄膜进行图案化，形成第二源漏金属层。例如，显示区域的第二源漏金属层可以包括：阳极连接电极，阳极连接电极可以连接像素电路和发光元件的阳极。随后，沉积第二钝化薄膜，通过图案化工艺形成第二钝化层；随后，涂覆第二平坦薄膜，通过图案化工艺形成第二平坦层。其中，第一周边区域的第一隔离区域内的第一平坦层和第二平坦层可以被去除。

(8)、制备发光结构层。在一些示例中，在形成前述结构的衬底基板上，沉积阳极薄膜，通过图案化工艺对阳极薄膜进行图案化，形成阳极层；随后，涂覆像素定义薄膜，通过掩膜、曝光、显影工艺，形成像素定义层图案。像素定义层形成在显示区域。随后，在形成前述图案的衬底基板上依次形成有机发光层和阴极层。例如，有机发光层包括叠设的空穴注入层、空穴传输层、发光层、电子传输层和电子注入层，形成在显示区域的像素开口内，实现有机发光层与阳极连接。阴极层的一部分形成在有机发光层上。

(9)、制备封装结构层。在一些示例中，封装结构层可以为无机材料/有机材料/无机材料的层叠结构。例如，可以采用化学气相沉积方式沉积无机材料形成无机封装层。封装结构层在第一周边区域的封装边界可以位于前述第一隔离区域。在第一隔离区域与周边走线区域的第一区域的交叠区域内，没有平坦层和封装结构层设置，位于第一源漏金属层的走线采用钛铝钛的层叠结构时，在制备工艺过程中，发生铝氧化会导致顶层钛坍塌带来信号传输不良，本示例通过设置第一区域的走线为双层结构(位于第一栅金属层和第一源漏金属层)，可以改善铝氧化导致顶层钛坍塌带来的信号传输不良，可以保证信号传输效果，而且可以降低走线阻抗，改善显示效果。

本示例性实施例的制备工艺利用现有成熟的制备设备即可实现，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

本示例性实施例的显示面板的结构及其制备过程仅仅是一种示例性说明。在一些示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，第一周边区域的信号引出线的第一走线的第二子走线可以位于第二栅金属层。又如，多条信号引出线可以包括：多条数据扇出线，多条驱动控制线可以采用单层走线。本实施例对此并不限定。

本公开实施例还提供一种显示装置，包括前述实施例的显示面板。显示面板可以为OLED显示面板。显示装置可以为：OLED显示装置、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。然而，本实施例对此并不限定。

本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

Claims (15)

1.一种显示面板，其特征在于，包括：

衬底基板，至少包括：显示区域、位于所述显示区域一侧的信号接入区域、以及位于所述显示区域和所述信号接入区域之间的周边走线区域；

显示结构层，位于所述显示区域；

封装结构层，位于所述显示结构层远离所述衬底基板一侧，所述封装结构层从所述显示区域延伸至所述周边走线区域；所述周边走线区域包括：位于所述封装结构层的封装边界靠近所述信号接入区域一侧的第一区域；

多条信号引出线，位于所述周边走线区域，至少一条信号引出线包括：位于所述第一区域的第一走线，所述第一走线为双层走线。

2.根据权利要求1所述的显示面板，其特征在于，所述周边走线区域还包括：位于所述封装结构层的封装边界靠近所述显示区域一侧的第二区域；所述第一走线延伸至所述第二区域的长度小于或等于300微米。

3.根据权利要求1或2所述的显示面板，其特征在于，所述第一走线包括：相互电连接的第一子走线和第二子走线，所述第一子走线位于所述第二子走线远离所述衬底基板的一侧；所述第一子走线和所述第二子走线在所述衬底基板的正投影至少部分交叠。

4.根据权利要求3所述的显示面板，其特征在于，所述第一子走线的材料的电阻率小于所述第二子走线的材料的电阻率。

5.根据权利要求4所述的显示面板，其特征在于，所述第一子走线和第二子走线的材料均为金属材料。

6.根据权利要求5所述的显示面板，其特征在于，所述第一子走线为钛铝钛的层叠结构，所述第二子走线的材料包括钼。

7.根据权利要求3所述的显示面板，其特征在于，所述第一子走线和第二子走线之间设置至少一个绝缘层，所述至少一个绝缘层开设有阵列排布的多个过孔，所述第一子走线通过所述多个过孔与所述第二子走线电连接。

8.根据权利要求3所述的显示面板，其特征在于，所述周边走线区域还包括：位于所述封装结构层的封装边界靠近所述显示区域一侧的第二区域；所述至少一条信号引出线还包括：位于所述第二区域的第二走线，所述第二走线与所述第一走线的第一子走线为一体结构。

9.根据权利要求3所述的显示面板，其特征在于，所述信号接入区域包括多个信号接入引脚，所述第二子走线与至少一个信号接入引脚电连接。

10.根据权利要求3所述的显示面板，其特征在于，在垂直于所述显示面板的方向上，所述显示面板包括：依次设置在所述衬底基板上的半导体层、第一栅金属层、第二栅金属层、第一源漏金属层以及第二源漏金属层；

其中，所述第一子走线位于所述第一源漏金属层，所述第二子走线位于所述第一栅金属层或第二栅金属层。

11.根据权利要求10所述的显示面板，其特征在于，所述第一源漏金属层和第二源漏金属层之间依次设置第一平坦层和第一钝化层，所述第二源漏金属层远离所述衬底基板一侧依次设置第二钝化层和第二平坦层。

12.根据权利要求11所述的显示面板，其特征在于，所述周边走线区域具有第一隔离区域，所述第一隔离区域内的第一平坦层和第二平坦层中的至少之一被去除，所述第一隔离区域与所述封装结构层部分交叠；所述第一走线与所述第一隔离区域部分交叠。

13.根据权利要求1所述的显示面板，其特征在于，所述多条信号引出线包括：多条数据扇出线；或者包括：多条数据扇出线和多条驱动控制线。

14.根据权利要求1所述的显示面板，其特征在于，所述衬底基板为刚性基板。

15.一种显示装置，其特征在于，包括如权利要求1至14中任一项所述的显示面板。

Images