CN115578973A - 显示装置及电子设备 - Google Patents

显示装置及电子设备 Download PDF

Info

Publication number
CN115578973A
CN115578973A CN202211381414.4A CN202211381414A CN115578973A CN 115578973 A CN115578973 A CN 115578973A CN 202211381414 A CN202211381414 A CN 202211381414A CN 115578973 A CN115578973 A CN 115578973A
Authority
CN
China
Prior art keywords
transistor
wiring
electrode
circuit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211381414.4A
Other languages
English (en)
Inventor
川岛进
楠纮慈
渡边一德
丰高耕平
楠本直人
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN115578973A publication Critical patent/CN115578973A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Dram (AREA)

Abstract

提供一种能够进行图像处理的显示装置及电子设备。各像素中设置有存储电路，该存储电路保持所希望的校正数据。该校正数据利用外部设备算出并被写入各像素。该校正数据通过电容耦合被附加至图像数据并被供应给显示元件。因此，显示元件可以显示经过校正的图像。通过该校正，可以进行图像的上转换或对因像素中的晶体管的特性偏差而下降的图像质量进行校正。

Description

显示装置及电子设备
本分案申请是基于申请号为201880056149.8，申请日为2018年8月10日，发明名称为“显示装置及电子设备”的中国专利申请的分案申请。
技术领域
本发明的一个实施方式涉及一种显示装置。
注意，本发明的一个实施方式不局限于上述技术领域。本说明书等所公开的发明的一个实施方式的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个实施方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(compositionof matter)。由此，更具体而言，作为本说明书所公开的本发明的一个实施方式的技术领域的一个例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、照明装置、蓄电装置、存储装置、摄像装置、这些装置的驱动方法或者这些装置的制造方法。
在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。晶体管和半导体电路为半导体装置的一个实施方式。另外,存储装置、显示装置、摄像装置、电子设备有时包括半导体装置。
背景技术
利用形成在衬底上的金属氧化物构成晶体管的技术受到关注。例如，专利文献1及专利文献2公开了一种将使用氧化锌、In-Ga-Zn类氧化物的晶体管用于显示装置的像素的开关元件等的技术。
专利文献3公开了一种具有将关态电流(off-state current)极低的晶体管用于存储单元的结构的存储装置。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2007-123861号公报
[专利文献2]日本专利申请公开第2007-96055号公报
[专利文献3]日本专利申请公开第2011-119674号公报
发明内容
显示装置的分辨率不断提高，已经开发出能够显示8K4K(像素数：7680×4320)或更高分辨率的图像的硬件。但是，由于高分辨率的图像数据数量巨大，为了使高分辨率的显示装置得到普及，需要调整摄像装置、存储装置、通信装置等***技术。
作为生成高分辨率的图像数据的技术之一，有上转换(upconversion)。通过进行上转换，可以将低分辨率的图像转换为伪高分辨率的图像。由于上转换利用显示装置的***设备进行，所以处理上转换前的图像数据的设备可以采用现有技术。
但是，由于进行上转换的设备需要分析大量图像数据来生成新的图像数据，所以存在电路规模及功耗变大的问题。另外，在某些情况下，处理量太大而无法实时处理，从而导致显示延迟。
虽然上转换有上述问题，但是，例如通过将与上转换有关的功能分散到多个设备，有可能缓和功耗及延迟等问题。
另外，在具有EL(ElectroLuminescence：电致发光)元件等的显示装置中，像素中包括的晶体管的特性偏差是导致显示质量下降的原因之一。作为校正晶体管特性偏差的方法有在像素中的电路对图像数据进行校正的内部校正以及取得各像素的校正值而将校正后的图像数据提供给像素的外部校正。
在内部校正中，可以对每个帧进行校正，但是高分辨率显示装置的水平选择期间较短，因此难以确保校正期间。外部校正对高分辨率显示装置有效，但是需要对所有图像数据进行校正，因此对外部设备的负担较大。理想的是在没有校正的情况下使高分辨率显示装置进行工作，但是，由于降低晶体管特性偏差极为困难，因此需要一种新的校正方法。
鉴于上述内容，本发明的一个实施方式的目的之一是提供一种能够进行图像处理的显示装置。本发明的一个实施方式的另一个目的是提供一种能够进行上转换工作的显示装置。本发明的一个实施方式的另一个目的是提供一种能够校正图像数据的显示装置。
另外，本发明的一个实施方式的另一个目的是提供一种低功耗的显示装置。此外，本发明的一个实施方式的另一个目的是提供一种可靠性高的显示装置。另外，本发明的一个实施方式的另一个目的是提供一种新颖的显示装置等。另外，本发明的一个实施方式的另一个目的是提供一种上述显示装置的驱动方法。另外，本发明的一个实施方式的另一个目的是提供一种新颖的半导体装置等。
注意，这些目的的记载不妨碍其他目的的存在。本发明的一个实施方式并不需要实现所有上述目的。此外，上述以外的目的是可以从说明书、附图及权利要求书等的记载明显看出并衍生出来的。
本发明的一个实施方式涉及一种能够进行图像处理的显示装置。本发明的另一个实施方式涉及一种能够校正图像数据的显示装置。
本发明的一个实施方式是包括像素的显示装置，该像素包括显示元件和存储电路。存储电路构成为存储第一数据。存储电路构成为对第二数据附加第一数据来生成第三数据。显示元件构成为根据第三数据进行显示。
本发明的另一个实施方式的显示装置包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容器、第二电容器以及显示元件。第一晶体管的源极和漏极中的一个与第一电容器的一个电极电连接。第一电容器的另一个电极与第二晶体管的源极和漏极中的一个电连接。第二晶体管的源极和漏极中的一个与第三晶体管的栅极电连接。第三晶体管的栅极与第二电容器的一个电极电连接。第二电容器的另一个电极与第三晶体管的源极和漏极中的一个电连接。第三晶体管的源极和漏极中的一个与第四晶体管的源极和漏极中的一个电连接。第四晶体管的源极和漏极中的另一个与显示元件的一个电极电连接。
显示元件可以使用有机EL元件。
至少第二晶体管在沟道形成区中含有金属氧化物，金属氧化物优选含有In、Zn、M(M为Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)。
第一电路可以构成为供应恒电位。第一电路可以构成为读取电流值的功能以及生成校正数据。
本发明的另一个实施方式的显示装置包括第一像素、第二像素以及第三像素。第一像素与第二像素在第一方向上邻接。第一像素与第三像素在与第一方向垂直的方向上邻接。第一至第三像素各自包括第一至第三子像素。与第一像素的第一子像素电连接的第一布线与第一开关的一个端子电连接。与第二像素的第一子像素电连接的第二布线与第一开关的另一个端子电连接。与第一像素的第二子像素电连接的第三布线与第二开关的一个端子电连接。与第二像素的第二子像素电连接的第四布线与第二开关的另一个端子电连接。与第一像素的第三子像素电连接的第五布线与第三开关的一个端子电连接。与第二像素的第三子像素电连接的第六布线与第三开关的另一个端子电连接。与第一像素的第一至第三子像素电连接的第七布线与第四开关的一个端子电连接。与第三像素的第一至第三子像素电连接的第八布线与第四开关的另一个端子电连接。
第一至第六布线可以用作供给图像数据的信号线。第七及第八布线可以用作选择像素的信号线。
第一至第三子像素可以构成为分别发射不同颜色的光。
根据本发明的一个实施方式可以提供一种能够进行图像处理的显示装置。根据本发明的一个实施方式可以提供一种能够进行上转换工作的显示装置。根据本发明的一个实施方式可以提供一种能够校正图像数据的显示装置。
另外，可以提供一种低功耗的显示装置。此外，可以提供一种可靠性高的显示装置。另外，可以提供一种新颖的显示装置等。另外，可以提供一种上述显示装置中的任一个的驱动方法。另外，可以提供一种新颖的半导体装置等。
附图说明
图1是说明像素电路的图；
图2A和图2B各自是说明像素电路的工作的时序图；
图3A和图3B是说明上转换的图；
图4A和图4B各自是说明像素电路的图；
图5是说明显示装置的方框图；
图6是说明像素电路的图；
图7A和图7B各自是说明显示装置的方框图；
图8是说明像素阵列的图；
图9A至图9C各自是说明显示装置的图；
图10A和图10B是说明触摸屏的图；
图11是说明显示装置的图；
图12A1、图12A2、图12B1、图12B2、图12C1和图12C2是说明晶体管的图；
图13A1、图13A2、图13A3、图13B1、图13B2、图13C1和图13C2是说明晶体管的图；
图14是示出DOSRAM的结构例的截面图；
图15A和图15B是说明神经网络的结构例的图；
图16是说明半导体装置的结构例的图；
图17是说明存储单元的结构例的图；
图18是说明偏置电路的结构例的图；
图19是说明半导体装置的工作的时序图；
图20A至图20F各自是说明电子设备的图；
图21是示出晶体管的ID-VG特性的图；
图22是说明像素电路的图；
图23A和图23B各自是说明像素电路的工作的时序图；
图24是说明模拟结果的图；
图25A至图25C是说明显示的图；
图26是示出晶体管的ID-VG特性的图；
图27是说明外部校正电路与EL面板的接口部分的图；
图28是说明外部校正电路与EL面板的接口部分的图；
图29是说明像素布局的图；
图30是说明像素及源极驱动器的构成的方框图；
图31A至图31C各自是说明驱动晶体管的电流的测量结果的图；
图32A和图32B各自是说明利用外部校正***进行图像校正后的显示的图；
图33A和图33B各自是说明利用二维色彩亮度计测量出的亮度不均匀的结果的图；
图34是示出显示照片及二维色彩亮度计的测量结果的图；
图35A至图35C是说明显示的图。
具体实施方式
使用附图对实施方式进行详细说明。注意，本发明不局限于下面说明。注意，本发明不局限于下面说明。所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在下面所说明的发明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。有时在不同的附图中适当地省略或改变相同构成要素的阴影。
(实施方式1)
在本实施方式中，参照附图对本发明的一个实施方式的显示装置进行说明。
本发明的一个实施方式是具有用来对图像数据附加校正数据的功能的显示装置。各像素中设置有存储电路，该存储电路保持所希望的校正数据。该校正数据由外部设备生成并被写入各像素中。
该校正数据通过电容耦合附加至图像数据并被提供给显示元件。因此，显示元件可以显示经过校正的图像。通过该校正，可以进行图像的上转换，或者，可以对因像素中包含的晶体管的特性偏差而下降的图像质量进行校正。
图1是说明能够用于本发明的一个实施方式的显示装置的像素10a的图。像素10a包括晶体管101、晶体管102、晶体管111、晶体管112、电容器103、电容器113及EL元件104。
晶体管101的源极和漏极中的一个与电容器113的一个电极电连接。电容器113的另一个电极与晶体管111的源极和漏极中的一个电连接。晶体管111的源极和漏极中的一个与晶体管112的栅极电连接。晶体管112的栅极与电容器103的一个电极电连接。电容器103的另一个电极与晶体管112的源极和漏极中的一个电连接。晶体管112的源极和漏极中的一个与晶体管102的源极和漏极中的一个电连接。晶体管102的源极和漏极中的另一个与EL元件104的一个电极电连接。
在此，将电容器113的另一个电极、晶体管111的源极和漏极中的一个、晶体管112的栅极及电容器103的一个电极连接的布线称为节点NM。另外，将晶体管102的源极和漏极中的另一个与EL元件104的一个电极连接的布线称为节点NA。
晶体管101的栅极与布线122电连接。晶体管102的栅极与布线126电连接。晶体管111的栅极与布线121电连接。晶体管101的源极和漏极中的另一个与布线125电连接。晶体管111的源极和漏极中的另一个与布线124电连接。
晶体管112的源极和漏极中的另一个与电源线128(高电位)电连接。EL元件104的另一个电极与公共布线129电连接。注意，可以对公共布线129提供任意电位。
布线121、122、126可以用作控制晶体管的工作的信号线。布线125可以用作提供图像数据的信号线。布线124可以用作对下面说明的存储电路MEM写入数据的信号线。
晶体管111、晶体管112及电容器113构成存储电路MEM。节点NM为存储节点，通过使晶体管111导通，可以将供给布线124的数据写入节点NM。通过作为晶体管111使用关态电流极低的晶体管，可以长时间地保持节点NM的电位。作为该晶体管，例如可以使用将金属氧化物用于沟道形成区的晶体管(以下称为OS晶体管)。
注意，OS晶体管不仅可以用于晶体管111还可以用于构成像素的其他的晶体管。晶体管111也可以使用沟道形成区中含有Si的晶体管(以下称为Si晶体管)，也可以使用OS晶体管和Si晶体管的双方。作为上述Si晶体管，可以举出含有非晶硅的晶体管、含有结晶硅(典型的有低温多晶硅、单晶硅)的晶体管等。
当作为显示元件使用EL元件时，可以使用硅衬底，并且可以形成Si晶体管与OS晶体管彼此重叠的区域。由此，即使晶体管的数量较多也能够实现高像素密度。
作为用于OS晶体管的半导体材料，可以使用能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上的金属氧化物。典型的有含有铟的氧化物半导体等，例如，可以使用后面提到的CAAC-OS或CAC-OS等。CAAC-OS中构成晶体的原子稳定，适用于重视可靠性的晶体管等。CAC-OS呈现高迁移率特性，适用于进行高速驱动的晶体管等。
OS晶体管具有大能隙而呈现极低的关态电流特性。与Si晶体管不同，OS晶体管不会发生碰撞电离、雪崩击穿、短沟道效应等，因此能够形成高可靠性的电路。
作为OS晶体管中的半导体层，例如可以采用包含铟、锌及M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕或铪等金属)的以“In-M-Zn类氧化物”表示的膜。
当构成半导体层的氧化物半导体为In-M-Zn类氧化物时，优选用来形成In-M-Zn氧化物膜的溅射靶材的金属元素的原子数比满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子数比优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2、In:M:Zn＝4:2:3、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:6、In:M:Zn＝5:1:7、In:M:Zn＝5:1:8等。注意，所形成的半导体层的原子数比分别有可能在上述溅射靶材中的金属元素的原子数比的±40％的范围内变动。
作为半导体层，可以使用载流子密度低的氧化物半导体。例如，作为半导体层可以使用载流子密度为1×1017/cm3以下，优选为1×1015/cm3以下，更优选为1×1013/cm3以下，进一步优选为1×1011/cm3以下，更进一步优选为小于1×1010/cm3，1×10-9/cm3以上的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。该氧化物半导体的缺陷能级密度低，因此可以说是具有稳定的特性的氧化物半导体。
注意，本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外，优选适当地设定半导体层的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
当构成半导体层的氧化物半导体包含第14族元素之一的硅或碳时，氧缺陷增加，会使该半导体层变为n型。因此，将半导体层中的硅或碳的浓度(通过二次离子质谱分析法测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
有时当碱金属及碱土金属与氧化物半导体键合时生成载流子，而使晶体管的关态电流增大。因此，将半导体层的碱金属或碱土金属的浓度(通过二次离子质谱分析法测得的浓度)设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当构成半导体层的氧化物半导体含有氮时生成作为载流子的电子，载流子密度增加而容易n型化。其结果是，使用含有氮的氧化物半导体的晶体管容易变为常开特性。因此，半导体层的氮浓度(利用二次离子质谱分析法测得的浓度)优选为5×1018atoms/cm3以下。
半导体层例如也可以具有非单晶结构。非单晶结构例如包括具有c轴取向的结晶的CAAC-OS(C-AxisAlignedCrystallineOxideSemiconductor或者C-AxisAlignedandA-B-planeAnchoredCrystallineOxideSemiconductor)、多晶结构、微晶结构及非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
非晶结构的氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物膜例如是完全的非晶结构且不具有结晶部。
注意，半导体层也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有包括上述区域中的两种以上的区域的单层结构或叠层结构。
以下对非单晶半导体层的一个实施方式的CAC(Cloud-AlignedComposite)-OS的构成进行说明。
CAC-OS例如具有包含在氧化物半导体中的元素不均匀地分布的构成。包含不均匀地分布的元素的材料各自具有0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，注意，在下面的氧化物半导体的记载中，将一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克(mosaic)状或补丁(patch-like)状。该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。
注意，氧化物半导体优选至少包含铟。尤其是，优选包含铟及锌。除此之外，也可以还包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，关于CAC-OS，具有CAC的构成的In-Ga-Zn氧化物(在CAC-OS中，尤其可以将In-Ga-Zn氧化物称为CAC-IGZO)具有材料分成铟氧化物(InOX1，X1为大于0的实数)或铟锌氧化物(InX2ZnY2OZ2，X2、Y2及Z2为大于0的实数)以及镓氧化物(GaOX3，X3为大于0的实数)或镓锌氧化物(GaX4ZnY4OZ4，X4、Y4及Z4为大于0的实数)的构成而形成马赛克状。然后，形成马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中。该构成也称为云状的构成。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合氧化物半导体。注意，在本说明书中，例如，当第一区域的In与元素M的原子个数比大于第二区域的In与元素M的原子个数比时，第一区域的In浓度高于第二区域。
注意，包含In、Ga、Zn及O的化合物也被称为IGZO。作为IGZO的典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。注意，CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与氧化物半导体的材料构成有关。在包含In、Ga、Zn及O的CAC-OS的材料构成中，CAC-OS的一部分中观察到以Ga为主要成分的纳米粒子状区域，CAC-OS的一部分中观察到以In为主要成分的纳米粒子状区域。该纳米粒子的区域无规律地分散而形成马赛克状。因此，在CAC-OS中，结晶结构是次要因素。
注意，CAC-OS不包含组成不同的两种以上的膜的叠层结构。例如，不包含包括以In为主要成分的膜与以Ga为主要成分的膜的两层结构。
有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS的一部分中观察到以该元素为主要成分的纳米粒子状区域以及CAC-OS的一部分中观察到以In为主要成分的纳米粒子状区域，并且，在CAC-OS中，这些纳米粒子状区域无规律地分散而形成马赛克状。
CAC-OS例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为沉积气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。另外，沉积时的沉积气体的总流量中的氧气体的流量比越低越好，例如，将氧气体的流量比设定为0％以上且低于30％，优选为0％以上且10％以下。
CAC-OS具有如下特征：通过根据X射线衍射(XRD：X-raydiffraction)测定法之一的Out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。
在通过照射束径为1nm的电子束(也称为纳米束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构具有在平面方向及截面方向上没有取向的nc(nano-crystal)结构。
例如在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：EnergyDispersiveX-rayspectroscopy)取得的EDX面分析图像(EDX mapping)，可确认到：具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，在CAC-OS中，以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域分离以形成马赛克状。
以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
使用CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适用于各种半导体装置的构成材料。
在像素10a中，被写入节点NM的数据与布线125供给的图像数据电容耦合并被输出至节点NA。晶体管101可以具有选择像素的功能。晶体管102可以用作控制EL元件104的发光的开关。
例如，当从布线124写入节点NM的数据的电压大于晶体管112的阈值电压(Vth)时，在图像数据被写入之前晶体管112就会变为导通而使EL元件104发光。因此，优选设置晶体管102并在节点NM的电位固定之后再使晶体管102导通使EL元件104发光。
也就是说，只要将所希望的校正数据存储到节点NM就可以对供应的图像数据附加该校正数据。注意，由于传输路径上的因素有时校正数据会衰减，因此优选考虑该衰减来生成校正数据。
注意，这里在电位的分布、耦合或损耗中不考虑因电路的结构、工作时序等的详细变化。由电容耦合引起的电位变化取决于供给侧与被供给侧的容量比，但是为了便于说明，假设节点NM及节NA的电容值足够小。
使用图2A和图2B所示的时序图对像素10a的工作进行详细说明。作为对布线124供应的校正数据(Vp)可以使用正电位也可以使用负电位，这里对供应正电位的情况进行说明。另外，在以下说明中，“H”表示高电位，“L”表示低电位。
首先，参照图2A说明对节点NM写入校正数据(Vp)的工作。在上转换过程中，通常优选对每个帧进行该工作。
在时刻T1，使布线121的电位为“L”、布线122的电位为“H”、布线125的电位为“L”、布线126的电位为“L”，由此晶体管101变为导通，电容器113的另一个电极的电位变为“L”。
该工作是在电容耦合之前进行的复位工作。在时刻T1之前，EL元件104在前一帧中发光。但是，由于该复位工作节点NM的电位改变而使流过EL元件104的电流改变，因此优选使晶体管102变为非导通而使EL元件104停止发光。
在时刻T2，使布线121的电位为“H”、布线122的电位为“H”、布线125的电位为“L”、布线126的电位为“L”，由此晶体管111变为导通，布线124的电位(校正数据(Vp))被写入节点NM。
在时刻T3，使布线121的电位为“L”、布线122的电位为“H”、布线125的电位为“L”、布线126的电位为“L”，由此晶体管111变为非导通，校正数据(Vp)被保持于节点NM。
在时刻T4，使布线121的电位为“L”、布线122的电位为“L”、布线125的电位为“L”、布线126的电位为“L”，由此晶体管101变为非导通，由此结束校正数据(Vp)的写入工作。
接着，参照图2B说明图像数据(Vs)的校正工作及使EL元件104发光的工作。
在时刻T11，使布线121的电位为“L”、布线122的电位为“H”、布线124的电位为“L”、布线126的电位为“L”，由此晶体管101变为导通，通过电容器113的电容耦合，布线125的电位被附加到节点NM的电位。也就是说，节点NM的电位变为图像数据(Vs)加上校正数据(Vp)的电位(Vs+Vp)。
在时刻T12，使布线121的电位为“L”、布线122的电位为“L”、布线124的电位为“L”、布线126的电位为“L”，由此晶体管101变为非导通，节点NM的电位固定为Vs+Vp。
在时刻T13，使布线121的电位为“L”、布线122的电位为“L”、布线124的电位为“L”、布线126的电位为“H”，由此晶体管102变为导通，节点NA的电位变为Vs+Vp，EL元件104发光。严格地说，节点NA的电位相当于Vs+Vp减去晶体管112的阈值电压(Vth)，这里，Vth为可以忽略不计的极小值。
以上是图像数据(Vs)的校正工作及使EL元件104发光的工作。注意，虽然可以连续地进行之前说明的校正数据(Vp)的写入工作与图像数据(Vs)的输入工作，但是优选先对所有像素写入校正数据(Vp)之后再进行图像数据(Vs)的输入工作。在本发明的一个实施方式中，由于可以同时对多个像素供给相同的图像数据，所以通过先对所有的像素写入校正数据(Vp)来提高工作速度，详细内容将在后面说明。
上述像素10a的结构及工作对于图像上转换是有利的。参照图3A和图3B对利用像素10a的上转换进行说明。
例如，8K4K显示装置的像素数为4K2K显示装置的像素数(3840×2160)的4倍。也就是说，当将由4K2K显示装置的1个像素显示的图像数据以8K4K显示装置进行显示时，8K4K显示装置的4个像素将显示相同的图像数据。
图3A示出假设为上述情况时横向和纵向的4个像素所显示的图像。如图3A所示，上转换前4个像素都显示图像数据S1，上转换后各像素显示图像数据S0至S2，有助于提高分辨率。
图3B说明像素10a中的上转换工作。在像素10a中，如之前所述可以对图像数据附加任意的校正数据。因此，原始图像数据S1按原样提供给各像素。
另外，作为校正数据对各像素供给W1至W3。这里，对生成W1至W3的方法没有特别限制。作为校正数据的生成，既可以利用外部设备实时生成校正数据，也可以通过读取存储于记录介质中的校正数据使其与图像数据S1同步来生成校正数据。
通过进行之前所述的像素10a的工作，各图像数据被附加各校正数据，由此生成新的图像数据S0至S2。由此，可以显示原始图像数据被上转换的图像。
现有的利用外部校正的上转换通过生成新的图像数据来进行，因此对外部设备造成的负担较大。但是，在上述本发明的一个实施方式中，不是改变供应的图像数据而是在被供给校正数据的像素中生成新的图像数据，所以可以降低对外部设备的负担。此外，可以以较少的步骤在像素中生成新的图像数据，即便是在像素数多水平期间短的显示装置中也可以进行。
本发明的一个实施方式的像素可以采用图4A所示的像素10b的结构。像素10b具有省略了晶体管102的像素10a的结构。
如上所述，晶体管102是为了解决在写入节点NM的数据的电压为晶体管112的阈值电压(Vth)以上时发生故障而设置的。但是，当写入节点NM的数据是比Vth低的值时可以省略晶体管102。
本发明的一个实施方式的像素可以采用图4B所示的像素10c的结构。像素10c具有各晶体管中设置有背栅极的结构。该背栅极与前栅极电连接可以提高通态电流。另外，也可以对背栅极提供与前栅极不同的恒电位。通过采用该结构，可以控制晶体管的阈值电压。虽然在图4B中示出所有的晶体管中设置有背栅极的结构，但是也可以包括不设置背栅极的晶体管。另外，也可以将晶体管具有背栅极的结构用于本实施方式中的其他的像素电路。
图5示出本发明的一个实施方式的显示装置的方框图的一个例子。该显示装置包括像素10以矩阵状排列的像素阵列、行驱动器12、列驱动器13以及电路14。作为像素10，可以使用之前所述的像素10a至10c中的任一个。
行驱动器12及列驱动器13例如可以使用移位寄存器电路。电路14具有生成校正数据的功能。电路14也可以称为用于生成校正数据的外部设备。
电路14被输入图3A和图3B中说明的图像数据S1，图像数据S1及生成的校正数据W输出至列驱动器13。注意，图像数据S1可以不通过电路14输入至列驱动器13。
电路14可以具有神经网络。例如，可以利用以大量的图像作为监督数据进行了学习的深度神经网络生成高精度的校正数据W。
以上主要对具有存储电路MEM的像素中的上转换工作进行了说明。在该像素中也可以进行校正晶体管特性偏差的工作。在使用EL元件的像素中，对EL元件供给电流的驱动晶体管的阈值电压的偏差对显示质量的影响很大。通过使存储电路MEM保持对驱动晶体管的阈值电压进行校正的数据并将其附加至图像数据，可以提高显示质量。
图6示出能够进行相当于上述驱动晶体管的晶体管112的阈值电压(Vth)的校正工作的像素10d的结构。像素10d具有对像素10a附加了晶体管105及布线130的结构。注意，可以使用具有该结构的像素电路进行上述上转换工作。另外，也可以进行阈值电压校正与上转换这两个工作。
晶体管105的源极和漏极中的一个与晶体管112的源极和漏极中的一个电连接。晶体管105的源极和漏极中的另一个与布线130电连接。晶体管105的栅极与布线122电连接。
布线130用作用于取得晶体管111的电特性的监视线。另外，通过从布线130通过晶体管105对晶体管112的源极和漏极中的一个供应特定的电位，可以使图像数据的写入稳定化。
像素10d作为初期工作进行外部校正工作，生成的校正数据被存储至存储电路MEM。因此，在校正数据被存储电路MEM保持后，像素10d像内部校正那样工作。
参照图6的电路图及图7A所示的显示装置的方框图说明校正数据的生成及向存储电路MEM的存储。该显示装置包括像素10d以矩阵状设置的像素阵列、行驱动器12、列驱动器13、列驱动器15及电路16。
列驱动器15例如可以使用移位寄存器电路。电路16具有生成校正数据的功能。利用列驱动器15可以依次选择布线130并将布线130的输出值输入电路16。
首先，使晶体管111导通来对节点NM写入使晶体管112导通的标准电位。晶体管112输出的电流通过晶体管105进入电路16。对所有像素进行该工作，由此取得栅极被施加标准电位时晶体管112输出的电流值。
电路16读取电流值并对其进行分析，以电流值为平均值或中值的晶体管为基准来生成存储至各像素的校正数据WVth。该校正数据WVth被输入到列驱动器13中，然后被存储至各像素的存储电路MEM。电路16具有读取电流值的功能，其他电路具有生成校正数据WVth的功能。
以下与上转换工作同样地进行对图像数据附加校正数据的显示工作。注意，虽然晶体管的阈值电压在长时间内变化较大，但是在短时间内的变化极小。因此，只要在电源接通或断开时生成校正数据并将其存储至存储电路MEM即可，而无需逐帧进行校正数据的生成及存储。或者，也可以对显示装置的工作时间进行记录并以日、周、月、年等为单位定期进行校正数据的生成及存储。
当进行阈值电压校正和上转换的双方时，可以如图7B的方框图所示地设置用于上转换的生成校正数据的电路14(参照图5的说明)。在这种情况下，电路14中生成的校正数据WVth被输入电路16，并且电路16向列驱动器13输入校正数据W’。校正数据W’是通过对上转换的校正数据附加用于校正阈值电压的校正数据WVth得到的。
虽然以上说明了实测晶体管112输出的电流值来生成校正数据WVth的方法，但是也可以使用其他方法生成校正数据WVth。例如，可以进行灰度级的显示，并基于利用亮度计读取该显示的亮度而得的数据或通过读取该显示的照片而得的数据来生成校正数据WVth。该校正数据WVth的生成优选利用使用神经网络的推论。
本发明的一个实施方式的显示装置如图3A和图3B所示在像素中生成被上转换的图像。因此，多个像素被供应低分辨率的同一图像数据。在图3A和图3B所示的例子中，横向和纵向的4个像素被供应同一图像数据。在该情况下，可以对与各像素连接的各信号线供给同一图像数据，并可以通过使供给同一图像数据的信号线彼此电连接来高速地进行图像数据的写入工作。
图8示出能够进行彩色显示的显示装置的像素阵列的一部分，其中提供同一图像数据的各信号线可以通过开关彼此电连接。通常，能够进行彩色显示的显示装置的像素包括分别发射R(红色)、G(绿色)B(蓝色)的子像素的组合。图8示出横向和纵向上的四个像素，该四个像素都由横向排列的R、G、B三个子像素构成。
在此，如图3A和图3B所示，横向和纵向上的四个像素被输入同一图像数据。在图8中，像素R1至R4被输入同一图像数据。例如，通过对与像素R1至R4连接的用作信号线的布线125[1]、125[4]供应同一图像数据并对用作扫描线的布线122[1]、122[2]依次输入信号，可以对所有像素输入同一图像数据。但是，利用该方法向多个像素供应同一图像数据较浪费。
在本发明的一个实施方式中，通过利用设置于信号线间的开关使两个信号线导通并利用设置于扫描线间的开关使两个扫描线导通，可以同时对四个像素进行写入。
如图8所示，通过使设置于布线125[1]与125[4]间的开关141导通，可以将供应至布线125[1]或125[4]中的一方的图像数据同时写入像素R1及R2。在这种情况下，通过使设置在布线122[1]与布线122[2]间的开关144导通，可以同时对像素R3及像素R4进行写入。也就是说，可以同时进行四个像素的写入。
同样地，通过根据需要使设置于布线125[2]与125[5]间的开关142以及设置于布线125[3]与125[6]间的开关143导通，在其它的像素中也可以同时进行四个像素的写入。作为开关141至144例如可以使用晶体管。
同时写入四个像素的数据可以缩短写入时间并提高帧频率。
本实施方式可以与其他实施方式或实施例等中记载的结构适当地组合而实施。
(实施方式2)
本实施方式对使用EL元件的显示装置的结构例进行说明。注意，在本实施方式中省略实施方式1已说明的有关校正的工作及功能。
图9A至图9C各自示出能够用于本发明的一个实施方式的显示装置的结构。
在图9A中，以围绕设置在第一衬底4001上的显示部215的方式设置密封剂4005，显示部215被密封剂4005及第二衬底4006密封。
显示部215设置有包括实施方式1所示的像素的像素阵列。
在图9A中，扫描线驱动电路221a、信号线驱动电路231a、信号线驱动电路232a及共通线驱动电路241a都包括设置在印刷电路板4041上的多个集成电路4042。集成电路4042由单晶半导体或多晶半导体形成。信号线驱动电路231a及信号线驱动电路232a都具有实施方式1所示的列驱动器的功能。扫描线驱动电路221a具有实施方式1所示的行驱动器的功能。共通线驱动电路241a具有对实施方式1所示的公共布线供给规定电位的功能。
通过柔性印刷电路(FPC：Flexibleprintedcircuit)4018向扫描线驱动电路221a、共通线驱动电路241a、信号线驱动电路231a及信号线驱动电路232a供应各种信号及电位。
包括于扫描线驱动电路221a及共通线驱动电路241a中的集成电路4042都具有对显示部215供应选择信号的功能。包括在信号线驱动电路231a及信号线驱动电路232a中的集成电路4042都具有对显示部215供应图像数据的功能。集成电路4042被安装在与由第一衬底4001上的密封剂4005围绕的区域不同的区域中。
注意，对集成电路4042的连接方法没有特别的限制，可以使用引线键合法、COG(ChipOnGlass)法、TCP(TapeCarrierPackage)法以及COF(ChipOnFilm)法等。
图9B示出利用COG法安装包含于信号线驱动电路231a及信号线驱动电路232a中的集成电路4042的例子。另外，通过将驱动电路的一部分或整体形成在形成有显示部215的衬底上，可以形成***整合型面板(system-on-panel)。
在图9B所示的例子中，将扫描线驱动电路221a及共通线驱动电路241a形成在形成有显示部215的衬底上。当同时形成驱动电路与显示部215内的像素电路时，可以减少构件数。由此，可以提高生产率。
在图9B中，以围绕设置在第一衬底4001上的显示部215、扫描线驱动电路221a以及共通线驱动电路241a的方式设置密封剂4005。显示部215、扫描线驱动电路221a及共通线驱动电路241a上设置有第二衬底4006。由此，显示部215、扫描线驱动电路221a及共通线驱动电路241a通过第一衬底4001、密封剂4005及第二衬底4006与显示元件密封在一起。
虽然图9B中示出另行形成信号线驱动电路231a及信号线驱动电路232a并将其安装至第一衬底4001的例子，但是本发明的一个实施方式不局限于该结构，也可以另行形成扫描线驱动电路并进行安装，或者另行形成信号线驱动电路的一部分或扫描线驱动电路的一部分并进行安装。另外，如图9C所示也可以将信号线驱动电路231a及信号线驱动电路232a形成在形成有显示部215的衬底上。
显示装置有时包括显示元件为密封状态的面板和在该面板中安装有包括控制器的IC等的模块。
第一衬底上的显示部及扫描线驱动电路分别包括多个晶体管。作为该晶体管，可以适用上述实施方式所示的任何晶体管。
***驱动电路所包括的晶体管及显示部的像素电路所包括的晶体管的结构既可以具有相同的结构又可以具有不同的结构。***驱动电路所包括的晶体管既可以都具有相同的结构，又可以组合两种以上的结构。同样地，像素电路所包括的晶体管既可以都具有相同的结构，又可以组合两种以上的结构。
另外，可以在第二衬底4006上设置输入装置4200。图9A至图9C所示的对显示装置设置输入装置4200的结构能够用作触摸屏。
对本发明的一个实施方式的触摸屏所包括的感测元件没有特别的限制。还可以将能够检测出手指、触屏笔等检测对象的接近或接触的各种传感器用作感测元件。
例如，作为传感器的方式，可以利用静电电容式、电阻膜式、表面声波式、红外线式、光学式、压敏式等各种方式。
在本实施方式中，以包括静电电容式的感测元件的触摸屏为例进行说明。
作为静电电容式，有表面型静电电容式、投影型静电电容式等。作为投影型静电电容式，有自电容式、互电容式等。优选使用互电容式，因为可以同时进行多点感测。
本发明的一个实施方式的触摸屏可以采用贴合了分别制造的显示装置和感测元件的结构、在支撑显示元件的衬底和对置衬底中的一方或双方设置有构成感测元件的电极等的结构等各种各样的结构。
图10A和图10B示出触摸屏的一个例子。图10A是触摸屏4210的透视图。图10B是输入装置4200的透视示意图。注意，为了明确起见，图10A和图10B只示出典型的构成要素。
触摸屏4210具有贴合了分别制造的显示装置与感测元件的结构。
触摸屏4210包括重叠设置的输入装置4200和显示装置。
输入装置4200包括衬底4263、电极4227、电极4228、多个布线4237、多个布线4238及多个布线4239。例如，电极4227可以与布线4237或布线4239电连接。另外，电极4228可以与布线4239电连接。FPC4272b可以与多个布线4237及多个布线4238分别电连接。FPC4272b可以设置有IC4273b。
显示装置的第一衬底4001与第二衬底4006之间可以设置触摸传感器。当在第一衬底4001与第二衬底4006之间设置触摸传感器时，除了静电电容式触摸传感器之外还可以使用利用光电转换元件的光学式触摸传感器。
图11是沿着图9B中的点划线N1-N2的截面图。图11所示的显示装置包括电极4015，该电极4015与FPC4018的端子通过各向异性导电层4019电连接。另外，在图11中，电极4015在形成于绝缘层4112、绝缘层4111及绝缘层4110的开口中与布线4014电连接。
电极4015与第一电极层4030使用同一导电层形成，布线4014与晶体管4010及晶体管4011的源电极及漏电极使用同一导电层形成。
设置在第一衬底4001上的显示部215和扫描线驱动电路221a包括多个晶体管。在图11中，示出显示部215中的晶体管4010及扫描线驱动电路221a中的晶体管4011。虽然图11中作为晶体管4010及晶体管4011示出底栅极型晶体管，但是也可以使用顶栅极型晶体管。
在图11中，在晶体管4010及晶体管4011上设置有绝缘层4112。绝缘层4112上形成有分隔壁4510。
晶体管4010及晶体管4011设置在绝缘层4102上。另外，晶体管4010及晶体管4011都包括形成在绝缘层4111上的电极4017。电极4017可以用作背栅电极。
图11所示的显示装置包括电容器4020。电容器4020包括与晶体管4010的栅电极以同一工序形成的电极4021以及与源电极及漏电极以同一工序形成的电极。这些电极隔着绝缘层4103彼此重叠。
一般而言，考虑在像素部中配置的晶体管的泄漏电流等设定在显示装置的像素部中设置的电容器的容量以使其能够在指定期间保持电荷。电容器的容量考虑晶体管的关态电流等设定即可。
设置在显示部215中的晶体管4010与显示元件电连接。
图11所示的显示装置包括绝缘层4111及绝缘层4104。作为绝缘层4111及绝缘层4104，使用不易使杂质元素透过的绝缘层。通过由绝缘层4111和绝缘层4104夹持晶体管的半导体层，可以防止来自外部的杂质的混入。
作为显示装置所包括的显示元件，可以应用利用电致发光的发光元件(EL元件)。EL元件在一对电极之间具有包含发光化合物的层(也称为“EL层”)。当使一对电极之间产生高于EL元件的阈值电压的电位差时，空穴从阳极一侧注入到EL层中，而电子从阴极一侧注入到EL层中。被注入的电子和空穴在EL层中重新结合，由此，包含在EL层中的发光物质发光。
EL元件根据发光材料是有机化合物还是无机化合物被区别。通常前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过施加电压，电子从一个电极注入到EL层中，而空穴从另一个电极注入到EL层中。通过这些载流子(电子及空穴)重新结合，发光有机化合物形成激发态。当从该激发态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。
EL层除了发光化合物以外也可以还包括空穴注入性高的物质、空穴传输性高的物质、空穴阻挡材料、电子传输性高的物质、电子注入性高的物质或双极性的物质(电子传输性及空穴传输性高的物质)等。
EL层可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法、涂敷法等的方法形成。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用供体能级和受主能级的供体-受主重新结合型发光。薄膜型无机EL元件是其中发光层夹在电介质层之间，并且该夹着发光层的电介质层夹在电极之间的结构，其发光机理是利用金属离子的内壳层电子跃迁的局部型发光。这里作为发光元件使用有机EL元件进行说明。
为了取出从发光元件发射的光，使一对电极中的至少一个为透明。在衬底上形成有晶体管及发光元件。作为发光元件可以采用从与该衬底相反一侧的表面取出发光的顶部发射结构；从衬底一侧的表面取出发光的底部发射结构；或者从与衬底相反一侧的表面及衬底一侧的表面的两个表面取出发光的双面发射结构。
图11是作为显示元件使用发光元件的发光显示装置(也称为“EL显示装置”)的一个例子。被用作显示元件的发光元件4513与设置在显示部215中的晶体管4010电连接。虽然发光元件4513具有第一电极层4030、发光层4511及第二电极层4031的叠层结构，但是不局限于该结构。根据从发光元件4513取出光的方向等，可以适当地改变发光元件4513的结构。
分隔壁4510使用有机绝缘材料或无机绝缘材料形成。尤其优选使用感光树脂材料，在第一电极层4030上形成开口部，并且将该开口部的侧面形成为具有连续曲率的倾斜面。
发光层4511可以使用一个层构成，也可以使用多个层的叠层构成。
发光元件4513的发光颜色可以根据构成发光层4511的材料变为白色、红色、绿色、蓝色、青色、品红色或黄色等。
作为实现彩色显示的方法，有如下方法：组合发光颜色为白色的发光元件4513和着色层的方法；以及在每个像素设置发光颜色不同的发光元件4513的方法。前者的方法的生产率比后者的方法高。另一方面，在后者的方法中，需要根据每个像素形成发光层4511，所以其生产率比前者的方法低。但是，在后者的方法中，可以得到其色纯度比前者的方法高的发光颜色。当在后者的方法中使发光元件4513具有微腔结构时，可以进一步提高色纯度。
发光层4511也可以包含量子点等无机化合物。例如，通过将量子点用于发光层，也可以将其用作发光材料。
为了防止氧、氢、水分、二氧化碳等侵入发光元件4513，也可以在第二电极层4031及分隔壁4510上形成保护层。作为保护层，可以形成氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、DLC(Diamond Like Carbon)膜等。此外，在由第一衬底4001、第二衬底4006以及密封剂4005密封的空间中设置有填充剂4514并被密封。如此，为了使发光元件不暴露于外部气体，优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(封入)。
作为填充剂4514，除了氮或氩等惰性气体以外，也可以使用紫外线固化树脂或热固化树脂，例如可以使用PVC(聚氯乙烯)、丙烯酸类树脂、聚酰亚胺、环氧类树脂、硅酮类树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)等。填充剂4514也可以包含干燥剂。
作为密封剂4005，可以使用玻璃粉等玻璃材料或者两液混合型树脂等在常温下固化的固化树脂、光固化树脂、热固化树脂等树脂材料。密封剂4005也可以包含干燥剂。
如果需要，则可以在发光元件的光射出面上适当地设置诸如偏振片或者圆偏振片(包括椭圆偏振片)、相位差板(λ/4板、λ/2板)、滤色片等的光学薄膜。此外，也可以在偏振片或者圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是通过利用表面的凹凸扩散反射光来降低反射眩光的处理。
在使发光元件具有微腔结构时，能够提取色纯度高的光。另外，在组合微腔结构和滤色片时，可以防止反射眩光，而可以提高图像的可见度。
关于对显示元件施加电压的第一电极层及第二电极层(也称为像素电极层、公共电极层、对置电极层等)，根据取出光的方向、设置电极层的地方以及电极层的图案结构而选择其透光性、反射性，即可。
第一电极层4030及第二电极层4031可以使用包含氧化钨的氧化铟、包含氧化钨的铟锌氧化物、包含氧化钛的氧化铟、铟锡氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等具有透光性的导电材料形成。
第一电极层4030及第二电极层4031可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等金属、或者、其合金或其氮化物中的一种以上形成。
第一电极层4030及第二电极层4031可以使用包含导电高分子(也称为导电聚合体)的导电组成物形成。作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、由苯胺、吡咯及噻吩中的两种以上构成的共聚物或其衍生物等。
由于晶体管容易因静电等而损坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式3)
在本实施方式中，参照附图说明可以置换为上述实施方式所示的各晶体管而使用的晶体管的例子。
可以使用底栅型晶体管或顶栅型晶体管等的任何各种方式的晶体管来制造本发明的一个实施方式的显示装置。因此，可以根据现有的生产线容易置换所使用的半导体层的材料或晶体管结构。
[底栅型晶体管]
图12A1是底栅型晶体管的一种的沟道保护型晶体管810的截面图。在图12A1中，晶体管810形成在衬底771上。此外，晶体管810在衬底771上隔着绝缘层772包括电极746。另外，在电极746上隔着绝缘层726包括半导体层742。电极746可以被用作栅电极。绝缘层726可以被用作栅极绝缘层。
晶体管810在半导体层742的沟道形成区域上包括绝缘层741。此外，晶体管810在绝缘层726上以与半导体层742的一部分接触的方式包括电极744a及电极744b。电极744a可以用作源电极和漏电极中的一个。电极744b可以用作源电极和漏电极中的另一个。电极744a的一部分及电极744b的一部分形成在绝缘层741上。
绝缘层741可以被用作沟道保护层。通过在沟道形成区域上设置绝缘层741，可以防止在形成电极744a及电极744b时半导体层742被露出。由此，可以防止在形成电极744a及电极744b时半导体层742的沟道形成区域被蚀刻。根据本发明的一个实施方式，可以实现电特性良好的晶体管。
晶体管810在电极744a、电极744b及绝缘层741上包括绝缘层728，在绝缘层728上包括绝缘层729。
当将氧化物半导体用于半导体层742时，优选将能够从半导体层742的一部分中夺取氧而产生氧缺陷的材料用于电极744a及电极744b的至少与半导体层742接触的部分。半导体层742中的产生氧缺陷的区域的载流子浓度增加，该区域n型化而成为n型区域(n+层)。因此，该区域能够被用作源区域或漏区域。当将氧化物半导体用于半导体层742时，作为能够从半导体层742中夺取氧而产生氧缺陷的材料的一个例子，可以举出钨、钛等。
通过在半导体层742中形成源区域及漏区域，可以降低电极744a及电极744b与半导体层742的接触电阻。因此，可以使场效应迁移率及阈值电压等晶体管的电特性良好。
当将硅等半导体用于半导体层742时，优选在半导体层742与电极744a之间及半导体层742与电极744b之间设置被用作n型半导体或p型半导体的层。用作n型半导体或p型半导体的层可以被用作晶体管的源区域或漏区域。
绝缘层729优选使用具有防止杂质从外部扩散到晶体管中或者降低杂质的扩散的功能的材料形成。注意，不一定需要设置绝缘层729。
图12A2所示的晶体管811与晶体管810之间的不同之处在于：晶体管811在绝缘层729上设置可用作背栅电极的电极723。电极723可以使用与栅电极746同样的材料及方法形成。
一般而言，背栅电极使用导电层来形成，并以半导体层的沟道形成区域被栅电极与背栅电极夹住的方式设置。因此，背栅电极可以具有与栅电极同样的功能。背栅电极的电位可以与栅电极相等，也可以为接地电位(GND电位)或任意电位。另外，通过不跟栅电极联动而独立地改变背栅电极的电位，可以改变晶体管的阈值电压。
电极746及电极723都可以被用作栅电极。因此，绝缘层726、绝缘层728及绝缘层729都可以被用作栅极绝缘层。另外，也可以将电极723设置在绝缘层728与绝缘层729之间。
当将电极746和电极723中的一个称为“栅电极”时，将另一个称为“背栅电极”。例如，在晶体管811中，当将电极723称为“栅电极”时，将电极746称为“背栅电极”。另外，当将电极723用作“栅电极”时，晶体管811是顶栅型晶体管之一种。此外，有时将电极746和电极723中的一个称为“第一栅电极”，有时将另一个称为“第二栅电极”。
通过隔着半导体层742设置电极746以及电极723并将电极746及电极723的电位设定为相同，半导体层742中的载流子流过的区域在厚度方向上更加扩大，所以载流子的移动量增加。其结果是，晶体管811的通态电流增大，并且场效应迁移率也增高。
因此，晶体管811相对于占有面积具有较大的通态电流。即，可以相对于所要求的通态电流缩小晶体管的占有面积。根据本发明的一个实施方式，可以缩小晶体管的占有面积。因此，根据本发明的一个实施方式，可以实现集成度高的半导体装置。
由于栅电极及背栅电极使用导电层形成，因此具有防止在晶体管的外部产生的电场影响到形成沟道的半导体层的功能(尤其是对静电等的电场遮蔽功能)。另外，当将背栅电极形成得比半导体层大以使用背栅电极覆盖半导体层时，能够提高电场遮蔽功能。
当使用具有遮光性的导电膜形成背栅电极时，能够防止光从背栅电极一侧入射到半导体层。由此，能够防止半导体层的光劣化，并防止晶体管的阈值电压漂移等电特性劣化。
根据本发明的一个实施方式，可以实现可靠性良好的晶体管。另外，可以实现可靠性良好的半导体装置。
图12B1示出作为底栅型的晶体管之一的沟道保护型晶体管820的截面图。晶体管820具有与晶体管810大致相同的结构，而不同之处在于：绝缘层741覆盖半导体层742的端部。另外，在选择性地去除绝缘层741的重叠于半导体层742的部分而形成的开口部中，半导体层742与电极744a电连接。另外，在选择性地去除绝缘层741的重叠于半导体层742的部分而形成的其他开口部中，半导体层742与电极744b电连接。绝缘层741的与沟道形成区域重叠的区域可以被用作沟道保护层。
图12B2所示的晶体管821与晶体管820的不同之处在于：晶体管821在绝缘层729上包括可以被用作背栅电极的电极723。
通过设置绝缘层741，可以防止在形成电极744a及电极744b时半导体层742露出。因此，可以防止在形成电极744a及电极744b时半导体层742被薄膜化。
与晶体管810及晶体管811相比，晶体管820及晶体管821的电极744a与电极746之间的距离及电极744b与电极746之间的距离更长。因此，可以减少产生在电极744a与电极746之间以及在电极744b与电极746之间的寄生电容。根据本发明的一个实施方式，可以提供一种电特性良好的晶体管。
图12C1所示的晶体管825是底栅型晶体管之一的沟道蚀刻型晶体管。在晶体管825中，形成电极744a及电极744b而不设置绝缘层741。因此，在形成电极744a及电极744b时露出的半导体层742的一部分有时被蚀刻。另一方面，由于不设置绝缘层741，可以提高晶体管的生产率。
图12C2所示的晶体管826与晶体管825的不同之处在于：晶体管826在绝缘层729上具有可以用作背栅电极的电极723。
[顶栅极型晶体管]
图13A1所示的晶体管842是顶栅型晶体管之一。电极744a及电极744b在形成于绝缘层728及绝缘层729中的开口与半导体层742电连接。
如图13A3所示，去除不与电极746重叠的绝缘层726的一部分，以电极746及剩余的绝缘层726为掩模将杂质755引入到半导体层742，由此可以在半导体层742中以自对准的方式形成杂质区域。晶体管842包括绝缘层726超过电极746的端部延伸的区域。在对半导体层742引入杂质755时，半导体层742的通过绝缘层726被引入杂质755的区域的杂质浓度低于不通过绝缘层726被引入杂质755的区域。因此，在半导体层742的不与电极746重叠的区域中形成轻掺杂漏极(LDD：Lightly Doped Drain)区域。
图13A2所示的晶体管843与晶体管842的不同之处在于晶体管843包括电极723。晶体管843包括形成在衬底771上的电极723。电极723隔着绝缘层772与半导体层742部分地重叠。电极723可以用作背栅电极。
如图13B1所示的晶体管844及图13B2所示的晶体管845那样，也可以完全去除不与电极746重叠的区域的绝缘层726。另外，如图13C1所示的晶体管846及图13C2所示的晶体管847那样，也可以留下绝缘层726。
在晶体管842至晶体管847中，也可以在形成电极746之后以电极746为掩模而将杂质755引入到半导体层742，由此在半导体层742中自对准地形成杂质区域。根据本发明的一个实施方式，可以实现电特性良好的晶体管。另外，根据本发明的一个实施方式，可以实现集成度高的半导体装置。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式4)
在本实施方式中，对能够用于上述实施方式中示出的行驱动器12、列驱动器13、15、电路14、16等的半导体装置进行说明。以下示出的半导体装置可以用作存储装置。
在本实施方式中，作为使用氧化物半导体的存储装置的一个例子，对DOSRAM(注册商标)进行说明。“DOSRAM”源于DynamicOxideSemiconductorRandomAccessMemory。DOSRAM是指如下存储装置：存储单元为1T1C(一个晶体管和一个电容器)型单元；写入用晶体管为使用氧化物半导体的晶体管。
参照图14对DOSRAM1000的叠层结构例进行说明。在DOSRAM1000中，进行数据的读出的读出放大器部1002与存储数据的单元阵列部1003层叠。
如图14所示，读出放大器部1002包括位线BL、Si晶体管Ta10、Ta11。Si晶体管Ta10、Ta11在单晶硅片中包括半导体层。Si晶体管Ta10、Ta11构成读出放大器并与位线BL电连接。
单元阵列1003包括多个存储单元1001。存储单元1001包括晶体管Tw1及电容器C1。在单元阵列部1003中，两个晶体管Tw1共用半导体层。半导体层与位线BL通过未图示的导电体电连接。
图14所示的叠层结构可以用于通过层叠多个包括晶体管群的电路形成的各种半导体装置。
图14中的金属氧化物、绝缘体、导电体等可以为单层或叠层。在制造这些层时，可以使用溅射法、分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光烧蚀(PLA：PulsedLaser Ablation)法、CVD法、原子层沉积法(ALD法)等各种沉积方法。CVD法包括等离子体CVD法、热CVD法、有机金属CVD法等。
在此，晶体管Tw1的半导体层由金属氧化物(氧化物半导体)构成。在此，示出半导体层由3层的金属氧化物层构成的例子。半导体层优选由含有In、Ga及Zn的金属氧化物构成。
在此，通过对金属氧化物添加形成氧缺陷的元素或者与氧缺陷键合的元素，金属氧化物的载流子密度可能增大而被低电阻化。例如，通过选择性地使使用金属氧化物的半导体层低电阻化，可以在半导体层中设置源区域或漏区域。
作为使金属氧化物低电阻化的元素，典型的有硼或磷。另外，也可以使用氢、碳、氮、氟、硫、氯、钛、稀有气体元素等。作为稀有气体元素的典型例子有氦、氖、氩、氪及氙等。该元素的浓度可以利用二次离子质谱分析法(SIMS：SecondaryIonMassSpectrometry)等进行测量。
尤其是，硼及磷可以使用非晶硅或低温多晶硅的生产线的装置，所以是优选的。可以使用已有的设置，由此可以降低设备投资。
例如，包括被选择性地低电阻化的半导体层的晶体管可以使用伪栅极形成。具体而言，在半导体层上设置伪栅极，将该伪栅极用作掩模，对半导体层添加使该半导体层低电阻化的元素。也就是说，该元素被添加到半导体层的不与伪栅极重叠的区域中，由此形成被低电阻化的区域。作为该元素的添加方法，可以使用：对离子化了的源气体进行质量分离而添加的离子注入法；不对离子化了的源气体进行质量分离而添加的离子掺杂法；以及等离子体浸没离子注入法等。
作为用于导电体的导电材料，有如下材料：以掺杂有磷等杂质元素的多晶硅为代表的半导体；镍硅化物等硅化物；钼、钛、钽、钨、铝、铜、铬、钕、钪等金属；或以上述金属为成分的金属氮化物(氮化钽、氮化钛、氮化钼、氮化钨)等。另外，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
作为可以用于绝缘体的绝缘材料，有氮化铝、氧化铝、氮氧化铝、氧氮化铝、氧化镁、氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽、硅酸铝等。在本说明书等中，氧氮化物是指氧含量大于氮含量的化合物，氮氧化物是指氮含量大于氧含量的化合物。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式5)
在本实施方式中，对能够用于实施方式1说明的电路14等的用作神经网络的半导体装置的结构例进行说明。
如图15A所示，神经网络NN可以由输入层IL、输出层OL及中间层(隐藏层)HL构成。输入层IL、输出层OL及中间层HL都包括一个或多个神经元(单元)。注意，中间层HL可以为一层或两层以上。包括两层以上的中间层HL的神经网络可以被称为深度神经网络(DNN)，使用深度神经网络的学习可以被称为深度学习。
输入层IL的各神经元被输入输入数据，中间层HL的各神经元被输入前一层或后一层的神经元的输出信号，输出层OL的各神经元被输入前一层的神经元的输出信号。注意，各神经元既可以与前一层和后一层的所有神经元连结(全连结)，又可以与部分神经元连结。
图15B示出利用神经元的运算的例子。在此，示出神经元N及向神经元N输出信号的前一层的两个神经元。神经元N被输入前一层的神经元的输出x1及前一层的神经元的输出x2。在神经元N中，算出输出x1与权重w1的乘法结果(x1w1)和输出x2与权重w2的乘法结果(x2w2)之总和x1w1+x2w2，然后根据需要对其加偏压b，从而得到值a＝x1w1+x2w2+b。值a被激活函数h变换，输出信号y＝h(a)从神经元N输出。
如此，利用神经元的运算包括对前一层的神经元的输出与权重之积进行加法的运算，即，积和运算(上述x1w1+x2w2)。该积和运算既可以通过程序在软件上进行，又可以通过硬件进行。在通过硬件进行积和运算时，可以使用积和运算电路。作为该积和运算电路，既可以使用数字电路，又可以使用模拟电路。
作为本发明的一个实施方式的积和运算电路使用模拟电路。由此，可以实现因积和运算电路的电路规模的缩小或向存储器访问的次数的减少而实现处理速度的提高及功耗的降低。
积和运算电路可以使用Si晶体管或OS晶体管构成。尤其是，因为OS晶体管具有极小的关态电流(off-state current)，所以优选用作构成积和运算电路的模拟存储器的晶体管。注意，积和运算电路也可以包括Si晶体管和OS晶体管的双方。下面，说明具有积和运算电路的功能的半导体装置的结构例。
<半导体装置的结构例>
图16示出构成为进行神经网络的运算的半导体装置MAC的结构例。半导体装置MAC构成为进行对应于神经元间的连结强度(权重)的第一数据与对应于输入数据的第二数据的积和运算。注意，第一数据及第二数据分别可以为模拟数据或多值数据(分散数据)。此外，半导体装置MAC构成为使用激活函数对利用积和运算得到的数据进行变换。
半导体装置MAC包括单元阵列CA、电流源电路CS、电流镜电路CM、电路WDD、电路WLD、电路CLD、偏置电路OFST及激活函数电路ACTV。
单元阵列CA包括多个存储单元MC及多个存储单元MCref。图16示出单元阵列CA包括m行n列(m和n为1以上的整数)的存储单元MC(MC[1，1]至[m，n])及m个存储单元MCref(MCref[1]至[m])的结构例。存储单元MC构成为储存第一数据。此外，存储单元MCref构成为储存用于积和运算的参考数据。注意，参考数据可以为模拟数据或多值数据。
存储单元MC[i，j](i为1以上且m以下的整数，j为1以上且n以下的整数)连接于布线WL[i]、布线RW[i]、布线WD[j]及布线BL[j]。此外，存储单元MCref[i]连接于布线WL[i]、布线RW[i]、布线WDref及布线BLref。在此，将流在存储单元MC[i，j]与布线BL[j]间的电流记载为IMC[i，j]，将流在存储单元MCref[i]与布线BLref间的电流记载为IMCref[i]。
图17示出存储单元MC及存储单元MCref的具体结构例。虽然在图17中作为典型例子示出存储单元MC[1，1]、[2，1]及存储单元MCref[1]、[2]，但是在其他存储单元MC及存储单元MCref中可以使用同样的结构。存储单元MC及存储单元MCref都包括晶体管Tr11、Tr12、电容器C11。在此，说明晶体管Tr11及晶体管Tr12为n沟道型晶体管的情况。
在存储单元MC中，晶体管Tr11的栅极连接于布线WL，源极和漏极中的一个连接于晶体管Tr12的栅极及电容器C11的第一电极，源极和漏极中的另一个连接于布线WD。晶体管Tr12的源极和漏极中的一个连接于布线BL，源极和漏极中的另一个连接于布线VR。电容器C11的第二电极连接于布线RW。布线VR构成为供应预定电位。在此，作为一个例子，说明从布线VR供应低电源电位(接地电位等)的情况。
将与晶体管Tr11的源极和漏极中的一个、晶体管Tr12的栅极以及电容器C11的第一电极连接的节点称为节点NM。将存储单元MC[1，1]、[2，1]的节点NM分别称为节点NM[1，1]、[2，1]。
存储单元MCref也具有与存储单元MC同样的结构。但是，存储单元MCref连接于布线WDref代替布线WD并连接于布线BLref代替布线BL。此外，将连接于晶体管Tr11的源极和漏极中的一个、晶体管Tr12的栅极及电容器C11的第一电极的节点分别记载为存储单元MCref[1]中的节点NMref[1]及存储单元MCref[2]中的节点NMref[2]。
节点NM和节点NMref分别被用作存储单元MC和存储单元MCref的保持节点。节点NM保持第一数据，节点NMref保持参考数据。另外，电流IMC[1，1]、IMC[2，1]分别从布线BL[1]流到存储单元MC[1，1]、[2，1]的晶体管Tr12。另外，电流IMCref[1]、IMCref[2]分别从布线BLref流到存储单元MCref[1]、[2]的晶体管Tr12。
由于晶体管Tr11构成为保持节点NM或节点NMref的电位，所以晶体管Tr11的关态电流优选小。因此，作为晶体管Tr11，优选使用关态电流极小的OS晶体管。由此，可以抑制节点NM或节点NMref的电位变动而提高运算精度。此外，可以将刷新节点NM或节点NMref的电位的工作的频率抑制为低，由此可以降低功耗。
对晶体管Tr12没有特别的限制，例如可以使用Si晶体管或OS晶体管等。在作为晶体管Tr12使用OS晶体管的情况下，能够使用与晶体管Tr11相同的制造装置制造晶体管Tr12，从而可以抑制制造成本。注意，晶体管Tr12可以为n沟道型晶体管或p沟道型晶体管。
电流源电路CS连接于布线BL[1]至[n]及布线BLref。电流源电路CS构成为向布线BL[1]至[n]及布线BLref供应电流。注意，供应到布线BL[1]至[n]的电流值也可以与供应到布线BLref的电流值不同。在此，将从电流源电路CS供应到布线BL[1]至[n]的电流记载为IC，将从电流源电路CS供应到布线BLref的电流记载为ICref。
电流镜电路CM包括布线IL[1]至[n]及布线ILref。布线IL[1]至[n]分别连接于布线BL[1]至[n]，布线ILref连接于布线BLref。在此，布线IL[1]至[n]与布线BL[1]至[n]的连接部分记载为节点NP[1]至[n]。此外，布线ILref与布线BLref的连接部分记载为节点NPref。
电流镜电路CM构成为将对应于节点NPref的电位的电流ICM流到布线ILref及还将该电流ICM流到布线IL[1]至[n]。在图16所示的例子中，电流ICM从布线BLref排出到布线ILref且电流ICM从布线BL[1]至[n]排出到布线IL[1]至[n]。此外，将从电流镜电路CM通过布线BL[1]至[n]流到单元阵列CA的电流记载为IB[1]至[n]。此外，将从电流镜电路CM通过布线BLref流到单元阵列CA的电流记载为IBref。
电路WDD连接于布线WD[1]至[n]及布线WDref。电路WDD构成为将对应于储存在存储单元MC中的第一数据的电位供应到布线WD[1]至[n]。另外，电路WDD构成为将对应于储存在存储单元MCref中的参考数据的电位供应到布线WDref。电路WLD与布线WL[1]至[m]连接。电路WLD构成为将选择写入数据的存储单元MC或存储单元MCref的信号供应到布线WL[1]至[m]。电路CLD与布线RW[1]至[m]连接。电路CLD构成为将对应于第二数据的电位供应到布线RW[1]至[m]。
偏置电路OFST连接于布线BL[1]至[n]及布线OL[1]至[n]。偏置电路OFST构成为检测出从布线BL[1]至[n]流到偏置电路OFST的电流量及/或从布线BL[1]至[n]流到偏置电路OFST的电流的变化量。此外，偏置电路OFST构成为将检测结果输出到布线OL[1]至[n]。注意，偏置电路OFST既可以将对应于检测结果的电流输出到布线OL，又可以将对应于检测结果的电流变换为电压而将其输出到布线OL。将流在单元阵列CA与偏置电路OFST之间的电流记载为Iα[1]至[n]。
图18示出偏置电路OFST的结构例。图18所示的偏置电路OFST包括电路OC[1]至[n]。电路OC[1]至[n]都包括晶体管Tr21、晶体管Tr22、晶体管Tr23、电容器C21及电阻元件R1。各元件的连接关系如图18所示。注意，将连接于电容器C21的第一电极及电阻元件R1的第一端子的节点称为节点Na。另外，将连接于电容器C21的第二电极、晶体管Tr21的源极和漏极中的一个及晶体管Tr22的栅极的节点称为节点Nb。
布线VrefL构成为供应电位Vref，布线VaL构成为供应电位Va，布线VbL构成为供应电位Vb。布线VDDL构成为供应电位VDD，布线VSSL构成为供应电位VSS。在此，说明电位VDD是高电源电位且电位VSS是低电源电位的情况。布线RST构成为供应用来控制晶体管Tr21的导通状态的电位。由晶体管Tr22、晶体管Tr23、布线VDDL、布线VSSL及布线VbL构成源极跟随电路。
接着，说明电路OC[1]至[n]的工作例子。注意，虽然在此作为典型例子说明电路OC[1]的工作例子，但是电路OC[2]至[n]也可以与此同样地工作。首先，当第一电流流到布线BL[1]时，节点Na的电位成为对应于第一电流与电阻元件R1的电阻值的电位。此时，晶体管Tr21处于开启状态，电位Va被供应到节点Nb。然后，晶体管Tr21成为关闭状态。
接着，当第二电流流到布线BL[1]时，节点Na的电位变为对应于第二电流与电阻元件R1的电阻值的电位。此时，晶体管Tr21处于关闭状态，节点Nb处于浮动状态，随着节点Na的电位变化，节点Nb的电位由于电容耦合而变化。在此，在节点Na的电位变化为ΔVNa且电容耦合系数为1时，节点Nb的电位为Va+ΔVNa。在晶体管Tr22的阈值电压为Vth时，从布线OL[1]输出电位Va+ΔVNa-Vth。在此，通过满足Va＝Vth，可以从布线OL[1]输出电位ΔVNa。
电位ΔVNa根据从第一电流到第二电流的变化量、电阻元件R1的电阻值及电位Vref决定。在此，已知电阻元件R1的电阻值和电位Vref，由此可以求得从电位ΔVNa流到布线BL的电流的变化量。
如上所述，对应于通过偏置电路OFST检测出的电流量及/或电流的变化量的信号通过布线OL[1]至[n]输入到激活函数电路ACTV。
激活函数电路ACTV连接于布线OL[1]至[n]和布线NIL[1]至[n]。激活函数电路ACTV构成为进行运算以根据预定的激活函数变换从偏置电路OFST输入的信号。作为激活函数，例如可以使用sigmoid函数、tanh函数、softmax函数、ReLU函数及阈值函数等。被激活函数电路ACTV变换的信号作为输出数据输出到布线NIL[1]至[n]。
<半导体装置的工作例子>
能够使用上述半导体装置MAC对第一数据和第二数据进行积和运算。下面，说明进行积和运算时的半导体装置MAC的工作例子。
图19示出半导体装置MAC的工作例子的时序图。图19示出图17中的布线WL[1]、布线WL[2]、布线WD[1]、布线WDref、节点NM[1，1]、节点NM[2，1]、节点NMref[1]、节点NMref[2]、布线RW[1]及布线RW[2]的电位推移、以及电流IB[1]-Iα[1]和电流IBref的值的推移。电流IB[1]-Iα[1]相当于从布线BL[1]流到存储单元MC[1，1]、[2，1]的电流之总和。
虽然在此着眼于在图17中作为典型例子示出的存储单元MC[1，1]、[2，1]及存储单元MCref[1]、[2]而说明其工作，但是其他存储单元MC及存储单元MCref也可以进行同样的工作。
[第一数据的存储]
首先，在时刻T01-T02，布线WL[1]的电位成为高电平，布线WD[1]的电位成为比接地电位(GND)大VPR-VW[1，1]的电位，布线WDref的电位成为比接地电位大VPR的电位。布线RW[1]及布线RW[2]的电位成为标准电位(REFP)。注意，电位VW[1，1]对应于储存在存储单元MC[1，1]中的第一数据。此外，电位VPR对应于参考数据。因此，存储单元MC[1，1]及存储单元MCref[1]所具有的晶体管Tr11成为开启状态，节点NM[1，1]的电位成为VPR-VW[1，1]，节点NMref[1]的电位成为VPR。
此时，从布线BL[1]流到存储单元MC[1，1]的晶体管Tr12的电流IMC[1，1]，0能够以如下算式表示。在此，k是取决于晶体管Tr12的沟道长度、沟道宽度、迁移率以及栅极绝缘膜的电容等的常数。此外，Vth为晶体管Tr12的阈值电压。
IMC[1，1]，0＝k(VPR-VW[1，1]-Vth)2(E1)
从布线BLref流到存储单元MCref[1]的晶体管Tr12的电流IMCref[1]，0能够以如下算式表示。
IMCref[1]，0＝k(VPR-Vth)2(E2)
接着，在时刻T02-T03，布线WL[1]的电位成为低电平。因此，存储单元MC[1，1]及存储单元MCref[1]所具有的晶体管Tr11成为关闭状态，节点NM[1，1]及节点NMref[1]的电位被保持。
如上所述，作为晶体管Tr11，优选使用OS晶体管。由此，可以抑制晶体管Tr11的泄漏电流而正确地保持节点NM[1，1]及节点NMref[1]的电位。
接着，在时刻T03-T04，布线WL[2]的电位成为高电平，布线WD[1]的电位成为比接地电位大VPR-VW[2，1]的电位，布线WDref的电位成为比接地电位大VPR的电位。注意，电位VW[2，1]对应于储存在存储单元MC[2，1]中的第一数据。因此，存储单元MC[2，1]及存储单元MCref[2]所具有的晶体管Tr11成为开启状态，节点NM[2，1]的电位成为VPR-VW[2，1]，节点NMref[2]的电位成为VPR。
此时，从布线BL[1]流到存储单元MC[2，1]的晶体管Tr12的电流IMCref[2，1]，0能够以如下算式表示。
IMC[2，1]，0＝k(VPR-VW[2，1]-Vth)2(E3)
此外，从布线BLref流到存储单元MCref[2]的晶体管Tr12的电流IMCref[2]，0能够以如下算式表示。
IMCref[2]，0＝k(VPR-Vth)2(E4)
接着，在时刻T04-T05，布线WL[2]的电位成为低电平。因此，存储单元MC[2，1]及存储单元MCref[2]所具有的晶体管Tr11成为关闭状态，节点NM[2，1]及节点NMref[2]的电位被保持。
通过上述工作，在存储单元MC[1，1]、[2，1]中储存第一数据，存储单元MCref[1]、[2]中储存参考数据。
在此，在时刻T04-T05，考虑流到布线BL[1]和布线BLref的电流。向布线BLref从电流源电路CS供应电流。流过布线BLref的电流排出到电流镜电路CM及存储单元MCref[1]、[2]。将从电流源电路CS供应到布线BLref的电流称为ICref，将从布线BLref排出到电流镜电路CM的电流称为ICM，0，此时满足下式。
ICref-ICM，0＝IMCref[1]，0+IMCref[2]，0(E5)
向布线BL[1]从电流源电路CS供应电流。流过布线BL[1]的电流排出到电流镜电路CM及存储单元MC[1，1]、[2，1]。另外，电流从布线BL[1]流到偏置电路OFST。将从电流源电路CS供应到布线BL[1]的电流称为IC，0，将从布线BL[1]流到偏置电路OFST的电流称为Iα，0，此时满足下式。
IC-ICM，0＝IMC[1，1]，0+IMC[2，1]，0+Iα，0(E6)
[第一数据和第二数据的积和运算]
接着，在时刻T05-T06，布线RW[1]的电位比标准电位大VX[1]。此时，电位VX[1]被供应到存储单元MC[1，1]及存储单元MCref[1]的各电容器C11，晶体管Tr12的栅极电位因电容耦合而上升。注意，电位VX[1]是对应于供应到存储单元MC[1，1]及存储单元MCref[1]的第二数据的电位。
晶体管Tr12的栅极的电位的变化量相当于布线RW的电位的变化乘以根据存储单元的结构决定的电容耦合系数的值。电容耦合系数根据电容器C11的电容、晶体管Tr12的栅极电容以及寄生电容等而算出。下面，为了方便起见，说明布线RW的电位的变化量与晶体管Tr12的栅极的电位的变化量相等的情况，即，说明电容耦合系数为1的情况。实际上，考虑电容耦合系数决定电位VX，即可。
当电位VX[1]被供应到存储单元MC[1，1]及存储单元MCref[1]的电容器C11时，节点NM[1，1]及节点NMref[1]的电位都上升VX[1]。
在此，在时刻T05-T06，从布线BL[1]流到存储单元MC[1，1]的晶体管Tr12的电流IMC[1，1]，1能够以如下算式表示。
IMC[1，1]，1＝k(VPR-VW[1，1]+VX[1]-Vth)2(E7)
也就是说，通过向布线RW[1]供应电位VX[1]，从布线BL[1]流到存储单元MC[1，1]的晶体管Tr12的电流增加ΔIMC[1，1]＝IMC[1，1]，1-IMC[1，1]，0。
此外，在时刻T05-T06，从布线BLref流到存储单元MCref[1]的晶体管Tr12的电流IMCref[1]，1能够以如下算式表示。
IMCref[1]，1＝k(VPR+VX[1]-Vth)2(E8)
也就是说，在向布线RW[1]供应电位VX[1]时，从布线BLref流到存储单元MCref[1]的晶体管Tr12的电流增加ΔIMCref[1]＝IMCref[1]，1-IMCref[1]，0。
另外，考虑流到布线BL[1]和布线BLref的电流。向布线BLref从电流源电路CS供应电流ICref。流过布线BLref的电流排出到电流镜电路CM及存储单元MCref[1]、[2]。将从布线BLref排出到电流镜电路CM的电流称为ICM，1，此时满足下式。
ICref-ICM，1＝IMCref[1]，1+IMCref[2]，1(E9)
向布线BL[1]从电流源电路CS供应电流IC。流过布线BL[1]的电流排出到电流镜电路CM及存储单元MC[1，1]、[2，1]。再者，电流从布线BL[1]流到偏置电路OFST。将从布线BL[1]流到偏置电路OFST的电流称为Iα，1，此时满足下式。
IC-ICM，1＝IMC[1，1]，1+IMC[2，1]，1+Iα，1(E10)
根据算式(E1)至算式(E10)，能够以下式表示电流Iα，0与电流Iα，1之差(差分电流ΔIα)。
ΔIα＝Iα，1-Iα，0＝2kVW[1，1]VX[1](E11)
如此，差分电流ΔIα表示对应于电位VW[1，1]与VX[1]之积的值。
然后，在时刻T06-T07，布线RW[1]的电位成为标准电位，节点NM[1，1]及节点NMref[1]的电位与时刻T04-T05同样。
接着，在时刻T07-T08，布线RW[1]的电位成为比标准电位大VX[1]的电位，布线RW[2]的电位成为比标准电位大VX[2]的电位。因此，电位VX[1]被供应到存储单元MC[1，1]及存储单元MCref[1]的电容器C11，因电容耦合而节点NM[1，1]及节点NMref[1]的电位都上升VX[1]。另外，电位VX[2]被供应到存储单元MC[2，1]及存储单元MCref[2]的电容器C11，因电容耦合而节点NM[2，1]及节点NMref[2]的电位都上升VX[2]。
在此，在时刻T07-T08，从布线BL[1]流到存储单元MC[2，1]的晶体管Tr12的电流IMC[2，1]，1能够以如下算式表示。
IMC[2，1]，1＝k(VPR-VW[2，1]+VX[2]-Vth)2(E12)
也就是说，在向布线RW[2]供应电位VX[2]时，从布线BL[1]流到存储单元MC[2，1]的晶体管Tr12的电流增加ΔIMC[2，1]＝IMC[2，1]，1-IMC[2，1]，0。
此外，在时刻T07-T08，从布线BLref流到存储单元MCref[2]的晶体管Tr12的电流IMCref[2]，1能够以如下算式表示。
IMCref[2]，1＝k(VPR+VX[2]-Vth)2(E13)
也就是说，在向布线RW[2]供应电位VX[2]时，从布线BLref流到存储单元MCref[2]的晶体管Tr12的电流增加ΔIMCref[2]＝IMCref[2]，1-IMCref[2]，0。
另外，考虑流到布线BL[1]和布线BLref的电流。向布线BLref从电流源电路CS供应电流ICref。流过布线BLref的电流排出到电流镜电路CM及存储单元MCref[1]、[2]。将从布线BLref排出到电流镜电路CM的电流称为ICM，2，此时满足下式。
ICref-ICM，2＝IMCref[1]，1+IMCref[2]，1(E14)
向布线BL[1]从电流源电路CS供应电流IC。流过布线BL[1]的电流排出到电流镜电路CM及存储单元MC[1，1]、[2，1]。再者，电流从布线BL[1]流到偏置电路OFST。将从布线BL[1]流到偏置电路OFST的电流称为Iα，2，此时满足下式。
IC-ICM，2＝IMC[1，1]，1+IMC[2，1]，1+Iα，2(E15)
此外，根据算式(E1)至算式(E8)及算式(E12)至算式(E15)，能够以下式表示电流Iα，0与电流Iα，2之差(差分电流ΔIα)。
ΔIα＝Iα，2-Iα，0＝2k(VW[1，1]VX[1]+VW[2，1]VX[2])(E16)
如此，差分电流ΔIα表示对应于对电位VW[1，1]与电位VX[1]之积和电位VW[2，1]与电位VX[2]之积进行加法的结果的值。
然后，在时刻T08-T09，布线RW[1]、[2]的电位成为标准电位，节点NM[1，1]、[2，1]及节点NMref[1]、[2]的电位与时刻T04-T05同样。
如算式(E11)和算式(E16)所示，输入到偏置电路OFST的差分电流ΔIα可以利用包括对应于第一数据(权重)的电位VX与对应于第二数据(输入数据)的电位VW的乘积项的算式算出。也就是说，通过使用偏置电路OFST对差分电流ΔIα进行测量，可以获得第一数据与第二数据的积和运算的结果。
注意，虽然在上述说明中着眼于存储单元MC[1，1]、[2，1]及存储单元MCref[1]、[2]，但是可以任意设定存储单元MC及存储单元MCref的数量。在将存储单元MC及存储单元MCref的行数m设定为任意数i的情况下，能够以下式表示差分电流ΔIα。
ΔIα＝2k∑iVW[i，1]VX[i](E17)
在使存储单元MC及存储单元MCref的列数n增加时，可以使并行的积和运算的数量增加。
如上所述，通过使用半导体装置MAC，可以对第一数据和第二数据进行积和运算。注意，通过使用图17所示的存储单元MC及存储单元MCref的结构，可以使用以晶体管的数量较少的方式构成积和运算电路。由此，可以缩小半导体装置MAC的电路规模。
在将半导体装置MAC用于利用神经网络的运算时，可以使存储单元MC的行数m对应于供应到一个神经元的输入数据的数量并使存储单元MC的列数n对应于神经元的数量。例如，考虑在图15A所示的中间层HL中进行使用半导体装置MAC的积和运算的情况。此时，可以将存储单元MC的行数m设定为从输入层IL供应的输入数据的数量(输入层IL的神经元的数量)并将存储单元MC的列数n设定为中间层HL的神经元的数量。
注意，对使用半导体装置MAC的神经网络的结构没有特别的限制。例如，半导体装置MAC可以用于卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器及玻尔兹曼机(包括限制玻尔兹曼机)等。
如上所述，通过使用半导体装置MAC，可以进行神经网络的积和运算。再者，通过将图17所示的存储单元MC及存储单元MCref用于单元阵列CA，可以提供运算精度高、功耗低或电路规模小的集成电路。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式6)
作为能够使用本发明的一个实施方式的显示装置的电子设备，可以举出显示器件、个人计算机、具备记录媒体的图像存储装置及图像再现装置、移动电话、包括便携式游戏机的游戏机、便携式数据终端、电子书阅读器、拍摄装置诸如视频摄像机或数码相机等、护目镜型显示器(头戴式显示器)、导航***、音频再现装置(汽车音响***、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)以及自动售货机等。图20A至图20F示出这些电子设备的具体例子。
图20A是电视机，该电视机包括框体971、显示部973、操作键974、扬声器975、通信用连接端子976及光电传感器977等。显示部973包括触摸传感器，可以进行输入操作。通过将本发明的一个实施方式的显示装置用于显示部973，可以进行显示质量高的显示。
图20B是信息处理终端，该信息处理终端包括框体901、显示部902、显示部903及传感器904等。显示部902及显示部903由一个显示面板构成且具有柔性。此外，框体901也具有柔性，由此如图20B所示那样可以将该信息处理终端折叠而使用，并且可以使该信息处理终端成为如平板终端那样的平板状而使用。传感器904可以检测框体901的形状，例如，当框体被弯曲时，可以切换显示部902及显示部903的显示。通过将本发明的一个实施方式的显示装置用于显示部902及显示部903，可以进行显示质量高的显示。
图20C是数码相机，该数码相机包括框体961、快门按钮962、麦克风963、扬声器967、显示部965、操作键966、变焦钮968、透镜969等。通过将本发明的一个实施方式的显示装置用于显示部965，可以进行显示质量高的显示。
图20D是数字标牌，该数字标牌包括大型显示部922。例如，可以设置在柱子921的侧面。通过将本发明的一个实施方式的显示装置用于显示部922，可以进行显示质量高的显示。
图20E是移动电话机，该移动电话机包括框体951、显示部952、操作按钮953、外部连接端口954、扬声器955、麦克风956、照相机957等。该移动电话机的显示部952包括触摸传感器。通过用手指或触屏笔等触摸显示部952可以进行打电话或输入文字等所有操作。另外，框体951及显示部952具有柔性而可以如图20E所示那样弯折地使用。通过将本发明的一个实施方式的显示装置用于显示部952，可以进行显示质量高的显示。
图20F是便携式数据终端，该便携式数据终端包括框体911、显示部912、扬声器913、照相机919等。通过利用显示部912的触摸屏功能可以输入或输出数据。通过将本发明的一个实施方式的显示装置用于显示部912，可以进行显示质量高的显示。
本实施方式可以与其他实施方式或实施例等中记载的结构适当地组合而实施。
[实施例1]
在本实施例中，对根据本发明的一个实施方式的显示装置的试制结果进行说明。
图21示出通过与显示装置共通的工序制造的OS晶体管(CAAC-IGZOFET、W/L＝3μm/3μm)的ID-VG特性(Vds＝0.1V、5.1V)。晶体管特性为常关闭，关态电流为测量仪的测定下限以下的值。
图22示出像素的电路图。像素电路包括5个晶体管、2个电容器和一个显示元件OLED。另外，所有的晶体管都设置有与前栅极电连接的背栅极。以下对其驱动方法进行说明。写入权重(相当于校正数据)的期间与写入显示数据(相当于图像数据)的期间被设置为不同时序。
<权重(校正数据)的写入>
图23A示出为了将权重写入存储节点的时序图。在写入权重时没有必要使显示元件OLED发光，所以使晶体管M5变为非导通。使晶体管M1、M3、M4变为导通，来分别供应参照电压Vr、固定电位V0、权重的电位(Vw)。
<显示数据(图像数据)的写入>
图23B示出为了写入显示数据的时序图。这里，不进行权重的重写，所以使M4为非导通、M1为导通来供应显示数据(Vdata)。驱动显示元件OLED的晶体管M2的栅电压Vg由算式(1)算出。在此，当电容器Cw及电容器Cs的容量值的关系为Cw>>Cs时，栅电压Vg为由算式(2)表示的值。也就是说，权重(Vw-Vr)被加到显示数据(Vdata)。
[算式1]
Figure BDA0003928473590000461
[算式2]
Vg＝VW-Vr+Vdata
<模拟结果>
图24示出权重值变化时晶体管M2的栅电压Vg的变化。该变化是利用电路仿真软件SPICE算出的结果。通过增加权重值可以增加栅电压Vg。
<宽动态范围显示>
晶体管M2的栅电压Vg可以以显示数据的电位(Vdata)与权重电位(Vw)的和表示。因此，可以对晶体管M2的栅极施加源极驱动器(相当于列驱动器)的输出电压以上的电压。该操作在要求进行高亮度的显示时是十分有效的。在试制的显示装置中，电容器Cw与电容器Cs的电容比为4：1。在此，当Vr＝V0＝0V时，晶体管M2的栅极被施加的电压Vg可以以式(3)表示。
[算式3]
Figure BDA0003928473590000462
当源极驱动器能输出的最大电压为5V时，晶体管M2的栅电压Vg的理想值为9V。另外，当晶体管M2的栅电压Vg为4.5V时，源极驱动器输出2.5V。由此，可以降低所需的数据电压。虽然为了在一个帧中交替地写入权重(Vw)和显示数据(Vdata)需要提高工作频率，但是由于电压得到降低，所述总功耗下降。
<面板规格>
表1示出这回试制的显示装置(面板)的规格。作为构成要素包括OS晶体管(CAAC-IGZO)的扫描驱动器(行驱动器)形成在与像素电路相同的衬底上。显示元件OLED具有发射白光的串联结构并采用组合滤色片的彩色化方式。
[表1]
规格
屏幕对角线 4.86英寸
驱动方法 有源矩阵
分辨率 720×1280
像素间距 84μm×84μm
像素密度 302ppi
开口率 43.70％
像素排列 RGB条纹
彩色化方式 白光串联OLED+滤色片
发射方式 顶部发射
源极驱动器 COG
扫描驱动器 高集成化
<结果>
图25A是只显示了作为权重输入的气球的图像数据的照片。图25B是只显示了作为显示数据输入的斑马的图像数据的照片。图25C是对作为权重输入的气球的图像数据附加了作为显示数据输入的斑马的图像数据的照片。如此，作为权重写入的图像数据被叠加在作为显示数据输入的图像数据上。这表明权重被正常地保持于像素的存储节点中。
接着，测量如下图像的亮度。该图像作为权重写入全白显示数据并且作为显示数据输入相同的全白显示数据。如表2所示，亮度得到提高。如此，可以对晶体管M2的栅极施加源极驱动器的输出电压以上的电压，从而实现更高亮度的显示。
[表2]
Figure BDA0003928473590000471
本实施例可以与其他的实施方式等记载的结构适当地组合而实施。
[实施例2]
在本实施例中说明对有关本发明的一个实施方式的显示装置设置外部校正电路的例子。
在具有EL元件的显示装置中，驱动晶体管的特性偏差或劣化对显示的影响很大。为此，优选设置对驱动晶体管的电流偏差进行校正的电路。
在本实施例中，对具有提高电流的读出精度的外部校正电路的EL显示装置的试制结果进行说明。该外部校正电路搭载有如下积分电路：该积分电路的源极驱动器采用差动方式或2差动方式的输入。
图26示出与显示装置通过共通的工序制造的OS晶体管(CAAC-IGZOFET、W/L＝4μm/6μm)的ID-VG特性(Vds＝0.1V、10V)。晶体管特性为常关闭，关态电流为测量仪的测定下限以下的值。
为了提高外部校正电路的校正精度，需要准确地测量驱动晶体管的电流。但是，当外部校正电路受到来自栅极驱动器使用的电源等的共模噪声的影响时，电流的测量精度下降。为了去除共模噪声，例如，在触摸传感器的传感电路中使用差动输入方式的积分电路。
图27和图28是对外部校正电路与EL面板的接口部分的说明。外部校正电路包括积分电路、ADC(A/D转换器)及图像处理电路，积分电路及ADC内置在源极驱动器IC芯片中。在测量与布线MONI[N]连接的像素的驱动晶体管的电流之前，外部校正电路向布线MONI[N]提供RESET信号，以将布线MONI[N-1]、MONI[N]、MONI[N+1]等的电压设定为VREF。
图27所示的积分电路的输入采用差动方式，图28所示的积分电路的输入采用2差动方式。两个积分电路都可以消除共模噪声。另外，由于EL面板一侧的晶体管为关态电流极小的OS晶体管，因此可以保持电流测量期间的参考电位，而无需设置特定的存储电容器或控制电源。
当如图29所示采用两个像素(子像素)共用一个电源线的像素布局时，使用图28所示的2差动方式可以高精度地消除噪声。
图30是说明像素及源极驱动器的构成的方框图。包括EL元件的标准驱动电路通过加算部被附加用于保持用来校正特性偏差的电压数据的存储器。该存储器包括OS晶体管，被称为OS存储器。该像素可以从布线Monitor读取并测量驱动晶体管的电流值。利用测得的电流值生成用来校正驱动晶体管的特性偏差的电压数据，并将其作为权重(Vw)附加到图像数据(Vdata)，由此可以降低起因于晶体管的特性偏差的显示不均匀。
接着，对像素的驱动方法进行说明。权重(Vw)的写入、图像数据(Vdata)的写入及电流的读出分别在不同的期间进行。另外，在写入权重(Vw)和图像数据(Vdata)时，布线Monitor被输入固定电位(V0)。
<权重(Vw)的写入>
通过提供使EL元件的驱动电路中的晶体管与存储器中的晶体管导通的栅极信号(G1、G2)、参照电压(Vr)、固定电位(V0)，存储器被写入权重(Vw)。
<图像数据(Vdata)的写入>
通过提供使EL元件的驱动电路中的晶体管导通的栅极信号(G1)，显示数据(Vdata)被写入该驱动电路。此时，当存储器的存储电容足够大时，施加到EL元件的驱动晶体管的栅极的电压Vg为“Vw-Vr”+“Vdata”的值。也就是说，图像数据(Vdata)被附加“Vw-Vr”的权重，因此，通过作为权重(Vw)提供用于校正特性偏差的电压数据，可以进行校正。
<电流读出>
在电流读出中，首先，通过对EL元件的驱动电路中的晶体管及存储器中的晶体管提供给定的栅极信号使驱动晶体管导通。此时，可以通过选择电路利用源极驱动器IC芯片内的电流监视电路读出从驱动晶体管流向布线Monitor的电流。
<整个***>
首先，利用电流监视电路测量像素电流。接着，根据测得的电流值生成校正数据，将校正数据写入像素内的OS存储器，并对校正数据附加图像数据。OS存储器以几秒的间隔刷新，所以可以以低频率进行外部计算。因此，可以通过软件处理将电流监视电路测得的数据转换为校正数据，可以以几秒的间隔将校正数据从数据驱动器部分写入像素内的OS存储器。数据驱动器部分例如可以由输入部、锁存、电平转换器、D/A转换器、放大器等各种电路构成，并可以通过选择电路与像素电路电连接。该***不需要计算速度低的专用的***电路，因此可以降低成本。
图31A至图31C示出另行试制的高清晰面板的屏幕中心附近的用于显示红色的子像素(160×360)的驱动晶体管的电流的测量结果。X坐标、Y坐标表示测量了电流的像素的坐标，色的深浅表示测得电流进行AD转换后的灰度值。
图31A示出积分电路的输入采用单端方式时的结果，栅极线方向上的噪声影响较强。图31B示出采用差动方式时的结果，图31C示出采用2差动方式时的结果。图31B和图31C的两者都能够消除共节点噪声，但是通过傅里叶变换进行比较时，2差动方式比差动方式降低了0.5％左右的噪声。
这回试制的显示装置(EL面板)的规格与实施例1的表1所示的相同。作为构成要素包括OS晶体管(CAAC-IGZO)的扫描驱动器形成在与像素电路相同的衬底上。通过COG安装的源极驱动器搭载有前面所述的外部校正电路。显示元件OLED采用发射白光的串联结构并采用组合滤色片的彩色化方式。
图32A和图32B示出使用新的外部校正***进行图像校正的结果。图32A示出没有进行外部校正时的灰色显示。显示区右侧有较大的显示不均匀。作为权重，写入黑色。图32B示出进行了外部校正的灰色显示。显示不均匀消失，进行均匀显示。作为权重，写入根据电流测量结构生成的校正图像。
图33A和图33B示出利用二维色彩亮度计(柯尼卡美能达公司制造的CA-2500)测量的亮度不均匀的结果。图33A示出无校正的亮度分布，图33B示出有校正的亮度分布。由该结果可知，通过进行外部校正亮度被校正均匀。
图34示出显示LOW GRAY、GRAY、WHITE时的显示照片及示出二维色彩亮度计的测量结果进行或不进行校正的比较。各显示中作为权重写入的校正数据都相同。在有校正时，无论亮度大小显示不均匀都相对减少。
图35A至图35C示出利用像素内的存储器进行显示的应用例。作为权重(Vw)写入字幕文字数据(图35A)，作为显示用数据写入孔雀的图像数据(图35B)，并进行显示，由此可以得到图35C所示的两个图像彼此叠加的显示。即使改变显示用的数据，作为权重(Vw)写入的文字也不会发生变化。这表明权重(Vw)被正常地保持于存储器中。
通过上述结果可以确认：试制的显示装置中的外部校正电路可以高精度地测量EL元件的驱动晶体管的电流；根据该结果生成校正数据并将其电压作为权重(Vw)保存在像素内，由此可以校正驱动晶体管的特性偏差。
本实施例可以与其他的实施方式等记载的结构适当地组合而实施。
符号说明
10：像素，10a：像素，10b：像素，10c：像素，10d：像素，11b：像素，12：行驱动器，13：列驱动器，14：电路，15：列驱动器，16：电路，101：晶体管，102：晶体管，103：电容器，104：EL元件，105：晶体管，111：晶体管，112：晶体管，113：电容器，121：布线，122：布线，124：布线，125：布线，126：布线，128：电源线，129：公共布线，130：布线，141：开关，142：开关，143：开关，144：开关，215：显示部，221a：扫描线驱动电路，231a：信号线驱动电路，232a：信号线驱动电路，241a：共通线驱动电路，723：电极：，726：绝缘层，728：绝缘层，729：绝缘层，741：绝缘层，742：半导体层，744a：电极，744b：电极，746：电极，755：杂质，771：衬底，772：绝缘层，810：晶体管，811：晶体管，820：晶体管，821：晶体管，825：晶体管，842：晶体管，843：晶体管，844：晶体管，845：晶体管，846：晶体管，847：晶体管，901：框体，902：显示部，903：显示部，904：传感器，911：框体，912：显示部，919：照相机，921：柱子，922：显示部，951：框体，952：显示部，953：操作按钮，954：外部连接端口，955：扬声器，956：麦克风，957：照相机，961：框体，962：快门按钮，963：麦克风，965：显示部，966：操作键，967：扬声器，968：变焦钮，969：透镜，971：框体，973：显示部，974：操作键，975：扬声器，976：通信用连接端子，977：光传感器，1000：DOSRAM，1001：存储单元，1002：读出放大器部，1003：单元阵列部，4001：衬底，4005：密封剂，4006：衬底，4010：晶体管，4011：晶体管，4014：布线，4015：电极，4017：电极，4018：FPC，4019：各向异性导电层，4020：电容器，4021：电极，4030：电极层，4031：电极层，4041：印刷电路板，4042：集成电路，4102：绝缘层，4103：绝缘层，4104：绝缘层，4110：绝缘层，4111：绝缘层，4112：绝缘层，4200：输入装置，4210：触摸屏，4227：电极，4228：电极，4237：布线，4238：布线，4239：布线，4263：衬底，4272b：FPC，4273b：IC，4510：分隔壁，4511：发光层，4513：发光元件，4514：填充材料
本申请基于2017年8月31日提交到日本专利局的日本专利申请No.2017-166757、基于2017年11月30日提交到日本专利局的日本专利申请No.2017-230388、基于2018年2月22日提交到日本专利局的日本专利申请No.2018-029271以及基于2018年5月17日提交到日本专利局的日本专利申请No.2018-095317，通过引用将其完整内容并入在此。

Claims (4)

1.一种包括像素的显示装置，所述像素包括：
第一晶体管、第二晶体管、第三晶体管、第一电容器、第二电容器及显示元件，
所述第一晶体管的源极和漏极中的一个与所述第一电容器的一个电极电连接，
所述第一电容器的另一个电极与所述第二晶体管的源极和漏极中的一个、所述第三晶体管的栅极及所述第二电容器的一个电极电连接，
所述第二电容器的另一个电极与所述第三晶体管的源极和漏极中的一个及所述显示元件电连接，
所述第一晶体管、所述第二晶体管和所述第三晶体管中的各晶体管包括前栅极和与所述前栅极电连接的背栅极。
2.一种包括像素的显示装置，所述像素包括：
第一晶体管、第二晶体管、第三晶体管、第一电容器、第二电容器及显示元件，
所述第一晶体管的源极和漏极中的一个与所述第一电容器的一个电极电连接，
所述第一电容器的另一个电极与所述第二晶体管的源极和漏极中的一个、所述第三晶体管的栅极及所述第二电容器的一个电极电连接，
所述第二电容器的另一个电极与所述第三晶体管的源极和漏极中的一个及所述显示元件电连接，
所述第一晶体管的源极和漏极中的另一个与第一布线电连接，
所述第二晶体管的源极和漏极中的另一个与第二布线电连接，
所述第一布线和所述第二布线被提供不同的数据。
3.根据权利要求1或权利要求2所述的显示装置，其中，
所述显示元件是发光元件。
4.一种显示装置，在衬底上具有显示部，
所述显示部包括晶体管、电容器及发光元件，
所述电容器包括：
与所述晶体管的栅电极以同一工序形成的第一电极；
所述第一电极上的绝缘层；以及
所述绝缘层上的、与所述晶体管的源电极和漏电极以同一工序形成的第二电极，
所述发光元件具有叠层结构，所述叠层结构包括：
第三电极；
所述第三电极上的发光层；以及
所述发光层上的第四电极，
所述电容器所包括的所述第一电极、所述绝缘层及所述第二电极与所述发光元件的所述叠层结构重叠。
CN202211381414.4A 2017-08-31 2018-08-10 显示装置及电子设备 Pending CN115578973A (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2017-166757 2017-08-31
JP2017166757 2017-08-31
JP2017-230388 2017-11-30
JP2017230388 2017-11-30
JP2018029271 2018-02-22
JP2018-029271 2018-02-22
JP2018-095317 2018-05-17
JP2018095317 2018-05-17
PCT/IB2018/056022 WO2019043483A1 (en) 2017-08-31 2018-08-10 DISPLAY DEVICE AND ELECTRONIC DEVICE
CN201880056149.8A CN111052215B (zh) 2017-08-31 2018-08-10 显示装置及电子设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880056149.8A Division CN111052215B (zh) 2017-08-31 2018-08-10 显示装置及电子设备

Publications (1)

Publication Number Publication Date
CN115578973A true CN115578973A (zh) 2023-01-06

Family

ID=65525120

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880056149.8A Active CN111052215B (zh) 2017-08-31 2018-08-10 显示装置及电子设备
CN202211381414.4A Pending CN115578973A (zh) 2017-08-31 2018-08-10 显示装置及电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201880056149.8A Active CN111052215B (zh) 2017-08-31 2018-08-10 显示装置及电子设备

Country Status (7)

Country Link
US (1) US11990502B2 (zh)
EP (1) EP3676822A4 (zh)
JP (4) JP2019204069A (zh)
KR (1) KR20200041969A (zh)
CN (2) CN111052215B (zh)
TW (1) TWI780204B (zh)
WO (1) WO2019043483A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7092767B2 (ja) 2017-08-11 2022-06-28 株式会社半導体エネルギー研究所 表示装置および電子機器
WO2019048966A1 (ja) 2017-09-05 2019-03-14 株式会社半導体エネルギー研究所 表示システム
KR102614815B1 (ko) 2017-09-15 2023-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20200070252A (ko) 2017-11-02 2020-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10957720B2 (en) 2017-11-09 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
DE112018005399T5 (de) 2017-11-09 2020-06-25 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung, Betriebsverfahren dafür und elektronisches Gerät
WO2019111137A1 (ja) 2017-12-06 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器、及び動作方法
US11120764B2 (en) 2017-12-21 2021-09-14 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11100855B2 (en) 2017-12-22 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20200101966A (ko) 2018-01-05 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
WO2019186339A1 (ja) 2018-03-30 2019-10-03 株式会社半導体エネルギー研究所 表示装置
US11430404B2 (en) 2018-05-25 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel and electronic device
US10770482B2 (en) 2018-06-06 2020-09-08 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2019234543A1 (ja) 2018-06-06 2019-12-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
US11521996B2 (en) 2018-07-20 2022-12-06 Semiconductor Energy Laboratory Co., Ltd. Imaging panel comprising a photoelectric conversion element and a first pixel circuit, and imaging device
KR20210043676A (ko) 2018-08-21 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2020053693A1 (ja) 2018-09-12 2020-03-19 株式会社半導体エネルギー研究所 表示装置の動作方法
US11435637B2 (en) 2018-09-21 2022-09-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and electronic device
JP7289850B2 (ja) 2018-11-02 2023-06-12 株式会社半導体エネルギー研究所 半導体装置、電子機器
KR102599123B1 (ko) * 2018-11-14 2023-11-06 삼성전자주식회사 인공 신경망 모델에 기초하여 읽기 레벨들을 추론하는 스토리지 장치 및 인공 신경망 모델의 학습 방법
KR20210102249A (ko) 2018-12-19 2021-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP7477461B2 (ja) 2018-12-26 2024-05-01 株式会社半導体エネルギー研究所 表示装置および電子機器
WO2020161552A1 (ja) 2019-02-05 2020-08-13 株式会社半導体エネルギー研究所 表示装置および電子機器
WO2020240329A1 (ja) 2019-05-30 2020-12-03 株式会社半導体エネルギー研究所 表示装置および電子機器
KR20210027110A (ko) 2019-08-29 2021-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN111261110A (zh) * 2020-03-09 2020-06-09 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路、像素驱动方法及显示面板
US11854497B2 (en) 2020-06-24 2023-12-26 Lg Display Co., Ltd. Display apparatus, method for compensating for data signal thereof, and method for generating deep learning-based compensation model
CN113299243B (zh) * 2021-06-18 2022-09-02 合肥京东方卓印科技有限公司 一种像素电路及其驱动方法、显示装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09319339A (ja) 1996-05-24 1997-12-12 Sony Corp 映像表示システム
JPH09329806A (ja) 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
US5903248A (en) 1997-04-11 1999-05-11 Spatialight, Inc. Active matrix display having pixel driving circuits with integrated charge pumps
JP3533074B2 (ja) 1997-10-20 2004-05-31 日本電気株式会社 Ｖｒａｍ機能内蔵のｌｅｄパネル
TW518552B (en) 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
JP3949407B2 (ja) 2000-08-18 2007-07-25 株式会社半導体エネルギー研究所 液晶表示装置
JP2005309422A (ja) 2004-03-26 2005-11-04 Seiko Epson Corp 画素回路の駆動方法、画素回路、電気光学装置および電子機器
JP2006078911A (ja) 2004-09-10 2006-03-23 Sharp Corp アクティブ駆動型表示装置及びその駆動方法
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP2007206590A (ja) 2006-02-06 2007-08-16 Seiko Epson Corp 画素回路、その駆動方法、表示装置および電子機器
KR101526475B1 (ko) 2007-06-29 2015-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
JP2009115840A (ja) 2007-11-01 2009-05-28 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法
JP2009204794A (ja) 2008-02-27 2009-09-10 Seiko Epson Corp 電気光学装置および電子機器。
KR102025505B1 (ko) * 2008-11-21 2019-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5310244B2 (ja) * 2009-05-12 2013-10-09 ソニー株式会社 表示装置、表示方法
JP2010286541A (ja) * 2009-06-09 2010-12-24 Seiko Epson Corp 発光装置、電子機器、および発光装置の駆動方法
EP2494597A4 (en) 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
KR101127582B1 (ko) * 2010-01-04 2012-03-27 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
JP5804732B2 (ja) 2011-03-04 2015-11-04 株式会社Ｊｏｌｅｄ 駆動方法、表示装置および電子機器
KR20120110387A (ko) 2011-03-29 2012-10-10 삼성전자주식회사 화소 회로 및 화소 회로의 구동 방법
KR101859474B1 (ko) * 2011-09-05 2018-05-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 회로
TWI587261B (zh) 2012-06-01 2017-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
US9245935B2 (en) 2013-04-02 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR102006702B1 (ko) * 2013-05-06 2019-10-01 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
JP6129318B2 (ja) 2013-07-30 2017-05-17 シャープ株式会社 表示装置およびその駆動方法
JP6406926B2 (ja) * 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
KR101702429B1 (ko) 2013-12-13 2017-02-03 엘지디스플레이 주식회사 보상 화소 구조를 갖는 유기발광표시장치
CN105304012B (zh) * 2014-07-31 2018-03-09 上海和辉光电有限公司 Oled像素补偿电路和oled像素驱动方法
US10140940B2 (en) 2015-07-24 2018-11-27 Japan Display Inc. Display device
JP2017027012A (ja) 2015-07-24 2017-02-02 株式会社ジャパンディスプレイ 表示装置
CN106952617B (zh) * 2017-05-18 2019-01-25 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
JP7092767B2 (ja) 2017-08-11 2022-06-28 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2019045613A (ja) 2017-08-31 2019-03-22 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2019045614A (ja) 2017-08-31 2019-03-22 株式会社半導体エネルギー研究所 表示装置および電子機器

Also Published As

Publication number Publication date
JP2019204090A (ja) 2019-11-28
JP2023162222A (ja) 2023-11-08
JP2019204069A (ja) 2019-11-28
EP3676822A1 (en) 2020-07-08
CN111052215A (zh) 2020-04-21
US20200194527A1 (en) 2020-06-18
TWI780204B (zh) 2022-10-11
JP2022036984A (ja) 2022-03-08
EP3676822A4 (en) 2021-08-04
KR20200041969A (ko) 2020-04-22
TW201921329A (zh) 2019-06-01
WO2019043483A1 (en) 2019-03-07
CN111052215B (zh) 2022-11-29
US11990502B2 (en) 2024-05-21

Similar Documents

Publication Publication Date Title
CN111052215B (zh) 显示装置及电子设备
JP7232371B2 (ja) 表示装置
US11876098B2 (en) Display device having a plurality of transistors
JP7491990B2 (ja) 表示装置
US11048134B2 (en) Display device and electronic device
JP2019045614A (ja) 表示装置および電子機器
US11694594B2 (en) Display device, driving method of display device, and electronic device
CN111247580B (zh) 显示装置以及电子设备
US11100855B2 (en) Display device and electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination