CN115549676A - 一种适应低压应用的参考采样锁相环 - Google Patents

一种适应低压应用的参考采样锁相环 Download PDF

Info

Publication number
CN115549676A
CN115549676A CN202211029887.8A CN202211029887A CN115549676A CN 115549676 A CN115549676 A CN 115549676A CN 202211029887 A CN202211029887 A CN 202211029887A CN 115549676 A CN115549676 A CN 115549676A
Authority
CN
China
Prior art keywords
sampling
phase
signal
voltage
frequency divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211029887.8A
Other languages
English (en)
Inventor
丁瑞雪
黄林国
孙德鹏
步枫
刘术彬
朱樟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202211029887.8A priority Critical patent/CN115549676A/zh
Publication of CN115549676A publication Critical patent/CN115549676A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及一种适应低压应用的参考采样锁相环，包括：参考采样鉴相器模块、低通滤波器模块、压控振荡器、分频器模块和时钟信号生成模块。本发明通过采用高电平升压反相器，减低采样开关的导通电阻，在低压下减低采样的时间常数，来实现正常的采样保持功能。同时，允许使用更大的采样电容来改善噪声，实现锁相环在低压下的正常采样工作和优越的时钟抖动性能。并且通过在参考采样鉴相器的输出端添加低通滤波器，引入高频极点，在不影响相位裕度的前提下，对参考杂散进行改善。以及采用电流模式逻辑分频器与多模可编程分频器的结合来实现参考采样锁相环在低压下的正常工作和优越的杂散和时钟抖动性能。

Description

一种适应低压应用的参考采样锁相环
技术领域
本发明属于半导体集成电路技术领域，具体涉及一种适应低压应用的参考采样锁相环。
背景技术
对于锁相环***，时钟抖动、杂散、相位噪声、功耗和面积等性能指标都是至关重要的。传统的电荷泵锁相环由于相位噪声和时钟抖动性能的提升需要牺牲较大的功耗和滤波器面积的问题而受到限制，从而推动了人们对更好的锁相环架构的需求。过去提出的亚采样锁相环和注入锁定锁相环也分别存在着鉴相范围太小和杂散受谐波影响的问题。
而近几年提出的参考采样锁相环架构，通过使用参考采样鉴相器(RSPD)将锁相环的输入参考信号和反馈信号的相位差转换为电压进行比较来提高带内增益，从而实现相位噪声和时钟抖动的优化。为了进一步降低锁相环的功耗，降低电源电压是最直接的方法，然而，采样器在低压工作时的导通电阻RON增大，采样时间常数τ增大，造成采样器无法实现正常的采样保持功能，参考采样锁相环无法实现正常的锁相功能。同时只能使用更小的采样电容来维持采样时间常数远小于参考周期τ＝RC<<TREF，造成采样热噪声的恶化。低压工作下，数字电路的功耗降低，代价是工作速度的降低，造成分频器无法在高频工作时实现正常的分频功能，锁相环的工作频率受到限制。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种适应低压应用的参考采样锁相环。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种适应低压应用的参考采样锁相环，包括：参考采样鉴相器模块、低通滤波器模块、压控振荡器、分频器模块和时钟信号生成模块，其中，
所述参考采样鉴相器模块的参考信号输入端输入差分参考信号，输出端连接所述低通滤波器模块的输入端；所述低通滤波器模块的输出端连接所述压控振荡器的输入端，所述压控振荡器的输出信号作为锁相环输出的时钟信号；所述分频器模块的输入端连接所述压控振荡器的输出端，输出端连接所述时钟信号生成模块的输入端；所述时钟信号生成模块的输出端连接所述参考采样鉴相器模块的反馈信号输入端；
所述参考采样鉴相器模块对输入的所述差分参考信号进行采样保持跟踪，得到差分采样输出信号；所述低通滤波器模块对所述差分采样输出信号进行低通滤波处理，得到纹波减小后的差分电压信号；所述差分电压信号作为所述压控振荡器的控制电压控制所述压控振荡器的输出频率；所述分频器模块对所述压控振荡器的输出信号进行分频，得到分频输出信号；所述时钟信号生成模块根据所述分频输出信号产生反馈时钟信号，所述参考采样鉴相器模块根据所述反馈时钟信号对所述差分参考信号进行采样。
在本发明的一个实施例中，所述参考采样鉴相器模块包括两个参考采样鉴相器，两个所述参考采样鉴相器的参考信号输入端对应输入第一差分参考信号和第二差分参考信号，输出端对应输出第一差分采样输出信号和第二差分采样输出信号。
在本发明的一个实施例中，低通滤波器模块包括两个低通滤波器，两个所述低通滤波器与两个所述参考采样鉴相器对应连接，分别对所述第一差分采样输出信号和所述第二差分采样输出信号进行低通滤波处理，对应得到第一差分电压信号和第二差分电压信号。
在本发明的一个实施例中，所述低通滤波器为无源滤波器、开关电容滤波器或有源滤波器。
在本发明的一个实施例中，所述分频器模块包括依次连接的第一分频器和第二分频器，所述第一分频器的输入端连接所述压控振荡器的输出端，所述第二分频器的输出端连接所述时钟信号生成模块的输入端；
其中，所述第一分频器为注入锁定分频器、电流模式逻辑分频器、真单相时钟触发器分频器或米勒分频器；所述第二分频器为多模可编程分频器。
在本发明的一个实施例中，所述时钟信号生成模块包括两相非交叠时钟生成器和两个高电平升压反相器，其中，
所述两相非交叠时钟生成器的输入端连接所述分频器模块的输出端，输出端与两个所述高电平升压反相器对应连接；
所述两相非交叠时钟生成器对所述分频输出信号进行时序处理，得到第一两相非交叠的窄脉冲信号和第二两相非交叠的窄脉冲信号；
所述第一两相非交叠的窄脉冲信号经过对应的高电平升压反相器升压处理得到第一反馈时钟信号；
所述第二两相非交叠的窄脉冲信号经过对应的高电平升压反相器升压处理得到第二反馈时钟信号；
所述第一反馈时钟信号和所述第二反馈时钟信号分别输入两个所述参考采样鉴相器的反馈信号输入端。
在本发明的一个实施例中，所述高电平升压反相器包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管和第一电容，其中，
所述第一MOS管的源极和所述第三MOS管的源极均连接电源端；
所述第一MOS管的栅极分别连接所述第二MOS管的栅极、所述第四MOS管的栅极和所述第五MOS管的栅极，漏极分别连接所述第二MOS管的漏极和所述第一电容的第一极板；
所述第二MOS管的源极和所述第五MOS管的源极均连接接地端；
所述第三MOS管的漏极分别连接所述第一电容的第二极板和所述第四MOS管的源极，栅极分别连接所述第四MOS管的漏极和所述第五MOS管的漏极；
所述第一MOS管的栅极作为所述高电平升压反相器的输入端，所述第三MOS管的栅极作为所述高电平升压反相器的输出端。
在本发明的一个实施例中，所述参考采样鉴相器包括第一采样开关、第二采样开关、第一采样电容和第二采样电容，其中，
所述第一采样开关和所述第二采样开关串联，所述第一采样开关的第一端作为所述参考采样鉴相器的参考信号输入端，所述第二采样开关的第二端作为所述参考采样鉴相器的输出端；
所述第一采样电容连接在所述第一采样开关的第二端与接地端之间，所述第二采样电容连接在所述第二采样开关的第二端与接地端之间；
所述第一采样开关根据所述第一反馈时钟信号实现开启或关断，所述第二采样开关根据所述第二反馈时钟信号实现开启或关断。
与现有技术相比，本发明的有益效果在于：
1.本发明的适应低压应用的参考采样锁相环，通过在参考采样鉴相器的输出端添加低通滤波器，引入高频极点，在不影响相位裕度的前提下，对参考杂散进行改善。
2.本发明的适应低压应用的参考采样锁相环，利用高电平升压反相器减低采样开关的导通电阻，实现采样器在低压下的正常采样保持功能。
3.本发明的适应低压应用的参考采样锁相环，采用两种分频器，利用高速分频器降低多模可编程分频器所需的工作频率，解决由于低压工作带来的分频器工作速度降低的问题，从而提高锁相环可实现的工作频率。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例提供的一种适应低压应用的参考采样锁相环的模块框图；
图2是本发明实施例提供的一种适应低压应用的参考采样锁相环的结构框图；
图3是本发明实施例提供的一种参考采样鉴相器的电路图；
图4是本发明实施例提供的一种参考采样鉴相器的工作原理示意图；
图5是本发明实施例提供的一种高电平升压反相器的电路图；
图6是本发明实施例提供的一种高电平升压反相器的输入输出波形图；
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种适应低压应用的参考采样锁相环进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
实施例一
请结合参见图1和图2，图1是本发明实施例提供的一种适应低压应用的参考采样锁相环的模块框图；图2是本发明实施例提供的一种适应低压应用的参考采样锁相环的结构框图。如图所示，本实施例的适应低压应用的参考采样锁相环，包括：参考采样鉴相器模块、低通滤波器模块、压控振荡器(VCO)、分频器模块和时钟信号生成模块。其中，参考采样鉴相器模块的参考信号输入端输入差分参考信号，输出端连接低通滤波器模块的输入端；低通滤波器模块的输出端连接压控振荡器的输入端，压控振荡器的输出信号FOUT作为锁相环输出的时钟信号；分频器模块的输入端连接压控振荡器的输出端，输出端连接时钟信号生成模块的输入端；时钟信号生成模块的输出端连接参考采样鉴相器模块的反馈信号输入端。
具体地，参考采样鉴相器模块对输入的差分参考信号进行采样保持跟踪，得到差分采样输出信号；低通滤波器模块对差分采样输出信号进行低通滤波处理，得到纹波减小后的差分电压信号；差分电压信号作为压控振荡器的控制电压控制压控振荡器的输出频率；分频器模块对压控振荡器的输出信号FOUT进行分频，得到分频输出信号；时钟信号生成模块根据分频输出信号产生反馈时钟信号，参考采样鉴相器模块根据反馈时钟信号对差分参考信号进行采样。
在本实施例中，参考采样鉴相器模块包括两个参考采样鉴相器(RSPD)，两个参考采样鉴相器的参考信号输入端对应输入第一差分参考信号FREFP和第二差分参考信号FREFN，输出端对应输出第一差分采样输出信号VSP和第二差分采样输出信号VSN。
低通滤波器模块包括两个低通滤波器(LPF)，两个低通滤波器与两个参考采样鉴相器对应连接，分别对第一差分采样输出信号VSP和第二差分采样输出信号VSN进行低通滤波处理，对应得到第一差分电压信号VCP和第二差分电压信号VCN。
可选地，本实施例的两个低通滤波器可以是无源滤波器、开关电容滤波器或有源滤波器，在此不做限制。可选地，低通滤波器为一阶低通滤波器，也可以为其他阶的低通滤波器，具体阶数在此不做限制。
在本实施例中，在参考采样鉴相器的输出端添加低通滤波器，引入高频极点，在不影响相位裕度的前提下，对参考杂散进行改善。具体原理如下：设该低通滤波器LPF为一阶滤波器，其传递函数为1/(1+s*R*C)，则引入高频极点wp＝-1/R*C，其中s为复频率，R为滤波电阻，C为滤波电容，来实现低通滤波的功能。那么，在高频极点wp频率处，幅值曲线的斜率额外变化-20dB/dec，所以可以增强对高频噪声的抑制能力。设一个环路包含一个零点wz和两个极点wp1，wp2，则相位裕度PM＝180°+arctan(wc/wz)-arctan(wc/wp1)-arctan(wc/wp2)。由相位裕度PM公式可以看出，当高频极点wp远大于锁相环环路带宽wc时，则高频极点wp不影响锁相环的相位裕度。
进一步地，分频器模块包括依次连接的第一分频器和第二分频器，第一分频器的输入端连接压控振荡器的输出端，第二分频器的输出端连接时钟信号生成模块的输入端。
可选地，第一分频器为注入锁定分频器(ILFD)、电流模式逻辑分频器(CML)、真单相时钟触发器分频器(ETSPC)或米勒分频器(Miller)。
在本实施例中，第一分频器为电流模式逻辑四分频器(CML_DIV4)，第二分频器为多模可编程分频器(MMDIV)。
具体地，压控振荡器的输出信号FOUT经过电流模式逻辑四分频器(CML_DIV4)进行四分频，得到四分频输出信号F1，电流模式逻辑四分频器用于将输出信号FOUT的频率降低到多模可编程分频器(MMDIV)的工作频率，四分频输出信号F1经过多模可编程分频器的分频得到作为锁相环反馈信号的分频输出信号FDIV。
在本实施例中，采用电流模式逻辑四分频器来降低多模可编程分频器所需的工作频率，解决由于低压工作带来的分频器工作速度降低的问题，从而提高锁相环可实现的工作频率。
进一步地，时钟信号生成模块包括两相非交叠时钟生成器(Nonoverlap ClockGeneration)和两个高电平升压反相器(HBINV)，其中，两相非交叠时钟生成器的输入端连接分频器模块的输出端，输出端与两个高电平升压反相器对应连接。
具体地，两相非交叠时钟生成器对分频输出信号进行时序处理，得到第一两相非交叠的窄脉冲信号V1和第二两相非交叠的窄脉冲信号V2；第一两相非交叠的窄脉冲信号V1经过对应的高电平升压反相器升压处理得到第一反馈时钟信号CK1；第二两相非交叠的窄脉冲信号V2经过对应的高电平升压反相器升压处理得到第二反馈时钟信号CK2；第一反馈时钟信号CK1和第二反馈时钟信号CK2分别输入两个参考采样鉴相器的反馈信号输入端。
在本实施例中，第一两相非交叠的窄脉冲信号V1和第二两相非交叠的窄脉冲信号V2工作在分频频率，第一反馈时钟信号CK1和第二反馈时钟信号CK2为在低压下得到高摆幅的两相非交叠窄脉冲信号。
本实施例的适应低压应用的参考采样锁相环的工作原理为：首先经过高电平升压反相器升压的反馈时钟信号CK1和CK2，通过参考采样鉴相器对输入的差分参考信号FREFP和FREFN进行采样保持跟踪，得到差分采样输出信号VSP和VSN。低通滤波器对差分采样输出信号VSP和VSN进行低通滤波，得到纹波减小后的差分电压信号VCP和VCN。低通滤波器的差分输出电压信号VCP和VCN作为压控振荡器的控制电压来控制压控振荡器的输出频率，得到输出信号FOUT。压控振荡器的输出信号FOUT经过电流模式逻辑四分频器进行四分频，得到四分频输出信号F1。四分频输出信号F1经过多模可编程分频器的分频得到作为锁相环反馈信号的分频输出信号FDIV。分频输出信号FDIV经过两相非交叠时钟产生器的时序处理，产生工作在分频频率的两相非交叠的窄脉冲信号V1和V2。两相非交叠的窄脉冲信号V1和V2经过高电平升压反相器的升压功能，在低压下得到高摆幅的两相非交叠窄脉冲信号CK1和CK2(也就是反馈时钟信号)。锁相环通过负反馈，按照以上过程循环工作，直到实现压控振荡器的输出信号FOUT和输入的差分参考信号FREFP和FREFN的相位相等，也就完成了锁相环相位锁定的功能。
进一步地，结合参见图3和图5，对本实施例的参考采样鉴相器以及高电平升压反相器的电路进行具体说明。
如图3所示的参考采样鉴相器的电路图，本实施例的参考采样鉴相器包括第一采样开关S1、第二采样开关S2、第一采样电容Cs和第二采样电容CH。其中，第一采样开关S1和第二采样开关S2串联，第一采样开关S1的第一端作为参考采样鉴相器的参考信号输入端，第二采样开关S2的第二端作为参考采样鉴相器的输出端；第一采样电容Cs连接在第一采样开关S1的第二端与接地端之间，第二采样电容CH连接在第二采样开关S2的第二端与接地端之间；第一采样开关S1根据第一反馈时钟信号CK1实现开启或关断，第二采样开关S2根据第二反馈时钟信号CK2实现开启或关断。
本实施例的参考采样鉴相器的工作原理如下：
工作于多模可编程分频器输出频率的第一反馈时钟信号CK1和第二反馈时钟信号CK2作为采样信号，FREF为输入参考信号(即就是，第一差分参考信号FREFP或第二差分参考信号FREFN)，第一采样开关S1和第二采样开关S2分别为主从两级采样的采样开关，第一采样电容Cs和第二采样电容CH分别为主从两级采样的采样电容，采样输出信号VS和采样输出信号VH分别为主从两级采样的采样输出信号，(在本实施例中，采样输出信号VH即就是第一差分采样输出信号VSP或第二差分采样输出信号VSN)。反馈时钟信号CK1,CK2和参考信号FREF之间的相位差代表了参考采样锁相环的反馈信号和参考信号之间的相位差，通过跟踪保持采样器转换为电压信号，参考采样是指采样频率为参考频率。
请参见图4所示的参考采样鉴相器的工作原理示意图，当第一反馈时钟信号CK1的上升沿过零点和参考信号FREF的上升沿对准，此时的相位差为0，第二反馈时钟信号CK2对主采样器的采样输出信号VS进一步采样，得到采样输出信号VH。此时，采样输出信号VH的电压值等于压控振荡器锁定后所需的控制电压VDC。
当第一反馈时钟信号CK1和第二反馈时钟信号CK2滞后于参考信号FREF，此时的相位差不为0，得到的采样输出信号VH的电压值小于压控振荡器锁定后所需的控制电压VDC。
当第一反馈时钟信号CK1和第二反馈时钟信号CK2领先于参考信号FREF，此时的相位差不为0，得到的采样输出信号VH的电压值大于压控振荡器锁定后所需的控制电压VDC。
如图5所示的高电平升压反相器的电路图，本实施例的高电平升压反相器包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5和第一电容CHB。其中，第一MOS管M1的源极和第三MOS管M3的源极均连接电源端VDD；第一MOS管M1的栅极分别连接第二MOS管M2的栅极、第四MOS管M4的栅极和第五MOS管M5的栅极，漏极分别连接第二MOS管M2的漏极和第一电容CHB的第一极板；第二MOS管M2的源极和第五MOS管M5的源极均连接接地端VSS；第三MOS管M3的漏极分别连接第一电容CHB的第二极板和第四MOS管M4的源极，栅极分别连接第四MOS管M4的漏极和第五MOS管M5的漏极；第一MOS管M1的栅极作为高电平升压反相器的输入端，第三MOS管M3的栅极作为高电平升压反相器的输出端。
本实施例的高电平升压反相器的工作原理如下：
有一个随第一电容CHB增大而增大的参数h，其中0<h<1。高电平升压反相器在电源电压较低的情况下，将反馈时钟信号的高电平升压，显著降低了参考采样鉴相器中的采样开关S1和S2的导通电阻RON，使得采样开关和采样电容的时间常数τ＝RON*CS远小于参考时钟周期TREF，从而实现正常的采样功能。相同的采样开关尺寸实现了更小的RON，允许使用更大的电容来减小采样电容带来的采样噪声，实现低压下更加优越的带内噪声性能。
如图6所示的高电平升压反相器的输入输出波形图，当高电平升压反相器的输入IN为电源电压VDD时，第一MOS管M1和第四MOS管M4关断，第二MOS管M2和第五MOS管M5导通，节点电压VA和输出OUT被放电至0，同时第三MOS管M3导通，节点电压VB被预充电到电源电压VDD。当高电平升压反相器的输入IN为从电源电压VDD翻转到低电平0时，第一MOS管M1和第四MOS管M4导通，第二MOS管M2和第五MOS管M5关断，节点电压VA被充电至电源电压VDD，节点电压VB通过第一电容CHB的电压自举效果达到(1+h)*VDD的高电平电压，同时输出OUT被充电到(1+h)*VDD的高电平电压，从而实现了高电平升压反相器的高电平升压功能。
在本实施例中，利用高电平升压反相器减低采样开关的导通电阻，实现采样器在低压下的正常采样保持功能。具体原理如下：
采样开关的导通电阻RON＝1/{un*Cox*S*(VGS-VTH)}，其中un为电子迁移率，Cox为单位面积的栅氧化层电容，S为采样开关的宽长比，VGS为采样开关中MOS管的栅源电压也就是采样器的采样电压，VTH为采样开关中MOS管的阈值电压。高电平升压反相器通过对采样电压进行升压增大了公式中的VGS，从而减小了导通电阻RON。
当采样开关导通后，输出电压从零上升到最大输入电平所需的时间为速度度量标准，可以用时间常数τ＝RON*CS来描述，CS为采样电容的大小。如果采样速度不够快，也就是时间常数τ没有远小于采样时间，就无法在采样时间中完整地对输入信号进行采样，会导致采样输出的失真。根据时间常数τ的公式可以看出，在不改变采样电容CS时，减小导通电阻RON可以增加采样速度，实现正常的采样功能。在参考采样锁相环中，采样时间通常为参考周期或采样信号的高电平脉宽。
采样开关的导通电阻RON引入了电阻热噪声K*T/CS，其中K为玻尔兹曼常数，T为温度，CS为采样电容的大小。为了降低噪声，采样电容必须足够大，但是会造成时间常数τ＝RON*CS的增大而降低采样速度。而减小电阻RON可以在不增大时间常数τ的前提下，增大采样电容来降低噪声。
在具体实施例中，利用0.18μm CMOS工艺制作出工作频率为3.8GHz-4.7GHz，工作电压1V-1.8V,时钟抖动为109fs，参考杂散为-82dBc的参考采样锁相环，实现低压低杂散低抖动的优越性能。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种适应低压应用的参考采样锁相环，其特征在于，包括：参考采样鉴相器模块、低通滤波器模块、压控振荡器、分频器模块和时钟信号生成模块，其中，
所述参考采样鉴相器模块的参考信号输入端输入差分参考信号，输出端连接所述低通滤波器模块的输入端；所述低通滤波器模块的输出端连接所述压控振荡器的输入端，所述压控振荡器的输出信号作为锁相环输出的时钟信号；所述分频器模块的输入端连接所述压控振荡器的输出端，输出端连接所述时钟信号生成模块的输入端；所述时钟信号生成模块的输出端连接所述参考采样鉴相器模块的反馈信号输入端；
所述参考采样鉴相器模块对输入的所述差分参考信号进行采样保持跟踪，得到差分采样输出信号；所述低通滤波器模块对所述差分采样输出信号进行低通滤波处理，得到纹波减小后的差分电压信号；所述差分电压信号作为所述压控振荡器的控制电压控制所述压控振荡器的输出频率；所述分频器模块对所述压控振荡器的输出信号进行分频，得到分频输出信号；所述时钟信号生成模块根据所述分频输出信号产生反馈时钟信号，所述参考采样鉴相器模块根据所述反馈时钟信号对所述差分参考信号进行采样。
2.根据权利要求1所述的适应低压应用的参考采样锁相环，其特征在于，所述参考采样鉴相器模块包括两个参考采样鉴相器，两个所述参考采样鉴相器的参考信号输入端对应输入第一差分参考信号(FREFP)和第二差分参考信号(FREFN)，输出端对应输出第一差分采样输出信号(VSP)和第二差分采样输出信号(VSN)。
3.根据权利要求2所述的适应低压应用的参考采样锁相环，其特征在于，低通滤波器模块包括两个低通滤波器，两个所述低通滤波器与两个所述参考采样鉴相器对应连接，分别对所述第一差分采样输出信号(VSP)和所述第二差分采样输出信号(VSN)进行低通滤波处理，对应得到第一差分电压信号(VCP)和第二差分电压信号(VCN)。
4.根据权利要求3所述的适应低压应用的参考采样锁相环，其特征在于，所述低通滤波器为无源滤波器、开关电容滤波器或有源滤波器。
5.根据权利要求1所述的适应低压应用的参考采样锁相环，其特征在于，所述分频器模块包括依次连接的第一分频器和第二分频器，所述第一分频器的输入端连接所述压控振荡器的输出端，所述第二分频器的输出端连接所述时钟信号生成模块的输入端；
其中，所述第一分频器为注入锁定分频器、电流模式逻辑分频器、真单相时钟触发器分频器或米勒分频器；所述第二分频器为多模可编程分频器。
6.根据权利要求2所述的适应低压应用的参考采样锁相环，其特征在于，所述时钟信号生成模块包括两相非交叠时钟生成器和两个高电平升压反相器，其中，
所述两相非交叠时钟生成器的输入端连接所述分频器模块的输出端，输出端与两个所述高电平升压反相器对应连接；
所述两相非交叠时钟生成器对所述分频输出信号进行时序处理，得到第一两相非交叠的窄脉冲信号(V1)和第二两相非交叠的窄脉冲信号(V2)；
所述第一两相非交叠的窄脉冲信号(V1)经过对应的高电平升压反相器升压处理得到第一反馈时钟信号(CK1)；
所述第二两相非交叠的窄脉冲信号(V2)经过对应的高电平升压反相器升压处理得到第二反馈时钟信号(CK2)；
所述第一反馈时钟信号(CK1)和所述第二反馈时钟信号(CK2)分别输入两个所述参考采样鉴相器的反馈信号输入端。
7.根据权利要求6所述的适应低压应用的参考采样锁相环，其特征在于，所述高电平升压反相器包括第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)和第一电容(CHB)，其中，
所述第一MOS管(M1)的源极和所述第三MOS管(M3)的源极均连接电源端(VDD)；
所述第一MOS管(M1)的栅极分别连接所述第二MOS管(M2)的栅极、所述第四MOS管(M4)的栅极和所述第五MOS管(M5)的栅极，漏极分别连接所述第二MOS管(M2)的漏极和所述第一电容(CHB)的第一极板；
所述第二MOS管(M2)的源极和所述第五MOS管(M5)的源极均连接接地端(VSS)；
所述第三MOS管(M3)的漏极分别连接所述第一电容(CHB)的第二极板和所述第四MOS管(M4)的源极，栅极分别连接所述第四MOS管(M4)的漏极和所述第五MOS管(M5)的漏极；
所述第一MOS管(M1)的栅极作为所述高电平升压反相器的输入端，所述第三MOS管(M3)的栅极作为所述高电平升压反相器的输出端。
8.根据权利要求6所述的适应低压应用的参考采样锁相环，其特征在于，所述参考采样鉴相器包括第一采样开关(S1)、第二采样开关(S2)、第一采样电容(Cs)和第二采样电容(CH)，其中，
所述第一采样开关(S1)和所述第二采样开关(S2)串联，所述第一采样开关(S1)的第一端作为所述参考采样鉴相器的参考信号输入端，所述第二采样开关(S2)的第二端作为所述参考采样鉴相器的输出端；
所述第一采样电容(Cs)连接在所述第一采样开关(S1)的第二端与接地端之间，所述第二采样电容(CH)连接在所述第二采样开关(S2)的第二端与接地端之间；
所述第一采样开关(S1)根据所述第一反馈时钟信号(CK1)实现开启或关断，所述第二采样开关(S2)根据所述第二反馈时钟信号(CK2)实现开启或关断。
CN202211029887.8A 2022-08-25 2022-08-25 一种适应低压应用的参考采样锁相环 Pending CN115549676A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211029887.8A CN115549676A (zh) 2022-08-25 2022-08-25 一种适应低压应用的参考采样锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211029887.8A CN115549676A (zh) 2022-08-25 2022-08-25 一种适应低压应用的参考采样锁相环

Publications (1)

Publication Number Publication Date
CN115549676A true CN115549676A (zh) 2022-12-30

Family

ID=84726545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211029887.8A Pending CN115549676A (zh) 2022-08-25 2022-08-25 一种适应低压应用的参考采样锁相环

Country Status (1)

Country Link
CN (1) CN115549676A (zh)

Similar Documents

Publication Publication Date Title
US7176763B2 (en) Phase-locked loop integrated circuits having fast phase locking characteristics
US8558592B2 (en) Charge pump and active filter for a feedback circuit
US7737743B1 (en) Phase-locked loop including sampling phase detector and charge pump with pulse width control
US7212051B1 (en) Control signal generation for a low jitter switched-capacitor frequency synthesizer
CN106603070B (zh) 低杂散快速锁定的锁相环电路
CN101515709B (zh) 超低失配锁相环电路的电荷泵
JP3119205B2 (ja) Ｐｌｌ回路
US8427209B2 (en) Sampling phase lock loop (PLL) with low power clock buffer
US10938394B2 (en) Phase-locked loop circuit
US9502970B2 (en) Charge pump with suppressed feedthrough effect
US20140286470A1 (en) Phase locked loop and clock and data recovery circuit
US10389368B1 (en) Dual path phase-locked loop circuit
KR101252048B1 (ko) 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프
CN111819777B (zh) 抑制电流失配的电荷泵电路及其控制方法、锁相环电路
Chen et al. A 0.13 um low phase noise and fast locking PLL
CN110071718B (zh) 一种亚采样鉴相器及其锁相环
CN112636748A (zh) 扩频时钟电路及通信芯片
US8253499B2 (en) Charge pump and phase detection apparatus, phase-locked loop and delay-locked loop using the same
CN115549676A (zh) 一种适应低压应用的参考采样锁相环
CN116470908A (zh) 一种基于双输入压控振荡器的锁相环电路
CN116032275A (zh) 一种采样鉴相器和锁相环***
JP5799828B2 (ja) 位相ロックループ回路
US8823430B2 (en) Clock generating circuit and clock generating method
Bahreyni et al. A novel design for deadzone-less fast charge pump with low harmonic content at the output
Lei et al. A Low Phase Noise Performance Phase Frequency Detector and Charge Pump in a 65nm CMOS Technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination