CN115547963B - 绝缘栅双极型晶体管 - Google Patents
绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN115547963B CN115547963B CN202211482984.2A CN202211482984A CN115547963B CN 115547963 B CN115547963 B CN 115547963B CN 202211482984 A CN202211482984 A CN 202211482984A CN 115547963 B CN115547963 B CN 115547963B
- Authority
- CN
- China
- Prior art keywords
- bus
- gate
- sub
- pressure welding
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003466 welding Methods 0.000 claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 35
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 238000000034 method Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种绝缘栅双极型晶体管，该绝缘栅双极型晶体管包括栅极总线、第一压焊区和第二压焊区，栅极总线包括至少两条子栅极总线和至少四个总线压焊区，每一条子栅极总线的两端分别与两个总线压焊区连接，至少一条子栅极总线通过两个总线压焊区与第一压焊区连接，其余子栅极总线分别通过两个总线压焊区与第二压焊区连接。本方案可以对有效元胞与无效元胞的比例进行灵活调整。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种绝缘栅双极型晶体管。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）是一种MOS场效应晶体管和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。而变频类绝缘栅双极型晶体管的应用对电力电子***性能的提升起到了极为重要的作用。
对于变频类绝缘栅双极型晶体管而言，需要绝缘栅双极型晶体管具有较高的抗短路电流能力。通常，可以通过引入无效元胞来降低有效元胞的占比，从而实现绝缘栅双极型晶体管抗短路电流能力的优化设计。其中，能够正常传导电流的元胞称为有效元胞，无法传导电流的元胞称为无效元胞。通常，可以通过将一部分元胞的栅极多晶硅接入源极，从而得到无效元胞。有效元胞与无效元胞的比例决定着绝缘栅双极型晶体管的抗短路电流能力，因此确定有效元胞与无效元胞的比例成为绝缘栅双极型晶体管设计的核心工作之一。
然而，由于各种模型匹配问题，仿真设计值与实际测试值存在较大偏差，因此，需要通过多次流片实验调整绝缘栅双极型晶体管整体的连接方式来对有效元胞与无效元胞的比例进行调整以得到目标比例，无法对有效元胞与无效元胞的比例进行灵活调整。
发明内容
本申请提供了一种绝缘栅双极型晶体管，可以灵活对有效元胞与无效元胞的比例进行调整。
本申请提供了一种绝缘栅双极型晶体管，包括栅极总线、第一压焊区和第二压焊区，所述栅极总线包括至少两条子栅极总线和至少四个总线压焊区，每一条所述子栅极总线的两端分别与两个总线压焊区连接，至少一条所述子栅极总线通过两个所述总线压焊区与所述第一压焊区连接，其余所述子栅极总线分别通过两个所述总线压焊区与所述第二压焊区连接。
在本申请提供的绝缘栅双极型晶体管中，还包括元胞区，所述元胞区包括至少两个栅极多晶硅，每一个所述栅极多晶硅的两端分别连接于同一条所述子栅极总线上。
在本申请提供的绝缘栅双极型晶体管中，所述栅极多晶硅包括第一子栅极多晶硅和第二子栅极多晶硅，所述第一子栅极多晶硅和所述第二子栅极多晶硅对称设置。
在本申请提供的绝缘栅双极型晶体管中，所述元胞区和所述栅极总线之间设置有介质层，所述介质层上设置有接触孔，所述栅极多晶硅通过所述接触孔与所述子栅极总线连接。
在本申请提供的绝缘栅双极型晶体管中，与同一条所述子栅极总线连接的两个所述总线压焊区对称设置。
在本申请提供的绝缘栅双极型晶体管中，还包括栅极引线，所述总线压焊区通过所述栅极引线与所述第一压焊区和/或所述第二压焊区连接。
在本申请提供的绝缘栅双极型晶体管中，所述栅极引线的线宽为1mil~8mil。
在本申请提供的绝缘栅双极型晶体管中，相邻的两个所述总线压焊区之间的间距为5μm~20μm。
在本申请提供的绝缘栅双极型晶体管中，所述第一压焊区与所述第二压焊区之间设置有绝缘层。
在本申请提供的绝缘栅双极型晶体管中，所述栅极多晶硅的数量与所述子栅极总线的数量相同。
在本申请提供的绝缘栅双极型晶体管中，还包括封装打线和打线焊盘，所述打线焊盘通过所述封装打线与所述第一压焊区连接。
综上，本申请提供的绝缘栅双极型晶体管包括栅极总线、第一压焊区和第二压焊区，所述栅极总线包括至少两条子栅极总线和至少四个总线压焊区，每一条所述子栅极总线的两端分别与两个总线压焊区连接，至少一条所述子栅极总线通过两个所述总线压焊区与所述第一压焊区连接，其余所述子栅极总线分别通过两个所述总线压焊区与所述第二压焊区连接。本方案可以通过调整与第一压焊区或第二压焊区连接的子栅极总线的数量，对有效元胞与无效元胞的比例进行调整。也即，本方案可以对有效元胞与无效元胞的比例进行灵活调整，无需重新进行流片即可得到目标比例。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的绝缘栅双极型晶体管的结构示意图。
图2是图1中A所示部位的放大结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
在本申请的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
对于变频类绝缘栅双极型晶体管而言，需要绝缘栅双极型晶体管具有较高的抗短路电流能力。通常，可以通过引入无效元胞来降低有效元胞的占比，从而实现绝缘栅双极型晶体管抗短路电流能力的优化设计。其中，能够正常传导电流的元胞称为有效元胞，无法传导电流的元胞称为无效元胞。通常，可以通过将一部分元胞的栅极多晶硅接入源极，从而实现得到无效元胞。有效元胞与无效元胞的比例决定着绝缘栅双极型晶体管的抗短路电流能力，因此确定有效元胞与无效元胞的比例成为绝缘栅双极型晶体管设计的核心工作之一。
目前，由于各种模型匹配问题，仿真设计值与实际测试值存在较大偏差，因此，需要通过多次流片实验调整绝缘栅双极型晶体管整体的连接方式来对有效元胞与无效元胞的比例进行调整以得到目标比例，无法对有效元胞与无效元胞的比例进行灵活调整。
基于此，本申请实施例提供了一种绝缘栅双极型晶体管，如图1所示，该绝缘栅双极型晶体管可以包括栅极总线10、第一压焊区20和第二压焊区30。
其中，栅极总线10包括至少两条子栅极总线11和至少四个总线压焊区12，每一条子栅极总线11的两端分别与两个总线压焊区12连接，至少一条子栅极总线11通过两个总线压焊区12与第一压焊区20连接，其余子栅极总线11分别通过两个总线压焊区12与第二压焊区30连接。
需要说明的是，在具体实施过程中，子栅极总线11的数量是固定不变的，每一条子栅极总线11均需要与第一压焊区20或第二压焊区30连接，不能空置。当与第一压焊区20连接的子栅极总线11的数量增加时，与第二压焊区30连接的子栅极总线11的数量对应减少；当与第一压焊区20连接的子栅极总线11的数量减少时，与第二压焊区30连接的子栅极总线11的数量对应增加。
比如，可以预设子栅极总线11的数量为6，与第一压焊区20及第二压焊区30连接的子栅极总线11数量均为3。此时，若与第一压焊区20连接的子栅极总线11数量增加到4，则与第二压焊区30连接的子栅极总线11数量减少到2；此时，若与第一压焊区20连接的子栅极总线11数量减少到2，则与第二压焊区30连接的子栅极总线11数量增加到4。此时，若与第一压焊区20连接的子栅极总线11数量增加到6，则与第二压焊区30连接的子栅极总线11数量减少到0。
可以理解的是，与第一压焊区20连接的子栅极总线11数量越多，与第二压焊区30连接的子栅极总线11数量越少，有效元胞与无效元胞比例越大。与第一压焊区20连接的子栅极总线11数量越少，与第二压焊区30连接的子栅极总线11数量越多，有效元胞与无效元胞比例越小。
其中，第一压焊区20为栅极压焊区，第二压焊区30为源极压焊区。可以理解的是，为了使得外部作用给栅极多晶硅41的电信号可以引入到绝缘栅双极型晶体管内部，需要至少一条子栅极总线11与栅极压焊区连接。因此，在具体实施过程中，为了实现对有效元胞与无效元胞的比例进行调整，子栅极总线11的数量为至少两条。
在本申请实施例中，该子栅极总线11的数量为2~10，总线压焊区12的数量为4~20。可以理解的是，子栅极总线11和总线压焊区12的数量包括但不限于上述数量，可以根据实际需求进行设定。
在本申请实施例中，该子栅极总线11由金属材料构成。总线压焊区12由金属材料构成。
在一些实施例中，为了避免出现短路，可以在第一压焊区20与第二压焊区30之间设置绝缘层。
在具体实施过程中，多个总线压焊区12并行排布，第二压焊区30可以设置于总线压焊区12和第一压焊区20之间。为了保证第一压焊区20与第二压焊区30之间的电隔离，以及第二压焊区30与总线压焊区12之间的电隔离。在一些实施例中，可以将第一压焊区20与第二压焊区30之间的间距设置为20μm~50μm，将第二压焊区30与总线压焊区12之间的间距设置为20μm~50μm。
如图2所示，在本申请实施例中，该绝缘栅双极型晶体管为左右对称型绝缘栅双极型晶体管。总线压焊区12的数量为子栅极总线11数量的两倍，与同一条子栅极总线11连接的两个总线压焊区12对称设置。
在一些实施例中，为了保证总线压焊区12之间的电隔离，相邻的两个总线压焊区12之间的间距为5μm~20μm。
在一些实施例中，该绝缘栅双极型晶体管还可以包括栅极引线50，总线压焊区12通过栅极引线50与第一压焊区20和/或第二压焊区30连接。
可以理解的是，栅极引线50的数量与总线压焊区12的数量相同。需要说明的是，该栅极引线50的线宽为1mil~8mil。
该绝缘栅双极型晶体管还可以包括元胞区40，元胞区40包括至少两个栅极多晶硅41，每一个栅极多晶硅41的两端分别连接于同一条子栅极总线11上。可以理解的是，栅极多晶硅41的数量与子栅极总线11的数量相同。
如图2所示，在本申请实施例中，该栅极多晶硅41可以包括第一子栅极多晶硅411和第二子栅极多晶硅412。需要说明的是，第一子栅极多晶硅411和第二子栅极多晶硅412对称设置。
需要说明的是，该栅极多晶硅41可以为条状栅极多晶硅41，该栅极多晶硅41与子栅极总线11相交。
在具体实施过程中，为了避免出现短路，需要在元胞区40和栅极总线10之间设置一介质层，从而使得元胞区40和栅极总线10绝缘。因此，可以在介质层上设置接触孔61，通过该接触孔61实现栅极多晶硅41与子栅极总线11的连接。
在一些实施例中，该绝缘栅双极型晶体管还可以包括封装打线和打线焊盘。打线焊盘通过封装打线与第一压焊区20连接，从而使得外部作用给栅极多晶硅41的电信号引入到绝缘栅双极型晶体管内部。
本申请实施例还提供了该绝缘栅双极型晶体管的制造方法，该绝缘栅双极型晶体管的制造方法可以包括以下步骤：步骤一、提供一半导体衬底，并制作场氧和终端环；步骤二、形成有源区；步骤三、多晶硅材料的沉积和蚀刻；步骤四、通过蚀刻形成接触孔；步骤五、金属材料的沉积和光刻；步骤六、钝化层的形成及背部工艺。
需要说明的是，以上为该绝缘栅双极型晶体管的大致制造流程，该绝缘栅双极型晶体管具体制造流程与传统绝缘栅双极型晶体管的制作方法相同，在此不再一一赘述。
综上，本申请实施例提供的绝缘栅双极型晶体管可以包括栅极总线10、第一压焊区20和第二压焊区30。其中，栅极总线10包括至少两条子栅极总线11和至少四个总线压焊区12，每一条子栅极总线11的两端分别与两个总线压焊区12连接，至少一条子栅极总线11通过两个总线压焊区12与第一压焊区20连接，其余子栅极总线11分别通过两个总线压焊区12与第二压焊区30连接。
本方案可以通过调整与第一压焊区20或第二压焊区30连接的子栅极总线11的数量，对有效元胞与无效元胞的比例进行调整，与第一压焊区20连接的子栅极总线11数量越多，与第二压焊区30连接的子栅极总线11数量越少，有效元胞与无效元胞比例越大。与第一压焊区20连接的子栅极总线11数量越少，与第二压焊区30连接的子栅极总线11数量越多，有效元胞与无效元胞比例越小。也即，本方案可以对有效元胞与无效元胞的比例进行灵活调整，无需重新进行流片即可得到目标比例，从而起到节约制造成本和时间的作用。
以上对本申请所提供的绝缘栅双极型晶体管进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种绝缘栅双极型晶体管，其特征在于，包括栅极总线、第一压焊区、和第二压焊区，所述栅极总线包括至少两条子栅极总线和至少四个总线压焊区，每一条所述子栅极总线的两端分别与两个总线压焊区连接，至少一条所述子栅极总线通过两个所述总线压焊区与所述第一压焊区连接，其余所述子栅极总线分别通过两个所述总线压焊区与所述第二压焊区连接，所述第一压焊区为栅极压焊区，所述第二压焊区为源极压焊区。
2.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，还包括元胞区，所述元胞区包括至少两个栅极多晶硅，每一个所述栅极多晶硅的两端分别连接于同一条所述子栅极总线上。
3.如权利要求2所述的绝缘栅双极型晶体管，其特征在于，所述栅极多晶硅包括第一子栅极多晶硅和第二子栅极多晶硅，所述第一子栅极多晶硅和所述第二子栅极多晶硅对称设置。
4.如权利要求2所述的绝缘栅双极型晶体管，其特征在于，所述元胞区和所述栅极总线之间设置有介质层，所述介质层上设置有接触孔，所述栅极多晶硅通过所述接触孔与所述子栅极总线连接。
5.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，与同一条所述子栅极总线连接的两个所述总线压焊区对称设置。
6.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，还包括栅极引线，所述总线压焊区通过所述栅极引线与所述第一压焊区和/或所述第二压焊区连接。
7.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，相邻的两个所述总线压焊区之间的间距为5μm~20μm。
8.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述第一压焊区与所述第二压焊区之间设置有绝缘层。
9.如权利要求2所述的绝缘栅双极型晶体管，其特征在于，所述栅极多晶硅的数量与所述子栅极总线的数量相同。
10.如权利要求1-9任一项所述的绝缘栅双极型晶体管，其特征在于，还包括封装打线和打线焊盘，所述打线焊盘通过所述封装打线与所述第一压焊区连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211482984.2A CN115547963B (zh) | 2022-11-24 | 2022-11-24 | 绝缘栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211482984.2A CN115547963B (zh) | 2022-11-24 | 2022-11-24 | 绝缘栅双极型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115547963A CN115547963A (zh) | 2022-12-30 |
| CN115547963B true CN115547963B (zh) | 2023-04-07 |
Family
ID=84719683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211482984.2A Active CN115547963B (zh) | 2022-11-24 | 2022-11-24 | 绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115547963B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809348B1 (en) * | 1999-10-08 | 2004-10-26 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| CN106847808A (zh) * | 2017-04-12 | 2017-06-13 | 上海长园维安微电子有限公司 | 一种改善超结mosfet uis能力的版图结构 |
| CN114242787A (zh) * | 2021-12-29 | 2022-03-25 | 江苏中科君芯科技有限公司 | 均热沟槽栅igbt结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7961052B2 (en) * | 2009-10-28 | 2011-06-14 | Peregrine Semiconductor Corporation | RF power amplifier integrated circuit and unit cell |
| CN214542244U (zh) * | 2021-03-24 | 2021-10-29 | 电子科技大学 | 一种提高耐压的igbt版图结构 |
-
2022
- 2022-11-24 CN CN202211482984.2A patent/CN115547963B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809348B1 (en) * | 1999-10-08 | 2004-10-26 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| CN106847808A (zh) * | 2017-04-12 | 2017-06-13 | 上海长园维安微电子有限公司 | 一种改善超结mosfet uis能力的版图结构 |
| CN114242787A (zh) * | 2021-12-29 | 2022-03-25 | 江苏中科君芯科技有限公司 | 均热沟槽栅igbt结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115547963A (zh) | 2022-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11171122B2 (en) | Semiconductor device | |
| US7449778B2 (en) | Power semiconductor module as H-bridge circuit and method for producing the same | |
| JP3701228B2 (ja) | 半導体装置 | |
| JP2973588B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPS6393126A (ja) | 半導体装置 | |
| CN211700263U (zh) | 多基岛引线框架以及电机驱动芯片的封装结构 | |
| US9275944B2 (en) | Semiconductor package with multi-level die block | |
| CN115547963B (zh) | 绝缘栅双极型晶体管 | |
| US20210159152A1 (en) | Power module and substrate structure applied to power modules | |
| JP4032622B2 (ja) | 半導体素子及びこれを用いた半導体装置と変換器 | |
| JP2000058820A (ja) | パワー半導体素子及びパワーモジュール | |
| JP2006270112A (ja) | パワー半導体素子及びパワーモジュール | |
| JPH07254699A (ja) | 絶縁ゲート型半導体装置及びそれを用いた電力変換装置 | |
| CN107078129A (zh) | 半导体模块 | |
| JP4085639B2 (ja) | 半導体装置およびその製造方法 | |
| CN111640717B (zh) | 一种导通均匀性高的半导体功率器件 | |
| CN115662978B (zh) | 绝缘栅双极型晶体管 | |
| CN202977407U (zh) | 半导体模块 | |
| US10804189B2 (en) | Power device package structure | |
| CN107256857B (zh) | 一种栅金属汇流条芯片结构设计及其制作方法 | |
| CN115513281A (zh) | 绝缘栅双极型晶体管 | |
| CN109994445B (zh) | 半导体元件和半导体装置 | |
| US11373938B2 (en) | Substrate having a plurality of slit portions between semiconductor devices | |
| CN117238897B (zh) | Igbt器件结构及其制备方法 | |
| US11862553B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |