CN115542657A - Opc方法、***及存储介质 - Google Patents

Opc方法、***及存储介质 Download PDF

Info

Publication number
CN115542657A
CN115542657A CN202210685001.9A CN202210685001A CN115542657A CN 115542657 A CN115542657 A CN 115542657A CN 202210685001 A CN202210685001 A CN 202210685001A CN 115542657 A CN115542657 A CN 115542657A
Authority
CN
China
Prior art keywords
graph
block layer
opc
area
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210685001.9A
Other languages
English (en)
Inventor
齐雪蕊
孟鸿林
吴徐丽
陈翰
张辰明
魏芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202210685001.9A priority Critical patent/CN115542657A/zh
Publication of CN115542657A publication Critical patent/CN115542657A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种OPC方法，其用于版图block layer图形修正，包括：读取OPC相关的block layer图形；选出完全位于block layer内区域的图形A和完全位于block layer外区域的图形B，以及横跨block layer内区域和block layer外区域的图形C；若m≤n，则将图形C归为图形A，block layer内区域的图形为A’＝A+C；若m＞n，则将图形C归为图形B，block layer外区域的图形为B’＝B+C；OPC以及OPCverify时对block内外的图形A’和B’分别进行spec设定。本发明可以避免光学临近效应修正问题和OPCverify阶段的误报错问题，减少人工复核工作量，提高OPC效率。

Description

OPC方法、***及存储介质
技术领域
本发明涉及集成电路领域，特别是涉及一种用于版图block layer图形修正的OPC方法。以及，一种用于执行所述OPC方法中步骤的计算机可读存储介质和一种用于实 现所述OPC方法中步骤的OPC***。
背景技术
在光刻工艺中，由于光学临近效应，设计图形经过曝光之后在晶圆上的实际图形会和原始设计略有差异，所以引入光学修正技术来弥补由光学***的有限分辨率造成 的误差。随着芯片的技术节点进入几十纳米，OPC技术得到大量广泛的使用，同时版 图设计的复杂度以及线宽的逐渐变小，使得光学修正的程式越来越复杂。
在OPC处理过程中，OPC block区域、SRAM区域的通用区分方法为采用逻辑运算 进行区分,该种方法对于block layer覆盖无问题的版图没有问题，但是在MPW产品 中经常会遇到相关block layer覆盖不全问题，包括OPC block layer和SRAM block layer，现有OPC和OPCverify程序对不同区域使用逻辑运算进行区分会存在问题， 可能导致OPC处理问题或者OPCverify阶段的误报错问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分 并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意 味着试图确定所要求保护的技术方案的保护范围。
本发明要解决的技术问题是提供一种能避免OPC错误，针对block layer覆盖不全情况能快速准确区分OPC block区域和SRAM区域的OPC方法。
以及，一种用于执行所述OPC方法中步骤的计算机可读存储介质和一种用于实现所述OPC方法中步骤的OPC***。
为解决上述技术问题，本发明提供的一种OPC方法，其用于版图block layer图 形修正，包括以下步骤：
S1，读取OPC相关的block layer图形；
S2，选出完全位于block layer内区域的图形A和完全位于block layer外区域 的图形B，以及横跨block layer内区域和block layer外区域的图形C；
S3，若m≤n，则将图形C归为图形A，block layer内区域的图形为A’＝A+C；
若m＞n，则将图形C归为图形B，block layer外区域的图形为B’＝B+C；
S4，OPC以及OPCverify时对block内外的图形A’和B’分别进行spec设定。
可选择的，进一步改进所述的OPC方法，所述逻辑运算包括，and、or、not和 xor。
可选择的，进一步改进所述的OPC方法所述block layer包括，OPC block layer或SRAM block layer。
可选择的，进一步改进所述的OPC方法其能用于90nm、65nm、55nm、45nm、40nm 技术节点的OPC。
可选择的，进一步改进所述的OPC方法其能用于逻辑器件、存储器件、射频器件、高压器件、CIS、Flash和eFlash的OPC。
为解决上述技术问题，本发明提供一种用于执行上述任意一项所述OPC方法中步骤的计算机可读存储介质，其能通过计算机编程技术语言实现。
为解决上述技术问题，本发明提供一种用于执行上述任意一项所述OPC方法中步骤的OPC***，其能通过计算机编程基于语言基于现有硬件设备实现，例如PC机。
参考图1所示，常用区分不同区域的方法,以SRAM marking layer区分逻辑区域和SRAM区域为例,一般使用逻辑运算and/or/not/xor进行区分。对于lock layer覆 盖不全的情况，通过常用的逻辑运算会造成区域区分错误，如图2所示。
本发明能对不友好的OPC相关block layer设计问题(如上述lock layer覆盖 不全问题)进行前置处理。本发明通过对横跨block layer的图形通过逻辑运算进行 筛选，将受block layer影响的问题图形和未受block layer影响的无问题图形区分 开来。根据block layer内外图形的全局bias大小，把受block layer影响的问题 图形划归为全局bias小的区域进行处理。本发明可以避免常用逻辑运算处理方法导 致问题图形分别进行bias，在进行bias后合并时出现和实际不符问题,且在 OPCverify时会出现误报错，本发明可避免出现误报错，减少人工复核工作量，提高OPC效率。
附图说明
本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制 的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本 发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或 属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有技术区分不同区域逻辑运算示意图。
图2是现有技术区分不同区域结果示意图。
图3是本发明示意图一。
图4是本发明示意图二。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的 具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应 用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的 情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以 多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当 理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性 具体实施例的技术方案充分传达给本领域技术人员。应当理解的是，当元件被称作“连 接”或“结合”到另一元件时，该元件可以直接连接或结合到另一元件，或者可以存 在中间元件。不同的是，当元件被称作“直接连接”或“直接结合”到另一元件时， 不存在中间元件。在全部附图中，相同的附图标记始终表示相同的元件。
第一实施例；
本发明提供一种用于版图block layer图形修正的OPC方法，包括以下步骤：
S1，读取OPC相关的block layer图形；
S2，选出完全位于block layer内区域的图形A和完全位于block layer外区域 的图形B，以及横跨block layer内区域和block layer外区域的图形C；
S3，若m≤n，则将图形C归为图形A，block layer内区域的图形为A’＝A+C；
若m＞n，则将图形C归为图形B，block layer外区域的图形为B’＝B+C；
S4，OPC以及OPCverify时对block内外的图形A’和B’分别进行spec设定。
此外，还应当理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述不 同的元件、参数、组件、区域、层和/或部分，但是这些元件、参数、组件、区域、 层和/或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、参数、组件、 区域、层或部分与另一个元件、参数、组件、区域、层或部分区分开来。因此，在不 脱离根据本发明的示例性实施例的教导的情况下，以下所讨论的第一元件、参数、组 件、区域、层或部分也可以被称作第二元件、参数、组件、区域、层或部分。
第二实施例；
本发明提供一种用于版图block layer图形修正的OPC方法，能用于90nm、65nm、55nm、45nm、40nm技术节点的逻辑器件、存储器件、射频器件、高压器件、CIS、Flash 和eFlash的OPC，block layer包括，OPC block layer或SRAM block layer，包括 以下步骤：
S1，读取OPC相关的block layer图形；
S2，参考图3所示，选出完全位于block layer内区域的图形A和完全位于blocklayer外区域的图形B，以及横跨block layer内区域和block layer外区域的图形C；
S3，参考图4所示，若m≤n，则将图形C归为图形A，block layer内区域的图 形为A’＝A+C；
若m＞n，则将图形C归为图形B，block layer外区域的图形为B’＝B+C；
S4，OPC以及OPCverify时对block内外的图形A’和B’分别进行spec设定。
第三实施例；
本发明提供一种用于执行上述任意一项所述OPC方法中步骤的计算机可读存储介质，其能通过计算机编程技术语言实现。
第四实施例；
为解决上述技术问题，本发明提供一种用于执行上述任意一项所述OPC方法中步骤的OPC***，其能通过计算机编程基于语言基于现有硬件设备实现，例如PC机。
除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非 这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们 在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多 变形和改进，这些也应视为本发明的保护范围。

Claims (6)

1.一种OPC方法，其用于版图block layer图形修正，其特征在于，包括以下步骤：
S1，读取OPC相关的block layer图形；
S2，选出完全位于block layer内区域的图形A和完全位于block layer外区域的图形B，以及横跨block layer内区域和block layer外区域的图形C；
S3，若m≤n，则将图形C归为图形A，block layer内区域的图形为A’＝A+C；
若m＞n，则将图形C归为图形B，block layer外区域的图形为B’＝B+C；
S4，OPC以及OPCverify时对block内外的图形A’和B’分别进行spec设定。
2.如权利要求1所述的OPC方法，其特征在于：所述block layer包括，OPC block layer或SRAM block layer。
3.如权利要求1所述的OPC方法，其特征在于：其能用于90nm、65nm、55nm、45nm、40nm技术节点的OPC。
4.如权利要求1所述的OPC方法，其特征在于：其能用于逻辑器件、存储器件、射频器件、高压器件、CIS、Flash和eFlash的OPC。
5.一种用于执行权利要求1-5任意一项所述OPC方法中步骤的计算机可读存储介质。
6.一种用于实现权利要求1-5任意一项所述OPC方法中步骤的OPC***。
CN202210685001.9A 2022-06-14 2022-06-14 Opc方法、***及存储介质 Pending CN115542657A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210685001.9A CN115542657A (zh) 2022-06-14 2022-06-14 Opc方法、***及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210685001.9A CN115542657A (zh) 2022-06-14 2022-06-14 Opc方法、***及存储介质

Publications (1)

Publication Number Publication Date
CN115542657A true CN115542657A (zh) 2022-12-30

Family

ID=84724492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210685001.9A Pending CN115542657A (zh) 2022-06-14 2022-06-14 Opc方法、***及存储介质

Country Status (1)

Country Link
CN (1) CN115542657A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004354919A (ja) * 2003-05-30 2004-12-16 Toshiba Microelectronics Corp 光近接効果補正の検証方法および検証装置
CN113763398A (zh) * 2021-09-03 2021-12-07 珠海市睿晶聚源科技有限公司 一种版图分解处理方法和电子设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004354919A (ja) * 2003-05-30 2004-12-16 Toshiba Microelectronics Corp 光近接効果補正の検証方法および検証装置
CN113763398A (zh) * 2021-09-03 2021-12-07 珠海市睿晶聚源科技有限公司 一种版图分解处理方法和电子设备

Similar Documents

Publication Publication Date Title
US6787459B2 (en) Method for fabricating a semiconductor device
US8042069B2 (en) Method for selectively amending layout patterns
US20060033049A1 (en) Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium
US9547745B1 (en) System and method for discovering unknown problematic patterns in chip design layout for semiconductor manufacturing
US7752595B2 (en) Method for verifying and correcting post-OPC pattern layout
US20070157153A1 (en) Yield-limiting design-rules-compliant pattern library generation and layout inspection
US7820346B2 (en) Method for collecting optical proximity correction parameter
KR20080001438A (ko) 마스크 레이아웃 제작 방법
US7730445B2 (en) Pattern data verification method for semiconductor device, computer-readable recording medium having pattern data verification program for semiconductor device recorded, and semiconductor device manufacturing method
JP2000250198A (ja) フォトマスクの自動欠陥検査装置及び方法
CN103336406B (zh) 一种去除不利opc修正的图形预处理方法
US9250538B2 (en) Efficient optical proximity correction repair flow method and apparatus
KR100653990B1 (ko) 포토마스크 데이터베이스 패턴의 불량 검사 방법
US7499582B2 (en) Method for inspecting a defect in a photomask, method for manufacturing a semiconductor device and method for producing a photomask
JP2000277426A (ja) パターン露光方法とこれに用いる処理装置
US6901569B2 (en) Corrected mask pattern verification apparatus and corrected mask pattern verification
US8127257B2 (en) Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask
CN115542657A (zh) Opc方法、***及存储介质
TWI588595B (zh) 光學鄰近修正方法
TWI540380B (zh) 光學鄰近修正方法
US20020112222A1 (en) Method of producing masks for fabricating semiconductor structures
JP4909729B2 (ja) 検査データ作成方法および検査方法
KR101010754B1 (ko) 반도체 집적회로 설계 방법
CN117111400B (zh) 光学邻近修正方法及***
CN117952064B (zh) 用于版图的多重图形化方法、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination