CN115514354A - 栅极驱动器***和在切换状态之间驱动晶体管的方法 - Google Patents

栅极驱动器***和在切换状态之间驱动晶体管的方法 Download PDF

Info

Publication number
CN115514354A
CN115514354A CN202210635270.4A CN202210635270A CN115514354A CN 115514354 A CN115514354 A CN 115514354A CN 202210635270 A CN202210635270 A CN 202210635270A CN 115514354 A CN115514354 A CN 115514354A
Authority
CN
China
Prior art keywords
transistor
conduction
current
gate
gate driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210635270.4A
Other languages
English (en)
Inventor
李哲明
马克-马蒂亚斯·巴克兰
丹尼尔·多梅斯
罗伯特·迈尔
弗朗茨-约瑟夫·尼德诺斯切德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/372,913 external-priority patent/US11444613B1/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN115514354A publication Critical patent/CN115514354A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08148—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Power Conversion In General (AREA)

Abstract

公开了一种栅极驱动器***和在切换状态之间驱动晶体管的方法。该栅极驱动器***包括：栅极驱动器电路，该栅极驱动器电路耦接至晶体管的栅极端子并且被配置成在多个导通切换事件期间产生导通电流以使晶体管导通，其中，栅极驱动器电路包括第一驱动器和第二驱动器，该第一驱动器被配置成将导通电流的第一部分供应到栅极端子以对栅极电压的第一部分充电，该第二驱动器被配置成在第一升压时段期间，将导通电流的第二部分供应到栅极端子以对栅极电压的第二部分充电；测量电路，其被配置成针对导通切换事件测量指示负载电流的振荡的晶体管参数；以及控制器，其被配置成接收所测量的晶体管参数并且基于所测量的晶体管参数来调节第一升压时段的长度。

Description

栅极驱动器***和在切换状态之间驱动晶体管的方法
技术领域
本公开一般地涉及电子学领域，并且具体地涉及在导通期间主动跟 踪功率晶体管的切换速度控制以及调节切换速度。
背景技术
现代装置在机动车辆、消费和工业应用中的许多功能，诸如转换电 能以及驱动电机或电动机器，依赖于功率半导体装置。例如，仅举几个 例子，绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管 (MOSFET)以及二极管已经用于各种应用，包括但不限于电源和功率 转换器中的开关。
功率半导体装置通常包括被配置成沿着装置的两个负载端子结构之 间的负载电流路径传导负载电流的半导体结构。此外，负载电流路径可 以借助于控制电极(有时被称为栅电极)来控制。例如，在从例如驱动 器单元接收到相应的控制信号时，控制电极可以将功率半导体装置设置 为处于导通状态和阻断状态之一。
功率晶体管是可以用于驱动负载电流的功率半导体装置。存在用于 使功率晶体管切换成导通和关断的导通过程和关断过程。在导通过程期 间，栅极驱动器集成电路(IC)用于向功率晶体管的栅极提供(源极) 栅极电流，以对栅极充电。相比之下，在关断过程期间，栅极驱动器IC 用于从功率晶体管的栅极吸收(汲取)栅极电流以对栅极放电，并且因此降低栅极电压。
在功率晶体管从导通操作转变至阻断操作(即所谓的切换过程)期 间，在短时间内同时存在对功率晶体管上的电压和流经功率晶体管的电 流的阻断。这导致不可避免的切换损耗。为了实现高效的切换和更高的 切换频率，有必要降低功率晶体管的切换损耗。
功率晶体管的切换行为通过控制电极处的控制来设置。简单的控制 对具有两个电压电平和串联电阻器的压控部件起作用。这导致在功率晶 体管的所有工作点上恒定的统一控制行为。这些工作点取决于以下参数： DC链路电压VDC、漏极电流ID、功率晶体管的结温TJ、以及施加到栅极 的栅极驱动器电压VGS。然而，由于功率晶体管进行工作的工作范围大， 特别是对于碳化硅(SiC)晶体管，这导致对于宽工作范围(即，对于工 作点的宽范围)表现不佳的控制。
这种行为带来的权衡之一是(尤其是单极部件)在快速切换时(例 如，在快速导通过程的情况下)的振荡趋势与慢速切换相同部件时(例 如，在慢速导通过程的情况下)的高能量损耗之间的权衡。除了振荡趋 势之外，还存在由于切换太快导致的功率晶体管电过载的风险。对于电 过载，可以根据制造商的技术说明来定义明确的切换速度限制。由于工 作范围大，因此不能通过简单的控制对每个工作点最佳地利用该限制， 以达到目标的冲突的最佳点。
就电磁兼容性或电磁干扰而言，认为振荡是不期望的。然而，设定 明确的切换速度限制并不容易。该切换速度限制值始终取决于焊接环境。 此外，关于振荡趋势，“简单的控制”意味着不能为每个工作点最佳地设 置切换过程。
为了优化包括SiC晶体管的现代功率电子开关的切换过程，通常使 用具有两级或多级切换速度的控制装置。这种更复杂的控制可以改善上 述目标的冲突。
相应切换速度的持续时间或时间部分的必要设置极大地依赖于工作 点。由于这种依赖性，应该使用如下控制或调节：该控制或调节针对功 率晶体管的相应工作点设置由控制装置实现的切换级的相应持续时间或 时间部分。因此，可能需要使得能够针对功率晶体管的每个工作点来调 节切换级的持续时间或时间部分的改进装置。
发明内容
一个或更多个实施方式提供了一种栅极驱动器***，其被配置成在 切换状态之间驱动功率电路中的晶体管，该栅极驱动器***包括：栅极 驱动器电路，其被耦接至晶体管的栅极端子并且被配置成控制栅极端子 处的栅极电压以在切换状态之间驱动晶体管，栅极驱动器电路被配置成 在多个导通切换事件期间产生导通电流以导通晶体管，其中，栅极驱动 器电路包括第一驱动器，第一驱动器被配置成将导通电流的第一部分供 应(source)到栅极端子，以对栅极电压的第一部分充电，其中，栅极驱 动器电路包括第二驱动器，第二驱动器被配置成在第一升压时段期间将 导通电流的第二部分供应到栅极端子以对栅极电压的第二部分充电；测 量电路，其被配置成针对晶体管转变至导通状态的第一导通切换事件来 测量晶体管参数，晶体管参数指示漏极电流的振荡；以及控制器，其被 配置成控制第一驱动器以供应导通电流的第一部分并且控制第二驱动器 以供应导通电流的第二部分，其中，控制器还被配置成接收所测量的晶 体管参数并且基于所测量的晶体管参数调节第一升压时段的长度。
一个或更多个实施方式提供了一种在切换状态之间驱动功率电路中 的晶体管的方法，该方法包括：在多个导通切换事件期间产生导通电流 以控制晶体管的栅极端子处的栅极电压，其中，产生导通电流包括将导 通电流的第一部分供应到栅极端子以对栅极电压的第一部分充电，并且 在升压时段期间将导通电流的第二部分供应到栅极端子以对栅极电压的 第二部分充电；针对晶体管转变至导通状态的第一导通切换事件来测量 晶体管参数，晶体管参数指示晶体管的漏极电流的振荡；针对第二导通 切换事件激活导通电流的第一部分；以及针对第二导通切换事件激活导 通电流的第二部分，包括基于所测量的晶体管参数调节升压时段的长度。
一个或更多个实施方式提供了一种栅极驱动器***，其被配置成在 切换状态之间驱动功率电路中的晶体管，该栅极驱动器***包括：栅极 驱动器电路，其被耦接至晶体管的栅极端子并且被配置成控制栅极端子 处的栅极电压以在切换状态之间驱动晶体管，栅极驱动器电路被配置成 在多个导通切换事件期间产生导通电流以导通晶体管，其中，栅极驱动 器电路包括第一驱动器，第一驱动器被配置成将导通电流的第一部分供 应到栅极端子以对栅极电压的第一部分充电，其中，栅极驱动器电路包 括第二驱动器，第二驱动器被配置成在升压时段期间将导通电流的第二 部分供应到栅极端子以对栅极电压的第二部分充电；测量电路，其被配 置成针对晶体管转变至导通状态的导通切换事件来测量晶体管参数，晶 体管参数指示晶体管/互补开关的反向恢复的开始；以及控制器，其被配 置成控制第一驱动器以供应导通电流的第一部分，并且控制第二驱动器 以供应导通电流的第二部分，其中，控制器还被配置成接收所测量的晶 体管参数，并且基于指示晶体管的反向恢复的开始的所测量的晶体管参 数来调节升压时段的触发时间，其中，升压时段的触发时间是第二驱动 器启动将导通电流的第二部分供应到栅极端子的时间。
一个或更多个实施方式提供了一种在切换状态之间驱动功率电路中 的晶体管的方法，该方法包括：在多个导通切换事件期间产生导通电流 以控制晶体管的栅极端子处的栅极电压，其中，产生导通电流包括将导 通电流的第一部分供应到栅极端子以对栅极电压的第一部分充电，以及 在升压时段期间将导通电流的第二部分供应到栅极端子以对栅极电压的 第二部分充电；针对晶体管转变至导通状态的导通切换事件来测量晶体 管参数，晶体管参数指示晶体管的反向恢复的开始；针对导通切换事件 激活导通电流的第一部分；以及针对导通切换事件激活导通电流的第二 部分，包括基于指示晶体管的反向恢复的开始的所测量的晶体管参数来 调节升压时段的触发时间，其中，升压时段的触发时间是在导通切换事 件期间启动到栅极端子的导通电流的第二部分的时间。
一个或更多个实施方式提供一种被配置成驱动负载的栅极驱动器系 统，栅极驱动器***被配置成驱动半桥电路，该半桥电路包括以互补方 式切换的第一晶体管和第二晶体管。栅极驱动器***包括：栅极驱动器 电路，其被耦接至第二晶体管的栅极端子并且被配置成控制栅极端子处 的栅极电压以在第二晶体管的切换状态之间驱动第二晶体管，栅极驱动 器电路被配置成在多个切换事件期间产生导通电流以导通第二晶体管， 其中，栅极驱动器电路包括第一驱动器，第一驱动器被配置成将导通电 流的第一部分供应到栅极端子以对栅极电压的第一部分充电，其中，栅 极驱动器电路包括第二驱动器，第二驱动器被配置成在第一升压时段期 间将导通电流的第二部分供应到栅极端子以对栅极电压的第二部分充 电；以及测量电路，其被配置成在第一晶体管转变至关断状态并且第二 晶体管转变至导通状态的第一切换事件期间，测量第一晶体管的晶体管 参数，其中，晶体管参数指示在第一切换事件期间第二晶体管处的振荡， 其中，测量电路被配置成基于所测量的第一晶体管的晶体管参数来生成 指示在第一切换事件期间在第二晶体管处是否存在振荡的信号。
附图说明
在本文中参照附图对实施方式进行描述。
图1是根据一个或更多个实施方式的具有压摆率控制(SRC，slew rate control)的栅极驱动器***的示意框图；
图2A是根据一个或更多个实施方式的具有测量电路的栅极驱动器 ***的示意图；
图2B是根据一个或更多个实施方式的具有另一测量电路的栅极驱 动器***的示意图；
图2C是根据一个或更多个实施方式的具有另一测量电路的栅极驱 动器***的示意图；
图2D是根据一个或更多个实施方式的在功率晶体管的导通期间由 多级栅极驱动器的驱动器产生的控制电压的波形图。
图3A示出了在不基于所测量的工作点来调节切换加速持续时间TB1的情况下，使用快速切换和慢速切换来导通有源功率晶体管以及关断无 源功率晶体管的漏极-源极电压VDS和漏极电流iD的归一化波形；
图3B针对有源功率晶体管和无源功率晶体管的切换事件，并且示出 了漏极-源极电压VDS和漏极电流iD的归一化波形，以及示出了根据一个 或更多个实施方式的使用快速切换以及经调节的加速持续时间TB1的有 源功率晶体管的相应时间导数切换电流diD/dt；
图4是根据一个或更多个实施方式的调节导通升压时间TB1的方法 的流程图；
图5针对有源功率晶体管和无源功率晶体管的切换事件，并且示出 了漏极-源极电压VDS和漏极电流iD的归一化波形，以及示出了根据一个 或更多个实施方式的使用快速切换和经调节的加速持续时间TB2的有源 功率晶体管的相应时间导数切换电流diD/dt；
图6是根据一个或更多个实施方式的监测和检测电路的示意框图；
图7是根据一个或更多个实施方式的另一监测和检测电路的示意框 图；以及
图8是根据一个或更多个实施方式的用于晶体管半桥的栅极驱动器 ***的示意图。
具体实施方式
在下文中，阐述细节以提供对示例性实施方式的更全面的解释。然 而，对于本领域技术人员将明显的是，可以在没有这些具体细节的情况 下实践实施方式。在其他情况下，为了避免模糊实施方式，公知的结构 和装置以框图形式或以示意图示出而不是详细示出。另外，除非另有特 别说明，否则在下文中描述的不同实施方式的特征可以彼此组合。
此外，等同或相似的元件或者具有等同或相似功能的元件在以下描 述中用等同或相似的附图标记表示。由于在附图中相同元件或功能等同 的元件被赋予相同的附图标记，因此可以省略对设置有相同附图标记的 元件的重复描述。因此，对于具有相同或相似附图标记的元件提供的描 述是可相互交换的。
在这方面，方向性术语例如“顶部”、“底部”、“下方”、“上方”、“前 面”、“后面”、“背面”、“前部”、“尾部”等可以参照所描述的附图的取 向来使用。因为实施方式的部件可以以多个不同的取向定位，所以方向 性术语用于说明的目的。应当理解，在不脱离权利要求所限定的范围的 情况下，可以利用其他实施方式并且可以进行结构或逻辑改变。因此， 以下详细描述不应被视为具有限制意义。权利要求中使用的方向性术语 可以帮助定义一个元件与另一元件或特征的空间或位置关系，而不限于 特定取向。
将理解，当元件被称为被“连接”或“耦接”至另一元件时，它可 以直接连接或耦接至其他元件，或者可以存在中间元件。相反，当元件 被称为“直接连接”或“直接耦接”至另一元件时，不存在中间元件。 用于描述元件之间的关系的其他词语应该以类似的方式来解释(例如， “在......之间”与“直接在......之间”，“相邻”与“直接相邻”等)。
在本文描述的或附图中示出的实施方式中，任何直接电连接或耦接 ——即没有另外的中间元件的任何连接或耦接——也可以通过间接连接 或耦接——即与一个或更多个另外的中间元件的连接或耦接——来实 现，反之亦然，只要实质上保持连接或耦接的通用目的例如发送某种信 号或发送某种信息即可。可以将来自不同实施方式的特征进行组合以形 成另外的实施方式。例如，除非有相反说明，否则关于实施方式之一描 述的变化或修改也可以适用于其他实施方式。
在不脱离本文描述的实施方式的方面的情况下，术语“基本上”和 “大约”在本文中可以用于解释在工业上被认为是可接受的小的制造公 差(例如，在5％内)。例如，具有近似电阻值的电阻器实际上可以具有 在该近似电阻值的5％内的电阻。
在本公开内容中，包括诸如“第一”、“第二”等的序数的表达可以 修改各种元件。然而，这样的元件不受以上表达的限制。例如，以上表 达不限制元件的次序和/或重要性。以上表达仅用于将元件与其他元件区 分开的目的。例如，第一框和第二框指示不同的框，尽管它们都是框。 例如，在不脱离本公开内容的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件也可以被称为第一元件。
本公开内容的一个或更多个方面可以被实现为非暂态计算机可读记 录介质，其上记录有体现用于指示处理器执行方法/算法的方法/算法的程 序。因此，非暂态计算机可读记录介质可以具有存储在其上的电子可读 控制信号，该电子可读控制信号(或能够)与可编程计算机***协作以 使得执行相应的方法/算法。非暂态计算机可读记录介质可以是例如 CD-ROM、DVD、蓝光光盘、RAM、ROM、PROM、EPROM、EEPROM、 FLASH存储器或电子存储器装置。
本公开内容的每个元件可以通过在控制处理器执行任何部件或其组 合的功能的存储器上实现专用硬件或软件程序来配置。任何部件都可以 被实现为从诸如硬盘或半导体存储器装置的记录介质读取软件程序并且 执行软件程序的中央处理单元(CPU)或其他处理器。例如，指令可以 由一个或更多个处理器——例如一个或更多个CPU、数字信号处理器 (DSP)、通用微处理器、专用集成电路(ASIC)、现场可编程逻辑阵列 (FPGA)、可编程逻辑控制器(PLC)或其他等效的集成或分立逻辑电 路***——来执行。
因此，如本文所使用的术语“处理器”指的是任何前述结构或适合 于实现本文所描述的技术的任何其他结构。包括硬件的控制器也可以执 行本公开内容的技术中的一种或更多种。包括一个或更多个处理器的控 制器可以使用电信号和数字算法来执行其接收、分析和控制功能，这些 功能还可以包括校正功能。这样的硬件、软件和固件可以在同一装置内 或在不同装置内实现以支持本公开内容中描述的各种技术。
信号处理电路和/或信号调节电路可以从一个或更多个部件接收原 始测量数据的形式的一个或更多个信号(即，测量信号)，并且可以从测 量信号得到另外的信息。如本文所使用的，信号调节是指操纵模拟信号， 以使得该信号满足下一级的要求以进行进一步处理。信号调节可以包括 从模拟到数字的转换(例如，通过模数转换器)、放大、滤波、转换、偏 置、范围匹配、隔离以及使信号适合调节后的处理所需的任何其他处理。
现代装置在机动车辆、消费和工业应用中的许多功能，诸如转换电 能以及驱动电机或电动机器，依赖于功率半导体装置。例如，仅举几个 例子，绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管 (MOSFET)和二极管已经用于各种应用，包括但不限于电源、功率模 块和功率转换器中的开关。
功率半导体装置通常包括被配置成沿着装置的两个负载端子结构或 负载电极(例如，源极/发射极和漏极/集电极)之间的负载电流路径传导 负载电流的半导体结构。此外，负载电流路径可以借助于控制电极(有 时称为栅电极)来控制。例如，在从例如驱动器单元接收到相应的控制 信号时，控制电极可以将功率半导体装置设置为处于导通状态或阻断状 态之一。控制信号可以是具有受控值的电压信号或电流信号。
功率晶体管(也称为功率开关或晶体管开关)是可以用于驱动负载 电流的功率半导体装置。例如，通过激活和禁用n沟道IGBT的栅极端子 而使n沟道IGBT导通或关断。跨栅极与发射极施加正输入电压信号将使 装置保持在其“导通”状态，而使输入栅极信号为零或稍微为负将使装 置变为“关断”。存在用于使功率晶体管切换成导通和关断的导通过程和 关断过程。
在导通过程期间，栅极驱动器集成电路(IC)可以用于向功率晶体 管的栅极提供(供应)栅极电流(即导通电流)，以将栅极充电至用于使 装置导通的足够电压。特别地，电流Io+是用于在导通瞬态期间使功率晶 体管的栅极升压(即充电)的栅极驱动器输出电流。因此，电流Io+用于 使功率晶体管导通。
相比之下，在关断过程期间，栅极驱动器IC用于从功率晶体管的栅 极汲取(灌(sink))栅极电流(即关断电流)，以使栅极电压充分放电以 使装置关断。电流Io-是用于在关断瞬态期间使功率晶体管的栅极放电的 栅极驱动器输出电流。因此，Io-用于使功率晶体管关断。
根据脉冲宽度调制(PWM)方案，可以从栅极驱动器IC输出电压 脉冲作为控制信号。因此，在用于控制功率晶体管的PWM周期期间， 可以在导通电压电平与关断电压电平之间切换控制信号。这进而对栅极 电压进行充电和放电，以分别使功率晶体管导通和关断。
特别地，功率晶体管的栅极是容性负载，并且在发起切换事件时， 导通电流(即，栅极源电流)和关断电流(即，栅极灌电流)被指定为 初始电流。在关断事件期间，在一些小的时间量(与PWM周期相比较 小)之后，当栅极达到大约0V或负驱动值时，栅极电流减小并且达到 零值。在导通事件期间，在少量时间(与PWM周期相比较小)之后， 栅极电流减小并且在栅极达到高侧电源电平时栅极电流达到零值。
晶体管可以包括绝缘栅双极晶体管(IGBT)和金属氧化物半导体场 效应晶体管(MOSFET)(例如，硅MOSFET或碳化硅MOSFET)。应当 理解，MOSFET可以代替IGBT，反之亦然。在这种情况下，在本文描述 的任何一个示例中，当用MOSFET代替IGBT时，MOSFET的漏极可以 代替IGBT的集电极，MOSFET的源极可以代替IGBT的发射极，并且 MOSFET的漏极-源极电压VDS可以代替IGBT的集电极-发射极电压 VCE。因此，任何IGBT模块可以由MOSFET模块代替，反之任何 MOSFET模块可以由IGBT模块代替。
本说明书中描述的特定实施方式属于但不限于可以在功率转换器或 电源内使用的功率半导体装置。因此，在实施方式中，功率半导体装置 可以被配置成承载分别要被供应至负载和/或由电源提供的负载电流。例 如，半导体装置可以包括一个或更多个功率半导体单元，例如单片集成 的二极管单元和/或单片集成的晶体管单元。这样的二极管单元和/或这样 的晶体管单元可以集成在功率半导体模块中。
包括适当连接以形成半桥的晶体管的功率半导体装置通常用于电力 电子领域。例如，包括第一功率晶体管和第二互补功率晶体管的半桥可 以用于驱动电机或开关模式电源。可以将第一功率晶体管称为高侧晶体 管，并且可以将第二功率晶体管称为低侧晶体管。
第一功率晶体管在导通时负责传导负载电流，以在其互补功率晶体 管关断(即，第二功率晶体管处于阻断模式)时向负载供应负载电流。 为了从负载汲取负载电流，两个晶体管的作用相反。此处，第二功率晶 体管在导通时负责传导负载电流，以在其互补功率晶体管关断(即，第 一功率晶体管处于阻断模式)时从负载汲取负载电流。被接通以提供或汲取负载电流的功率晶体管称为有源功率晶体管，而在另一个被接通时 被关断的功率晶体管称为互补功率晶体管或无源功率晶体管。
两个半桥功率晶体管之间的作用以互补的方式改变，其中一个功率 晶体管是有源功率晶体管而另一个功率晶体管是无源功率晶体管，这取 决于是向负载供应负载电流还是从负载汲取负载电流。因此，两个功率 晶体管都作为有源功率晶体管和无源功率晶体管工作，当负载电流被提 供给负载时，第一功率晶体管是有源功率晶体管，而第二功率晶体管是 无源功率晶体管，并且当从负载汲取负载电流时，第一功率晶体管是无 源功率晶体管，而第二功率晶体管是有源功率晶体管。
作为示例，多相逆变器被配置成通过提供多相负载(例如三相电机) 来提供多相电力。例如，三相电力包括三个对称的正弦波，它们彼此异 相120电角度。在对称的三相电源***中，三个导体各自承载相对于公 共参考具有相同频率和电压幅度但具有三分之一周期的相位差的交流电 流(AC)。由于相位差，任何导体上的电压在其他导体之一之后的三分 之一周期和在其余导体之前的三分之一周期处达到其峰值。该相位延迟 为平衡的线性负载提供恒定的电力传送。这也使得在电机中产生旋转磁 场成为可能。
在馈送平衡和线性负载的三相***中，三个导体的瞬时电流之和为 零。换言之，每个导体中的电流在幅度上与另外两个导体中的电流之和 相等，但符号相反。任何相导体中的电流的返回路径是另外两个相导体。 瞬时电流产生电流空间矢量。
三相逆变器包括三个逆变器支路，针对三相中的每一相具有一个逆 变器支路，并且每个逆变器支路彼此并联连接至直流(DC)电压源。每 个逆变器支路包括一对功率晶体管，该对功率晶体管例如以半桥配置布 置，以用于将DC转换为AC。换句话说，每个逆变器支路包括串联连接 的两个互补晶体管(即，高侧晶体管和低侧晶体管)，两个互补晶体管彼此互补地接通和切断以驱动相负载。
图1是根据一个或更多个实施方式的具有压摆率控制(SRC)的栅 极驱动器***100的示意框图。栅极驱动器***100包括功率晶体管10、 控制电路和在导通和关断期间实现功率晶体管10的SRC的方案的栅极 驱动器电路。特别地，可以针对功率晶体管10的导通和关断二者(即， 在切换转变期间)实现不同的切换速度，并且因此实现不同的压摆率。 可以将功率晶体管实现为半桥电路中的低侧晶体管或高侧晶体管。此外， 对于半桥电路，可以提供两个栅极驱动器***100，其中栅极驱动器*** 100被提供用于高侧晶体管和低侧晶体管。
栅极驱动器***100包括控制器12、评估单元14、多级栅极驱动器 16、晶体管10和反馈电路18。控制器12可以是微控制器，其生成控制 信号13以控制晶体管10的切换状态。例如，控制信号13可以是向评估 单元14提供接通命令和切断命令的脉宽调制(PWM)控制信号。替选 地，控制信号13可以表示两个分离的控制信号(包括一个接通控制信号 和一个切断控制信号)之一。如本文所使用的，术语“接通”当指接通 晶体管时可以与术语“导通”互换使用。类似地，如本文所使用的，术 语“切断”在指切断晶体管时可以与术语“关断”互换使用。
三电平或更多电平的多电平控制信号可以允许实现不同级别(例如， 速度级或速度级别)的接通或切断。例如，具有四个可能电平(例如， 电压电平)的多电平控制信号可能能够指示两个不同的关断切换速度级 和两个不同的导通切换速度级。类似地，如果将两个分离的控制信号用 于导通和关断控制，则可以将每个控制信号实现为多电平控制信号，其中每个电平对应于不同的切换速度级。例如，可以使用具有两个可能电 平的多电平切断命令来指示两个不同的关断切换速度级。因此，可以根 据控制信号13激活两个不同的关断切换速度级中的一个。还应当理解， 可以将三个或更多个速度级用于导通和关断二者。
评估单元14被配置成接收控制信号13并且基于控制信号13控制多 级栅极驱动器16。在一个示例中，评估单元14可以是FPGA或其他处理 电路。特别地，评估单元14可以基于控制信号13激活或停用用于导通 和/或关断的一个或更多个切换速度级。另外，评估单元14还接收反馈信 息(即di/dt)并且还控制导通切换速度级中的一个或更多个的持续时间或时间部分。因此，评估单元14基于控制信号13控制一个或更多个导 通切换速度级的定时。
导通切换级向功率晶体管10的控制端子(即栅极端子)提供导通电 流(即电流Io+)。可以激活一个或更多个导通切换速度级以调节导通电 流，从而调节功率晶体管10的导通切换速度和压摆率。此处，压摆率可 以指功率晶体管的漏极-源极电压VDS的斜率或漏极电流iD的斜率。调节 VDS和iD二者的压摆率。可以将漏极电流称为负载电流，并且可以将漏极-源极电压VDS称为晶体管的负载端子两端的电压。对于IGBT，负载 端子两端的电压是集电极-发射极电压VCE。
例如，可以将用于导通的压摆率控制分成两个或更多个主要时段。 在两个主要时段的情况下，提供升压导通时段和导通时段。针对每个时 段保持在功率晶体管10的栅极端子处接收的不同的恒定导通电流。在多 于两个主要时段的情况下，可以提供第一升压导通时段、第二升压导通 时段和导通间隔。针对每个升压导通时段，可以在功率晶体管10的控制 端子处接收第一恒定导通电流，并且针对导通时段，可以在功率晶体管 10的栅极端子处接收不同的第二恒定导通电流。
类似地，压摆率控制技术使用升压关断时段和关断时段。升压导通 时段和升压关断时段通常可以被称为升压时段，而导通时段和关断时段 通常可以被称为切换状态时段。
升压导通电流对功率晶体管的栅极端子进行加载，使得栅极电压足 以使晶体管10导通。替选地，升压导通电流可以是预升压导通电流，其 对功率晶体管10的栅极端子进行加载，使得栅极电压接近，但仍低于晶 体管导通所需的栅极阈值电压。这是通过为升压导通时段应用栅极电流 幅度(即升压电平)来实现的。因此，将栅极端子充电至用于升压的导 通电压或者预充电至用于预升压的预导通电压。期望根据功率晶体管10 的工作点(例如，DC链路电压、温度和/或负载电流)，对导通过程—— 特别是第一升压导通持续时间TB1或其时间分量——的单独且自动地调 整，以实现功率晶体管的最佳性能。附加地或替选地，可以实现第二升 压导通持续时间TB2以加速导通过程的dv/dt阶段。第二升压导通持续时 间TB2可以与第一升压导通持续时间TB1组合实现，其中第二升压导通持 续时间TB2跟随相同的导通切换事件或过程的第一升压导通持续时间 TB1。替选地，可以仅实现第一升压导通持续时间TB1和第二升压导通持 续时间TB2中的一个。
可以将第一升压关断持续时间TB1和第二升压关断持续时间TB2称为 加速持续时间、升压持续时间、升压时间、升压时段等。导通切换事件 是晶体管10从关断转变为导通(即，导通切换过程)并且保持在导通状 态的控制周期。因此，在两个关断切换事件之间发生导通切换事件，在 关断切换事件期间晶体管10从导通转变到关断(即，关断)并且保持在关断状态。
可以在导通时段期间施加导通电流电平。导通电流的幅度通常低于 升压导通电流幅度，但足以使晶体管导通和/或保持晶体管导通。是否使 用用于加速导通切换的升压导通电流可以由控制信号13指示。
相比之下，关断切换级从功率晶体管10的控制端子(即，栅极端子) 汲取关断电流(即，电流Io-)。一个或更多个关断切换速度级可以被激 活以调节关断电流和栅极电压，从而调节功率晶体管的关断切换速度和 压摆率。
特别地，升压关断电流可以使栅极端子放电，使得栅极电压足以使 晶体管10关断。替选地，升压关断电流可以是预升压关断电流，该预升 压关断电流使功率晶体管的栅极端子放电，使栅极电压接近、但仍高于 夹断电压，使得晶体管仍处于导通状态。随后，在关断时段期间施加关 断电流电平以使晶体管关断。关断电流的幅度通常低于升压关断电流幅 度，但足以使晶体管关断和/或保持晶体管关断。是否使用用于加速关断 切换的升压关断电流可以由控制信号13指示。
功率晶体管的关断过程通常由较长的关断传播延迟时间支配。在半 桥配置中，传播延迟决定了死区时间的大小。由于没有能量传输到功率 电子转换器的负载，因此目标是尽可能减少死区时间。期望根据功率晶 体管10的工作点，对关断过程——特别是升压关断持续时间或其时间分 量——的单独且自动地调整，以实现功率晶体管的最佳性能。可以将升 压关断持续时间称为加速持续时间、升压持续时间、升压时间或升压时 段。
评估单元14被配置成基于控制信号13确定是否使用升压导通电流 以及针对升压阶段要激活哪个导通切换级。另外，反馈信息(即，di/dt) 表示晶体管10的实时工作点。评估单元14使用当前导通切换事件的反 馈信息(例如，di/dt)来确定将用于下一个导通切换事件的第一升压阶 段(TB1)的持续时间或时间部分。替选地或附加地，评估单元14使用 当前导通切换事件的反馈信息(例如，di/dt)来确定将用于当前导通切 换事件的第二升压阶段(TB2)的持续时间或时间部分。另外，对于导通 切换事件可以存在多于两个的升压阶段。
用于导通切换事件的切换导通过程以di/dt阶段开始，在di/dt阶段期 间，来自无源晶体管(晶体管被关断)的负载电流换向到有源晶体管(即， 晶体管被导通)，并且无源晶体管还没有从有源晶体管获取任何电压。整 个切换导通过程包括di/dt阶段和随后的dv/dt阶段，在dv/dt阶段期间电 流换向已经结束并且无源晶体管从有源晶体管接收电压。
使用第一升压阶段(TB1)的控制来减少下一个导通切换事件的导通 时间，同时减少或防止下一个导通切换事件的晶体管10的漏极电流ID (即，负载电流)的振荡。当然，导通时间是指使有源晶体管导通，并 且减少或防止漏极电流ID中的振荡是指导通期间有源晶体管的漏极电 流。具体地，第一升压阶段(TB1)用于加速导通切换事件的di/dt阶段， 其中第一升压阶段(TB1)的持续时间根据在有源晶体管的先前导通切换 事件期间测量的反馈信息来计算。第一升压阶段(TB1)可以与由主驱动 器产生的导通电流同步地触发，但是其导通切换事件之间的持续时间可 以基于反馈信息而变化。
使用第二升压阶段(TB2)的控制来减少当前导通切换事件的导通时 间。具体地，第二升压阶段(TB2)用于加速有源晶体管的导通切换事件 的dv/dt阶段，其中第二升压阶段(TB2)的定时由基于在当前导通切换 事件期间测量的反馈信息触发。因此，在当前导通切换事件期间测量的 反馈信息用于触发相同的当前导通切换事件的第二升压阶段(TB2)。第 二升压阶段的持续时间(TB2)可以被预先配置，并且对于所有导通切换 事件可以是恒定的。然而，触发第二升压阶段(TB2)的定时可以基于反 馈信息而变化。
另外，可以使用不同驱动器处的两个或更多个导通切换级。两个或 更多个导通级可以同步激活和停用、同步激活和异步停用、或者异步激 活和停用。例如，可以同时激活两个导通级，并且根据不同的停用时间 顺次地停用两个导通级。此外，可以将每个导通级激活相同的持续时间 或不同的持续时间。
多级栅极驱动器16包括用于晶体管10的导通和关断的多个控制级。 如上所述，可以使用不同的导通和关断切换级来控制晶体管10导通和关 断的速度。因此，每个切换级对应于不同的切换速度，切换速度在切换 事件期间(即，在导通或关断瞬态期间)调节晶体管10的压摆率。
反馈电路18被配置成测量功率晶体管10的特性以得出晶体管10的 切换电流(即负载电流)的时间导数。因此，反馈电路18测量反馈信息 (例如，di/dt)，其中切换电流是漏极电流ID或负载电流。因此，切换电 流的时间导数也可以被称为时间导数切换电流diD/dt。如下面将描述的， 切换电流的时间导数可以通过测量包括在负载路径中并且串联耦接至功 率晶体管10的杂散电感两端的电压来得出。根据欧姆定律(diD/dt＝ΔV /L)，跨杂散电感的电压差ΔV与diD/dt成比例，并且该电压差ΔV可 以与用于调节第一升压阶段和第二升压阶段的一个或更多个阈值进行比 较。换言之，ΔV可以用作diD/dt的表示。
图2A是根据一个或更多个实施方式的包括测量电路的栅极驱动器 ***100A的示意图。图2B是根据一个或更多个实施方式的包括另一种 类型的测量电路的栅极驱动器***100B的示意图。图2C是根据一个或 更多个实施方式的包括另一种类型的测量电路的栅极驱动器***100C 的示意图。图2D是根据一个或更多个实施方式的在功率晶体管10导通期间由多级栅极驱动器16的驱动器产生的控制电压的波形图。
本示例的多级栅极驱动器16使用用于导通的两级控制的示例来示 出。两个导通级由两个单独可控的串联电阻器R1和R2实现。类似地， 两个关断级由两个单独可控的串联电阻器R1和R3实现。
通常，栅极驱动器***100A测量切换电流的时间导数diD/dt(ΔV) 并且将时间导数切换电流diD/dt与负触发阈值(例如，负过冲阈值)进行 比较以确定比较结果。基于比较结果，栅极驱动器***100A调整加速导 通级被激活期间的加速导通级的时间部分或升压持续时间TB1，从而调整 其相应的切换速度。
多级栅极驱动器16包括主驱动器16a(即，导通/关断级)，主驱动 器16a被配置成控制功率晶体管10的导通和关断。多级栅极驱动器16 还包括接通驱动器16b(即，导通升压级)，接通驱动器16b被配置成加 速或提升晶体管10的导通时间。因此，接通驱动器16b通过实现比主驱 动器16a更快的切换速度来补充主驱动器16a的导通功能。多级栅极驱 动器16还包括切断驱动器16c(即，关断级)，切断驱动器16c被配置成 加速或提升晶体管10的关断时间。因此，切断驱动器16c通过实现比主 驱动器16a更快的切换速度来补充主驱动器16a的关断功能。
用于改变晶体管10的切换状态的控制信号13由评估单元14处理。 评估单元14可以是快速FPGA或控制多级栅极驱动器16的栅极驱动器 级的其他栅极驱动器控制器。评估单元14产生控制各个驱动器16a、16b 和16c之一的驱动器控制信号15a、15b、15c。因此，由驱动器16a、16b 和16c驱动的晶体管10的导通和关断功能可以根据这些控制信号15a、 15b和15c被激活和停用。驱动器16a、16b和16c中的每一个被配置成 基于它们各自的驱动器控制信号15a、15b、15c来产生低(负或零)控 制电压或高(正)控制电压，以控制功率晶体管10处的栅极电流的流动。
主驱动器16a电耦接至非常大的串联电阻器Rl并且控制晶体管10 的慢速切换。优选地，应该将该串联电阻器Rl选择为至少大到使得切换 过程在计划工作范围的每一工作点处满足目标的冲突。因此，具有高值 的串联电阻器R1必须确保切换过程满足针对所有工作点的一个或多个 振荡标准。一个或多个振荡标准可以意指无源晶体管的漏极-源极电压VDS、有源晶体管的漏极电流iD、和/或有源晶体管的漏极电流的时间导 数diD/dt没有振荡、基本上没有振荡、或者具有在有源晶体管导通期间的 容限内的振荡。例如，一个或多个振荡标准可以意味着在有源晶体管导 通期间，有源晶体管的漏极电流或其时间导数不超过过电流或过冲极限。 替选地，一个或多个振荡标准可以意味着，在有源晶体管导通期间，无源晶体管在有源晶体管导通期间的漏极-源极电压VDS或其时间导数在不 超过过电压或过冲极限的容限内。例如，一个或多个振荡标准可能使得 有源晶体管的漏极电流iD中的振荡幅度(峰到峰)减小90％。
导通驱动器16b电耦接至可选的定向(directional)二极管Dl和串 联电阻器R2并且控制晶体管10的更快导通切换。定向二极管Dl使电流 能够流向栅极或晶体管10但阻止相反方向的电流。此处，串联电阻器 R2的电阻值可以根据由导通驱动器16b提供的切换速度来选择。通常， 串联电阻器R2使更高的栅极电流Io+流向晶体管10的栅极，从而产生加速的栅极充电和更短的导通时间。导通驱动器16b可以接收控制信号 15b，控制信号15b用于触发和控制具有相应升压持续时间(即，脉冲长 度)TB1和TB2的升压脉冲BP1和BP2的持续时间。控制信号15b可以 是具有对应于各个升压脉冲BP1和BP2的脉冲的脉冲信号。
关断驱动器16c电耦接至定向二极管D2和串联电阻器R3并且控制 晶体管10的更快关断切换。定向二极管D2使得能够从栅极或晶体管10 汲取电流但阻止相反方向的电流。此处，串联电阻R3的电阻值可以根据 由关断驱动器16b提供的切换速度来选择。通常，串联电阻器R3使得能 够从晶体管10的栅极吸收更高的栅极电流Io-，从而产生加速的栅极放电和更短的关断时间。
为了优化目标的冲突，接通驱动器16b在接通过程期间被短暂地接 通。当使用两个升压脉冲BP1和BP2时，接通驱动器16b在接通过程期 间短暂地接通两次。然而，也可以仅使用升压脉冲BP1或BP2中的一个。 当接通时，接通驱动器16b在其输出处产生升压脉冲BP1和/或BP2(即， 高控制电压的脉冲)。这使接通过程加速，因为切换被电阻R2的电流路 径提供的较低电阻加速。特别地，评估单元14通过用于主驱动器16a和 用于导通驱动器16b的控制信号15a和15b从低(负或零)控制电压切 换到高(正)控制电压。由于两个驱动器16a和16b产生高(正)控制 电压，主驱动器16a和导通驱动器16b都向晶体管10供应栅极电流以使晶体管10导通。由于关断驱动器16c仅用于关断升压，因此其控制电压 已经处于高电平，并且关断驱动器16c不参与导通过程。主驱动器16a 保持该高(正)电压电平以供应栅极电流和/或将晶体管10保持在导通状 态直到控制信号13启动关断切换事件。
升压脉冲BP1的升压持续时间TB1由评估单元14确定。一旦切换加 速的升压持续时间TB1已经过去，评估单元14就通过控制信号15b将导 通驱动器16b切换到低(负或零)控制电压，从而根据受控升压持续时 间TB1结束升压脉冲。一旦导通驱动器16b处的控制电压被切换为低，定 向二极管D2变为反向偏置并且防止另外的电流流到(供应)导通驱动器 16b，使得导通驱动器16b不再参与导通切换过程。换言之，一旦导通驱 动器16b被停用，导通切换过程就减速到主驱动器16a的控制速度。
如果评估单元14已经根据晶体管10的工作点正确地设置了加速的 升压持续时间TB1，则可以实现满足振荡标准(即，没有振荡、基本上没 有振荡、或者具有在容限内的振荡)的快速切换过程。另一方面，如果 评估单元14检测到切换电流中的振荡，则评估单元14可以调整加速持 续时间TB1，使得在随后的导通切换事件中满足振荡标准。
因此，在当前导通切换事件的导通切换过程之后，评估单元14对照 振荡标准(例如，对照负阈值)来评估时间导数切换电流diD/dt。可以将 沿着晶体管10的负载路径与晶体管10串联耦接的杂散电感L两端的电 压降ΔV测量为时间导数切换电流diD/dt的表示。实现为反馈电路18的 一部分的比较器19可以测量电压降ΔV，同时还将电压降ΔV与预定负 阈值进行比较。如果电压降ΔV超过(即，更负)预定的负阈值，则比 较器19被配置成输出指示已经超过阈值的信号。
在图2A中，杂散电感L耦接至晶体管10的负载路径端子(例如源 极端子)。杂散电感L可以是例如充当杂散电感器的线缆(例如，接合线 或印刷电路板导线)。比较器19接收在杂散电感L两端测量的两个电压 值，并且生成比较器输出信号，该比较器输出信号指示杂散电感L两端 的瞬时电压差或电压降ΔV是否已经超过预定负阈值。可以基于杂散电 感L的已知电感值来设置预定的负阈值。
替选地，评估单元14可以接收杂散电感L两端的瞬时电压降ΔV并 且基于瞬时电压降ΔV和杂散电感L的已知的预存储值来计算电流变化 的瞬时速率diD/dt(安培每秒)以与阈值进行比较。因此，图1所示的反 馈电路18至少包括杂散电感L、比较器19以及用于评估比较器结果的评 估单元14(即，处理电路)的一部分。评估单元14还可以用于计算时间导数切换电流diD/dt。反馈电路18也可以与评估单元14集成。
在图2B中，反馈电路18包括电容器C和与晶体管10并联耦接的串 联电阻器R电路。此处，实现为反馈电路18的一部分的比较器19测量 电阻器R两端的电压降ΔV。然后，评估单元14以与上述类似的方式使 用电压降ΔV。
在图2C中，反馈电路18包括分压器，该分压器包括电阻器R1和电 阻器R2。分压器与晶体管10并联耦接。此处，被实现为反馈电路18的 一部分的比较器19测量电阻器R2两端的电压降ΔV。然后，评估单元 14以与上述类似的方式使用该电压降ΔV。
然后，评估单元14评估比较器19的输出，以确定是否应该调整第 一升压脉冲BP1。然而，取决于应用的时钟频率，它可能不是时间关键 (time-critical)的。例如，对于功率晶体管10的40kHz的高切换频率， 必须在25μs内进行估计，而对于较低的切换频率，可用时间相应地增 加。基于该估计，评估单元14调节切换加速的持续时间TB1(即，导通 驱动器16b被激活的时间量或导通驱动器16b在切换回到阴极处的低(负 或零)控制电压之前在定向二极管D2的阴极处生成高(正)控制电压的 时间量。通过这样做，评估单元14调节升压脉冲BP1的脉冲长度。
切换加速的持续时间TB1的这种调节包括：在时间导数切换电流 diD/dt满足振荡标准的情况下维持电流持续时间设置，或者在时间导数切 换电流diD/dt不满足或超过振荡标准的情况下调整(例如，减小)持续时 间设置。例如，如果电压降ΔV超过(即，更负)预定的负阈值，则时 间导数切换电流diD/dt不满足振荡标准。另外，在时间导数切换电流diD/dt 满足振荡标准的情况下，评估单元14可以通过增加持续时间来调整持续 时间设置。例如，如果电压降ΔV没有超过(即，等于或大于)预定的 负阈值，则时间导数切换电流diD/dt满足振荡标准。以这种方式，通过在 满足振荡标准的情况下递增地增加持续时间设置并且在不满足振荡标准 的情况下递增地减小持续时间设置，可以基于实时获取的工作点的测量 结果来找到BP1的升压持续时间设置的上限。
振荡标准可以是在当前导通切换事件的导通切换过程期间的任何点 处，时间导数切换电流diD/dt是否超过(即，变得更负)负阈值Ref1。 如果时间导数切换电流diD/dt变得比负阈值Ref1更负，则评估单元14 对于下一个导通切换事件将升压持续时间TB1减小预定量。如果时间导数 切换电流diD/dt不超过(即，大于或等于)负阈值Ref1，则评估单元14对于下一个导通切换事件将升压持续时间TB1维持或增加预定量。导通切 换过程中diD/dt的负峰值指示振荡强度。负阈值Ref1用作振荡极限。当 在导通切换过程期间diD/dt的负峰值超过负阈值Ref1时，这意味着已经 超过振荡极限并且晶体管10已经过快地接通。通过减小升压持续时间 TB1，可以增加(减慢)用于下一个导通切换事件的切换时间，以使任何 振荡回到振荡极限内。
图3A的顶部图示出了在不基于所测量的工作点来调节切换加速持 续时间TB1的情况下使用快速切换和慢速切换来导通有源晶体管的半桥 的有源晶体管的漏极-源极电压VDS和漏极电流iD的归一化波形。图3A 的中间图示出了使用快速切换和慢速切换来导通有源晶体管的半桥的无 源晶体管的漏极-源极电压VDS和漏极电流iD的归一化波形。图3A的底部图示出了在过快切换条件下有源晶体管的时间导数切换电流diD/dt的 波形。
对于慢速切换，可能根本不使用升压脉冲BP1，从而导致高功耗(即， 切换损耗)，但是在漏极电流iD中产生小的振荡。慢速切换的时间导数切 换电流diD/dt不违背振荡条件。在中间图中还可以看出，在有源晶体管的 慢速切换期间，无源晶体管的漏极-源极电压VDS中仅出现小的振荡。
另一方面，使晶体管10过快地接通的未经调节的升压脉冲BP1引起 有源晶体管的漏极电流iD中的大振荡，虽然与慢速切换过程相比时切换 损耗较低，但这存在互补无源开关(二极管)的电过载的风险。在中间 图中还可以看出，在过快地接通有源晶体管期间，出现无源晶体管的漏 极-源极电压VDS中的大的振荡。这种无源晶体管的漏极-源极电压VDS中的大振荡可以用于检测在有源晶体管导通期间违背有源晶体管的振荡条 件。
针对过快切换的时间导数切换电流diD/dt违背了振荡条件。具体地， 时间导数切换电流diD/dt(例如，ΔV)的至少一个负峰值超过负阈值Ref1， 这指示出现了不可接受的(大的)振荡。通常，时间导数切换电流diD/dt 的第一负峰值将具有最大幅度。然而，当时间导数切换电流diD/dt(例如， ΔV)的任何负峰值超过负阈值Ref1时，发生振荡标准的违背。
因此，图3A示出了关于振荡的目标的基本冲突。通过使用具有基于 切换电流的时间导数diD/dt的估计而调节的经调整加速持续时间或升压 持续时间TB1的导通升压过程来优化两级栅极驱动器控制，改善了目标的 这种冲突。使用该导通切换技术，可以实现满足预定振荡标准且具有低 切换损耗的快速切换过程。
当切换半桥时，无源晶体管的漏极-源极电压VDS和漏极电流iD在导 通有源晶体管时也会经历振荡。无源晶体管的漏极-源极电压VDS或漏极 电流iD的振荡大小可以与有源晶体管处的漏极电流iD的振荡大小相关 (例如成比例)，反之亦然。例如，无源晶体管的漏极-源极电压VDS中的 大振荡指示有源晶体管的漏极电流iD中的大振荡，同时无源晶体管的漏极-源极电压VDS中的较小振荡或无振荡指示有源晶体管的漏极电流iD中 的较小振荡或无振荡。
另外，可以监测和评估无源晶体管的漏极-源极电压VDS或漏极电流 iD以确定在有源晶体管处是否存在违背振荡标准的振荡。例如，可以相 对于作为有源晶体管的振荡标准的相应的阈值极限或相应容限窗来评估 无源晶体管的漏极-源极电压VDS、无源晶体管的漏极电流iD、或无源晶 体管的VDS或iD的时间导数。如果检测到无源晶体管的漏极-源极电压VDS、无源晶体管的漏极电流iD、或无源晶体管的VDS或iD的时间导数超 过其相应的阈值极限或相应的容限窗，则评估电路14可以检测到在有源 晶体管导通切换事件期间在有源晶体管处发生了不可接受的振荡。换言 之，在有源晶体管导通期间，可以在无源晶体管处检测到大的振荡。根 据无源晶体管处的这种振荡检测，可以推断在有源晶体管导通期间在有源晶体管处发生了iD中的大振荡。
图3B涉及导通切换事件。图3B的顶部图示出了使用快速切换和经 调节的加速持续时间TB1的半桥的有源晶体管的漏极-源极电压VDS和漏 极电流iD的归一化波形。图3B的中间图示出了使用快速切换和经调节的 加速持续时间TB1的半桥的无源晶体管的漏极-源极电压VDS和漏极电流 iD的归一化波形。图3B的底部图示出了根据一个或更多个实施方式的使 用快速切换和经调节的加速持续时间TB1的有源晶体管的相应时间导数 切换电流diD/dt。特别地，时间导数切换电流diD/dt(例如，ΔV)由反 馈电路18对照负阈值极限Ref1来评估，并且比较结果由评估单元14评 估以调节由导通驱动器16b实现的加速持续时间TB1。还示出了由升压电 流(例如，由升压脉冲BP1持续升压持续时间B1)在晶体管10的栅极 端子处产生的归一化等效升压电压VB。
可以看出，在有源晶体管的di/dt阶段中，漏极-源极电压VDS和漏极 电流iD的斜率是陡峭的，很像图3A所示的斜率，这指示功率晶体管10 (即有源晶体管)的快速导通切换。同时，互补无源开关的漏极-源极电 压VDS的振荡以及有源晶体管和无源晶体管二者的漏极电流iD的振荡被 最小化。阈值限制是如下边界：在时间导数切换电流diD/dt超过该边界的情况下，会使得出现不可接受的振荡。因此，阈值限制设置了用于估计 的振荡标准。
因此，可以推测，图3B示出了根据工作点设置切换加速的持续时间 TB1的益处。非最佳升压持续时间TB1会使得振荡增加或切换速度明显变 慢。
评估单元14被配置成估计在导通驱动器16b的升压脉冲BP1之后 (例如，紧接其后)(即，在升压时间TB1之后)但在下一个升压脉冲之 前的时间导数切换电流diD/dt。例如，评估单元14可以检测升压脉冲BP1 的升压时间TB1的结束，并且在当前导通切换事件的振荡监测时段期间响 应于此启动对时间导数切换电流diD/dt(例如，ΔV)的评估。跟踪方法 根据上述冲突目标值的负阈值限制Ref1来估计时间导数切换电流diD/dt (例如ΔV)。评估单元14使用估计结果来调节与晶体管10的下一个导 通切换事件对应的下一个升压脉冲BP1的升压时间TB1。通过这样做， 评估单元14旨在减小功率晶体管10的漏极-源极电压VDS和漏极电流iD二者的振荡。
图4是根据一个或更多个实施方式的调节导通升压时间TB1的方法 400的流程图，增加升压时间TB1也增加振荡的趋势。相反，减小升压时 间TB1会减小振荡趋势。
注意，如果漏极-源极电压VDS和漏极电流漏电流iD中存在振荡或振 铃效应，则振荡通常在升压阶段TB1结束之后开始。因此，评估单元14 可以使用升压脉冲BP1的结束来触发检测和/或测量可能存在的任何振荡 的监测阶段。在检测到不满足振荡标准的振荡时，评估单元14可以采取 进一步的行动。
在操作405中，评估单元14检测到升压脉冲BP1的升压时间TB1已 经过去。在检测到升压时间TB1的结束时，评估单元14通过反馈电路18 测量并且评估时间导数切换电流diD/dt(操作410)。特别地，在操作410 中，反馈电路18测量时间导数切换电流diD/dt并且将其与预定负阈值限 制Ref1进行比较。在一个示例中，将表示diD/dt的ΔV与预定负阈值限 制Ref1进行比较。这种测量和比较操作是在预定监测时段内执行的，如 图2D所示。预定监测时段在升压脉冲BP1之后并且持续时间足够长以 检测振荡(如果存在)。在监测时段结束时，如果没有检测到振荡，则评 估单元14可以得出“无振荡”的决定。因此，预定监测时段为评估单元 14提供了可接受的余量，以确定是否发生了振荡。
在预定监测时段期间，评估单元14通过反馈电路18将时间导数切 换电流diD/dt(例如，ΔV)与预定负阈值限制Ref1进行比较。如果时间 导数切换电流diD/dt(例如，ΔV)超过(即，小于)预定阈值限制Ref1 (Y)，则下一个导通切换操作的切换加速度的升压时间TB1减小第一预 定量ΔT1的第一适应时间(操作415)。例如，在该示例中升压时间TB1减小了5ns。另一方面，如果时间导数切换电流diD/dt(例如，ΔV)不 超过(即，等于或大于)预定阈值极限Ref1(N)，则下一个导通切换操 作的切换加速的升压时间TB1增加第二预定量ΔT2的第二适应时间(操 作420)。例如，在该示例中升压时间TB1增加了5ns。将理解的是，第 一预定量ΔT1和第二预定量ΔT2可以是相等的量或不同的量。另外，能 够构想更长的适应时间，同样能够构想减小的适应时间。在操作415或 操作420之后，评估单元14等待下一个升压脉冲BP1并且该方法重复。 因此，升压时间TB1可以在每个升压脉冲BP1之后针对下一个导通切换 事件进行调整，并且因此根据实时工作点进行动态调节。
方法400的优点之一是不需要工作点的先验知识。无需测量诸如DC 链路电压、温度或切换电流的变量。仅基于欧姆定律(diD/dt＝ΔV/L) 测量时间导数切换电流diD/dt或其对应的参数ΔV。因此，对于切换加速 的升压时间TB1的工作点依赖性，无需创建详细描述或列表。这节省了应 用中的开发工作和必要的硬件实现方式。
另外，可以在一定限度内根据需要精细地设置升压时间TB1的目标值 的离散化程度ΔT1和ΔT2，使得在设置持续时间与各个工作点所需的切 换加速的持续时间之间存在最佳匹配。这确保了可以达到的最低切换损 耗满足目标值标准。同样重要的是，始终存在的参数波动不会引起任何 问题，因为它们始终适用于相应的情况。
鉴于上述，方法400能够简单地实现消除SiC MOSFET的振荡趋势 与切换损耗之间的目标值冲突。可以将其应用于SiC MOSFET的两级或 多级控制的可能实现。
图5针对导通切换事件。图5的顶部图示出了根据一个或更多个实 施方式的使用快速切换和经调节的加速持续时间TB2的半桥的有源晶体 管的漏极-源极电压VDS和漏极电流iD的归一化波形。图5的中间图示出 了根据一个或更多个实施方式的使用快速切换和经调节的加速持续时间 TB2的半桥的无源晶体管的漏极-源极电压VDS和漏极电流iD的归一化波 形。图5的底部图示出了根据一个或更多个实施方式的使用快速切换和 经调节的加速持续时间TB2的有源晶体管的相应时间导数切换电流 diD/dt。
整个导通切换过程包括di/dt阶段和随后的dv/dt阶段，在di/dt阶段 期间，漏极电流iD从零增加到其最大峰值(即，反向恢复峰值)，在dv/dt 阶段期间，漏极-源极电压VDS开始急剧下降。dv/dt阶段的开始基本上发 生在漏极电流iD的反向恢复峰值处。换言之，dv/dt阶段在di/dt阶段的结 束处开始。
尽管di/dt阶段被导通升压脉冲BP1加速，但dv/dt阶段中的切换速 度可以与电阻器R1的慢速纯电阻性切换相比拟。这导致大量的导通损耗 增加。例如，在图5中示出了实现和没有实现第二升压脉冲BP2的情况 下的有源晶体管的漏极-源极电压VDS。在没有实现第二升压脉冲BP2的 情况下，有源晶体管的漏极-源极电压VDS在导通期间从高DC链路电压 缓慢转变到约0V。然而，在实现第二升压脉冲BP2的情况下，可以增 加有源晶体管的漏极-源极电压VDS的斜率以加速有源晶体管的漏极-源 极电压VDS转变到0V。无源晶体管的漏极-源极电压VDS的转变增加也 被第二升压脉冲BP2加速。
因此，有目的地在暂停周期Tpause之后实现切换加速的第二阶段以 加速dv/dt阶段(即，在dv/dt阶段期间增加有源晶体管和无源晶体管的 VDS的斜率)。由于接通过程的dv/dt阶段开始于有源晶体管10的反向恢 复，因此dv/dt阶段的切换加速的反向恢复时间可以用于触发第二升压脉 冲BP2。有源晶体管10的反向恢复开始于有源晶体管的漏极电流iD的反 向恢复峰值处，该反向恢复峰值还与导通切换过程期间有源晶体管的时 间导数切换电流diD/dt的下降沿过零(ZC)一致。该下降沿对应于最大 幅度的diD/dt的负峰值的下降沿。同样，与diD/dt成比例的参数ΔV(diD/dt ＝ΔV/L)可以用于检测有源晶体管的时间导数切换电流diD/dt的下降 沿过零(ZC)。
由评估单元14确定触发升压脉冲BP2的触发时间。评估单元14可 以被配置成控制升压脉冲BP2以对于所有导通切换事件具有预定的或固 定的升压持续时间TB2。基于对在同一导通切换事件期间测量的反馈信息 (例如，时间导数切换电流diD/dt或ΔV)的监测，在当前导通切换事件 中发生升压脉冲BP2的触发。可以在升压脉冲BP1之后的暂停周期Tpause之后产生升压脉冲BP2。由于升压脉冲PB2的触发时间可以基于 反馈信息而变化，因此升压脉冲BP1与升压脉冲BP2之间的暂停周期Tpause的长度也可以变化。
一旦切换加速的升压持续时间TB2已经过去，评估单元14就通过控 制信号15b将导通驱动器16b切换到低(负或零)控制电压，从而根据 受控升压持续时间TB2结束升压脉冲BP2。一旦导通驱动器16b处的控制 电压被切换为低，定向二极管D2变为反向偏置并且防止另外的电流流到 (供应)导通驱动器16b，使得导通驱动器16b不再参与导通切换过程。 换言之，一旦导通驱动器16b被停用，导通切换过程就减速到主驱动器 16a的控制速度。
一旦时间导数切换电流diD/dt或ΔV增加到预定的正阈值Ref2，用 于检测该下降沿过零(ZC)的ZC监测时段就可以开始。因此，一旦diD/dt 或ΔV大于(更正)正阈值Ref2，评估电路14就开始监测过零(ZC)。 反向恢复峰值出现在正阈值Ref2交叉之后的时间导数切换电流diD/dt或 ΔV的第一过零(ZC)处。评估电路14应等待正阈值Ref2的交叉以开 始其对过零(ZC)的监测，从而允许在导通切换过程开始时diD/dt或Δ V远离零增加的足够时间，并且还应考虑在第一升压脉冲BP1期间发生 的diD/dt或ΔV中的小振荡。在没有实现或根本没有使用第一升压脉冲 BP1的情况下，则可以将正阈值Ref2设置为较低值。在任一情况下，使 用正阈值Ref2来触发ZC监测时段防止了第二升压脉冲BP2在反向恢复 峰值之前被触发。在没有实现第一升压脉冲BP1的情况下，则ZC监测 时段可以从导通切换事件开始时开始(即，与主驱动器16a的脉冲的上 升沿一致)。
因此，评估电路14可以通过将时间导数切换电流diD/dt或ΔV与第 二预定限制零进行比较，使用时间导数切换电流diD/dt或ΔV来触发第二 升压脉冲BP2。换言之，评估电路14在ZC监测时段期间对时间导数切 换电流diD/dt或ΔV的第一过零(当diD/dt或ΔV等于或越过零时)进行 监测，并且响应于检测到第一过零(ZC)而立即触发第二升压脉冲BP2。ZC监测时段中的第一过零(ZC)将是diD/dt或ΔV的下降沿。
暂停周期Tpause的结束或dv/dt加速阶段的开始由该di/dt信号或Δ V的过零启动。可以看出，dv/dt阶段的加速实现了快得多的切换速度和 几乎不变的漏极电流振荡。因此，di/dt信号或ΔV的过零被定义为用于 第二切换加速的(即，第二升压脉冲BP2的)开始的触发。第二切换加 速的持续时间TB2对该技术几乎没有影响。第二切换加速的持续时间TB2只需被设置为足够高的常数值。当在所有工作点完成dv/dt加速之后的切 换过程完全结束时，达到该升压持续时间TB2的长度。换言之，升压持续 时间TB2的长度被设置为使得VDS对于所有工作点被驱动为零。
在导通过程的dv/dt阶段中实现触发控制以找到反向恢复定时。当检 测到过零时，导通过程的第二加速以持续时间TB2开始。由于真实部件的 信号传播时间，在触发第二升压脉冲BP2与实现第二升压脉冲BP2之间 不可避免地存在***延迟时间Tdelay。然而，用于产生第二升压脉冲BP2 的触发信号响应于检测到过零而被立即触发。
图6是根据一个或更多个实施方式的监测和检测电路600的示意性 框图。特别地，监测和检测电路600被实现在评估单元14中，用于监测 时间导数切换电流diD/dt或其相应的ΔV值，将时间导数切换电流diD/dt 或其相应的ΔV值与一个或更多个阈值(例如，Ref1、Ref2、Ref3)进 行比较，并且基于阈值检测来触发一个或更多个升压脉冲BP1和/或BP2。 在该示例中，假设与diD/dt成比例的ΔV(diD/dt＝ΔV/L)用于调节 BP1和BP2。监测和检测电路600包括比较器61、比较器62和比较器 63，每个比较器将ΔV与相应阈值(例如，Ref1、Ref2和Ref3)进行比 较以用于控制升压脉冲BP1和BP2的产生。因此，图2A至图2C中的比 较器19表示图6中的一个或更多个比较器。替选地，如果根据ΔV计算 diD/dt，则可以将diD/dt输入至比较器61、比较器62和比较器63并且与 相应的阈值进行比较。监测和检测电路600还包括FPGA的单稳态触发 器64、单稳态触发器65和单稳态触发器66以及查找表67。
当启动导通切换过程时(例如，通过控制信号13)，第一单稳态触发 器64的输出M1被设置为高，以激活用于振荡检测的比较器63并且激活 查找表67。此处，振荡监测时段在当前导通切换事件开始时开始，但是 也可以在第一升压脉冲BP1的下降沿处开始。当启动导通切换过程时(例 如，通过控制信号13)，在查找表67中设置的升压持续时间TB1的当前值用于产生用于当前导通切换事件的第一升压脉冲BP1。
当在比较器63的电源端子E1处接收到具有足够高以操作比较器63 的电压的高信号M1时，激活比较器63。在比较器63被激活的情况下， 比较器63连续地将ΔV与Ref1进行比较以评估该当前导通切换事件中 的振荡强度。在振荡监测时段已经期满之后，根据方法400在查找表中 更新升压时间TB1以用于下一个导通切换事件。
在振荡监测时段期间ΔV超过(即，变得小于)负阈值Ref1的条件 下，比较器63的输出C3变高，并且第二单稳态触发器65的输出M2被 设置为高，从而触发针对下一个导通切换事件将升压时间TB1增量减小Δ T1。在振荡监测时段期间ΔV不超过(即，保持等于或大于)负阈值Ref1 的条件下，比较器63的输出保持为低，并且第二单稳态触发器65的输 出被设置为低，从而触发针对下一个导通切换事件将升压时间TB1增量增 加ΔT2。振荡监测时段的持续时间由第一单稳态触发器64中的RC网络 的时间常数设置。还可以通过数字信号处理(例如，FPGA)来实现所有 单稳态触发器。
比较器61和比较器62用于触发具有恒定升压持续时间TB2的第二升 压脉冲BP2。首先，比较器61的输出用于激活比较器62。当ΔV超过(即， 大于)指示ZC监测时段开始的正阈值Ref2时，比较器61的输出C1被 设置为高。因为在第一升压脉冲BP1的产生期间可能存在ΔV的一些小 的振荡，所以阈值Ref2被设定为大于在第一升压脉冲期间ΔV的振荡期 间预期的ΔV的最大正振幅的值。因此，可以确保不存在由第一升压脉 冲BP1引起的dv/dt阶段的错误检测，并且确保ZC监测时段在ΔV足够 高之后开始。在检测到ΔV已经达到或超过正阈值Ref2之后发生的ΔV 的第一过零处检测到dv/dt阶段的开始。
ZC监测时段的持续时间由第三单稳态触发器66中的RC网络的时间 常数设置。当比较器61的输出C1变高时，第三单稳态触发器66的输出 M3被设置为高，输出M3具有足够高以操作比较器62的电压。当在比 较器62的电源端子E2处接收到具有足够高以操作比较器62的电压的高 信号M3时，激活比较器62。
预定阈值Ref3可以被设置为零或稍负的值(例如，在0与± (Ref1*0.2)之间基本上为零)，足以检测ΔV的过零并且因此检测dv/dt 阶段的开始。在比较器62被激活情况下，比较器62连续地将ΔV与Ref3 进行比较以检测发生在ΔV的过零处的反向恢复时间(即，反向恢复峰 值)。比较器62的输出C2用作用于触发第二升压脉冲BP2的触发信号。 因此，当diD/dt等于或变得小于阈值Ref3时，输出C2变高并且第二升 压脉冲BP2被触发。另外的第二升压脉冲被阻止，直到下一个导通切换 事件。因此，比较器62用于检测在ΔV过零处出现的反向恢复阶段的最 大反向恢复电流。ZC监测时段可以被设置为预定时间间隔，并且第二升 压脉冲BP2的持续时间被预编程为预定长度。
图7是根据一个或更多个实施方式的监测和检测电路700的示意性 框图。特别地，监测和检测电路700类似于监测和检测电路600，不同之 处在于如何激活比较器62以开始ZC监测时段。此处，评估单元14在第 一升压脉冲BP1的下降沿触发使能信号ENzc，这是基于查找表67已知 的。ΔV的值在第一升压脉冲BP1的末端应当是正值，并且ΔV的第一 下降沿过零此后应当出现在dv/dt阶段的开始处。因此，使能信号ENzc 用于激活比较器62，从而开始ZC监测时段。当在ZC监测时段期间检测 到第一下降沿过零时，可以停用使能信号ENzc，由此停用比较器62作 为防止触发另外的升压脉冲的一种方式。
如上所述，预定阈值Ref3可以被设置为零或稍负的值(例如，在0 与±(Ref1*0.2)之间基本上为零)，足以检测ΔV的过零并且因此检测 dv/dt阶段的开始。在比较器62被激活的情况下，比较器62连续地将Δ V与Ref3进行比较以检测在ΔV的过零处出现的最大反向恢复电流(即， 反向恢复峰值)。比较器62的输出C2用作用于触发第二升压脉冲BP2 的触发信号。因此，当ΔV等于或变得小于阈值Ref3时，输出C2变高 并且触发第二升压脉冲BP2。另外的第二升压脉冲被阻止，直到下一个 导通切换事件。因此，比较器62用于检测最大反向恢复电流，该最大反 向恢复电流由第一升压脉冲之后的ΔV过零来确定。ZC监测时段可以被 设置为预定时间间隔，并且第二升压脉冲BP2的持续时间被预编程为预 定长度。
图8是根据一个或更多个实施方式的用于晶体管半桥的栅极驱动器 ***800的示意图。半桥包括低侧功率晶体管10和高侧功率晶体管11。 栅极驱动器***800包括用于每个功率晶体管的栅极驱动器。具体地， 栅极驱动器***800包括驱动低侧功率晶体管10的栅极驱动器电路100d 以及驱动高侧功率晶体管11的栅极驱动器电路100e。
在该示例中，栅极驱动器电路100d和栅极驱动器电路100e包括驱 动器电路，该驱动器电路包括与图2A至图2C所示元素类似的元素12 至16、R1、R2、R3、D1和D2。另外，栅极驱动器电路100d和栅极驱 动器电路100e包括测量电路，该测量电路包括：来自图2A的用于测量 有源晶体管处的电流振荡的电感器L测量电路以及来自图2B的用于测量 无源晶体管处的电压振荡的RC测量电路，该RC测量电路可以用作其互 补有源晶体管处的电流振荡的指示器。
栅极驱动器电路100d和栅极驱动器电路100e被提供成双份，具有 类似的部件，包括12-1、13-1、14-1、15a-1、15b-1、15c-1、16a-1、16b-1、 16c-1、19-1、20-1、12-2、13-2、14-2、15a-2、15b-2、15c-2、16a-2、 16b-2、16c-2、19-2和20-2.参照图8，根据图2A和图2B，等同或类似 的元素或具有等同或类似功能的元素用等同或类似的附图标记表示。由 于在附图中相同元素或功能等同的元素被赋予相同的附图标记，因此可 以省略对设置有相同附图标记的元素的重复描述。因此，对于具有相同 或相似附图标记的元素提供的描述是可相互交换的。
栅极驱动器电路100d和栅极驱动器电路100e在不同的电压域中操 作。因此，栅极驱动器电路100d和栅极驱动器电路100e被隔离区30(也 称为终端区)隔开。栅极驱动器电路100d和栅极驱动器电路100e可以 集成在单个管芯上或者可以集成在分开的管芯上。栅极驱动器电路100d 和栅极驱动器电路100e各自包括相应的收发器(TX/RX)31和32，其 用于在隔离区30上发送和接收信号。可以在隔离区30中设置一个或更 多个电平移位器33，用于从收发器32向收发器31发送信号，并且可以 在隔离区30中设置一个或更多个电平移位器34，用于从收发器31向收 发器32发送信号。电平移位器33和电平移位器34被配置成将信号从与 一个电压域对应的一个电压电平转换到与另一个电压域对应的另一个电 压电平。
还应当注意，尽管示出了两个控制器12-1和控制器12-2，但是也可 以想到仅提供控制器12-2。在这样的情况下，控制器12-2可以通过收发 器31和收发器32通过隔离区30将控制信号发送至评估单元14-1。同样， 评估单元14-1可以通过收发器31和收发器32通过隔离区30将信号发送 至控制器12-2或发送至评估单元14-2。
高侧栅极驱动器的比较器19-1类似于图2B的比较器19。当晶体管 11是用于调节由FPGA14-1实现的升压脉冲BP1和升压脉冲BP2的有源 晶体管时，比较器19-1可以用于监测与晶体管11对应的ΔV1(即，与 di/dt成比例)。类似于比较器19，比较器19-1是可以被扩展以表示图6 和图7中描述的比较器61、比较器62和比较器63的比较器电路。比较 器19-1被配置成测量耦接在晶体管11的负载路径中的杂散电感两端的电 压降ΔV1(即，与di/dt成比例)，以相对于参考阈值来监测ΔV1，如参 照图2A类似地示出和描述的。
低侧栅极驱动器的比较器19-2类似于图2B的比较器19。当晶体管 10是用于调节由FPGA 14-2实现的升压脉冲BP1和升压脉冲BP2的有源 晶体管时，比较器19-2可以用于监测与晶体管10对应的ΔV1(即，与 di/dt成比例)。类似于比较器19，比较器19-2是可以被扩展以表示图6 和图7中描述的比较器61、比较器62和比较器63的比较器电路。比较 器19-2被配置成测量耦接在晶体管10的负载路径中的杂散电感两端的 电压降ΔV1(即，与di/dt成比例)，以相对于参考阈值来监测ΔV1，如 参照图2A类似地示出和描述的。
高侧栅极驱动器的比较器20-1也类似于图2B的比较器19，因为比 较器20-1也可以被扩展以表示图6和图7中所描述的比较器61、比较器 62和比较器63。然而，比较器20-1用于在晶体管11被关断并且充当无 源晶体管时监测晶体管11处的振荡，以检测被导通并且充当有源晶体管 的晶体管10处的振荡。换言之，当晶体管11是用于调节由FPGA 14-2 实现的晶体管10的一个或两个升压脉冲BP1和升压脉冲BP2的无源晶 体管时，比较器20-1可以用于监测与晶体管11对应的ΔV2。
在高侧处的ΔV2在关断期间经历违背振荡条件的振荡的情况下，则 可以从图3A推断出低侧处的晶体管10在其互补导通期间也经历违背振 荡条件的其负载电流的振荡。例如，类似于比较器63，比较器20-1可以 被配置成检测晶体管11(即，无源晶体管)在其关断期间的VDS的电压 振荡，并且当ΔV超过阈值时输出其比较结果作为振荡指示。然而，与比较器19-1类似，比较器20-1通过收发器31和收发器32通过隔离区 30将比较结果发送至评估单元14-2(即，有源晶体管10的评估单元)， 而不是将比较结果发送至评估单元14-1。评估单元14-2被配置成接收来 自比较器20-1的比较结果，并且基于来自比较器20-1的比较结果，以上 述类似的方式(参见例如图4)调节晶体管10的第一升压脉冲BP1的升 压脉冲持续时间TB1以用于其下一个导通切换事件。因此，在这种情况 下，针对晶体管11(即，无源晶体管)测量的ΔV表示针对晶体管10转 变为导通状态的导通切换事件的晶体管参数，该晶体管参数指示流过晶 体管10(即，有源晶体管)的负载电流的振荡。在晶体管11关断和晶体 管10导通期间由比较器20-1测量的晶体管11的ΔV可以用于检测晶体 管11处的电压振荡和晶体管10处的电流振荡。无源晶体管的电压振荡 用于确定在有源晶体管的下一个导通切换事件中如何驱动有源晶体管。
在隔离区30上的传输足够快的情况下，则还可以以与比较器62类 似的方式使用比较器20-1。在这种情况下，比较器20-1的比较结果可以 用于在晶体管10的导通切换事件期间调节晶体管10的升压脉冲BP2的 触发时间，其中晶体管11充当无源晶体管。
低侧栅极驱动器的比较器20-2也类似于图2B的比较器19，因为比 较器20-2也可以被扩展以表示图6和图7中所描述的比较器61、比较器 62和比较器63。然而，比较器20-2用于在晶体管10被关断并且充当无 源晶体管时监测晶体管10处的振荡，以检测被导通并且充当有源晶体管 的晶体管11处的振荡。换言之，当晶体管10是用于调节由FPGA 14-1 实现的晶体管11的一个或两个升压脉冲BP1和升压脉冲BP2的无源晶 体管时，比较器20-2可以用于监测与晶体管10对应的ΔV(即di/dt)。
在低侧处的ΔV2在关断期间经历违背振荡条件的振荡的情况下，则 可以从图3A推断出高侧处的晶体管11在其互补导通期间也经历违背振 荡条件的其负载电流的振荡。例如，类似于比较器63，比较器20-2可以 被配置成检测晶体管10(即，无源晶体管)在其关断期间的VDS的电压 振荡，并且当ΔV超过阈值时输出其比较结果作为振荡指示。然而，与比较器19-2类似，比较器20-2通过收发器31和收发器32通过隔离区 30将比较结果发送至评估单元14-1(即，有源晶体管11的评估单元)， 而不是将比较结果发送至评估单元14-2。评估单元14-1被配置成接收来 自比较器20-2的比较结果，并且基于来自比较器20-2的比较结果，以上 述类似的方式(参见例如图4)调节晶体管11的第一升压脉冲BP1的升 压脉冲持续时间TB1以用于其下一个导通切换事件。因此，在这种情况 下，针对晶体管10(即，无源晶体管)测量的ΔV表示针对晶体管11转 变为导通状态的导通切换事件的晶体管参数，该晶体管参数指示流过晶 体管11(即，有源晶体管)的负载电流的振荡。在晶体管10关断和晶体 管11导通期间由比较器20-2测量的晶体管10的ΔV可以用于检测晶体 管10处的电压振荡和晶体管11处的电流振荡。无源晶体管的电压振荡 用于确定在有源晶体管的下一个导通切换事件中如何驱动有源晶体管。
在隔离区30上的传输足够快的情况下，则还可以以与比较器62类 似的方式使用比较器20-2。在这种情况下，比较器20-2的比较结果可以 用于在晶体管11的导通切换事件期间调节晶体管11的升压脉冲BP2的 触发时间，其中晶体管10充当无源晶体管。
下面提供另外的实施方式。
1.一种栅极驱动器***，其被配置成在切换状态之间驱动功率电路 中的晶体管，栅极驱动器***包括：
栅极驱动器电路，其耦接至晶体管的栅极端子，并且被配置成控制 栅极端子处的栅极电压以在切换状态之间驱动晶体管，栅极驱动器电路 被配置成在多个导通切换事件期间产生导通电流以使晶体管导通，
其中，栅极驱动器电路包括第一驱动器，第一驱动器被配置成将导 通电流的第一部分供应到栅极端子以对栅极电压的第一部分充电，
其中，栅极驱动器电路包括第二驱动器，第二驱动器被配置成在第 一升压时段期间将导通电流的第二部分供应到栅极端子以对栅极电压的 第二部分充电；以及
控制电路，其被配置成针对晶体管转变到导通状态的第一导通切换 事件测量晶体管参数，晶体管参数指示负载电流的震荡，并且控制第一 驱动器以供应导通电流的第一部分，并且控制第二驱动器以供应导通电 流的第二部分，其中，控制电路还被配置成基于所测量的晶体管参数来 调节第一升压时段的长度。
2.根据实施方式1的栅极驱动器***，其中，控制电路被配置成在 第一导通切换事件的振荡监测时段内监测所测量的晶体管参数，并且基 于在振荡监测时段内对所测量的晶体管参数的监测针对随后的导通切换 事件来调节第一升压时段的长度。
3.根据实施方式2的栅极驱动器***，其中，振荡监测时段是第一 导通切换事件的预定部分，并且控制电路被配置成在振荡监测时段与随 后的导通切换事件之间的时段期间，针对随后的导通切换事件来更新第 一升压时段的长度。
4.根据实施方式1的栅极驱动器***，其中，第二驱动器被配置成 在第一升压时段开始时激活导通电流的第二部分在第一升压时段的长度 内的流动，并且在第一升压时段结束时使导通电流的第二部分不流动， 以停止导通电流的第二部分的流动。
5.根据实施方式1的栅极驱动器***，其中，晶体管参数是晶体管 的负载电流的时间导数或晶体管的负载路径参数，晶体管的负载路径参 数与晶体管的负载电流的时间导数成比例。
6.根据实施方式5的栅极驱动器***，其中，控制电路被配置成将 晶体管参数与负阈值进行比较以产生比较结果，并且基于比较结果来调 节第一升压时段的长度。
7.根据实施方式6的栅极驱动器***，其中：
在第一导通切换事件期间，控制电路被配置成将晶体管参数与负阈 值进行比较以生成比较结果，并且
控制电路被配置成基于比较结果来调节用于随后的导通切换事件的 第一升压时段的长度。
8.根据实施方式6的栅极驱动器***，其中：
控制电路被配置成在第一导通切换事件的振荡监测时段开始时启动 晶体管参数与负阈值的比较，并且在第一导通切换事件的振荡监测时段 期间监测比较，
比较结果指示在第一导通切换事件的振荡监测时段期间的任何点处 晶体管参数是否变得小于负阈值。
9.根据实施方式6的栅极驱动器***，其中：
比较结果指示在第一导通切换事件的振荡监测时段期间晶体管参数 是否变得小于负阈值，
在第一导通切换事件的振荡监测时段期间晶体管参数变得小于负阈 值的第一条件下，控制电路被配置成针对随后的导通切换事件减小第一 升压时段的长度，并且
在第一导通切换事件的振荡监测时段期间晶体管参数没有变得小于 负阈值的第二条件下，控制电路被配置成针对随后的导通切换事件增加 第一升压时段的长度。
10.根据实施方式5的栅极驱动器***，其中，控制电路包括：
比较器，其被配置成测量杂散电感两端的电压差，杂散电感被串联 耦接至晶体管并且负载电流流过杂散电感，电压差是晶体管的负载路径 参数，晶体管的负载路径参数与晶体管的负载电流的时间导数成比例， 以及
处理电路，其被配置成将所测量的电压差转换为负载电流的时间导 数。
11.根据实施方式5的栅极驱动器***，其中，负载电流的时间导数 与晶体管的基于由晶体管驱动的负载而变化的工作点对应。
12.根据实施方式1的栅极驱动器***，其中，导通电流的第二部分 是补充导通电流的第一部分的升压导通电流。
13.根据实施方式1的栅极驱动器***，其中，导通电流的第二部分 大于导通电流的第一部分。
14.根据实施方式1的栅极驱动器***，其中，第一驱动器被配置成 将晶体管保持在导通状态，直到导通切换事件。
15.根据实施方式1的栅极驱动器***，其中，第一驱动器被配置成 在多个导通切换事件期间向栅极端子提供导通电流以使晶体管导通。
16.根据实施方式1的栅极驱动器***，其中，第一升压时段出现在 由于晶体管从关断状态转变为导通状态所引起的栅极电压的瞬变时段的 一部分期间。
17.根据实施方式1的栅极驱动器***，还包括：
第一电流路径，其耦接在栅极端子与第一驱动器之间，导通电流的 第一部分流过第一电流路径；以及
第二电流路径，其耦接在栅极端子与第二驱动器之间并且与第一电 流路径并联，导通电流的第二部分流过第二电流路径。
18.根据实施方式1的栅极驱动器***，其中，晶体管是碳化硅(SiC) 功率晶体管。
19..根据实施方式1的栅极驱动器***，其中：
第二驱动器被配置成在第二升压时段期间将导通电流的第三部分供 应到栅极端子，以对栅极电压的第三部分充电，并且
控制电路被配置成控制第二驱动器以供应导通电流的第三部分，其 中，控制电路还被配置成基于所测量的晶体管参数来调节第二升压时段 的触发时间，其中，第二升压时段的触发时间是第二驱动器启动将导通 电流的第三部分供应到栅极端子的时间。
20.根据实施方式19的栅极驱动器***，其中，第二升压时段的长 度是固定的，并且第一升压时段的长度在多个导通切换事件中是可变的。
21.根据实施方式19的栅极驱动器***，其中，第一升压时段的触 发时间是固定的，并且第二升压时段的触发时间在多个导通切换事件中 是可变的。
22.根据实施方式19的栅极驱动器***，其中，第一升压时段和第 二升压时段由暂停时段隔开，在暂停时段期间第二驱动器不将电流供应 到栅极端子。
23.根据实施方式22的栅极驱动器***，其中，基于第二升压时段 的触发时间以及基于第一升压时段的长度，暂停时段的长度在多个导通 切换事件中是可变的。
24.根据实施方式19的栅极驱动器***，其中，控制电路被配置成 在第一导通切换事件的过零监测时段内监控所测量的晶体管参数，并且 基于在过零监测时段内对所测量的晶体管参数的监测，在第一导通切换 事件的过零监测时段内调节第二升压时段的触发时间。
25.根据实施方式19的栅极驱动器***，其中，第二驱动器被配置 成在第二升压时段的触发时间处激活导通电流的第三部分的流动并且在 第二升压时段的结束处使导通电流的第三部分不流动以停止导通电流的 第三部分的流动。
26.根据实施方式19的栅极驱动器***，其中，晶体管参数是晶体 管的负载电流的时间导数或晶体管的负载路径参数，晶体管的负载路径 参数与晶体管的负载电流的时间导数成比例。
27.根据实施方式26的栅极驱动器***，其中，控制电路被配置成 将晶体管参数与零或基本上为零进行比较以检测晶体管参数的过零，并 且基于对过零的检测来调节第二升压时段的触发时间。
28.根据实施方式27的栅极驱动器***，其中：
控制电路被配置成在第一导通切换事件的过零监测时段期间对晶体 管参数的过零进行监测，并且响应于检测到晶体管参数的过零而触发第 二驱动器开始将导通电流的第三部分供应到栅极端子。
29.根据实施方式28的栅极驱动器***，其中，控制电路被配置成 当晶体管参数在下降斜率上变得小于零时检测晶体管参数的过零。
30.根据实施方式28的栅极驱动器***，其中，控制电路被配置成 在晶体管参数在过零监测时段期间变为等于或小于零的第一情况下，检 测晶体管参数的过零。
31.根据实施方式19的栅极驱动器***，其中，导通电流的第三部 分是补充导通电流的第一部分的升压导通电流。
32.根据实施方式19的栅极驱动器***，其中，导通电流的第三部 分大于导通电流的第一部分。
33.一种在切换状态之间驱动功率电路中的晶体管的方法，方法包 括：
在多个导通切换事件期间产生导通电流以控制晶体管的栅极端子处 的栅极电压，
其中，产生导通电流包括将导通电流的第一部分供应到栅极端子以 对栅极电压的第一部分充电，并且在升压时段期间将导通电流的第二部 分供应到栅极端子以对栅极电压的第二部分充电；
针对晶体管转变到导通状态的第一导通切换事件来测量晶体管参 数，晶体管参数指示晶体管的负载电流的振荡；
针对第二导通切换事件激活导通电流的第一部分；以及
针对第二导通切换事件激活导通电流的第二部分，包括基于所测量 的晶体管参数调节升压时段的长度。
34.根据实施方式33的方法，其中，晶体管参数是晶体管的负载电 流的时间导数或晶体管的负载路径参数，晶体管的负载路径参数与晶体 管的负载电流的时间导数成比例。
35.根据实施方式34的方法，还包括：
将晶体管参数与负阈值进行比较以生成比较结果；以及
基于比较结果针对第二导通切换事件调节升压时段的长度，第二导 通切换事件在第一导通切换事件之后。
36.根据实施方式35的方法，其中，比较结果指示在第一导通切换 事件的振荡监测时段期间晶体管参数是否变得小于负阈值，并且方法还 包括：
在第一导通切换事件的振荡监测时段期间晶体管参数变得小于负阈 值的第一条件下，针对第二导通切换事件减小升压时段的长度，并且
在第一导通切换事件的振荡监测时段期间晶体管参数没有变得小于 负阈值的第二条件下，针对随后的导通切换事件增加第一升压时段的长 度。
37.一种栅极驱动器***，其被配置成在切换状态之间驱动功率电路 中的晶体管，栅极驱动器***包括：
栅极驱动器电路，其耦接至晶体管的栅极端子，并且被配置成控制 栅极端子处的栅极电压以在切换状态之间驱动晶体管，栅极驱动器电路 被配置成在多个导通切换事件期间产生导通电流以使晶体管导通，
其中，栅极驱动器电路包括第一驱动器，第一驱动器被配置成将导 通电流的第一部分供应到栅极端子以对栅极电压的第一部分充电，
其中，栅极驱动器电路包括第二驱动器，第二驱动器被配置成在升 压时段期间将导通电流的第二部分供应到栅极端子以对栅极电压的第二 部分充电；以及
控制电路，其被配置成针对晶体管转变到导通状态的导通切换事件 来测量晶体管参数，晶体管参数表示晶体管的反向恢复电流，并且控制 第一驱动器以供应导通电流的第一部分，并且被配置成控制第二驱动器 以供应导通电流的第二部分，其中，控制电路还被配置成接收所测量的 晶体管参数并且基于所测量的晶体管参数来调节升压时段的触发时间， 所测量的晶体管参数指示晶体管的最大反向恢复电流的出现，其中，升 压时段的触发时间是第二驱动器开始将导通电流的第二部分供应到栅极 端子的时间。
38，根据实施方式37的栅极驱动器***，其中，在导通切换事件期 间，晶体管的反向恢复的开始出现在晶体管的负载电流的最大峰值处。
39.根据实施方式37的栅极驱动器***，其中，升压时段的触发时 间在多个导通切换事件中是可变的。
40.根据实施方式37的栅极驱动器***，其中，控制电路被配置成 在导通切换事件的过零监测时段内监测所测量的晶体管参数，并且在导 通切换事件的过零监测时段内调节升压时段的触发时间。
41.根据实施方式37的栅极驱动器***，其中，晶体管参数是晶体 管的负载电流的时间导数或晶体管的负载路径参数，晶体管的负载路径 参数与晶体管的负载电流的时间导数成比例。
42.根据实施方式41的栅极驱动器***，其中，控制电路被配置成 将晶体管参数与零或基本上为零进行比较以检测晶体管参数的过零，并 且基于对过零的检测来调节升压时段的触发时间。
其中，晶体管参数的过零与晶体管的最大反向恢复电流出现的时刻 对应。
43.根据实施方式42的栅极驱动器***，其中：
控制电路被配置成在导通切换事件的过零监测时段期间对晶体管参 数的过零进行监测，并且响应于检测到晶体管参数的过零而触发第二驱 动器开始将导通电流的第二部分供应到栅极端子。
44.根据实施方式43的栅极驱动器***，其中，控制电路被配置成 当晶体管参数在下降斜率上变得小于零时检测晶体管参数的过零。
45.根据实施方式43的栅极驱动器***，其中，控制电路被配置成 在晶体管参数在过零监测时段期间变为等于或小于零的第一情况下，检 测晶体管参数的过零。
46.根据实施方式37的栅极驱动器***，其中，导通电流的第二部 分是补充导通电流的第一部分的升压导通电流。
47.根据实施方式37的栅极驱动器***，其中，导通电流的第二部 分大于导通电流的第一部分。
48.一种在切换状态之间驱动功率电路中的晶体管的方法，方法包 括：
在多个导通切换事件期间产生导通电流以控制晶体管的栅极端子处 的栅极电压，
其中，产生导通电流包括将导通电流的第一部分供应到栅极端子以 对栅极电压的第一部分充电，并且在升压时段期间将导通电流的第二部 分供应到栅极端子以对栅极电压的第二部分充电；
针对晶体管转变到导通状态的导通切换事件来测量晶体管参数，晶 体管参数表示晶体管的反向恢复电流；
针对导通切换事件激活导通电流的第一部分；以及
针对导通切换事件激活导通电流的第二部分，包括基于所测量的晶 体管参数调节升压时段的触发时间，所测量的晶体管参数指示晶体管的 最大反向恢复电流的出现，其中，升压时段的触发时间是在导通切换事 件期间启动到栅极端子的导通电流的第二部分的时间。
49.一种被配置成驱动负载的栅极驱动器***，栅极驱动器***被配 置成驱动半桥电路，半桥电路包括以互补方式切换的第一晶体管和第二 晶体管，栅极驱动器***包括：
栅极驱动器电路，其耦接至第二晶体管的栅极端子并且被配置成控 制栅极端子处的栅极电压以在第二晶体管的切换状态之间驱动第二晶体 管，栅极驱动器电路被配置成在多个切换事件期间产生导通电流以使第 二晶体管导通，
其中，栅极驱动器电路包括第一驱动器，第一驱动器被配置成将导 通电流的第一部分供应到栅极端子以对栅极电压的第一部分充电，
其中，栅极驱动器电路包括第二驱动器，第二驱动器被配置成在第 一升压时段期间将导通电流的第二部分供应到栅极端子以对栅极电压的 第二部分充电；以及
测量电路，其被配置成在第一晶体管转变至关断状态并且第二晶体 管转变至导通状态的第一切换事件期间，测量第一晶体管的晶体管参数， 其中，晶体管参数指示在第一切换事件期间第二晶体管处的振荡，其中， 测量电路被配置成基于所测量的第一晶体管的晶体管参数来生成指示在 第一切换事件期间在第二晶体管处是否存在振荡的信号。
50.根据实施方式49的栅极驱动器***，还包括：
控制电路，其被配置成控制第一驱动器以供应导通电流的第一部分， 并且控制第二驱动器以供应导通电流的第二部分，其中，控制电路还被 配置成接收信号，并且基于所接收的信号来调节第一升压时段的长度。
51.根据实施方式50的栅极驱动器***，其中，控制电路被配置成 在第一切换事件的振荡监测时段中监测信号，并且基于在振荡监测时段 中对信号的监测来针对第二晶体管转变到导通状态的后续切换事件调节 第一升压时段的长度。
52.根据实施方式49的栅极驱动器***，其中：
第一晶体管的晶体管参数是可测量的量，其指示在第一切换事件期 间第一晶体管的负载端子上的电压振荡，并且
第二晶体管处的振荡是在第一切换事件期间流过第二晶体管的负载 电流中的振荡。
53.根据实施方式49的栅极驱动器***，其中，第二驱动器被配置 成在第一升压时段开始时激活导通电流的第二部分在第一升压时段的长 度内的流动，并且在第一升压时段结束时使导通电流的第二部分不流动， 以停止导通电流的第二部分的流动。
54.根据实施方式50的栅极驱动器***，其中，测量电路被配置成 将所测量的晶体管参数与阈值进行比较以产生比较结果，并且控制电路 被配置成基于比较结果来调节第一升压时段的长度。
55.根据实施方式54的栅极驱动器***，其中：
比较结果指示在第一切换事件期间在第二晶体管处是否存在振荡，
在比较结果指示在第一切换事件期间在第二晶体管处存在振荡的第 一条件下，控制电路被配置成针对第二晶体管转变到导通状态的随后的 切换事件减小第一升压时段的长度，并且
在比较结果指示在第一切换事件期间在第二晶体管处不存在振荡的 第二条件下，控制电路被配置成针对第二晶体管转变到导通状态的随后 的切换事件增加第一升压时段的长度。
尽管已经公开了各种实施方式，但是对于本领域技术人员将明显的 是，可以在不脱离本发明的精神和范围的情况下作出将实现本文所公开 的构思的一些优点的各种改变和修改。例如，尽管注意到SiC MOSFET 通常切换得如此之快以至于振荡是SiC MOSFET的反复出现的问题，但 实施方式可以适用于遇到振荡问题的具有快速切换速度的任何功率半导 体。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施方 式，并且可以进行结构或逻辑改变。应当提及的是，即使未明确提及， 参照特定图说明的特征也可以与其他图的特征组合。对总的发明构思的 这样的修改旨在由所附权利要求及其合法等同物覆盖。
此外，所附权利要求由此被并入详细描述中，其中每个权利要求可 以独立地作为单独的示例实施方式。虽然每个权利要求可以独立地作为 单独的示例实施方式，但是应当注意，尽管从属权利要求可以在权利要 求中指与一个或更多个其他权利要求的特定组合，但是其他示例实施方 式也可以包括从属权利要求与每个其他从属权利要求或独立权利要求的 主题的组合。除非说明不旨在提出特定组合，否则本文提出了这样的组 合。此外，即使该权利要求不直接从属于独立权利要求，也旨在将权利 要求的特征包括在任何其他独立权利要求中。
还应当注意，说明书或权利要求中公开的方法可以由具有用于执行 这些方法的相应动作中的每个动作的装置的设备来实现。例如，本公开 内容中描述的技术可以至少部分地以硬件、软件、固件或其任何组合— —包括非暂态计算机可读记录介质上的计算机程序、计算***和集成电 路的任何组合——来实现。例如，所描述的技术的各个方面可以在一个 或更多个处理器内实现，处理器包括一个或更多个微处理器、DSP、ASIC 或任何其他等同的集成或分立逻辑电路、以及这样的部件的任何组合。
此外，应理解，说明书或权利要求书中公开的多个动作或功能的公 开内容可以不被解释为在指定顺序内。因此，除非这样的动作或功能由 于技术原因是不可互换的，否则多个动作或功能的公开内容不会将这些 动作或功能限制在特定顺序。此外，在一些实施方式中，单个动作可以 包括或可以被分解成多个子动作。除非明确地进行排除，否则这样的子 动作可以被包括并且是该单个动作的公开内容的一部分。

Claims (27)

1.一种栅极驱动器***，其被配置成在切换状态之间驱动功率电路中的晶体管，所述栅极驱动器***包括：
栅极驱动器电路，其耦接至所述晶体管的栅极端子，并且被配置成控制所述栅极端子处的栅极电压以在所述切换状态之间驱动所述晶体管，所述栅极驱动器电路被配置成在多个导通切换事件期间产生导通电流以使所述晶体管导通，
其中，所述栅极驱动器电路包括第一驱动器，所述第一驱动器被配置成将所述导通电流的第一部分供应到所述栅极端子以对所述栅极电压的第一部分充电，
其中，所述栅极驱动器电路包括第二驱动器，所述第二驱动器被配置成在第一升压时段期间将所述导通电流的第二部分供应到所述栅极端子以对所述栅极电压的第二部分充电；以及
控制电路，其被配置成针对所述晶体管转变到导通状态的第一导通切换事件而测量指示负载电流的振荡的晶体管参数，其中，所述控制电路被配置成控制所述第一驱动器以供应所述导通电流的第一部分，并且控制所述第二驱动器以供应所述导通电流的第二部分，其中，所述控制电路还被配置成基于所测量的晶体管参数来调节所述第一升压时段的长度。
2.根据权利要求1所述的栅极驱动器***，其中，所述控制电路被配置成在所述第一导通切换事件的振荡监测时段内监测所测量的晶体管参数，并且基于在所述振荡监测时段内对所测量的晶体管参数的监测而针对随后的导通切换事件来调节所述第一升压时段的长度。
3.根据权利要求2所述的栅极驱动器***，其中，所述振荡监测时段是所述第一导通切换事件的预定部分，并且所述控制电路被配置成在所述振荡监测时段与所述随后的导通切换事件之间的时段期间，针对所述随后的导通切换事件来更新所述第一升压时段的长度。
4.根据权利要求1所述的栅极驱动器***，其中，所述第二驱动器被配置成在所述第一升压时段开始时、在所述第一升压时段的长度内激活所述导通电流的第二部分的流动，并且在所述第一升压时段结束时去激活所述导通电流的第二部分的流动，以停止所述导通电流的第二部分的流动。
5.根据权利要求1所述的栅极驱动器***，其中，所述晶体管参数是所述晶体管的负载电流的时间导数或所述晶体管的负载路径参数，所述晶体管的负载路径参数与所述晶体管的负载电流的时间导数成比例。
6.根据权利要求5所述的栅极驱动器***，其中，所述控制电路被配置成将所述晶体管参数与负阈值进行比较以产生比较结果，并且基于所述比较结果来调节所述第一升压时段的长度。
7.根据权利要求6所述的栅极驱动器***，其中：
在所述第一导通切换事件期间，所述控制电路被配置成将所述晶体管参数与所述负阈值进行比较以生成所述比较结果，并且
所述控制电路被配置成基于所述比较结果，针对随后的导通切换事件来调节所述第一升压时段的长度。
8.根据权利要求6所述的栅极驱动器***，其中：
所述控制电路被配置成在所述第一导通切换事件的振荡监测时段开始时发起所述晶体管参数与所述负阈值的比较，并且在所述第一导通切换事件的所述振荡监测时段期间监测所述比较，
所述比较结果指示在所述第一导通切换事件的所述振荡监测时段期间的任何点处所述晶体管参数是否变得小于所述负阈值。
9.根据权利要求6所述的栅极驱动器***，其中：
所述比较结果指示在所述第一导通切换事件的振荡监测时段期间所述晶体管参数是否变得小于所述负阈值，
在所述第一导通切换事件的所述振荡监测时段期间所述晶体管参数变得小于所述负阈值的第一条件下，所述控制电路被配置成针对随后的导通切换事件减小所述第一升压时段的长度，并且
在所述第一导通切换事件的所述振荡监测时段期间所述晶体管参数没有变得小于所述负阈值的第二条件下，所述控制电路被配置成针对所述随后的导通切换事件增加所述第一升压时段的长度。
10.根据权利要求5所述的栅极驱动器***，其中，所述控制电路包括：
比较器，其被配置成测量杂散电感两端的电压差，所述杂散电感被串联耦接至所述晶体管并且所述负载电流流过所述杂散电感，所述电压差是所述晶体管的所述负载路径参数，所述晶体管的负载路径参数与所述晶体管的负载电流的时间导数成比例，以及
处理电路，其被配置成将所测量的电压差转换为所述负载电流的时间导数。
11.根据权利要求1所述的栅极驱动器***，其中，所述导通电流的第二部分是补充所述导通电流的第一部分的升压导通电流。
12.根据权利要求1所述的栅极驱动器***，其中，所述第一升压时段出现在由于所述晶体管从关断状态转变为导通状态所引起的所述栅极电压的瞬变时段的一部分期间。
13.根据权利要求1所述的栅极驱动器***，其中：
所述第二驱动器被配置成在第二升压时段期间将所述导通电流的第三部分供应到所述栅极端子，以对所述栅极电压的第三部分进行充电，并且
所述控制电路被配置成控制所述第二驱动器以供应所述导通电流的第三部分，其中，所述控制电路还被配置成基于所测量的晶体管参数来调节所述第二升压时段的触发时间，其中，所述第二升压时段的所述触发时间是所述第二驱动器发起将所述导通电流的第三部分供应到所述栅极端子的时间。
14.根据权利要求13所述的栅极驱动器***，其中，所述第二升压时段的长度是固定的，并且所述第一升压时段的长度在所述多个导通切换事件中是可变化的。
15.根据权利要求13所述的栅极驱动器***，其中，所述第一升压时段的触发时间是固定的，并且所述第二升压时段的触发时间在所述多个导通切换事件中是可变化的。
16.根据权利要求13所述的栅极驱动器***，其中，所述导通电流的第三部分是补充所述导通电流的第一部分的升压导通电流。
17.一种在切换状态之间驱动功率电路中的晶体管的方法，所述方法包括：
在多个导通切换事件期间生成导通电流以控制所述晶体管的栅极端子处的栅极电压，
其中，生成所述导通电流包括将所述导通电流的第一部分供应到所述栅极端子以对所述栅极电压的第一部分充电，并且在升压时段期间将所述导通电流的第二部分供应到所述栅极端子以对所述栅极电压的第二部分充电；
针对所述晶体管转变到导通状态的第一导通切换事件，测量指示所述晶体管的负载电流的振荡的晶体管参数；
针对第二导通切换事件，激活所述导通电流的第一部分；以及
针对所述第二导通切换事件激活所述导通电流的第二部分，这包括基于所测量的晶体管参数来调节所述升压时段的长度。
18.根据权利要求17所述的方法，其中，所述晶体管参数是所述晶体管的负载电流的时间导数或所述晶体管的负载路径参数，所述晶体管的负载路径参数与所述晶体管的负载电流的时间导数成比例。
19.根据权利要求18所述的方法，还包括：
将所述晶体管参数与负阈值进行比较以生成比较结果；以及
基于所述比较结果、针对所述第二导通切换事件调节所述升压时段的长度，所述第二导通切换事件在所述第一导通切换事件之后。
20.根据权利要求19所述的方法，其中，所述比较结果指示在所述第一导通切换事件的振荡监测时段期间所述晶体管参数是否变得小于所述负阈值，并且所述方法还包括：
在所述第一导通切换事件的振荡监测时段期间所述晶体管参数变得小于所述负阈值的第一条件下，针对所述第二导通切换事件减小所述升压时段的长度，以及
在所述第一导通切换事件的振荡监测时段期间所述晶体管参数没有变得小于所述负阈值的第二条件下，增加所述第二导通切换事件的所述升压时段的长度。
21.一种被配置成驱动负载的栅极驱动器***，所述栅极驱动器***被配置成驱动半桥电路，所述半桥电路包括以互补方式被切换的第一晶体管和第二晶体管，所述栅极驱动器***包括：
栅极驱动器电路，其耦接至所述第二晶体管的栅极端子并且被配置成控制所述栅极端子处的栅极电压，以在所述第二晶体管的切换状态之间驱动所述第二晶体管，所述栅极驱动器电路被配置成在多个切换事件期间生成导通电流以使所述第二晶体管导通，
其中，所述栅极驱动器电路包括第一驱动器，所述第一驱动器被配置成将所述导通电流的第一部分供应到所述栅极端子以对所述栅极电压的第一部分充电，
其中，所述栅极驱动器电路包括第二驱动器，所述第二驱动器被配置成在第一升压时段期间将所述导通电流的第二部分供应到所述栅极端子以对所述栅极电压的第二部分充电；以及
测量电路，其被配置成在所述第一晶体管转变成关断状态并且所述第二晶体管转变成导通状态的第一切换事件期间，测量所述第一晶体管的晶体管参数，其中，所述晶体管参数指示在所述第一切换事件期间所述第二晶体管处的振荡，其中，所述测量电路被配置成基于所测量的所述第一晶体管的晶体管参数来生成指示在所述第一切换事件期间在所述第二晶体管处是否存在振荡的信号。
22.根据权利要求21所述的栅极驱动器***，还包括：
控制电路，其被配置成控制所述第一驱动器以供应所述导通电流的第一部分，并且控制所述第二驱动器以供应所述导通电流的第二部分，其中，所述控制电路还被配置成接收所述信号，并且基于所接收的信号来调节所述第一升压时段的长度。
23.根据权利要求22所述的栅极驱动器***，其中，所述控制电路被配置成在所述第一切换事件的振荡监测时段内监测所述信号，并且基于在所述振荡监测时段内对所述信号的监测，针对所述第二晶体管转变成导通状态的后续切换事件来调节所述第一升压时段的长度。
24.根据权利要求21所述的栅极驱动器***，其中：
所述第一晶体管的晶体管参数是能够测量的量，其指示在所述第一切换事件期间跨所述第一晶体管的负载端子的电压振荡，并且
所述第二晶体管处的振荡是在所述第一切换事件期间流过所述第二晶体管的负载电流中的振荡。
25.根据权利要求21所述的栅极驱动器***，其中，所述第二驱动器被配置成在所述第一升压时段开始时、在所述第一升压时段的长度内激活所述导通电流的第二部分的流动，并且在所述第一升压时段结束时去激活所述导通电流的第二部分的流动，以停止所述导通电流的第二部分的流动。
26.根据权利要求22所述的栅极驱动器***，其中，所述测量电路被配置成将所测量的晶体管参数与阈值进行比较以产生比较结果，并且所述控制电路被配置成基于所述比较结果来调节所述第一升压时段的长度。
27.根据权利要求26所述的栅极驱动器***，其中：
所述比较结果指示在所述第一切换事件期间在所述第二晶体管处是否存在振荡，
在所述比较结果指示在所述第一切换事件期间在所述第二晶体管处存在振荡的第一条件下，所述控制电路被配置成针对所述第二晶体管转变成导通状态的随后的切换事件而减小所述第一升压时段的长度，并且
在所述比较结果指示在所述第一切换事件期间在所述第二晶体管处不存在振荡的第二条件下，所述控制电路被配置成针对所述第二晶体管转变成导通状态的所述随后的切换事件而增加所述第一升压时段的长度。
CN202210635270.4A 2021-06-07 2022-06-07 栅极驱动器***和在切换状态之间驱动晶体管的方法 Pending CN115514354A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163197566P 2021-06-07 2021-06-07
US63/197,566 2021-06-07
US17/372,913 US11444613B1 (en) 2021-06-07 2021-07-12 Actively tracking switching speed control and regulating switching speed of a power transistor during turn-on
US17/372,913 2021-07-12

Publications (1)

Publication Number Publication Date
CN115514354A true CN115514354A (zh) 2022-12-23

Family

ID=81975167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210635270.4A Pending CN115514354A (zh) 2021-06-07 2022-06-07 栅极驱动器***和在切换状态之间驱动晶体管的方法

Country Status (3)

Country Link
US (2) US11770119B2 (zh)
EP (1) EP4102720A1 (zh)
CN (1) CN115514354A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023057791A (ja) * 2021-10-12 2023-04-24 株式会社デンソー ゲート駆動装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3132648B2 (ja) * 1996-09-20 2001-02-05 富士電機株式会社 電力変換器におけるゲート駆動回路
US6121789A (en) * 1998-09-04 2000-09-19 Winbond Electronics Corporation Output buffer with control circuitry
GB2417149A (en) * 2004-08-12 2006-02-15 Bombardier Transp Gmbh Digital adaptive control of IGBT or MOS gate charging current in a converter for a railway traction motor
JP4380726B2 (ja) * 2007-04-25 2009-12-09 株式会社デンソー ブリッジ回路における縦型ｍｏｓｆｅｔ制御方法
DE102013219167B4 (de) * 2013-04-26 2017-03-02 Conti Temic Microelectronic Gmbh Zwei Verfahren, Vorrichtung und Verwendung davon, jeweils zum Einschalten oder Abschalten eines elektronischen Bauelements
US10461730B1 (en) * 2018-09-07 2019-10-29 Infineon Technologies Austria Ag Adaptive multi-level gate driver
US10819237B1 (en) 2019-05-06 2020-10-27 Texas Instruments Incorporated Gate voltage plateau completion circuit for DC/DC switching converters
US11444613B1 (en) 2021-06-07 2022-09-13 Infineon Technologies Ag Actively tracking switching speed control and regulating switching speed of a power transistor during turn-on

Also Published As

Publication number Publication date
US11770119B2 (en) 2023-09-26
US20220393675A1 (en) 2022-12-08
EP4102720A1 (en) 2022-12-14
US20230353135A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
US10790818B1 (en) Slew rate control by adaptation of the gate drive voltage of a power transistor
EP3108580B1 (en) Multi-stage gate turn-off with dynamic timing
US7868597B2 (en) Dead-time transition adjustments for synchronous power converters
US11843368B2 (en) Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor
KR20190100861A (ko) 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버
US8810293B2 (en) Pulsed gate driver
US20100301784A1 (en) Power conversion circuit
US10594315B2 (en) Switching rate monitoring and control
US11444613B1 (en) Actively tracking switching speed control and regulating switching speed of a power transistor during turn-on
US10749519B2 (en) Semiconductor device driving method and driving apparatus and power conversion apparatus
CN111490665A (zh) 用第一和第二下拉信号切换绝缘栅双极晶体管的驱动器
US9692405B2 (en) Switching circuit
CN112202317A (zh) 栅极驱动装置及功率转换装置
US20230353135A1 (en) Actively tracking switching speed control and regulating switching speed of a power transistor during turn-on
JP2018153007A (ja) ゲート駆動装置、ゲート駆動方法、及び半導体装置
CN114070283B (zh) 用于驱动晶体管的方法和栅极驱动器***
CN108123707B (zh) 开关电路
Laumen et al. Closed-loop dv/dt control of SiC MOSFETs yielding minimal losses and machine degradation
EP3952082A1 (en) Semiconductor device, power conversion device using same, and driving method for semiconductor device
EP2704166A1 (en) Adaptive current control for inductive loads
CN118077128A (zh) 电力用半导体元件的驱动电路、电力用半导体模块以及电力变换装置
US11876509B1 (en) Gate control method of MOS-gated power device
JP2018037723A (ja) ゲート駆動装置
US11923799B2 (en) Systems and methods for regulating slew time of output voltage of DC motor drivers
EP4376300A1 (en) A gate driver circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination