CN1155089C - 集成电路芯片、集成电路元件、印刷电路板及电子设备 - Google Patents
集成电路芯片、集成电路元件、印刷电路板及电子设备 Download PDFInfo
- Publication number
- CN1155089C CN1155089C CNB998135275A CN99813527A CN1155089C CN 1155089 C CN1155089 C CN 1155089C CN B998135275 A CNB998135275 A CN B998135275A CN 99813527 A CN99813527 A CN 99813527A CN 1155089 C CN1155089 C CN 1155089C
- Authority
- CN
- China
- Prior art keywords
- input
- output terminal
- integrated circuit
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000007689 inspection Methods 0.000 claims abstract description 19
- 230000009471 action Effects 0.000 claims description 36
- 238000005538 encapsulation Methods 0.000 claims description 14
- 238000003466 welding Methods 0.000 claims description 14
- 239000000523 sample Substances 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims 3
- 238000012360 testing method Methods 0.000 description 40
- 230000000052 comparative effect Effects 0.000 description 13
- 238000013461 design Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000009740 moulding (composite fabrication) Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种集成电路芯片，可避免焊盘颈，将芯片尺寸设计为对应电路规模的最佳大小。本申请的集成电路芯片在基板1上具有电路模块6、7、8和用于对电路模块6、7、8输入输出信号的输入输出端子2、4。输入输出端子2、4包括用于在电路模块6、7、8动作时输入输出信号的动作时用输入输出端子2、和用于检查电路模块6、7、8的检查用输入输出端子4。动作时用输入输出端子2沿基板1的边缘排列配置在基板1上，检查用输入输出端子4及电路模块6、7、8配置在基板上的动作时用输入输出端子2的内侧的区域。动作时用输入输出端子2利用键合线14和引线12连接，而检查用输入输出端子4不和引线12连接。
Description
技术领域
本发明涉及集成多个电路模块的集成电路芯片、封装所述集成电路芯片的集成电路元件及搭载所述集成电路元件的电子设备。
背景技术
近年来，在集成电路领域中，随着半导体材料的加工工艺的进步，设计规则不断细化，单位面积可集成的电路规模不断增大。因此，如果是相同的电路规模，则较之以往可减少集成电路芯片的尺寸。而集成电路中的数字信号处理电路的数据总线宽度也比以往增大了。这样由于集成密度的增大和数据总线宽度的增大这两者的复合效果，芯片内的集成电路和外部的信号输入输出所需的输入输出端子(I/O端子)的数量就只能增加。以往，I/O端子是在芯片上沿边缘排列成一列而配置的。例如，在芯片形状为方形时，是在其四边无间隙地配置的。I/O端子通常具有键合焊盘和缓冲电路。缓冲电路是用于保护芯片内部的电路模块不受外部噪音等干扰的电路，由容量较大的晶体管等构成。
将集成电路芯片搭载于电子设备的印刷电路板上，大致有两种方法。
其一是将集成电路芯片密封在树脂等封装内形成集成电路元件，将集成电路元件搭载在印刷电路板等上的方法。这种情况下，芯片的I/O端子内的键合焊盘和配置在封装上的外部引出用端子利用键合线连接，连接部密封在封装内。通过将外部引出用端子和印刷电路板连接，连接集成电路芯片和印刷电路板。这种情况下，芯片上的电路模块等由封装保护，故具有可提高可靠性的优点。
另一种方法是将芯片直接键合在印刷电路板上的、所谓直接键合方法。直接键合不将芯片封入封装内，而是在所谓裸片(bare chip)状态下直接线键合在印刷电路板上，所以不需要封装的部分，可使集成电路芯片配置在印刷电路板上所需要的面积减小，而且具有不需要封装成本的优点。
发明内容
如上所述，由于半导体工艺的微细化，芯片内的电路模块的尺寸近年来正向微小化发展，但是，I/O端子的间距并未相应地比以往减小。这是由于，在进行键合线键合时，为了避免相邻的键合线之间的短路及键合线和相邻的引线之间的短路，键合线相互间的间隔和键合线与相邻的引线之间的间隔不能窄到一定程度以下。
因此，在I/O端子数多的芯片中，会产生即使由芯片内部的电路模块的大小决定芯片尺寸，芯片的外周长度也不足排列I/O端子所需的长度的现象。这种情况下，就会产生不得不由I/O端子的数量决定芯片尺寸而不能使芯片尺寸小于该尺寸的、所谓焊盘颈(neck)现象。焊盘颈的芯片是大于内部的电路模块所需的芯片尺寸的芯片，故与I/O端子无间隙地挤在周围的情况相对，芯片内部却产生了未配置任何电路模块的所谓空区域。
这样，当芯片尺寸大于实际的电路模块所需的尺寸以上时，就会形成高成本芯片。
本发明就是鉴于上述情况而开发的，其目的在于，提供一种集成电路芯片，可避免焊盘颈，可将芯片尺寸设定为对应电路规模的最佳大小。
为了实现上述目的，根据本发明，提供以下的集成电路芯片。
该集成电路芯片包括：基板；电路模块，形成于所述基板上；以及输入输出端子，用于对所述电路模块输入输出信号，其特征在于，
所述输入输出端子包括用于在所述电路模块动作时输入输出信号的动作时用输入输出端子、和用于检查所述电路模块的检查用输入输出端子，
所述多个动作时用输入输出端子沿所述基板的边缘呈一列并排配置在所述基板上，所述电路模块配置在所述基板上的所述多个动作时用输入输出端子的内侧的区域，在全部所述多个检查用输入输出端子和与所述电路模块呈一列并排的所述多个动作时用输入输出端子之间，所述多个动作时用输入输出端子在并排的方向和平行的方向并列配置。
附图说明
图1是显示作为本发明实施例1的集成电路芯片10的结构的上面图；
图2是显示封装了图1的集成电路芯片10的集成电路元件20的结构的剖面图；
图3(a)是图1的集成电路芯片10的A-A剖面图；
图3(b)是图2的集成电路元件20的B-B剖面图；
图4是本发明实施例1中集成电路芯片10的制造工序所用的测试卡40的结构的上面图；
图5是本发明实施例2的搭载集成电路元件20的印刷电路板50的结构的上面图；
图6是本发明实施例2的搭载印刷电路板50的电子设备100的前面图和操作装置200的上面图；
图7是本发明实施例2的电子设备100的立体图；
图8是本发明图7的电子设备100的C-C剖面图；
图9(a)是比较例的集成电路芯片90的结构说明图；
图9(b)是比较例的集成电路芯片91的结构说明图；
图10(a)是比较例的集成电路芯片91的I/O端子2的详细配置说明图；
图10(b)是比较例的集成电路芯片92的I/O端子2的详细配置说明图。
具体实施方式
下面说明本发明的一实施例。
首先，作为实施例1，参照图1、图2、图3(a)、图3(b)说明集成电路芯片10及封装了芯片10的集成电路元件20。
如图1、图3(a)所示，集成电路芯片10包括横长a×纵长b的方形半导体基板1和无间隙地以间距(ピツチ)c呈一列配置在其四边的34个I/O端子2。在由I/O端子2包围的内部区域配置有电路模块6、7、8和6个I/O端子4。
I/O端子2在该芯片10装在(mount)印刷电路板等上时，通过键合线或引线等与印刷电路板的布线电连接，是由此在电路模块6、7、8动作时进行信号输入输出的用户用I/O端子(或动作时用I/O端子)。而I/O端子4是用户用I/O端子2以外的、从用户来看与集成电路芯片1O的功能及规格无关的I/O端子，是在封装的芯片10的电路模块6、7、8正常动作时不使用的端子。I/O端子4例如是在芯片10制造中途或出厂前的检查中为检查电路模块6、7、8是否正常动作而输入输出信号的测试用I/O端子、在集成电路芯片10制造中为检查成膜及蚀刻等制造条件而用的I/O端子、修复或BIST(Built-inSelf Test：内置自测试)/BISR(Built-in SelfRepair：内置自修复)用的I/O端子等。以下，I/O端子4也称作测试用I/O端子。
I/O端子2包括用于键合线键合的键合焊盘3和连接键合焊盘3及电路模块6、7、8的缓冲电路(未图示)。I/O端子4包括用于测试时使探针接触的测试用焊盘5和连接测试焊盘5及电路模块6、7、8的缓冲电路。I/O端子2、4的缓冲电路由晶体管等构成，用于保护电路模块6、7、8不受外部噪音信号等的干扰。
虽在图1中未图示，但是，芯片10的上面由树脂制的保护膜9覆盖(图3(a))。在该保护膜9上，在键合焊盘3及测试用焊盘5的部分设有通孔，使键合焊盘3及测试用焊盘5的上面露出。
下面参照图2、图3(b)说明封装了芯片10的集成电路元件20。
集成电路元件20包括芯片10、搭载芯片10的岛11、引线12及密封它们的树脂性封装13。各引线12利用键合线14分别和芯片10的I/O端子2的键合焊盘3连接。
I/O端子4的焊盘5未和引线12连接。这是由于，I/O端子4如上所述是动作测试用的端子等，故不需要与印刷电路板的布线连接的缘故。
下面说明上述芯片10及集成电路元件20的制造方法。
首先，对电路模块6、7、8和I/O端子2、4的电路结构及基板1上的布置进行设计。此时，将芯片10所需的I/O端子分出有必要连接在封装后的印刷电路板上的用户用I/O端子2和用于测试等不必与印刷电路板连接的测试用I/O端子4。然后，将用户用I/O端子2如图1所示无间隙地呈一列布置在基板1的周围，将电路模块6、7、8及测试用I/O端子4配置在用户用I/O端子2包围的内部区域上。基板1的大小采用该配置所需要的最小尺寸a×b。
基板1采用半导体晶片，利用成膜、扩散及光刻法等半导体技术，将电路模块6、7、8和I/O端子2、4形成在基板1上。然后形成保护膜9。再将半导体晶片切块，切出a×b大小的基板1，完成芯片10。
在切块之前或之后，为了确认电路模块6、7、8的动作，使用图4所示的测试卡进行测试。
测试卡40其中央具有开口43，在开口43的周围嵌入有探针41、42。另外，在图4中，按图示的情况，显示出的探针41、42的数量较少，但实际上，探针41的数量与芯片10的用户用I/O端子2的数量相同。探针42的数量与芯片10的测试用I/O端子4的数量相同。探针41、42的前端朝向开口43的中央的配置芯片10的区域集中。探针41的前端按一定的间隔配置，从而分别与芯片10周围的I/O端子2的键合焊盘3接触。探针42的前端配置为与芯片10的内部区域的I/O端子4的测试用焊盘5分别接触。
这样，通过将切块前的半导体晶片或切块后的芯片10配置在测试卡40的开口43的中央部，使探针41、42分别与键合焊盘3及测试用焊盘5接触，可经探针41、42自外部电路向电路模块6、7、8进行信号的输入输出。从而，可进行制造条件的检查，测试电路模块6、7、8的动作并检查成膜及蚀刻等是否完全符合设计等。
然后，封装芯片10。首先，在将芯片10模片键合(Die Bonding)在引线框的岛11上之后，用键合线14将用户用I/O端子2的键合焊盘3和引线框的引线12键合连接(图2)。在测试用I/O端子4的焊盘5上不进行键合。然后，将芯片10及引线12的连接部封闭在树脂制的封装13内，将引线12及岛11自引线框切开。将引线12折弯，完成集成电路元件20。
如上所述，本实施例的芯片10是将I/O端子分为用户用I/O端子2及测试用I/O端子4，并仅将用户用I/O端子2排列在芯片10的周围的结构。因此，与将所有的I/O端子排列在芯片的周围的现有芯片相比，可减小芯片尺寸。另外，由于在芯片10中需要键合的I/O端子的数量少，故可在短时间内进行键合，提高制造效率。而在将芯片10做成与目前相同大小的芯片尺寸的情况下，由于要排列在芯片10周围的I/O端子数少，故可宽松地配置用户用I/O端子2，从而容易确保键合线14的间隔及键合线14与相邻的引线12之间的间隔，可降低缺陷产生率。
封装了该芯片10的集成电路元件20由于可使芯片10的尺寸小于现有芯片，故相应可使封装后集成电路元件20的尺寸变小，因此，在印刷电路板上所占的面积变小，提高了安装效率。而在芯片10采用与目前相同大小的芯片尺寸时，由于要配置在芯片10周围的I/O端子2的数量比目前少，故引线12的间隔会比目前大。由此，可得到下述效果，即在将集成电路元件20安装并锡焊在印刷电路板上时，可降低相邻的引线12之间相互发生短路等缺陷的发生率。
这里，作为比较例，用图9(a)、图9(b)、图10(a)、图10(b)说明将与本实施例同样的I/O端子2、4，象现有技术那样全部配置在基板1的周围的芯片90、91。
比较例的芯片90将34个用户用I/O端子2和6个测试用I/O端子4共计40个端子全部沿基板1的边缘成一列配置。如图10所示，I/O端子2具有键合焊盘3，I/O端子4具有焊盘5(未图示)。图9的I/O端子2、4的间距c与上述实施例的图1的I/O端子2的间距c相同，但周围排列的I/O端子的数量比图1多了测试用I/O端子4的数量，所以基板1的一边的长度d、e分别比图1的基板1的长度a、b长。
比较例的芯片90的电路模块96、97、98是与上述实施例的电路模块6、7、8相同的电路结构，但是，利用比电路模块6、7、8粗糙的设计方式而设计。故电路模块96、97、98在基板1上所占的面积大。由此，在芯片90中由I/O端子2、4包围的区域大致被电路模块96、97、98所占。
另外，如比较例的芯片90那样，在混杂排列用户用I/O端子2及测试用I/O端子4的情况下，作为键合装置的功能，不能仅不键合测试用I/O端子4，故形成不仅I/O端子2的键合焊盘3而且I/O端子4的焊盘5也都要键合的结构。因此封装时引线12的数量也必须与I/O端子2、4的数量相同，为40个。
其次，将比较例的芯片90的电路模块96、97、98的设计方式变更为与本实施例同样的微细化设计方式，得到另外的比较例的芯片91(图9(b))。该芯片91的电路模块6、7、8由于设计尺寸在长度方向缩小到芯片91的0.7倍，故电路模块6、7、8在基板1上所占的面积变为电路模块96、97、98的约1/2。因此，在基板1的内部会如图9(b)所示产生空区域。
但是，在芯片91中I/O端子2、4的间距为了将键合线的间隔等维持在一定以上，不可小于间距c。因此，虽然基板1内部有空区域，但不能使基板1一边的长度小于长度d、e。因此，芯片91即使使设计尺寸微细化，也不能小于比较例的芯片90，形成所谓I/O端子2、4的数量决定基板1的大小的所谓焊盘颈的芯片。
因此，为了避免焊盘颈，作为再一比较例的芯片92，如图10(b)所示，考虑了将I/O端子2在基板1的周围交错排列为两列的结构。这样，通过将I/O端子2配置为两列，基板1内侧的区域也可以利用，故可以认为，若基板1的大小相同，则可使I/O端子2的数量最大增加到1.5倍左右。
但是，将I/O端子2交错配置的结构为了防止键合线相互间的短路，必须确保与外周侧的I/O端子2连接的键合线和与内周侧的I/O端子2连接的键合线之间的间隔在一定程度以上。因此，配置时必须如图10(b)所示，增大外周侧的I/O端子2的间隔，使内周侧的I/O端子2位于其间。另外，当内周侧的I/O端子2的焊盘3的位置离开基板1的边缘过大时，则不能由目前的键合装置进行键合，所以，要严格限制，必须使内周侧的I/O端子2的焊盘3的位置配置在紧靠外周侧的I/O端子2的位置。因此，用于使I/O端子2的配置最佳的设计非常复杂。
较之这些比较例的芯片90、91、92，上述本实施例的芯片10只要将I/O端子分为用户用I/O端子2和测试用I/O端子4，使测试用I/O端子4配置在基板内部的空区域即可。而且，测试用I/O端子4不进行键合，故只要是能够由上述测试卡40进行测定的部位，就可以配置在离开基板1的边缘的位置等空区域的任何部位，自由度非常大。因此，可简单地进行芯片10的设计，而且，可消除焊盘颈，缩小芯片尺寸。此外，由于可减少芯片10的键合部位，故也容易进行键合。由此可实现直接的成本降低。
另外，本实施例的芯片10不仅不需要减少测试用I/O端子4的数量，而且，在基板1的内部区域存在空的情况下，还可增加测试用I/O端子4的数量。由此，可得到电路模块6、7、8的动作确认和附带条件等所需的测试用I/O端子4足够的芯片10，故可提高不良品的发现率，而且容易实现制造时的条件。因此，可用高的成品率制造高品质的芯片10。
另外，在本实施例中，是将测试用I/O端子4全部配置在基板1的内部区域，但是只要基板1的尺寸允许，也可以将一部分测试用I/O端子4与用户用I/O端子2一起配置在基板1的周围。另外，即使是测试用I/O端子4，其中兼作用户用I/O端子2的端子或安装在印刷电路板上后通过印刷电路板输入输出测试信号的测试用I/O端子4，也可配置在基板1的周围进行键合。
用户用I/O端子2及测试用I/O端子4不限于本实施例的图1所示的数量及形状，可根据需要进行变更。基板1的形状也不限于图1所示的方形。
下面参照图5～图8，作为实施例2简单说明安装了实施例1的集成电路元件20的印刷电路板50及搭载该印刷电路板50的电子设备100。
在印刷电路板50上利用锡焊来安装实施例1的集成电路元件20及集成电路元件51、52、53。在集成电路元件20内的芯片10上，具有电子设备100的主处理嚣功能的电路被作为电路模块6、7、8形成。在集成电路元件51中，作为电路模块形成有图像处理专用电路，在集成电路元件52中，作为电路模块形成有输入输出控制电路，在集成电路元件53作为电路模块形成有存储电路。在印刷电路板50上，除上述外，还搭载有电路元件54和连接器55、56、57、58及未图示的布线。
该印刷电路板50如图8所示，搭载于电子设备100的箱体110上。电子设备100是娱乐装置，如图6、图7所示，包括：再生CD及DVD等磁盘的磁盘装置103和槽单元105、106。电子设备100与未图示的图像显示装置连接，槽单元106与操作装置200的连接器232连接。在槽单元105可安装小型的存储装置。在箱体110上设有复位开关104、磁盘装置103的排出开关102及用于使箱体纵置或横置的支脚部107、108。
集成电路元件20的主处理器进行将设置在磁盘装置103的托盘101上的DVD所存储的图像显示在图像显示装置上的动作、及将预先记录的程序读入DVD或CD的动作。然后，根据读入的程序，指示集成电路元件51的图像处理专用电路生成图像，将生成的图像显示在图像显示装置上。
集成电路元件20的主处理器相对于操作装置200的开关210，向集成电路元件51的图像处理专用电路发出指示，使其接收用户进行的操作，根据上述程序改变图像。由此，用户可改变图像显示装置的图像，进行游戏等。集成电路元件20的主处理器将装在槽单元106的游戏的进行状况等存储在存储装置内。
在箱体110的内部，除印刷电路板50外，还配置有电源单元和开关、插口单元116等。在印刷电路板50的上部，为了使集成电路20等的热量排出，配置有管型散热片114，管型散热片114连接在散热片112上。在箱体110上安装有用于排出散热片112等的热量的排气扇115。在印刷电路板50上还设有屏蔽罩113，用于保护集成电路元件20等不受外部电磁波的影响。
这种安装在印刷电路板50上的集成电路元件20由于是实施例1说明的结构，故是小型的元件，安装效率高。因此，可实现小的印刷电路板50。随之，电子设备100整体的大小也可小型化。由于可低成本地制造集成电路元件20，故也可实现印刷电路板50及电子设备100的低成本化。
在上述实施例中；是以封装了芯片10的集成电路元件20的形式搭载在印刷电路板50上的结构，但也可采用直接将芯片10直接键合在印刷电路板50上的结构。这种情况下，由于不需要封装，故可进一步提高安装效率，因此，可进一步实现小型的印刷电路板50及电子设备。此外，由于不需要封装，故与封装的相比可进一步降低成本，可提供低成本的印刷电路板50及电子设备100。
用户用I/O端子2的焊盘3在本实施例中是利用键合线和引线12连接在印刷电路板50的，但是，也可利用TBA(Tape-automated bonding带式自动键合)等其他部件与印刷电路板连接。
上述的电子设备100的集成电路元件20用于控制磁盘装置103、操作装置200、存储装置、图像显示装置等多个装置的复杂动作，故需要多个I/O端子。因此，作为诸如电子设备100这样的装置的集成电路元件20的芯片10，使用实施例1的结构的芯片在小型化及低成本化方面可得到很大的效果。
如上所述，根据本发明，可提供一种集成电路芯片，其可避免焊盘颈，可将芯片尺寸设计为对应电路规模的最恰当的大小。
产业上利用的可能性
本发明可用于集成多个电路模块的集成电路芯片、封装了所述集成电路芯片的集成电路元件、以及搭载所述集成电路元件的电子设备。
Claims (11)
1、一种集成电路芯片，包括：基板；电路模块，形成于所述基板上；以及输入输出端子，用于对所述电路模块输入输出信号，其特征在于，
所述输入输出端子包括用于在所述电路模块多个动作时输入输出信号的动作时用输入输出端子、和用于检查所述电路模块的多个检查用输入输出端子，
所述多个动作时用输入输出端子沿所述基板的边缘呈一列并排配置在所述基板上，所述电路模块配置在所述基板上的所述多个动作时用输入输出端子的内侧的区域，在全部所述多个检查用输入输出端子和与所述电路模块呈一列并排的所述多个动作时用输入输出端子之间，所述多个动作时用输入输出端子在并排的方向和平行的方向并列配置。
2、如权利要求1所述的集成电路芯片，其特征在于，所述动作时用输入输出端子无间隙地呈一列沿所述基板的边缘排列。
3、如权利要求1所述的集成电路芯片，其特征在于，所述动作时用输入输出端子具有键合用焊盘，所述检查用输入输出端子具有用于使探针接触的焊盘。
4、一种集成电路芯片，包括：基板；电路模块，形成于所述基板上；以及输入输出端子，用于对所述电路模块输入输出信号，其特征在于，
所述输入输出端子包括利用键合线与外部导电部件连接的键合用输入输出端子、和不利用所述键合线与外部导电部件连接的非键合用输入输出端子，
所述键合用输入输出端子沿所述基板的边缘排列配置在所述基板上，所述非键合用输入输出端子及所述电路模块配置在基板上的所述键合用输入输出端子的内侧的区域。
5、一种集成电路元件，包括集成电路芯片、引线、密封所述集成电路芯片和所述引线的一部分的封装，所述集成电路芯片包括：基板；电路模块，形成于所述基板上；以及输入输出端子，用于对所述电路模块输入输出信号，其特征在于，
所述输入输出端子包括用于在所述电路模块动作时输入输出信号的动作时用输入输出端子、和用于检查所述电路模块的检查用输入输出端子，
所述动作时用输入输出端子沿所述基板的边缘排列配置在所述基板上，所述检查用输入输出端子及所述电路模块配置在基板上的所述动作时用输入输出端子的内侧的区域。
6、如权利要求5所述的集成电路元件，其特征在于，所述动作时用输入输出端子与所述引线连接，所述检查用输入输出端子不与所述引线连接。
7、如权利要求6所述的集成电路元件，其特征在于，所述检查用输入输出端子具有用于使探针接触的焊盘。
8、如权利要求6所述的集成电路元件，其特征在于，所述动作时用输入输出端子具有键合焊盘，所述键合焊盘与所述引线利用键合线连接。
9、如权利要求5所述的集成电路元件，其特征在于，所述动作时用输入输出端子无间隙地呈一列沿所述基板的边缘排列。
10、一种印刷电路板，其具有集成电路元件和搭载该集成电路元件的电路基板，所述集成电路元件包括集成电路芯片、引线、密封所述集成电路芯片和所述引线的一部分的封装，所述集成电路芯片包括：基板；电路模块，形成于所述基板上；以及输入输出端子，用于对所述电路模块输入输出信号，
所述输入输出端子包括用于在所述电路模块动作时输入输出信号的动作时用输入输出端子、和用于检查所述电路模块的检查用输入输出端子，
所述动作时用输入输出端子沿所述基板的边缘排列配置在所述基板上，所述检查用输入输出端子及所述电路模块配置在基板上的所述动作时用输入输出端子的内侧的区域，其特征在于，
所述电路基板包括印刷布线，该印刷布线与所述集成电路元件的所述引线电连接。
11、一种电子设备，其具有集成电路元件和搭载该集成电路元件的电路基板，所述集成电路元件包括集成电路芯片、引线、密封所述集成电路芯片和所述引线的一部分的封装，所述集成电路芯片包括：基板；电路模块，形成于所述基板上；以及输入输出端子，用于对所述电路模块输入输出信号，
所述输入输出端子包括用于在所述电路模块动作时输入输出信号的动作时用输入输出端子、和用于检查所述电路模块的检查用输入输出端子，
所述动作时用输入输出端子沿所述基板的边缘排列配置在所述基板上，所述检查用输入输出端子及所述电路模块配置在基板上的所述动作时用输入输出端子的内侧的区域，其特征在于，
所述电路基板上具有印刷布线，该印刷布线与所述集成电路元件的所述引线电连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP331384/1998 | 1998-11-20 | ||
| JP33138498 | 1998-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1326592A CN1326592A (zh) | 2001-12-12 |
| CN1155089C true CN1155089C (zh) | 2004-06-23 |
Family
ID=18243096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB998135275A Expired - Lifetime CN1155089C (zh) | 1998-11-20 | 1999-11-19 | 集成电路芯片、集成电路元件、印刷电路板及电子设备 |
Country Status (10)
| Country | Link |
|---|---|
| US (2) | US6469396B1 (zh) |
| EP (1) | EP1150355A4 (zh) |
| KR (1) | KR20010080509A (zh) |
| CN (1) | CN1155089C (zh) |
| AU (1) | AU1184400A (zh) |
| BR (1) | BR9915509A (zh) |
| CA (1) | CA2351417A1 (zh) |
| HK (1) | HK1041102A1 (zh) |
| TW (1) | TW442945B (zh) |
| WO (1) | WO2000031799A1 (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10123758B4 (de) * | 2001-05-16 | 2008-04-03 | Texas Instruments Deutschland Gmbh | Multi-Chip-Modul mit mehreren integrierten Halbleiterschaltungen |
| JP2003098221A (ja) * | 2001-09-25 | 2003-04-03 | Mitsubishi Electric Corp | 半導体装置、半導体装置の試験方法及び半導体装置の試験装置 |
| JP4034120B2 (ja) * | 2002-05-28 | 2008-01-16 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| US6781218B1 (en) * | 2003-03-04 | 2004-08-24 | Nptest, Inc. | Method and apparatus for accessing internal nodes of an integrated circuit using IC package substrate |
| EP1666904A4 (en) * | 2003-05-21 | 2010-09-08 | Advantest Corp | TEST APPARATUS AND TEST MODULE |
| US7214886B2 (en) * | 2003-11-25 | 2007-05-08 | International Business Machines Corporation | High performance chip carrier substrate |
| US20050248028A1 (en) * | 2004-05-05 | 2005-11-10 | Cheng-Yen Huang | Chip-packaging with bonding options connected to a package substrate |
| US7531852B2 (en) * | 2004-06-14 | 2009-05-12 | Denso Corporation | Electronic unit with a substrate where an electronic circuit is fabricated |
| CN100464413C (zh) * | 2004-12-24 | 2009-02-25 | 北京中星微电子有限公司 | 实现芯片管脚功能互换的电路及芯片 |
| JP5264135B2 (ja) * | 2006-11-09 | 2013-08-14 | パナソニック株式会社 | 半導体集積回路及びマルチチップモジュール |
| US8197055B2 (en) * | 2006-11-29 | 2012-06-12 | Seiko Epson Corporation | Patterning method, droplet discharging device and circuit board |
| JP5141121B2 (ja) * | 2006-11-29 | 2013-02-13 | セイコーエプソン株式会社 | パターン形成方法、液滴吐出装置及び回路基板 |
| CN101206179B (zh) * | 2006-12-22 | 2010-08-11 | 中芯国际集成电路制造(上海)有限公司 | 光发射显微镜样品 |
| WO2009084100A1 (ja) * | 2007-12-28 | 2009-07-09 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
| JP5239766B2 (ja) * | 2008-11-14 | 2013-07-17 | 富士通セミコンダクター株式会社 | レイアウト設計方法 |
| WO2010119762A1 (ja) * | 2009-04-15 | 2010-10-21 | オリンパスメディカルシステムズ株式会社 | 半導体装置、半導体装置の製造方法 |
| KR101097247B1 (ko) * | 2009-10-26 | 2011-12-21 | 삼성에스디아이 주식회사 | 전자 회로 모듈 및 그 제조 방법 |
| TW201134317A (en) * | 2010-03-29 | 2011-10-01 | Hon Hai Prec Ind Co Ltd | Pins assignment for circuit board |
| US9500700B1 (en) * | 2013-11-15 | 2016-11-22 | Xilinx, Inc. | Circuits for and methods of testing the operation of an input/output port |
| TWI639847B (zh) * | 2017-06-27 | 2018-11-01 | Powerchip Technology Corporation | 積體電路晶片及其檢查方法 |
| JP6400795B1 (ja) * | 2017-06-29 | 2018-10-03 | タイコエレクトロニクスジャパン合同会社 | 印刷回路基板 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3905094A (en) * | 1972-01-10 | 1975-09-16 | Displaytek Corp | Thermal display module |
| US4220917A (en) * | 1978-07-31 | 1980-09-02 | International Business Machines Corporation | Test circuitry for module interconnection network |
| US4386389A (en) * | 1981-09-08 | 1983-05-31 | Mostek Corporation | Single layer burn-in tape for integrated circuit |
| JPS58161336A (ja) * | 1982-03-19 | 1983-09-24 | Hitachi Ltd | 半導体集積回路装置 |
| JPS6262552A (ja) | 1985-09-12 | 1987-03-19 | Nec Corp | 大規模集積回路 |
| JPS63244853A (ja) * | 1987-03-31 | 1988-10-12 | Nec Corp | 半導体集積回路装置 |
| JPS63310155A (ja) * | 1987-06-12 | 1988-12-19 | Seiko Instr & Electronics Ltd | 半導体集積回路装置 |
| JPH01198051A (ja) | 1988-02-03 | 1989-08-09 | Tokyo Electron Ltd | 半導体集積回路 |
| JP2901156B2 (ja) * | 1990-08-31 | 1999-06-07 | 三菱電機株式会社 | 半導体集積回路装置 |
| JPH05198637A (ja) * | 1992-01-23 | 1993-08-06 | Mitsubishi Electric Corp | 半導体集積回路及びそのテスト方法 |
| US5453991A (en) * | 1992-03-18 | 1995-09-26 | Kabushiki Kaisha Toshiba | Integrated circuit device with internal inspection circuitry |
| JPH07122701A (ja) | 1993-10-21 | 1995-05-12 | Hitachi Ltd | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム |
| US5969538A (en) * | 1996-10-31 | 1999-10-19 | Texas Instruments Incorporated | Semiconductor wafer with interconnect between dies for testing and a process of testing |
| JP3565991B2 (ja) * | 1996-06-26 | 2004-09-15 | 株式会社ルネサステクノロジ | 半導体集積回路および半導体集積回路の製造方法 |
| TW432669B (en) * | 1997-04-25 | 2001-05-01 | Sharp Kk | Semiconductor integrated circuit device capable of achieving reductions in chip area and consumption power |
| JP2998702B2 (ja) | 1997-06-13 | 2000-01-11 | 日本電気株式会社 | 半導体集積回路 |
| JP4014708B2 (ja) * | 1997-08-21 | 2007-11-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置の設計方法 |
| JP2001274323A (ja) * | 2000-03-24 | 2001-10-05 | Hitachi Ltd | 半導体装置とそれを搭載した半導体モジュール、および半導体装置の製造方法 |
-
1999
- 1999-11-15 TW TW088119880A patent/TW442945B/zh not_active IP Right Cessation
- 1999-11-18 US US09/442,700 patent/US6469396B1/en not_active Expired - Lifetime
- 1999-11-19 KR KR1020017006338A patent/KR20010080509A/ko not_active Application Discontinuation
- 1999-11-19 BR BR9915509-5A patent/BR9915509A/pt not_active Application Discontinuation
- 1999-11-19 EP EP99972788A patent/EP1150355A4/en not_active Withdrawn
- 1999-11-19 CN CNB998135275A patent/CN1155089C/zh not_active Expired - Lifetime
- 1999-11-19 AU AU11844/00A patent/AU1184400A/en not_active Abandoned
- 1999-11-19 CA CA002351417A patent/CA2351417A1/en not_active Abandoned
- 1999-11-19 WO PCT/JP1999/006480 patent/WO2000031799A1/ja not_active Application Discontinuation
-
2002
- 2002-03-11 HK HK02101860.3A patent/HK1041102A1/zh unknown
- 2002-06-24 US US10/178,110 patent/US6548910B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| AU1184400A (en) | 2000-06-13 |
| TW442945B (en) | 2001-06-23 |
| US6469396B1 (en) | 2002-10-22 |
| EP1150355A4 (en) | 2003-09-10 |
| CA2351417A1 (en) | 2000-06-02 |
| US6548910B2 (en) | 2003-04-15 |
| US20020153538A1 (en) | 2002-10-24 |
| WO2000031799A1 (fr) | 2000-06-02 |
| HK1041102A1 (zh) | 2002-06-28 |
| BR9915509A (pt) | 2001-11-13 |
| CN1326592A (zh) | 2001-12-12 |
| KR20010080509A (ko) | 2001-08-22 |
| EP1150355A1 (en) | 2001-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1155089C (zh) | 集成电路芯片、集成电路元件、印刷电路板及电子设备 | |
| US6380615B1 (en) | Chip size stack package, memory module having the same, and method of fabricating the module | |
| JP5222509B2 (ja) | 半導体装置 | |
| US6198162B1 (en) | Method and apparatus for a chip-on-board semiconductor module | |
| US20070210443A1 (en) | Integrated circuit package on package system | |
| KR101204224B1 (ko) | 모듈 기판 | |
| KR20090025593A (ko) | 반도체 패키지가 삽입된 인쇄회로기판 | |
| US20080105962A1 (en) | Chip package | |
| US20070209834A1 (en) | Integrated circuit leaded stacked package system | |
| JP2007221139A (ja) | ベースパッケージ上にダイを有する集積回路パッケージシステム用のシステム | |
| JPH11168150A (ja) | 半導体集積回路装置 | |
| CN101165890A (zh) | 半导体封装结构及其制造方法 | |
| US6727581B2 (en) | Semiconductor module | |
| JP4455158B2 (ja) | 半導体装置 | |
| JP3842272B2 (ja) | インターポーザー、半導体チップマウントサブ基板および半導体パッケージ | |
| JPH11330256A (ja) | 半導体装置およびその製造方法 | |
| WO1999026289A1 (en) | Semiconductor device and method for manufacturing the same | |
| WO1999026288A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
| JP4303772B2 (ja) | 半導体パッケージ | |
| US20030008476A1 (en) | Method of fabricating a wafer level package | |
| KR102002786B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| WO1999028970A1 (fr) | Dispositif a semi-conducteur et procede de production | |
| WO1999060619A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication dudit dispositif | |
| KR100192395B1 (ko) | 다층 패키지 구조 및 제조방법 | |
| JP4388989B2 (ja) | 半導体チップマウント封止サブ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20040623 |