CN115497836A - 半导体封装方法、封装结构及半导体封装用支撑片 - Google Patents

半导体封装方法、封装结构及半导体封装用支撑片 Download PDF

Info

Publication number
CN115497836A
CN115497836A CN202211461686.5A CN202211461686A CN115497836A CN 115497836 A CN115497836 A CN 115497836A CN 202211461686 A CN202211461686 A CN 202211461686A CN 115497836 A CN115497836 A CN 115497836A
Authority
CN
China
Prior art keywords
layer
chips
temporary
bearing plate
chip layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211461686.5A
Other languages
English (en)
Other versions
CN115497836B (zh
Inventor
徐立
孙超
徐虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN202211461686.5A priority Critical patent/CN115497836B/zh
Publication of CN115497836A publication Critical patent/CN115497836A/zh
Application granted granted Critical
Publication of CN115497836B publication Critical patent/CN115497836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开一种半导体封装方法、封装结构及半导体封装用支撑片，该方法包含提供临时承载板，该临时承载板上具有多个芯片，该临时承载板具有芯片布局区域及环绕该芯片布局区域的边缘区域，该多个芯片位于该芯片布局区域上；利用真空压膜工艺形成塑封层，该塑封层覆盖该芯片布局区域及该边缘区域；提供支撑片，该支撑片对应该临时承载板的该边缘区域设置有辅助件，将该支撑片与该临时承载板结合，该辅助件嵌入该塑封层中并环绕该芯片布局区域以辅助提升该塑封层于该边缘区域的厚度；移除该临时承载板。本发明可避免塑封料的脱落问题，降低了封装工艺作业困难，提高了生产良率。

Description

半导体封装方法、封装结构及半导体封装用支撑片
技术领域
本发明涉及一种封装技术领域，尤其涉及一种半导体封装方法、封装结构及半导体封装用支撑片。
背景技术
真空压膜工艺是在真空环境下利用温度调节、压力作用压合填充的塑封工艺。相比于传统的塑封工艺，真空压膜工艺具有无需定制模具，厚度和尺寸调整灵活等优势。但是由于没有模具的限制，真空压膜工艺中，塑封料的成型取决于材料本身于熔融状态下的物理性质以及成型过程中真空压膜机的施力方式。
晶圆片塑封时，由于芯片尺寸与封装工艺等的影响，从晶圆片边缘向内有至少3mm的边缘区域无法布局芯片。熔融的塑封料在前述边缘区域的受力状态与有芯片布局区域的受力状态不同，在塑封料成型后，塑封料于前述边缘区域的厚度会明显低于有芯片布局区域的厚度。由于晶圆片的边缘区域的塑封料偏薄，在后续流程中会发生脱落问题，导致封装工艺作业困难，且影响生产良率。
发明内容
本发明的目的在于提供一种半导体封装方法及半导体封装用支撑片，以解决上述问题。
为了达到上述目的，本发明提供半导体封装方法，其包含，
步骤A，提供临时承载板，所述临时承载板上具有多个芯片，所述临时承载板具有芯片布局区域及环绕所述芯片布局区域的边缘区域，所述多个芯片位于所述芯片布局区域上；
步骤B，利用真空压膜工艺形成塑封层，所述塑封层覆盖所述芯片布局区域及所述边缘区域；
步骤C，提供支撑片，所述支撑片对应所述临时承载板的所述边缘区域设置有环状的辅助件，将所述支撑片与所述临时承载板结合，所述辅助件嵌入所述塑封层中并环绕所述芯片布局区域以辅助提升所述塑封层于所述边缘区域的厚度；以及
步骤D，移除所述临时承载板。
作为本发明一实施方式的进一步改进，步骤D之后还包含，将所述多个芯片切割成多个单颗封装体，且每颗封装体上不保留所述辅助件。
作为本发明一实施方式的进一步改进，步骤C中，所述辅助件嵌入所述塑封层时所述塑封层中的部分塑封料自所述边缘区域溢出，步骤C还包括，修整所述塑封层。
作为本发明一实施方式的进一步改进，于步骤D之前还包含，烘烤固化所述塑封层；固化后的所述塑封层总厚度值差≤20um。
作为本发明一实施方式的进一步改进，所述辅助件为点胶层或贴膜层。
作为本发明一实施方式的进一步改进，所述塑封层具有第一厚度h1，所述辅助件具有第二厚度h2，其中，h1*0.1＜h2＜h1*0.8。
作为本发明一实施方式的进一步改进，所述边缘区域具有第一宽度w1，所述辅助件具有第二宽度w2，其中，w1*0.5＜w2＜w1。
作为本发明一实施方式的进一步改进，所述辅助件的高度介于40um至200um之间，所述辅助件的宽度介于1700um至2970um之间。
作为本发明一实施方式的进一步改进，移除所述临时承载板后，步骤D还包含，于所述多个芯片上布线并植球；或者，于所述多个芯片上设置高密度重布线层，所述高密度重布线层通过多个微触点与所述多个芯片电性连接。
作为本发明一实施方式的进一步改进，步骤A中，所述临时承载板包含载片和与之可分离的临时键合膜，所述多个芯片设置于所述临时键合膜上，所述临时键合膜铺设于所述载片上；步骤D包含，移除所述载片，撕除所述临时键合膜。
作为本发明一实施方式的进一步改进，所述支撑片上预制有重布线层，所述多个芯片中的至少两个芯片上具有电极，步骤C中，所述支撑片与所述临时承载板结合时，所述重布线层与所述电极电性连接；步骤D之后还包含，将所述至少两个芯片切割为同一封装体。
此外，本发明还提出一种半导体封装用支撑片，所述支撑片用于与一临时承载板结合，所述临时承载板上具有多个芯片，所述临时承载板具有芯片布局区域及环绕所述芯片布局区域的边缘区域，所述多个芯片位于所述芯片布局区域上；所述临时承载板上还具有利用真空压膜工艺形成的塑封层，所述塑封层覆盖所述芯片布局区域及所述边缘区域；所述支撑片对应所述临时承载板的所述边缘区域设置有环状的辅助件，所述支撑片与所述临时承载板结合，所述辅助件嵌入所述塑封层中并环绕所述芯片布局区域以辅助提升所述塑封层于所述边缘区域的厚度。
作为本发明一实施方式的进一步改进，所述辅助件为点胶层或贴膜层。
作为本发明一实施方式的进一步改进，所述辅助件的高度介于40um至200um之间，所述辅助件的宽度介于1700um至2970um之间。
此外，本发明还提出一种半导体封装结构，其包含支撑片、至少两个芯片及塑封层。所述支撑片上预设有重布线层，且所述支撑片至少于局部边缘具有辅助件；所述至少两个芯片上具有电极；所述电极与所述重布线层电性连接；塑封层覆盖所述至少两个芯片，所述辅助件嵌入所述塑封层中且至少局部环绕所述至少两个芯片。
本发明的半导体封装方法、封装结构及半导体封装用支撑片，在支撑片上设置环状的辅助件，在支撑片与临时承载板结合时，借助辅助件嵌合于塑封层实现类似塑封工艺中模具对塑封料产生的限制流动和支撑作用，使真空压膜工艺能够在保持原有优势的前提下，优化边缘塑封料的成型情况。如此，避免了塑封料的脱落问题，降低了封装工艺作业困难，提高了生产良率。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1 为本发明的半导体封装方法的流程图；
图2A为临时承载板及多个芯片的示意图；
图2B为图2A中临时承载板的俯视图；
图3为于临时承载板上形成塑封层的示意图；
图4A为支撑片与临时承载板结合的示意图；
图4B为图4A中支撑片的仰视图；
图5至图6为修整塑封层及固化塑封层的示意图；
图7A至图7B为移除载片及临时键合膜的示意图；
图8A及图8B为于多个芯片上布线、植球以及切割多个芯片的示意图；
图9为本发明另一半导体封装结构的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施方式及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
下面详细描述本发明的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
请参考图1至图8B，图1为本发明的半导体封装方法的流程图，图2A为临时承载板及多个芯片的示意图；图2B为图2A中临时承载板的俯视图；图3为于临时承载板上形成塑封层的示意图；图4A为支撑片与临时承载板结合的示意图；图4B为图4A中支撑片的仰视图；图5至图6为修整塑封层及固化塑封层的示意图；图7A至图7B为移除载片及临时键合膜的示意图；图8A及图8B为于多个芯片上布线、植球后切割多个芯片的示意图。
本发明的半导体封装方法，其包含：
步骤A(S110)，提供临时承载板，所述临时承载板上具有多个芯片，所述临时承载板具有芯片布局区域及环绕所述芯片布局区域的边缘区域，所述多个芯片位于所述芯片布局区域上；
步骤B(S120)，利用真空压膜工艺形成塑封层，所述塑封层覆盖所述芯片布局区域及所述边缘区域；
步骤C(S130)，提供支撑片，所述支撑片对应所述临时承载板的所述边缘区域设置有环状的辅助件，将所述支撑片与所述临时承载板结合，所述辅助件嵌入所述塑封层中并环绕所述芯片布局区域以辅助提升所述塑封层于所述边缘区域的厚度；以及
步骤D(S140)，移除所述临时承载板。
具体来说，如图2A及图2B所示，于步骤A中，提供临时承载板100，临时承载板100上具有多个芯片210，临时承载板100具有芯片布局区域101和环绕芯片布局区域101的边缘区域102，前述多个芯片210位于芯片布局区域101上。需要说明的是，为了方便说明，图2B中未绘示芯片210，图2A中仅绘示两个芯片210，实际操作中不以此为限。如图2A及图2B所示，边缘区域102具有第一宽度w1，一般的，第一宽度w1≥3000um。本实施例中，边缘区域102呈环状，第一宽度w1为形成边缘区域102的内外同心圆的半径差值。
如图2A所示，本实施例中，临时承载板100包含载片110和与之可分离的临时键合膜120，临时键合膜120铺设于载片110上，前述多个芯片210设置于临时键合膜120上。
如图3所示，于步骤B中，利用真空压膜工艺形成塑封层220，塑封层220覆盖芯片布局区域101及边缘区域102，从而塑封层220可包覆多个芯片210，这里，“包覆”是指塑封层220至少覆盖多个芯片210的部分区域。如图3中箭头A处所示，此时塑封层220于局部边缘区域102的厚度会小于芯片布局区域101处的厚度，或认为塑封层220于局部边缘区域102处远离临时承载板100的一侧存在缺失。
实际操作中，塑封层220所使用的材料为诸如带无机填料的有机高分子树脂，或带玻纤布与填料的有机高分子树脂，或环氧树脂、聚酰亚胺(PI)、干膜等带填料的聚合物复合材料。
如图4A及图4B所示，于步骤C中，提供支撑片300，支撑片300对应临时承载板100的边缘区域102设置有辅助件310，将支撑片300与临时承载板100结合，辅助件310嵌入塑封层220中并环绕芯片布局区域101以辅助提升塑封层220于边缘区域102的厚度。本实施例中，支撑片300的形状、尺寸与临时承载板100相同，从而支撑片300与临时承载板100结合时两者可完全对应，实际操作中，不以此为限。
本实施例中，辅助件310为胶层，即提前在支撑片300上形成一圈围坝胶(Damglue)。如图4B所示，本实施例中，辅助件310为连续的环状胶层。于另一实施例中，辅助件310亦可为由多个不连续的点胶所形成的环状胶层。进一步的，两个点胶中心之间的距离小于芯片210的最短边的边长，以确保在支撑片300与临时承载板100嵌合时临近边缘区域202的芯片210的四个角(或者至少两个角)能够得到支撑。实际操作中，辅助件310亦可为其他有机膜层。
如图4A中箭头B处所示，实际操作中，步骤C中，辅助件310嵌入塑封层220时，塑封层220还没有固化，塑封层220中的部分塑封料因辅助件310的嵌入而自边缘区域102溢出。如图5所示，步骤C还包括，修整塑封层220。具体来说，将自边缘区域102溢出的塑封料修整切除(图5中虚线为切割线)，使得塑封层220的边缘可与临时承载板100及支撑片300的边缘例如齐平。
接着，如图6所示，于步骤D移除临时承载板100之前，半导体封装方法还包含，烘烤固化塑封层220；固化后的塑封层220的总厚度值差≤20um。
本实施例中，塑封层220具有第一厚度h1，辅助件310具有第二厚度h2，其中，h1*0.1＜h2＜h1*0.8。实际操作中，第一高度h1例如为260um至280um，第二高度h2可介于40至200um之间。进一步的，如前所述，临时承载板100的边缘区域102具有第一宽度w1，辅助件310具有第二宽度w2，其中，0.5*w1≤w2≤w1，即辅助件310的宽度至少为边缘区域102的宽度的一半及以上。本实施例中，辅助件310呈环状，从而第二宽度w2为形成辅助件310的内外圆的半径差值。实际操作中，第一宽度w1例如≥3000um，第二宽度w2例如介于1700至2970um之间。经由这样的设计，可以在支撑片300与临时承载板100结合时，辅助件310完全嵌入塑封层220中并向边缘区域102上的塑封层220提供合适的支撑作用和限流作用，辅助提升塑封层220于边缘区域102的厚度，且塑封层220于边缘区域102的结构完整。
接着，如图7A及图7B所示，于步骤D中，先移除载片110，再撕除临时键合膜120。
实际操作中，以在支撑片300对应边缘区域102设置辅助件310和不设置辅助件310两种实验条件而分别形成两片晶圆塑封，在移除临时承载板100(即解结合，De-bonding)后将两片晶圆沿着经纬线分别切开，并沿着切割线均匀地去点测量塑封层220的厚度。从测量数据来看，不设置辅助件310的晶圆上塑封层220的厚度范围为250um~290um，总厚度值(TTV)差为40um。设置辅助件310的晶圆上塑封层的厚度范围为260um~280um，总厚度值(TTV)差为20um。如此，可明显看出，通过设置在支撑片300上设置辅助件310，晶圆上塑封层220的整体厚度变得更为均匀，总厚度值(TTV)差从40um降低到了20um，晶圆的边缘区域的厚度有明显增加；此外，从外观看，晶圆的边缘区域上塑封料的脱落情况也有了极大改善。
本实施例的半导体封装方法可应用于真空压膜的晶圆级扇出封装，如图8A所示，移除临时承载板100后，步骤D还包含，于多个芯片210上布线(Redistribution layer)211、植球(ball drop)212。于另一实施例中，该半导体封装方法亦可应用于具备晶圆级塑封工艺的多维扇出封装集成，具体来说，可于多个芯片210上设置高密度重布线层(Ultra highdensity RDLs)，高密度重布线层通过多个微触点(micro bumps)与多个芯片210电性连接。各芯片210例如具有若干电极，高密度重布线层通过多个微触点电性连通前述若干电极。高密度重布线层可包括介电层和分布于介电层内的金属布线层。介电层上还可设置开口以裸露至少部分金属布线层，所裸露的金属布线层可通过例如锡球电性连接其他外部电路，如电路板(PCB)等。介电层的材料可以是苯环丁烯(BCB)或聚亚酰胺(PI)等，或者是其它高分子介电材料以及带填料的高分子介电材料等。金属布线层的材料可以为钛、TiW、铜、金和金属的合金，或者是钛、TiW、铜、镍和金的合金等金属的单层或多层结构。实际操作中，可根据各芯片210的线路布局需要设置高密度重布线层所包含的介电层和金属布线层的数量。当高密度重布线层有多个介电层及多个金属布线层时，多个介电层及多个金属布线层一一间隔排布，且多个金属布线层之间相互导通以形成可供电信号传输的通道。
如图8B所示，所述半导体封装方法还包含，将多个芯片210切割成多个单颗封装体，每颗封装体上不保留辅助件310。本实施例中，在芯片切割时，辅助件310对应的是边缘区域(即晶圆无效区)，其最终不会遗留在各芯片210上，从而不会影响现有其他工艺流程，亦不会影响封装结构。
请参考图9，其为本发明的另一半导体封装结构的示意图。与前述单颗封装体中包含一个芯片210不同的是，本实施例中，一个半导体封装结构中包含至少两个芯片210’，所述至少两个芯片210’可相同或不同。即本实施例的半导体封装结构为多芯片封装结构，具体的，可为多芯片扇出型封装结构。所述至少两个芯片210’上具有电极211’，支撑片300’上可预制有高密度重布线层320’，高密度重布线层320’包含多个金属布线层321’和多个介电层322’，多个金属布线层321’及多个介电层322’一一间隔排布，且多个金属布线层321’之间相互导通以形成可供电信号传输的通道。实际操作中，可根据实际需要设置高密度重布线层320’所包含的金属布线层321’和介电层322’的数量。
于步骤C中，支撑片300’与临时承载板结合，各芯片210’上的电极211’与支撑片300’上的重布线层320’电性连接，实际操作中，电极211’与重布线层320’可通过多个微触点(Micro bump)400实现电性连接。微触点400可为焊料，其具有一定的高度，微触点400之间的间隙可被塑封层220’填充。进一步的，介电层322’远离各芯片210’的一侧可设置开口以裸露至少部分金属布线层321’，所裸露的金属布线层321’可通过例如锡球330’电性连接其他外部电路。与图4A及图4B所示的实施例类似，支撑片300’的至少局部边缘设置有辅助件310’，支撑片300’与临时承载板结合前，形成塑封层220’以覆盖所述至少两个芯片210’；支撑片300’与临时承载板结合时，所述辅助件310’嵌入所述塑封层220’中且至少局部环绕所述至少两个芯片210’以提供支撑作用及限流作用。
本实施例中，于步骤D之后，将所述至少两个芯片210’切割为同一封装体。如此一来，半导体封装结构为多芯片扇出型封装结构，其上可具有至少两个芯片210’，所述至少两个芯片210’之间通过支撑片300’上的重布线层320’实现连接。
如图9所示，半导体封装结构上还具有填充胶(underfill)500，填充胶500设置于各芯片210’与支撑片300’之间，填充胶500的高度可与各芯片210’上的电极211’持平。借此可进一步辅助增强各芯片210’与支撑片300’(例如重布线层320’)之间的连接强度。本实施例中，在切割制程中，辅助件310’被至少部分保留在半导体封装结构上；实际操作中，亦可不将辅助件310’保留在半导体封装结构上，视实际需求而定。
此外，本发明还涉及一种半导体封装用支撑片300，所述支撑片300用于与一临时承载板100结合，临时承载板100上具有多个芯片210，临时承载板100具有芯片布局区域101及环绕芯片布局区域101的边缘区域102，所述多个芯片210位于芯片布局区域101上；临时承载板100上还具有利用真空压膜工艺形成的塑封层220，所述塑封层220覆盖芯片布局区域101及边缘区域102；支撑片300对应临时承载板100的边缘区域102设置有环状的辅助件310，支撑片300与临时承载板100结合时，辅助件310嵌入塑封层220中并环绕芯片布局区域101以辅助提升塑封层220于边缘区域102的厚度。
实际操作中，辅助件310可为点胶层或贴膜层，例如贴附环状有机膜层。进一步的，辅助件310的高度介于40um至200um之间，辅助件320的宽度介于1700um至2970um之间。经由这样的设计，可以在支撑片300与临时承载板100结合时，辅助件310完全嵌入塑封层220中并向边缘区域102上的塑封层220提供合适的支撑作用及限流作用，辅助提升塑封层220于边缘区域102的厚度，且塑封层220于边缘区域102的结构完整。
本发明的半导体封装方法、封装结构及半导体封装用支撑片，在支撑片上设置环状的辅助件，在支撑片与临时承载板结合时，借助辅助件嵌合于塑封层实现类似塑封工艺中模具对塑封料产生的限制流动和支撑作用，使真空压膜工艺能够在保持原有优势的前提下，优化边缘塑封料的成型情况。如此，避免了塑封料的脱落问题，降低了封装工艺作业困难，提高了生产良率。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (15)

1.一种半导体封装方法，其特征在于，所述半导体封装方法包含，
步骤A，提供临时承载板，所述临时承载板上具有多个芯片，所述临时承载板具有芯片布局区域及环绕所述芯片布局区域的边缘区域，所述多个芯片位于所述芯片布局区域上；
步骤B，利用真空压膜工艺形成塑封层，所述塑封层覆盖所述芯片布局区域及所述边缘区域；
步骤C，提供支撑片，所述支撑片对应所述临时承载板的所述边缘区域设置有环状的辅助件，将所述支撑片与所述临时承载板结合，所述辅助件嵌入所述塑封层中并环绕所述芯片布局区域以辅助提升所述塑封层于所述边缘区域的厚度；以及
步骤D，移除所述临时承载板。
2.根据权利要求1所述的半导体封装方法，其特征在于，步骤D之后还包含，将所述多个芯片切割成多个单颗封装体，且每颗封装体上不保留所述辅助件。
3.根据权利要求1所述的半导体封装方法，其特征在于，步骤C中，所述辅助件嵌入所述塑封层时所述塑封层中的部分塑封料自所述边缘区域溢出，步骤C还包括，修整所述塑封层。
4.根据权利要求1所述的半导体封装方法，其特征在于，于步骤D之前还包含，烘烤固化所述塑封层；固化后的所述塑封层总厚度值差≤20um。
5.根据权利要求1所述的半导体封装方法，其特征在于，所述辅助件为点胶层或贴膜层。
6.根据权利要求1所述的半导体封装方法，其特征在于，所述塑封层具有第一厚度h1，所述辅助件具有第二厚度h2，其中，h1*0.1＜h2＜h1*0.8。
7.根据权利要求1或6所述的半导体封装方法，其特征在于，所述边缘区域具有第一宽度w1，所述辅助件具有第二宽度w2，其中，w1*0.5＜w2＜w1。
8.根据权利要求1所述的半导体封装方法，其特征在于，所述辅助件的高度介于40um至200um之间，所述辅助件的宽度介于1700um至2970um之间。
9.根据权利要求1所述的半导体封装方法，其特征在于，移除所述临时承载板后，步骤D还包含，于所述多个芯片上布线并植球；或者，于所述多个芯片上设置高密度重布线层，所述高密度重布线层通过多个微触点与所述多个芯片电性连接。
10.根据权利要求1所述的半导体封装方法，其特征在于，步骤A中，所述临时承载板包含载片和与之可分离的临时键合膜，所述多个芯片设置于所述临时键合膜上，所述临时键合膜铺设于所述载片上；步骤D包含，移除所述载片，撕除所述临时键合膜。
11.根据权利要求1所述的半导体封装方法，其特征在于，所述支撑片上预制有重布线层，所述多个芯片中的至少两个芯片上具有电极，步骤C中，所述支撑片与所述临时承载板结合时，所述重布线层与所述电极电性连接；步骤D之后还包含，将所述至少两个芯片切割为同一封装体。
12.一种半导体封装用支撑片，其特征在于，所述支撑片用于与一临时承载板结合，所述临时承载板上具有多个芯片，所述临时承载板具有芯片布局区域及环绕所述芯片布局区域的边缘区域，所述多个芯片位于所述芯片布局区域上；所述临时承载板上还具有利用真空压膜工艺形成的塑封层，所述塑封层覆盖所述芯片布局区域及所述边缘区域；所述支撑片对应所述临时承载板的所述边缘区域设置有环状的辅助件，所述支撑片与所述临时承载板结合，所述辅助件嵌入所述塑封层中并环绕所述芯片布局区域以辅助提升所述塑封层于所述边缘区域的厚度。
13.根据权利要求12所述的半导体封装用支撑片，其特征在于，所述辅助件为点胶层或贴膜层。
14.根据权利要求12所述的半导体封装用支撑片，其特征在于，所述辅助件的高度介于40um至200um之间，所述辅助件的宽度介于1700um至2970um之间。
15.一种半导体封装结构，其特征在于包含，
支撑片，所述支撑片上预设有重布线层，且所述支撑片至少于局部边缘具有辅助件；
至少两个芯片，所述至少两个芯片上具有电极；所述电极与所述重布线层电性连接；以及
塑封层，覆盖所述至少两个芯片，所述辅助件嵌入所述塑封层中且至少局部环绕所述至少两个芯片。
CN202211461686.5A 2022-11-17 2022-11-17 半导体封装方法、封装结构及半导体封装用支撑片 Active CN115497836B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211461686.5A CN115497836B (zh) 2022-11-17 2022-11-17 半导体封装方法、封装结构及半导体封装用支撑片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211461686.5A CN115497836B (zh) 2022-11-17 2022-11-17 半导体封装方法、封装结构及半导体封装用支撑片

Publications (2)

Publication Number Publication Date
CN115497836A true CN115497836A (zh) 2022-12-20
CN115497836B CN115497836B (zh) 2023-05-05

Family

ID=85114926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211461686.5A Active CN115497836B (zh) 2022-11-17 2022-11-17 半导体封装方法、封装结构及半导体封装用支撑片

Country Status (1)

Country Link
CN (1) CN115497836B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576682A (zh) * 2009-10-09 2012-07-11 丰田自动车株式会社 半导体装置的制造方法
CN111739805A (zh) * 2020-06-30 2020-10-02 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN112233986A (zh) * 2019-07-15 2021-01-15 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法及塑封模具

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576682A (zh) * 2009-10-09 2012-07-11 丰田自动车株式会社 半导体装置的制造方法
CN112233986A (zh) * 2019-07-15 2021-01-15 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法及塑封模具
CN111739805A (zh) * 2020-06-30 2020-10-02 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Also Published As

Publication number Publication date
CN115497836B (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
KR101185479B1 (ko) 반도체 장치 및 그 제조 방법
US10276545B1 (en) Semiconductor package and manufacturing method thereof
US7520052B2 (en) Method of manufacturing a semiconductor device
US9379081B2 (en) Semiconductor device package and method of the same
KR100247463B1 (ko) 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
US8304917B2 (en) Multi-chip stacked package and its mother chip to save interposer
US11508671B2 (en) Semiconductor package and manufacturing method thereof
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
US7129119B2 (en) Method for fabricating semiconductor packages
JP5543084B2 (ja) 半導体装置の製造方法
JP2009272512A (ja) 半導体装置の製造方法
US6995038B2 (en) Method of manufacturing semiconductor device
TWI582867B (zh) 晶片封裝製程
US20060068332A1 (en) Method for fabricating carrier structure integrated with semiconductor element
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
US6933179B1 (en) Method of packaging semiconductor device
CN115497836A (zh) 半导体封装方法、封装结构及半导体封装用支撑片
CN112117250B (zh) 芯片封装结构及其制作方法
US20170178993A1 (en) Electronic component and methods of manufacturing the same
TWI394240B (zh) 免用凸塊之覆晶封裝構造及其中介板
CN111668116A (zh) 半导体封装方法
CN112233987B (zh) 芯片封装结构的制作方法
CN113725087B (zh) 芯片封装结构的制作方法
CN215069986U (zh) 双层塑封的3d扇出型封装结构
US20220384468A1 (en) Semiconductor device and semiconductor device manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant