CN115483029A - 层叠陶瓷电子部件 - Google Patents

层叠陶瓷电子部件 Download PDF

Info

Publication number
CN115483029A
CN115483029A CN202210527457.2A CN202210527457A CN115483029A CN 115483029 A CN115483029 A CN 115483029A CN 202210527457 A CN202210527457 A CN 202210527457A CN 115483029 A CN115483029 A CN 115483029A
Authority
CN
China
Prior art keywords
equivalent diameter
area equivalent
layer
internal electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210527457.2A
Other languages
English (en)
Inventor
平井智昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021100425A external-priority patent/JP7517260B2/ja
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN115483029A publication Critical patent/CN115483029A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种可靠性高的层叠陶瓷电子部件。层叠陶瓷电子部件具备：层叠体，具有层叠的多个陶瓷层和层叠在陶瓷层上的多个内部导体层，并包含在高度方向上相对的第一主面以及第二主面、在与高度方向正交的宽度方向上相对的第一侧面以及第二侧面、和在与高度方向以及宽度方向正交的长度方向上相对的第一端面以及第二端面；和外部电极，与内部导体层连接，在内部导体层存在面积当量直径不同的多个孔，在将存在于内部导体层的多个孔的面积当量直径的累积分布中的累积值成为99％的面积当量直径设为面积当量直径D99时，面积当量直径D99为8.0μm以下。

Description

层叠陶瓷电子部件
技术领域
本发明涉及层叠陶瓷电子部件。
背景技术
以往，已知有层叠陶瓷电容器。一般来说，层叠陶瓷电容器具备层叠体，该层叠体交替地层叠了多个电介质层和内部电极层。例如，在专利文献1公开了一种层叠陶瓷电容器，其具备：层叠体，交替地层叠了多个电介质层和内部电极层；以及多个辅助电极。
在先技术文献
专利文献
专利文献1：日本特开2018-46086号公报
在专利文献1的层叠陶瓷电容器中，通过设置多个辅助电极，从而抑制了电场集中，提高了产品的可靠性。然而，在专利文献1中，关于内部电极层的孔对层叠陶瓷电容器的可靠性造成的影响却没有考虑。
发明内容
发明要解决的问题
本发明的目的在于，提供一种抑制电场集中且可靠性高的层叠陶瓷电子部件。
用于解决问题的技术方案
本发明涉及的层叠陶瓷电子部件具备：层叠体，具有层叠的多个陶瓷层和层叠在所述陶瓷层上的多个内部导体层，并包含在高度方向上相对的第一主面以及第二主面、在与高度方向正交的宽度方向上相对的第一侧面以及第二侧面、和在与高度方向以及宽度方向正交的长度方向上相对的第一端面以及第二端面；和外部电极，与所述内部导体层连接，在所述内部导体层存在面积当量直径不同的多个孔，在将存在于所述内部导体层的所述多个孔的面积当量直径的累积分布中的累积值成为99％的面积当量直径设为面积当量直径D99时，所述面积当量直径D99为8.0μm以下。
发明效果
根据本发明，能够提供一种抑制电场集中且可靠性高的层叠陶瓷电子部件。
附图说明
图1是实施方式的层叠陶瓷电容器的外观立体图。
图2是图1所示的层叠陶瓷电容器的沿着II-II线的剖视图。
图3是图2所示的层叠陶瓷电容器的沿着III-III线的剖视图。
图4A是图2所示的层叠陶瓷电容器的沿着IVA-IVA线的剖视图。
图4B是图2所示的层叠陶瓷电容器的沿着IVB-IVB线的剖视图。
图5是图4A所示的层叠陶瓷电容器1的V部分的放大图。
图6是示出存在于内部电极层的多个孔的面积当量直径分布数据的图。
图7A是示出在第一仿真中使用的内部电极层的模型的图。
图7B是示出内部电极层的孔的附近的电场强度分布的图。
图8是对在使面积当量直径D99的值发生了变化的各仿真模型中计算出的模型内的最大电场强度进行了绘制的图表。
图9是对在使内部电极层的覆盖率发生了变化的各仿真模型中计算出的模型内的最大电场强度进行了绘制的图表。
图10是对在使内部电极层的厚度发生了变化的各仿真模型中计算出的模型内的最大电场强度进行了绘制的图表。
图11A是示出在第四仿真中使用的内部电极层的孔的模型的图。
图11B是示出内部电极层的孔的附近的电场强度分布的图。
图12是将在圆度不同的孔的附近产生的最大电场强度的值基准化并进行了绘制的图表。
图13是示出第一模型以及第二模型的进行了基准化的最大电场强度的值的图表。
图14是与图3所示的层叠陶瓷电容器的XIV部分的放大图对应的扫描型电子显微镜的图像，是示出进行了加速寿命试验时的层叠体的绝缘击穿时的烧损状态的图。
图15A是示出两联构造的层叠陶瓷电容器的图。
图15B是示出三联构造的层叠陶瓷电容器的图。
图15C是示出四联构造的层叠陶瓷电容器的图。
附图标记说明
1：层叠陶瓷电容器(层叠陶瓷电子部件)；
10：层叠体；
LS1：第一端面；
LS2：第二端面；
WS1：第一侧面；
WS2：第二侧面；
TS1：第一主面；
TS2：第二主面；
20：电介质层(陶瓷层)；
30：内部电极层(内部导体层)；
31：第一内部电极层(第一内部导体层)；
32：第二内部电极层(第二内部导体层)；
H：孔；
WE1：第一边；
WE2：第二边；
WE3：第三边；
WE4：第四边；
A1：第一区域；
A2：第二区域；
A3：第三区域；
A4：第四区域；
40：外部电极；
40A：第一外部电极；
40B：第二外部电极；
L：长度方向；
W：宽度方向；
T：高度方向。
具体实施方式
以下，对本公开的实施方式涉及的作为层叠陶瓷电子部件的层叠陶瓷电容器1进行说明。图1是本实施方式的层叠陶瓷电容器1的外观立体图。图2是图1的层叠陶瓷电容器1的沿着II-II线的剖视图。图3是图2的层叠陶瓷电容器1的沿着III-III线的剖视图。图4A是图2的层叠陶瓷电容器1的沿着IVA-IVA线的剖视图。图4B是图2的层叠陶瓷电容器1的沿着IVB-IVB线的剖视图。
层叠陶瓷电容器1具有层叠体10和外部电极40。
在图1～图4B示出了XYZ正交坐标系。层叠陶瓷电容器1以及层叠体10的长度方向L与X方向对应。层叠陶瓷电容器1以及层叠体10的宽度方向W与Y方向对应。层叠陶瓷电容器1以及层叠体10的高度方向T与Z方向对应。在此，图2所示的剖面也称为LT剖面。图3所示的剖面也称为WT剖面。图4A以及图4B所示的剖面也称为LW剖面。
如图1～图4B所示，层叠体10包含在高度方向T上相对的第一主面TS1以及第二主面TS2、在与高度方向T正交的宽度方向W上相对的第一侧面WS1以及第二侧面WS2、和在与高度方向T以及宽度方向W正交的长度方向L上相对的第一端面LS1以及第二端面LS2。
如图1所示，层叠体10具有大致长方体形状。另外，层叠体10的长度方向L上的尺寸未必一定比宽度方向W上的尺寸长。优选在层叠体10的角部以及棱线部带有圆角。角部是层叠体的三个面相交的部分，棱线部是层叠体的两个面相交的部分。另外，也可以在构成层叠体10的表面的一部分或者全部形成有凹凸等。
层叠体10的尺寸没有特别限定，若将层叠体10的长度方向L上的尺寸设为L尺寸，则L尺寸优选为0.2mm以上且6mm以下。此外，若将层叠体10的高度方向T上的尺寸设为T尺寸，则T尺寸优选为0.05mm以上且5mm以下。此外，若将层叠体10的宽度方向W上的尺寸设为W尺寸，则W尺寸优选为0.1mm以上且5mm以下。
如图2以及图3所示，层叠体10具有内层部11、和配置为在高度方向T上夹持内层部11的第一主面侧外层部12以及第二主面侧外层部13。
内层部11包含作为多个陶瓷层的多个电介质层20、和作为多个内部导体层的多个内部电极层30。内层部11在高度方向T上包含从位于最靠第一主面TS1侧的内部电极层30到位于最靠第二主面TS2侧的内部电极层30。在内层部11中，多个内部电极层30隔着电介质层20对置地配置。内层部11是产生静电电容而实质上作为电容器发挥功能的部分。
多个电介质层20由电介质材料构成。电介质材料例如可以是包含BaTiO3、CaTiO3、SrTiO3、或者CaZrO3等成分的介电陶瓷。此外，电介质材料也可以是在这些主成分中添加了Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等副成分的材料。电介质材料特别优选是包含BaTiO3作为主成分的材料。
电介质层20的厚度优选为0.2μm以上且10μm以下。层叠的电介质层20的片数优选为15片以上且1200片以下。另外，该电介质层20的片数是内层部11的电介质层的片数和第一主面侧外层部12以及第二主面侧外层部13的电介质层的片数的总数。
多个内部电极层30(内部导体层30)具有多个第一内部电极层31(第一内部导体层31)以及多个第二内部电极层32(第二内部导体层32)。多个第一内部电极层31配置在多个电介质层20上。多个第二内部电极层32配置在多个电介质层20上。多个第一内部电极层31以及多个第二内部电极层32在层叠体10的高度方向T上隔着电介质层20交替地配置。第一内部电极层31以及第二内部电极层32配置为夹着电介质层20。
第一内部电极层31具有与第二内部电极层32对置的第一对置部31A、和从第一对置部31A被引出到第一端面LS1的第一引出部31B。第一引出部31B在第一端面LS1露出。
第二内部电极层32具有与第一内部电极层31对置的第二对置部32A、和从第二对置部32A被引出到第二端面LS2的第二引出部32B。第二引出部32B在第二端面LS2露出。
在本实施方式中，第一对置部31A和第二对置部32A隔着电介质层20对置，由此形成电容，表现出电容器的特性。
第一对置部31A以及第二对置部32A的形状没有特别限定，但是优选为矩形。不过，矩形形状的角部也可以形成有圆角，矩形形状的角部还可以倾斜地形成。第一引出部31B以及第二引出部32B的形状没有特别限定，但是优选为矩形。不过，矩形形状的角部也可以形成有圆角，矩形形状的角部还可以倾斜地形成。
第一对置部31A的宽度方向W上的尺寸和第一引出部31B的宽度方向W上的尺寸可以形成为相同的尺寸，也可以将任一者的尺寸形成得小。第二对置部32A的宽度方向W上的尺寸和第二引出部32B的宽度方向W上的尺寸可以形成为相同的尺寸，也可以将任一者的尺寸形成得窄。
如图4A所示，第一内部电极层31具有第一侧面WS1侧的第一边WE1和第二侧面WS2侧的第二边WE2。如图4B所示，第二内部电极层32具有第一侧面WS1侧的第三边WE3和第二侧面WS2侧的第四边WE4。
第一内部电极层31以及第二内部电极层32例如包括Ni、Cu、Ag、Pd、Au等金属、包含这些金属中的至少一种的合金等适当的导电材料。在使用合金的情况下，第一内部电极层31以及第二内部电极层32例如也可以包含Ag-Pd合金等。
第一内部电极层31以及第二内部电极层32各自的厚度例如优选为0.2μm以上且2.0μm以下的程度。第一内部电极层31以及第二内部电极层32的片数优选合起来为15片以上且1000片以下。
第一主面侧外层部12位于层叠体10的第一主面TS1侧。第一主面侧外层部12是位于第一主面TS1与最靠近第一主面TS1的内部电极层30之间的多个电介质层20的集合体。在第一主面侧外层部12中使用的电介质层20也可以与在内层部11中使用的电介质层20相同。
第二主面侧外层部13位于层叠体10的第二主面TS2侧。第二主面侧外层部13是位于第二主面TS2与最靠近第二主面TS2的内部电极层30之间的多个电介质层20的集合体。在第二主面侧外层部13中使用的电介质层20也可以与在内层部11中使用的电介质层20相同。
像这样，层叠体10具有层叠的多个电介质层20和层叠在电介质层20上的多个内部电极层30。即，层叠陶瓷电容器1具有交替地层叠了电介质层20和内部电极层30的层叠体10。
另外，层叠体10具有对置电极部11E。对置电极部11E是第一内部电极层31的第一对置部31A和第二内部电极层32的第二对置部32A对置的部分。对置电极部11E构成为内层部11的一部分。在图4A以及图4B中，示出了对置电极部11E的宽度方向W以及长度方向L上的范围。另外，对置电极部11E也称为电容器有效部。
另外，层叠体10具有侧面侧外层部。侧面侧外层部具有第一侧面侧外层部WG1和第二侧面侧外层部WG2。第一侧面侧外层部WG1是包含位于对置电极部11E与第一侧面WS1之间的电介质层20的部分。第二侧面侧外层部WG2是包含位于对置电极部11E与第二侧面WS2之间的电介质层20的部分。在图3、图4A以及图4B中，示出了第一侧面侧外层部WG1以及第二侧面侧外层部WG2的宽度方向W上的范围。另外，侧面侧外层部也称为W间隔或者侧方间隔。
另外，层叠体10具有端面侧外层部。端面侧外层部具有第一端面侧外层部LG1和第二端面侧外层部LG2。第一端面侧外层部LG1是包含位于对置电极部11E与第一端面LS1之间的电介质层20的部分。第二端面侧外层部LG2是包含位于对置电极部11E与第二端面LS2之间的电介质层20的部分。在图2、图4A以及图4B中，示出了第一端面侧外层部LG1以及第二端面侧外层部LG2的长度方向L上的范围。另外，端面侧外层部也称为L间隔或者端部间隔。
外部电极40具有配置在第一端面LS1侧的第一外部电极40A、和配置在第二端面LS2侧的第二外部电极40B。
第一外部电极40A配置在第一端面LS1上。第一外部电极40A与第一内部电极层31连接。第一外部电极40A也可以还配置在第一主面TS1的一部分以及第二主面TS2的一部分、和第一侧面WS1的一部分以及第二侧面WS2的一部分。在本实施方式中，第一外部电极40A形成为从第一端面LS1上延伸至第一主面TS1的一部分以及第二主面TS2的一部分、和第一侧面WS1的一部分以及第二侧面WS2的一部分。
第二外部电极40B配置在第二端面LS2上。第二外部电极40B与第二内部电极层32连接。第二外部电极40B也可以还配置在第一主面TS1的一部分以及第二主面TS2的一部分、和第一侧面WS1的一部分以及第二侧面WS2的一部分。在本实施方式中，第二外部电极40B形成为从第二端面LS2上延伸至第一主面TS1的一部分以及第二主面TS2的一部分、和第一侧面WS1的一部分以及第二侧面WS2的一部分。
如前所述，在层叠体10内，第一内部电极层31的第一对置部31A和第二内部电极层32的第二对置部32A隔着电介质层20对置，由此形成了电容。因此，在连接了第一内部电极层31的第一外部电极40A与连接了第二内部电极层32的第二外部电极40B之间表现出电容器的特性。
第一外部电极40A具有第一基底电极层50A、和配置在第一基底电极层50A上的第一镀敷层60A。
第二外部电极40B具有第二基底电极层50B、和配置在第二基底电极层50B上的第二镀敷层60B。
第一基底电极层50A配置在第一端面LS1上。第一基底电极层50A与第一内部电极层31连接。在本实施方式中，第一基底电极层50A形成为从第一端面LS1上延伸至第一主面TS1的一部分以及第二主面TS2的一部分、和第一侧面WS1的一部分以及第二侧面WS2的一部分。
第二基底电极层50B配置在第二端面LS2上。第二基底电极层50B与第二内部电极层32连接。在本实施方式中，第二基底电极层50B形成为从第二端面LS2上延伸至第一主面TS1的一部分以及第二主面TS2的一部分、和第一侧面WS1的一部分以及第二侧面WS2的一部分。
本实施方式的第一基底电极层50A以及第二基底电极层50B是烧附层。烧附层优选包含金属成分和玻璃成分或陶瓷成分中的任一方、或者包含它们双方。金属成分例如包含从Cu、Ni、Ag、Pd、Ag-Pd合金、Au等中选择的至少一者。玻璃成分例如包含从B、Si、Ba、Mg、Al、Li等中选择的至少一者。陶瓷成分可以使用与电介质层20相同种类的陶瓷材料，也可以使用与电介质层20不同种类的陶瓷材料。陶瓷成分例如包含从BaTiO3、CaTiO3、(Ba，Ca)TiO3、SrTiO3、CaZrO3等中选择的至少一者。
烧附层例如是将包含玻璃以及金属的导电性膏涂敷于层叠体并进行了烧附的烧附层。烧附层可以是将具有内部电极以及电介质层的层叠小片(chip)和涂敷于层叠小片的导电性膏同时进行了烧成的烧附层，也可以是在对具有内部电极以及电介质层的层叠小片进行烧成而得到层叠体之后对层叠体涂敷导电性膏并进行了烧附的烧附层。另外，在对具有内部电极以及电介质层的层叠小片和涂敷于层叠小片的导电性膏同时进行烧成的情况下，烧附层优选对代替玻璃成分而添加了陶瓷材料的膏进行烧附而形成。在该情况下，作为添加的陶瓷材料，特别优选使用与电介质层20相同种类的陶瓷材料。烧附层也可以是多个层。
关于位于第一端面LS1的第一基底电极层50A的长度方向上的厚度，优选在第一基底电极层50A的高度方向T以及宽度方向W上的中央部为例如3μm以上且200μm以下的程度。
关于位于第二端面LS2的第二基底电极层50B的长度方向上的厚度，优选在第二基底电极层50B的高度方向T以及宽度方向W上的中央部为例如3μm以上且200μm以下的程度。
在第一主面TS1或者第二主面TS2中的至少一个面的一部分也设置第一基底电极层50A的情况下，关于设置于该部分的第一基底电极层50A的高度方向上的厚度，优选在设置于该部分的第一基底电极层50A的长度方向L以及宽度方向W上的中央部为例如3μm以上且25μm以下的程度。
在第一侧面WS1或者第二侧面WS2中的至少一个面的一部分也设置第一基底电极层50A的情况下，关于设置于该部分的第一基底电极层50A的宽度方向上的厚度，优选在设置于该部分的第一基底电极层50A的长度方向L以及高度方向T上的中央部为例如3μm以上且25μm以下的程度。
在第一主面TS1或者第二主面TS2中的至少一个面的一部分也设置第二基底电极层50B的情况下，关于设置于该部分的第二基底电极层50B的高度方向上的厚度，优选在设置于该部分的第二基底电极层50B的长度方向L以及宽度方向W上的中央部为例如3μm以上且25μm以下的程度。
在第一侧面WS1或者第二侧面WS2中的至少一个面的一部分也设置第二基底电极层50B的情况下，关于设置于该部分的第二基底电极层50B的宽度方向上的厚度，优选在设置于该部分的第二基底电极层50B的长度方向L以及高度方向T上的中央部为例如3μm以上且25μm以下的程度。
另外，第一基底电极层50A以及第二基底电极层50B并不限于烧附层。第一基底电极层50A以及第二基底电极层50B包含从烧附层、导电性树脂层、薄膜层等中选择的至少一者。例如，第一基底电极层50A以及第二基底电极层50B也可以是薄膜层。薄膜层通过溅射法或者蒸镀法等薄膜形成法来形成。薄膜层是沉积了金属粒子的10μm以下的层。
第一镀敷层60A配置为覆盖第一基底电极层50A。
第二镀敷层60B配置为覆盖第二基底电极层50B。
第一镀敷层60A以及第二镀敷层60B例如也可以包含从Cu、Ni、Sn、Ag、Pd、Ag-Pd合金、Au等中选择的至少一者。第一镀敷层60A以及第二镀敷层60B也可以分别由多个层形成。第一镀敷层60A以及第二镀敷层60B优选为在Ni镀敷层上形成了Sn镀敷层的两层构造。
第一镀敷层60A配置为覆盖第一基底电极层50A。在本实施方式中，第一镀敷层60A具有第一Ni镀敷层61A和位于第一Ni镀敷层61A上的第一Sn镀敷层62A。
第二镀敷层60B配置为覆盖第二基底电极层50B。在本实施方式中，第二镀敷层60B具有第二Ni镀敷层61B和位于第二Ni镀敷层61B上的第二Sn镀敷层62B。
Ni镀敷层防止第一基底电极层50A以及第二基底电极层50B被安装层叠陶瓷电容器1时的焊料所侵蚀。此外，Sn镀敷层使安装层叠陶瓷电容器1时的焊料的润湿性提高。由此，使层叠陶瓷电容器1的安装变得容易。第一Ni镀敷层61A、第一Sn镀敷层62A、第二Ni镀敷层61B、第二Sn镀敷层62B各自的厚度优选为2μm以上且10μm以下。
另外，本实施方式的第一外部电极40A以及第二外部电极40B例如也可以具有包含导电性粒子和热固化性树脂的导电性树脂层。在作为基底电极层(第一基底电极层50A、第二基底电极层50B)而设置导电性树脂层的情况下，导电性树脂层可以配置为覆盖烧附层，也可以不设置烧附层而直接配置在层叠体10上。在将导电性树脂层配置为覆盖烧附层的情况下，导电性树脂层配置在烧附层与镀敷层(第一镀敷层60A、第二镀敷层60B)之间。导电性树脂层可以完全覆盖在烧附层上，也可以覆盖烧附层的一部分。
包含热固化性树脂的导电性树脂层例如比由镀敷膜、导电性膏的烧成物构成的导电层富于柔软性。因此，即使在对层叠陶瓷电容器1施加了物理冲击、起因于热循环的冲击的情况下，导电性树脂层也作为缓冲层而发挥功能。因而，导电性树脂层抑制层叠陶瓷电容器1产生裂纹。
构成导电性粒子的金属也可以是Ag、Cu、Ni、Sn、Bi或者包含它们的合金。导电性粒子优选包含Ag。导电性粒子例如为Ag的金属粉。Ag在金属之中电阻率最低，因此适合于电极材料。此外，Ag是贵金属，因此不易氧化，耐候性高。因而，Ag的金属粉适合作为导电性粒子。
此外，导电性粒子也可以是在金属粉的表面涂覆了Ag的金属粉。使用在金属粉的表面涂覆了Ag的金属粉时，金属粉优选为Cu、Ni、Sn、Bi或者它们的合金粉。为了在保持Ag的特性的同时使母材的金属变为廉价的金属，优选使用涂覆了Ag的金属粉。
进而，导电性粒子也可以是对Cu、Ni实施了防氧化处理的导电性粒子。此外，导电性粒子也可以是在金属粉的表面涂覆了Sn、Ni、Cu的金属粉。使用在金属粉的表面涂覆了Sn、Ni、Cu的金属粉时，金属粉优选为Ag、Cu、Ni、Sn、Bi或者它们的合金粉。
导电性粒子的形状没有特别限定。导电性粒子能够使用球形状、扁平状等的导电性粒子，但是优选将球形状金属粉和扁平状金属粉混合使用。
包含于导电性树脂层的导电性粒子主要承担确保导电性树脂层的通电性的作用。具体地，通过多个导电性粒子彼此接触，从而在导电性树脂层内部形成通电路径。
构成导电性树脂层的树脂例如也可以包含从环氧树脂、酚醛树脂、氨基甲酸酯树脂、硅酮树脂、聚酰亚胺树脂等公知的各种各样的热固化性树脂中选择的至少一者。其中，尤其是耐热性、耐湿性、密接性等优异的环氧树脂，是最合适的树脂之一。此外，导电性树脂层的树脂优选与热固化性树脂一同包含固化剂。在作为基础树脂而使用环氧树脂的情况下，环氧树脂的固化剂也可以是酚系、胺系、酸酐系、咪唑系、活性酯系、酰胺酰亚胺系等公知的各种各样的化合物。
另外，导电性树脂层也可以由多个层形成。导电性树脂层的最厚的部分的厚度优选为10μm以上且150μm以下。
另外，也可以是如下结构，即，不设置第一基底电极层50A以及第二基底电极层50B而在层叠体10上直接配置后述的第一镀敷层60A以及第二镀敷层60B。即，层叠陶瓷电容器1也可以是包含与第一内部电极层31和第二内部电极层32直接电连接的镀敷层的结构。在这样的情况下，也可以在作为预处理而在层叠体10的表面配设催化剂之后形成镀敷层。
在该情况下，镀敷层也优选为多个层。下层镀敷层以及上层镀敷层分别例如优选包含从Cu、Ni、Sn、Pb、Au、Ag、Pd、Bi或者Zn等中选择的至少一种金属或者包含这些金属的合金。下层镀敷层更优选使用具有阻焊性能的Ni来形成。上层镀敷层更优选使用焊料润湿性良好的Sn或者Au来形成。另外，例如在使用Ni来形成第一内部电极层31以及第二内部电极层32的情况下，下层镀敷层优选使用与Ni的接合性好的Cu来形成。另外，上层镀敷层只要根据需要来形成即可，外部电极40也可以仅包含下层镀敷层。此外，镀敷层可以将上层镀敷层作为最外层，也可以在上层镀敷层的表面进一步形成其它镀敷层。
不设置基底电极层而配置的镀敷层的每一层的厚度优选为2μm以上且10μm以下。另外，镀敷层优选不包含玻璃。镀敷层的每单位体积的金属比例优选为99体积％以上。
另外，在层叠体10上直接形成镀敷层的情况下，能够削减基底电极层的厚度。因而，与削减了基底电极层的厚度相应地，能够使层叠陶瓷电容器1的高度方向T上的尺寸降低，能够谋求层叠陶瓷电容器1的低高度化。或者，与削减了基底电极层的厚度相应地，能够使夹在第一内部电极层31与第二内部电极层32之间的电介质层20的厚度变厚，能够谋求坯体厚度的提高。像这样，通过在层叠体10上直接形成镀敷层，从而能够使层叠陶瓷电容器的设计自由度提高。
另外，若将包含层叠体10和外部电极40的层叠陶瓷电容器1的长度方向上的尺寸设为L尺寸，则L尺寸优选为0.2mm以上且6mm以下。此外，若将层叠陶瓷电容器1的高度方向上的尺寸设为T尺寸，则T尺寸优选为0.05mm以上且5mm以下。此外，若将层叠陶瓷电容器1的宽度方向上的尺寸设为W尺寸，则W尺寸优选为0.1mm以上且5mm以下。
在此，本申请的发明人通过研究、实验、仿真的积累，得到了如下的见解，即，为了提高层叠陶瓷电容器的可靠性，优选将内部电极层的孔设为合适的状态。以下对这一点进行说明。
以往，为了提高层叠陶瓷电容器的可靠性，采取了各种方法。例如，在专利文献1公开了一种层叠陶瓷电容器，其具备：层叠体，交替地层叠了多个电介质层和内部电极层；以及多个辅助电极。在专利文献1的层叠陶瓷电容器中，通过设置多个辅助电极，从而抑制了电场集中，提高了产品的可靠性。然而，专利文献1的层叠陶瓷电容器具有多个辅助电极，因此难以确保产生静电电容的电容器有效部的面积。因而，难以在抑制静电电容的下降的同时提高可靠性。
本申请的发明人考虑了上述的内容，对能够提高可靠性的内部电极层的结构进行了潜心研究。其结果是，本申请的发明人得到了如下的见解，即，根据本实施方式的结构，能够在抑制静电电容的下降的同时抑制电场集中，提高产品的可靠性。具体地，本申请的发明人发现，在层叠陶瓷电容器产生绝缘击穿时，以内部电极层中的存在孔的部位为起点而烧损。而且，本申请的发明人发现，通过调整内部电极层的多个孔的后述的面积当量直径D99的大小，从而可提高层叠陶瓷电容器的可靠性。以下，对本实施方式的内部电极层30进行详细说明。
图5是图4A所示的层叠陶瓷电容器1的V部分的放大图，是例示性地示出作为内部电极层30的第一内部电极层31的状态的图。更详细地，图5是在将第一主面TS1和第二主面TS2连结的高度方向T上对本实施方式的层叠陶瓷电容器1的WT剖面中的内部电极层30进行观察时的图，即，是对本实施方式的层叠陶瓷电容器1的WT剖面中的内部电极层30进行了俯视时的图。另外，在将第一主面TS1和第二主面TS2连结的高度方向T上观察时的第一内部电极层31对电介质层20的被覆状态和第二内部电极层32对电介质层20的被覆状态成为基本上相同的状态。因而，在以下的说明中，根据需要，将第一内部电极层31以及第二内部电极层32统一作为内部电极层30而进行说明。
图5是示出作为内部电极层30的边的第一边WE1的附近的内部电极层30的图。如图5所示，在内部电极层30存在面积当量直径不同的多个孔H。另外，图5所示的内部电极层30的厚度为0.6μm，作为内部电极层对电介质层20的被覆率的覆盖率为82％。另外，内部电极层30的孔H的内部可以成为空隙，也可以存在电介质、二氧化硅等玻璃成分。在内部电极层30的孔H的内部成为空隙的情况下，通过孔H可看到电介质层20。
图6是示出存在于内部电极层30的多个孔H的面积当量直径分布数据的图。在图6中，示出了对面积当量直径的累积％。图6的横轴是孔H的面积当量直径，图6的纵轴是累积％，该累积％表示将该面积当量直径以下的孔H的个数(孔的个数的累计值)除以整体的个数(形成母集合的孔的个数)而得到的值。即，图6所示的面积当量直径分布数据是以个数为基准的面积当量直径分布数据。另外，图6的数据是内部电极层30的边的附近的测定对象区域中的面积当量直径分布数据，成为将存在于比图5中所示的区域大的区域的孔作为母集合时的数据。
在本实施方式的层叠陶瓷电容器1中，在将存在于内部电极层30的多个孔H的面积当量直径的累积分布中的累积值成为99％的面积当量直径设为面积当量直径D99时，面积当量直径D99为8.0μm以下。在图6所示的面积当量直径分布数据的例子中，面积当量直径D99为4.4μm。
此外，在将存在于内部电极层30的多个孔H的面积当量直径的累积分布中的累积值成为90％的面积当量直径设为面积当量直径D90时，面积当量直径D90例如优选为4.0μm以下。例如，在图6的面积当量直径分布数据中，面积当量直径D90为2.8μm。由此，能够抑制电场集中，提高产品的可靠性。
另外，所谓面积当量直径，是具有与由孔的轮廓规定的孔的面积相等的面积的正圆的直径的值。例如，在由孔的轮廓规定的孔的面积为50μm2时，面积当量直径成为8.0μm。
另外，如前所述，面积当量直径D99是多个孔的面积当量直径的累积分布中的累积值成为99％的面积当量直径。即，将该面积当量直径以下的面积当量直径的孔的比率成为99％这样的值称为面积当量直径D99。另外，面积当量直径D90是多个孔的面积当量直径的累积分布中的累积值成为90％的面积当量直径。即，将该面积当量直径以下的面积当量直径的孔的比率成为90％这样的值称为面积当量直径D90。另外，面积当量直径D50也称为中位直径，是多个孔的面积当量直径的累积分布中的累积值成为50％的面积当量直径。即，将该面积当量直径以下的面积当量直径的孔的比率成为50％这样的值称为面积当量直径D50。换言之，在将多个孔H以某个面积当量直径为基准分为两个部分时，将比基准大的孔的个数和比基准小的孔的个数成为相同的个数这样的面积当量直径称为面积当量直径D50。
接下来，利用仿真对可得到上述的效果的情况进行说明。
<第一仿真>
图7A是在第一仿真中使用的内部电极层30的模型。在该模型中，在电介质层20上设置有内部电极层30。此外，在该模型中，如图7A所示，随机地配置了多个孔H。此外，多个孔H的面积当量直径具有偏差。另外，在该模型中，多个孔H由正圆形成。另外，在该模型中，在电介质层20的背面侧，也与表面侧同样地，设置有随机地配置了多个孔H的内部电极层30。
在第一仿真中，在内部电极层30设定了多个孔H，使得上述的面积当量直径D99成为8.0μm。此外，将内部电极层30的厚度设定为0.6μm，将内部电极层30对电介质层20的覆盖率设定为88％，将电介质层20的厚度设定为2.0μm，将施加电压设定为37.5V。在仿真中，在夹着电介质层20的表面侧的内部电极层30与背面侧的内部电极层30之间施加电压。
以本设定条件进行了仿真，其结果是，确认了如下的倾向，即，电场容易集中在孔H的轮廓的周围。图7B是示出孔H的附近的电场强度分布的图。在图7B中，用灰度示出了电场强度，越是电场强度高的部分，越用浅的颜色示出。根据图7B，可确认电场集中在孔H的轮廓的周围的样子。此外，可确认如下的倾向，即，与如图7B的右侧所示的比较小的孔的轮廓的周围相比，电场更容易集中在如图7B的左侧所示的比较大的孔的轮廓的周围。
在本设定条件下，计算了在模型中产生的电场强度，其结果是，尽管像上述的那样电场强度高的部分集中在比较大的孔的周围，但是模型内的最大电场强度的值为72MV/m以下。该最大电场强度的值是在确保层叠陶瓷电容器的可靠性的情况下能够允许的值。
接下来，利用使面积当量直径D99的值发生了变化的模型，计算了在各个模型中产生的电场强度。另外，将内部电极层30的厚度、内部电极层30对电介质层20的覆盖率、电介质层20的厚度以及施加电压设定为固定的值而进行了仿真。图8是示出了其结果的图表。图8的横轴是模型中的面积当量直径D99的值，图8的纵轴是模型内的最大电场强度。另外，在图8中，示出了通过对所绘制的点进行拟合而得到的近似曲线。
首先，在像以往的内部电极层30那样存在比较大的尺寸的孔的情况下，具体地，在存在于内部电极层30的多个孔H的面积当量直径D99超过8.0μm的情况下，确认了模型内的最大电场强度的值变高。例如，在面积当量直径D99为14.0μm以上的情况下，模型内的最大电场强度的值超过80MV/m。更具体地，面积当量直径D99为14.0μm、16.0μm、18.0μm、20.0μm的情况下的模型内的最大电场强度分别是80.7MV/m、86.9MV/m、87.5MV/m、89.0MV/m，均超过了80MV/m。
另一方面，如果面积当量直径D99为8.0μm以下，则在模型内产生的最大电场强度的值低于72MV/m，确认了可抑制电场集中。例如，如果面积当量直径D99为4.0μm或2.0μm，则最大电场强度的值成为60MV/m左右或60MV/m以下，确认了可进一步抑制电场集中。更具体地，面积当量直径D99为8.0μm、7.5μm、4.0μm、2.0μm的情况下的最大电场强度分别成为70.7MV/m、71.3MV/m、56.0MV/m、52.0MV/m，均为72MV/m以下。
从图8的数据的倾向来看，能够理解为，例如，即使在像后述的本实施方式的实施例中也存在的那样的、面积当量直径D99为4.7μm、3.2μm、或2.2μm的情况下，也可将最大电场强度抑制得较低，也可抑制电场集中。
另外，根据图8的数据，能够确认如果面积当量直径D99为2.0μm以上且8.0μm以下，则可抑制电场集中。此外，能够确认在面积当量直径D99为2.0μm以上且4.7μm以下、2.0μm以上且4.0μm以下、或2.0μm以上且3.2μm以下的情况下，可进一步抑制电场集中。此外，若从图8的数据的倾向考虑，则可认为即使在面积当量直径D99为2.0μm以下的情况下，也可抑制电场集中。例如，可认为即使面积当量直径D99为1.5μm，也可抑制电场集中。例如，可认为即使面积当量直径D99为1.5μm以上且8.0μm以下，也可抑制电场集中。此外，可认为在面积当量直径D99为1.5μm以上且4.7μm以下、1.5μm以上且4.0μm以下、或1.5μm以上且3.2μm以下的情况下，可进一步抑制电场集中。
另外，本仿真中的面积当量直径D99成为8.0μm的模型的面积当量直径D90为4.0μm，面积当量直径D99成为7.5μm的模型的面积当量直径D90为3.8μm，面积当量直径D99成为4.0μm的模型的面积当量直径D90为2.6μm，面积当量直径D99成为2.0μm的模型的面积当量直径D90为1.9μm。面积当量直径D90优选为4.0μm以下。面积当量直径D90更优选为2.6μm以下。此外，面积当量直径D90优选为1.9μm以上且4.0μm以下。面积当量直径D90更优选为1.9μm以上且2.6μm以下。
像以上那样，通过如本实施方式所示地将面积当量直径D99设为8.0μm以下，从而能够抑制电场集中，提高产品的可靠性。
在此，为了确认最大电场强度对平均孔径有无依赖性，将存在于内部电极层30的多个孔H的面积当量直径D99固定，并进行了利用了使平均直径发生了变化的模型的补充仿真。具体地，制作了孔H的面积当量直径D99为7.5μm且孔H的平均直径为3.0μm的模型、和孔H的面积当量直径D99为7.5μm且孔H的平均直径为2.0μm的模型。此时，在任一模型中，均调整为内部电极层30对电介质层20的覆盖率成为88％。此外，在任一模型中，内部电极层30的厚度均设定为0.6μm，电介质层20的厚度均设定为2.0μm，施加电压均设定为37.5V。其结果是，任一模型的模型内的最大电场强度的值均为70MV/m，未发现差异。由此，确认了最大电场强度对平均孔径的依赖性低。
<第二仿真>
接下来，对作为追加仿真的第二仿真进行说明。在第二仿真中，利用使作为内部电极层30对电介质层20的被覆率的覆盖率发生了变化的模型，计算了在各个模型中产生的电场强度。
在第二仿真中，将面积当量直径D99设定为7.5μm，将内部电极层30的厚度设定为0.6μm，将电介质层20的厚度设定为2.0μm，将施加电压设定为37.5V，并确认了在模型内产生的最大电场强度。图9是示出了其结果的图表。图9的横轴是模型中的内部电极层30的覆盖率，图9的纵轴是模型内的最大电场强度。
如图9所示，未确认到最大电场强度的值对覆盖率的值的依赖性。具体地，可确认在覆盖率为70％以上到99％以下的情况下，最大电场强度的值为72MV/m以下。例如，可确认在覆盖率为70％、77％、82％、86％、88％、93％、97％、99％的情况下，最大电场强度的值成为72MV/m以下。
为了确保静电电容，优选覆盖率高。根据第二仿真，能够确认即使在覆盖率为比较高的值的情况下，例如，即使在覆盖率为70％以上且99％以下的情况下，通过采用本实施方式的结构，也能够在抑制静电电容的下降的同时提高产品的可靠性。此外，可确认即使在作为覆盖率高且生产率也良好的范围的覆盖率为86％以上且93％以下的情况下，通过采用本实施方式的结构，也能够在抑制静电电容的下降的同时提高产品的可靠性。
<第三仿真>
接下来，对作为追加的仿真的第三仿真进行说明。在第三仿真中，利用使内部电极层30的厚度发生了变化的模型，计算了在各个模型中产生的电场强度。
在第三仿真中，将面积当量直径D99设定为7.5μm，将内部电极层30对电介质层20的覆盖率设定为88％，将电介质层20的厚度设定为2.0μm，将施加电压设定为37.5V，并确认了在模型内产生的最大电场强度。图10是示出了其结果的图表。图10的横轴是模型中的内部电极层30的厚度。图10的纵轴是模型内的最大电场强度。
如图10所示，未确认到最大电场强度的值对内部电极层30的厚度的依赖性。具体地，可确认在内部电极层30的厚度为0.2μm以上且2.0μm以下的情况下，最大电场强度的值为72MV/m以下。例如，可确认在内部电极层30的厚度为0.2μm、0.3μm、0.6μm、0.8μm、1.0μm、1.5μm、2.0μm的情况下，最大电场强度的值为72MV/m以下。
通过使内部电极层30的厚度变薄，从而即使是相同尺寸的层叠体，也能够增加层叠片数，因此能够确保静电电容。根据第三仿真，能够确认即使内部电极层30的厚度薄，例如，即使在内部电极层30的厚度为0.2μm以上且2.0μm以下的情况下，通过采用实施方式的结构，也能够在抑制静电电容的下降的同时提高产品的可靠性。另外，根据图10的数据，能够确认内部电极层30的厚度也可以为0.2μm以上且1.0μm以下、0.2μm以上且0.8μm以下、0.2μm以上且0.6μm以下、或者0.2μm以上且0.3μm以下。
另外，内部电极层30的厚度的尺寸也可以小于前述的面积当量直径D99的值。例如，面积当量直径D99为2.0μm以上且8.0μm以下，相对于此，内部电极层30的厚度的尺寸也可以小于2.0μm。例如，面积当量直径D99为1.5μm以上且8.0μm以下，相对于此，内部电极层30的厚度的尺寸也可以为0.8μm以下。在该情况下，面积当量直径D99成为大于内部电极层30的厚度的尺寸的值。通过将面积当量直径D99设为给定值以下，并且使内部电极层30的厚度的尺寸小于面积当量直径D99的值，从而能够在采用容易确保静电电容的结构的同时抑制电场集中。
另外，内部电极层30的厚度的尺寸也可以为前述的面积当量直径D99的值的一半以下的大小。例如，面积当量直径D99为2.0μm以上且8.0μm以下，相对于此，内部电极层30的厚度的尺寸也可以为0.8μm以下。例如，面积当量直径D99为1.5μm以上且8.0μm以下，相对于此，内部电极层30的厚度的尺寸也可以为0.6μm以下。通过将面积当量直径D99设为给定值以下，并且使内部电极层30的厚度的尺寸为面积当量直径D99的值的一半以下的大小，从而能够在采用容易确保静电电容的结构的同时抑制电场集中。
另外，内部电极层30的厚度的尺寸也可以小于前述的面积当量直径D90的值。在该情况下，面积当量直径D90成为比内部电极层30的厚度的尺寸大的值。例如，也可以是，面积当量直径D90为4.0μm以下、3.8μm以下、或2.6μm以下，并且内部电极层30的厚度的尺寸小于面积当量直径D90的值。通过将面积当量直径D90设为给定值以下，并且使内部电极层30的厚度的尺寸小于面积当量直径D90的值，从而能够在采用容易确保静电电容的结构的同时抑制电场集中。
另外，内部电极层30的厚度的尺寸也可以为前述的面积当量直径D90的值的一半以下的大小。例如，也可以是，面积当量直径D90为4.0μm以下、3.8μm以下、或2.6μm以下，并且内部电极层30的厚度的尺寸为面积当量直径D90的一半以下的大小。通过将面积当量直径D90没为给定值以下，并且使内部电极层30的厚度的尺寸为面积当量直径D90的值的一半以下的大小，从而能够在采用容易确保静电电容的结构的同时抑制电场集中。
<第四仿真>
接下来，对作为追加的仿真的第四仿真进行说明。在第四仿真中，对是否能够通过调整存在于内部电极层30的孔的形状来更加抑制电场集中进行了确认。
图11A的左侧的图是在第四仿真中使用的内部电极层30的孔的模型。在该模型中，多个孔的形状不同。另外，该图所示的孔的模型基于如图11A的右侧的图所示的在实际制作的内部电极层30形成的孔的轮廓进行了建模。在第四仿真中，将内部电极层的厚度设定为0.6μm，将电介质层的厚度设定为2.0μm，将施加电压设定为37.5V，并确认了在模型内的6个孔H1～H6各自的附近产生的最大电场强度。另外，6个孔H1～H6的面积当量直径全部一致，均设定为3.0μm。
首先，作为孔的形状指标，计算了孔的圆度。孔H1的圆度为0.456，孔H2的圆度为0.204，孔H3的圆度为0.995，孔H4的圆度为0.272，孔H5的圆度为0.321，孔H6的圆度为0.704。
接下来，进行仿真，确认了在孔H1～H6各自的附近产生的最大电场强度。图11B是作为例子而示出圆度高的孔H3的附近的电场强度分布、和圆度比孔H3低的孔H5的附近的电场强度分布的图。在图11B中，用灰度示出了电场强度，电场强度越高，越用浅的颜色示出。如图11B所示，可确认如下倾向，即，在圆度低的孔H5的轮廓的周围产生的最大电场强度成为比在圆度高的孔H3的轮廓的周围产生的最大电场强度低的值。
图12是将在圆度不同的孔H1～H6各自的附近产生的最大电场强度的值基准化并进行了绘制的图表。另外，图12的横轴是孔的圆度。在图12的纵轴示出了对最大电场强度进行了基准化的数值，即，将在接近正圆的孔H3的附近产生的最大电场强度设为1时的指数。在图12中，示出了通过对所绘制的点进行拟合而得到的直线。
如图12所示，可确认最大电场强度的值依赖于孔的圆度。具体地，可确认孔的圆度越低，最大电场强度的值变得越低。例如，如果孔的圆度为0.7以下，则与孔几乎为正圆的情况相比，最大电场强度下降15％左右。此外，如果圆度为0.46以下，则与孔几乎为正圆的情况相比，最大电场强度下降30％左右。
像这样，得到了如下的倾向，即，通过降低存在于内部电极层30的孔的圆度，从而可更加抑制电场集中。
在此，根据前面的仿真结果，可预计面积当量直径比较大的孔的圆度对最大电场强度的抑制有贡献。因此，利用使圆度的分布发生了变化的模型，对是否能够降低最大电场强度进行了确认。具体地，在将存在于内部电极层30的多个孔H的面积当量直径的累积分布中的累积值成为90％的面积当量直径设为面积当量直径D90时，作为第一模型，制作了如下的模型，即，面积当量直径为面积当量直径D90以上的孔的圆度的平均值为0.99，并且面积当量直径比面积当量直径D90小的孔的圆度的平均值为0.59。此外，作为第二模型，制作了如下的模型，即，面积当量直径为面积当量直径D90以上的孔的圆度的平均值为0.59，并且面积当量直径比面积当量直径D90小的孔的圆度的平均值为0.99。
另外，在第一模型以及第二模型中，将面积当量直径D99设定为7.5μm，将内部电极层的厚度设定为0.6μm，将内部电极层对电介质层的覆盖率设定为88％，将电介质层的厚度设定为2.0μm，将施加电压设定为37.5V，并确认了在模型内产生的最大电场强度。图13是示出了其结果的图表。在图13的纵轴示出了对最大电场强度进行了基准化的数值，即，将第一模型中的最大电场强度设为1时的指数。
如图13所示，可确认第二模型中的最大电场强度的值低于第一模型中的最大电场强度的值。具体地，可确认第二模型中的最大电场强度的值与第一模型中的最大电场强度的值相比，最大电场强度下降25％左右。即，可确认面积当量直径比较大的孔的圆度对最大电场强度的抑制特别有贡献。
根据以上可知，通过降低面积当量直径D90以上的孔的圆度，将其平均值设为0.7以下，从而能够更加降低最大电场强度。即，通过将由面积当量直径为面积当量直径D90以上的孔构成的第一母集合中的多个孔的圆度的平均值没为0.7以下，从而能够更加降低最大电场强度。由此，能够更加提高层叠陶瓷电容器的可靠性。更优选将面积当量直径D90以上的孔的圆度的平均值设为0.46以下。由此，能够进一步降低最大电场强度。因而，能够进一步提高层叠陶瓷电容器的可靠性。另外，面积当量直径D90以上的孔的圆度的平均值也可以为0.2以上且0.7以下、或者0.2以上且0.46以下。
以下，对各种参数的测定方法进行说明。各种参数能够通过以下的方法来确认。
首先，对测定面积当量直径D99、面积当量直径D90、以及圆度的平均值这样的参数时的测定对象区域进行说明。
本申请的发明人通过研究、实验、仿真的积累，得到了如下的见解，即，为了提高层叠陶瓷电容器等层叠陶瓷电子部件的可靠性，特别优选将内部电极层的给定区域的孔设为合适的状态。具体地，本申请的发明人通过反复实施层叠陶瓷电容器的加速寿命试验后的分析等，从而得到了如下的见解，即，层叠陶瓷电容器的层叠体的绝缘击穿时的烧损位置多数情况下在侧面侧外层部的附近，并且是从内部电极层的边(端部)分开一点的区域，优选将该区域的孔设为合适的状态。
图14是与图3所示的层叠陶瓷电容器的WT剖面的XIV部分的放大图对应的扫描型电子显微镜(SEM)的图像，是示出进行了加速寿命试验时的层叠体10的绝缘击穿时的烧损状态的图。像这样，在层叠陶瓷电容器1中，在侧面侧外层部WG的附近，且在从内部电极层30的边分开一点的区域中，容易产生层叠体10的烧损部位D。
因而，优选将该区域的内部电极层30的多个孔H设为合适的状态，上述的测定对象区域优选设定在侧面侧外层部WG的附近，并且设定在从内部电极层30的边分开一点的区域。
具体地，将第一内部电极层31中的从与第一边WE1相距10μm的位置到与第一边WE1相距50μm的位置的区域设为第一区域A1，将从与第二边WE2相距10μm的位置到与第二边WE2相距50μm的位置的区域设为第二区域A2，将第二内部电极层32中的从与第三边相距10μm的位置到与第三边相距50μm的位置的区域设为第三区域A3，将从与第四边相距10μm的位置到与第四边相距50μm的位置的区域设为第四区域A4，此时，优选将这些第一区域A1、第二区域A2、第三区域A3以及第四区域A4作为测定对象区域。另外，在第一边WE1～第四边WE4的直线性低的情况下，在通过基于线性回归的直线拟合等将各边规定为直线的基础上，划定第一区域A1～第四区域A4。
在图4A中示意性地示出作为测定对象区域的第一区域A1以及第二区域A2。在图4B中示意性地示出作为测定对象区域的第三区域A3以及第四区域A4。
在作为测定对象区域的第一区域A1、第二区域A2、第三区域A3以及第四区域A4中，设定用于基于SEM观察实际进行参数的测定的测定对象范围。
在SEM观察中，一个观察视野内的观察范围设定为40μm×40μm～80μm×80μm的程度。然后，分析对象范围设定为其中的40μm×40μm的范围。然后，基于12个部位的分析对象范围的集合，测定面积当量直径等参数。具体地，在第一区域A1、第二区域A2、第三区域A3以及第四区域A4的各区域中，分别各设定3个部位的分析对象范围a。3个部位的分析对象范围a设定在对置电极部11E的范围内。3个部位的分析对象范围a之中设定在最靠第一端面LS1侧的分析对象范围a设定在与第一端面侧外层部LG1相距10μm的位置。3个部位的分析对象范围a之中设定在最靠第二端面LS2侧的分析对象范围a设定在与第二端面侧外层部LG2相距10μm的位置。3个部位的分析对象范围a之中设定在正中央的位置的分析对象范围a设定在层叠体10的长度方向L上的中央部的位置。3个部位的分析对象范围a在层叠陶瓷电容器的长度方向L上设定在像成为等间隔的那样的位置。在图4A中，作为例示，示出了设定在第二区域A2的3个部位的分析对象范围a。然后，通过4个区域×3个部位的合计12个部位的分析对象范围a的集合，设定测定面积当量直径D99等参数的测定对象范围。
另外，在层叠陶瓷电子部件的片尺寸小的情况下，第一区域A1～第四区域A4也可以设定在重叠的位置。此外，各分析对象范围a也可以设定在重叠的位置。在该情况下，使各区域重叠且设定在不同的位置，并将各分析对象范围设定为覆盖内部电极层的尽量大的区域。
<面积当量直径D99、D90的测定方法>
对存在于内部电极层30的孔的面积当量直径D99以及D90的测定方法进行说明。
首先，通过电场剥离将层叠体10的位于高度方向上的中央部的内部电极层30和电介质层20剥下，由此使内部电极层30露出。接下来，将内部电极层30的作为测定对象区域的第一区域A1～第四区域A4的一部分设定为上述的分析对象范围a，并进行SEM观察。另外，在使第一内部电极层31露出的情况下，首先，将第一内部电极层31的第一区域A1以及第二区域A2的一部分设定为上述的分析对象范围a，并进行SEM观察。然后，通过FIB(聚焦离子束)加工使第二内部电极层32露出。然后，将第二内部电极层32的第三区域A3以及第四区域A4的一部分设定为上述的分析对象范围a，并进行SEM观察。另外，也可以在进行了第二内部电极层32的SEM观察之后进行第一内部电极层31的SEM观察。
在SEM观察中，解析SEM图像，识别形成在内部电极层30的各个孔的轮廓。然后，对于形成在内部电极层30的各个孔，基于由孔的轮廓规定的孔的面积，计算出孔的面积当量直径。另外，所谓面积当量直径，是具有与由孔的轮廓规定的孔的面积相等的面积的正圆的直径的值。
对于构成测定对象范围的12个部位的分析对象范围a，计算上述的各个孔的面积当量直径。在此，孔的面积成为小于1.0μm2的值的“孔”，有可能不是孔，而是噪声。因而，为了排除噪声的影响，在此后的分析中，将其从分析对象中排除。
将在测定对象范围，即，12个部位的分析对象范围中识别出的全部的孔(除了上述的孔的面积成为小于1.0μm2的值的“孔”以外)的集合设定为孔的母集合。
基于测定对象范围中的孔的母集合的面积当量直径的数据，计算出面积当量直径D99以及面积当量直径D90。面积当量直径D99作为存在于测定对象区域内的多个孔的面积当量直径的以个数为基准的累积分布中的累积值成为99％的面积当量直径进行计算。面积当量直径D90作为存在于测定对象区域内的多个孔的面积当量直径的以个数为基准的累积分布中的累积值成为90％的面积当量直径进行计算。
<孔的圆度的测定方法>
对存在于内部电极层30的孔的圆度的测定方法进行说明。
首先，通过电场剥离将层叠体10的位于高度方向上的中央部的内部电极层30和电介质层20剥下，由此使内部电极层30露出。接下来，将内部电极层30的作为测定对象区域的第一区域A1～第四区域A4的一部分设定为上述的分析对象范围a，并进行SEM观察。另外，在使第一内部电极层31露出的情况下，首先，将第一内部电极层31的第一区域A1以及第二区域A2的一部分设定为上述的分析对象范围a，并进行SEM观察。然后，通过FIB(聚焦离子束)加工使第二内部电极层32露出。然后，将第二内部电极层32的第三区域A3以及第四区域A4的一部分设定为上述的分析对象范围a，并进行SEM观察。另外，也可以在进行了第二内部电极层32的SEM观察之后进行第一内部电极层31的SEM观察。
在SEM观察中，解析SEM图像，识别形成在内部电极层30的各个孔的轮廓。然后，对于形成在内部电极层30的各个孔，基于由孔的轮廓规定的孔的面积，计算出孔的面积当量直径。另外，所谓面积当量直径，是具有与由孔的轮廓规定的孔的面积相等的面积的正圆的直径的值。
对于构成测定对象范围a的12个部位的分析对象范围，计算上述的各个孔的面积当量直径。在此，孔的面积成为小于1.0μm2的值的“孔”，有可能不是孔，而是噪声。因而，为了排除噪声的影响，在此后的分析中，将其从分析对象中排除。
将在测定对象范围，即，12个部位的分析对象范围中识别出的全部的孔(除了上述的孔的面积成为小于1.0μm2的值的“孔”以外)的集合设定为孔的母集合。
对于孔的母集合中的各个孔，基于由孔的轮廓规定的孔的面积以及圆周的长度，通过下述的式(1)来计算孔的圆度。
圆度＝4π×(面积)/(圆周的长度)2…(1)
进而，将存在于测定对象区域的孔的母集合分为由面积当量直径为面积当量直径D90以上的孔构成的第一母集合、和由面积当量直径比面积当量直径D90小的孔构成的第二母集合。然后，计算由面积当量直径为面积当量直径D90以上的孔构成的第一母集合中的多个孔的圆度的平均值。将其作为本实施方式的第一母集合中的多个孔的圆度的平均值。
<覆盖率的测定方法>
对作为内部电极层30对电介质层20的被覆率的覆盖率的测定方法进行说明。
首先，通过电场剥离将层叠体10的位于高度方向上的中央部的内部电极层30和电介质层20剥下，由此使内部电极层30露出。接下来，将内部电极层30的作为测定对象区域的第一区域A1～第四区域A4的一部分设定为上述的分析对象范围a，并进行SEM观察。另外，在使第一内部电极层31露出的情况下，首先，将第一内部电极层31的第一区域A1以及第二区域A2的一部分设定为上述的分析对象范围a，并进行SEM观察。然后，通过FIB(聚焦离子束)加工使第二内部电极层32露出。然后，将第二内部电极层32的第三区域A3以及第四区域A4的一部分设定为上述的分析对象范围a，并进行SEM观察。另外，也可以在进行了第二内部电极层32的SEM观察之后进行第一内部电极层31的SEM观察。
然后，通过SEM图像的解析，对分析对象范围a中的内部电极层30的区域进行识别。然后，基于分析对象范围a的面积和内部电极层30的区域的面积，通过下述的式(2)计算内部电极层30对电介质层20的被覆率。
被覆率(％)＝(内部电极层的面积/分析对象范围的面积)×100…(2)
对于构成测定对象范围的12个部位的分析对象范围，计算内部电极层30对电介质层20的被覆率。然后，将其平均值作为本实施方式的内部电极层30对电介质层20的被覆率。
<内部电极层的厚度的测定方法>
对多个内部电极层30的厚度的测定方法进行说明。
首先，将层叠陶瓷电容器剖面研磨至L尺寸的1/2的位置，使特定的WT剖面露出。然后，利用SEM对通过研磨而露出的层叠体10的WT剖面进行观察。
接下来，测定如下的合计5条线上的内部电极层30的厚度，该5条线是穿过层叠体10的剖面的中心的沿着层叠方向的中心线、以及从该中心线向两侧等间隔地引出的各两条线。在此，该5个部位的内部电极层30的厚度的测定在层叠体10的层叠方向上的3个部分分别进行。然后，将3个部分×5个部位的合计15个部位的内部电极层30的厚度的平均值作为本实施方式中的内部电极层30的厚度。
接下来，对本实施方式的层叠陶瓷电容器1的制造方法进行说明。
准备电介质层20用的电介质片以及内部电极层30用的导电性膏。电介质片以及内部电极用的导电性膏包含粘合剂以及溶剂。粘合剂以及溶剂也可以是公知的粘合剂以及溶剂。
在电介质片上，例如通过丝网印刷、凹版印刷等以给定的图案印刷内部电极层30用的导电性膏。由此，准备形成了第一内部电极层31的图案的电介质片以及形成了第二内部电极层32的图案的电介质片。
通过层叠给定片数的未印刷内部电极层的图案的电介质片，从而形成成为第一主面TS1侧的第一主面侧外层部12的部分。通过在其上依次层叠印刷了第一内部电极层31的图案的电介质片以及印刷了第二内部电极层32的图案的电介质片，从而形成成为内层部11的部分。通过在该成为内层部11的部分上层叠给定片数的未印刷内部电极层的图案的电介质片，从而形成成为第二主面TS2侧的第二主面侧外层部13的部分。由此，制作层叠片。
通过利用等静压压制等手段在高度方向上压制层叠片，从而制作层叠块。
通过将层叠块切割为给定的尺寸，从而切出层叠小片。此时，也可以通过滚筒研磨等使层叠小片的角部以及棱线部带有圆角。
通过对层叠小片进行烧成，从而制作层叠体10。虽然烧成温度还依赖于电介质层20、内部电极层30的材料，但是优选为900℃以上且1400℃以下。
在此，为了将存在于内部电极层30的孔的面积当量直径D99设为给定值以下，例如，8.0μm以下、4.7μm以下、或3.2μm以下，此外，为了使其收敛于给定的范围内，可调整上述的制造条件。
具体地，通过对层叠印刷了内部电极层30的图案的电介质片时的压力、温度、加压时间进行调整，从而调整为存在于内部电极层30的孔的面积当量直径D99成为给定值以下。例如，在内部电极层30比较薄的情况下，层叠片压制时的压力设定为较高。
此外，为了将存在于内部电极层30的孔的面积当量直径D99设为给定值以下，也可以调制内部电极层30用的导电性膏的材料。例如，在内部电极层30的主成分为Ni的情况下，通过使用较大的平均粒径的粒子作为成为导电性膏的原料的Ni粒子，从而能够使Ni粒子彼此的接合开始温度和陶瓷的烧结收缩开始温度接近。由此，可抑制内部电极层30的球化，调整为面积当量直径D99成为给定值以下。此外，在内部电极层30用的导电性膏中作为共通材料而添加与包含于电介质层20的陶瓷粉末相同的陶瓷粉末的情况下，通过使用较大的平均粒径的共通材料，从而能够使Ni粒子彼此的接合开始温度和陶瓷的烧结收缩开始温度接近。由此，可抑制内部电极层30的球化，调整为面积当量直径D99成为给定值以下。此外，也可以通过对内部电极层30用的导电性膏的Ni粒子、共通材料、溶剂间的亲和性进行控制，从而提高共通材料的分散性。由此，可抑制内部电极层30的球化，调整为孔的面积当量直径D99成为给定值以下。
此外，在对层叠小片进行烧成时，也可以通过将层叠小片稠密地排列配置，从而提高烧成时的小片内温度的均匀性。由此，可抑制内部电极层30的球化，调整为面积当量直径D99成为给定值以下。此外，也可以通过将层叠小片以埋入到陶瓷粉的状态进行烧成，从而提高烧成时的小片内外的温度的均匀性。由此，可抑制内部电极层30的球化，调整为面积当量直径D99成为给定值以下。另外，在烧成时，层叠小片的靠近第一侧面以及第二侧面的部分，例如，内部电极层30的第一侧面WS1侧的边以及内部电极层的第二侧面WS2侧的边的温度容易上升。因而，在该部分容易产生内部电极层30的球化。然而，通过上述的方法，可抑制内部电极层30的第一区域A1～第四区域A4的球化，能够将存在于内部电极层30的孔的面积当量直径D99设为给定值以下。
另外，也可以通过使内部电极层30由两步印刷来形成，从而将内部电极层30形成为至少在层叠小片的靠近第一侧面以及第二侧面的部分，例如，第一区域A1～第四区域A4存在的孔的面积当量直径D99成为给定值以下。在该情况下，至少在第一区域A1～第四区域A4印刷包含平均粒径较大的Ni粒子以及平均粒径较大的共通材料的导电性膏。而且，在内部电极层30的包含中心区域的其它区域，印刷包含平均粒径比较小的Ni粒子以及平均粒径比较小的共通材料的导电性膏。由此，至少对于存在于第一区域A1～第四区域A4的孔，能够将其面积当量直径D99设为给定值以下。
另外，上述的将存在于内部电极层30的孔的面积当量直径D99设为给定值以下的方法能够适当地组合。由此，能够将存在于内部电极层30的孔的面积当量直径D99调整为给定值以下，例如8.0μm以下、4.7μm以下、或3.2μm以下，或者能够调整为给定的范围内。同样地，通过上述的方法，能够将存在于内部电极层30的孔的面积当量直径D90调整为给定值以下或者给定的范围内。
另外，为了将存在于内部电极层30的多个孔的圆度设为给定值以下，例如，为了将面积当量直径D90以上的孔的圆度的平均值设为0.7以下、或0.46以下，也可以调制内部电极层30用的导电性膏的材料。例如，在内部电极层30的主成分为Ni的情况下，作为成为导电性膏的原料的Ni粒子，也可以使用粒径具有偏差的粒子。由此，可形成像多个小孔相连的那样的扁瘪的形状的孔，能够减小较大的孔的圆度。此外，在作为共通材料而添加与包含于电介质层20的陶瓷粉末相同的陶瓷粉末的情况下，作为共通材料，也可以使用粒径具有偏差的共通材料。由此，可形成像多个小孔相连的那样的扁瘪的形状的孔，能够减小较大的孔的圆度。通过使用这些方法，从而能够将面积当量直径D90以上的孔的圆度的平均值设为给定值以下。
另外，也可以通过使内部电极层30由两步印刷来形成，从而将内部电极层30形成为至少在层叠小片的靠近第一侧面以及第二侧面的部分，例如，第一区域A1～第四区域A4存在的孔的圆度成为给定值以下。在该情况下，至少在第一区域A1～第四区域A4印刷使用了粒径具有偏差的Ni粒子以及粒径具有偏差的共通材料的导电性膏。而且，在内部电极层30的包含中心区域的其它区域，印刷包含抑制了粒径的偏差的Ni粒子以及抑制了粒径的偏差的共通材料的导电性膏。由此，至少对于存在于第一区域A1～第四区域A4的孔，能够将面积当量直径D90以上的孔的圆度的平均值设为给定值以下。另外，也可以使用这样的方法，将内部电极层30形成为存在于第一区域A1～第四区域A4的孔的圆度的平均值比存在于内部电极层30的中心区域的孔的圆度的平均值低。
在层叠体10的两端面涂敷成为基底电极层(第一基底电极层50A、第二基底电极层50B)的导电性膏。在本实施方式中，基底电极层是烧附层。包含玻璃成分和金属的导电性膏例如通过浸渍等方法涂敷于层叠体10。然后，进行烧附处理，形成基底电极层。此时的烧附处理的温度优选为700℃以上且900℃以下。
另外，在将烧成前的层叠小片和涂敷于层叠小片的导电性膏同时进行烧成的情况下，烧附层优选对代替玻璃成分而添加了陶瓷材料的膏进行烧附而形成。此时，作为添加的陶瓷材料，特别优选使用与电介质层20相同种类的陶瓷材料。在该情况下，对烧成前的层叠小片涂敷导电性膏，并将层叠小片和涂敷于层叠小片的导电性膏同时进行烧附，从而形成层叠体10，该层叠体10形成了烧附层。
然后，在基底电极层的表面形成镀敷层。在本实施方式中，在第一基底电极层50A的表面形成第一镀敷层60A。此外，在第二基底电极层50B的表面形成第二镀敷层60B。在本实施方式中，作为镀敷层，形成Ni镀敷层以及Sn镀敷层。在进行镀敷处理时，也可以采用电解镀敷、无电解镀敷中的某一者。不过，关于无电解镀敷，为了使镀层析出速度提高，需要利用催化剂等进行预处理，因此存在工序复杂化这样的缺点。因此，通常优选采用电解镀敷。Ni镀敷层以及Sn镀敷层例如通过滚筒镀敷而依次形成。
另外，在由薄膜层形成基底电极层的情况下，通过进行掩模设置等，从而在想要形成外部电极的部分形成作为基底电极层的薄膜层。薄膜层通过溅射法或者蒸镀法等薄膜形成法来形成。薄膜层是沉积了金属粒子的1.0μm以下的层。
另外，在设置导电性树脂层作为基底电极层的情况下，导电性树脂层可以配置为覆盖烧附层，也可以不设置烧附层而直接配置在层叠体10上。在设置导电性树脂层的情况下，将包含热固化性树脂以及金属成分的导电性树脂膏涂敷在烧附层上或层叠体10上，然后，以250～550℃以上的温度进行热处理。由此，热固化树脂热固化，形成导电性树脂层。该热处理时的气氛优选为N2气氛。此外，为了防止树脂的飞散，并且防止各种金属成分的氧化，氧浓度优选为100ppm以下。
另外，也可以不设置基底电极层而将镀敷层直接配置在层叠体10的内部电极层30的露出部。在该情况下，在层叠体10的第一端面LS1以及第二端面LS2实施镀敷处理，在内部电极层30的露出部上形成镀敷层。在进行镀敷处理时，也可以采用电解镀敷、无电解镀敷中的某一者。不过，关于无电解镀敷，为了使镀层析出速度提高，需要利用催化剂等进行预处理，因此存在工序复杂化这样的缺点。因此，通常优选采用电解镀敷。作为镀敷工法，优选采用滚筒镀敷。此外，也可以根据需要，通过与下层镀敷层同样的工法来形成上层镀敷层，该上层镀敷层形成在下层镀敷层的表面。
通过这样的制造工序，可制造层叠陶瓷电容器1。
另外，层叠陶瓷电容器1的结构并不限定于图1～图4B所示的结构。例如，层叠陶瓷电容器1也可以是如图15A、图15B、图15C所示的两联构造、三联构造、四联构造的层叠陶瓷电容器。
图15A所示的层叠陶瓷电容器1是两联构造的层叠陶瓷电容器1，作为内部电极层30，除了第一内部电极层33以及第二内部电极层34以外，还具备未被引出到第一端面LS1以及第二端面LS2中的任一者的浮置内部电极层35。图15B所示的层叠陶瓷电容器1是三联构造的层叠陶瓷电容器1，作为浮置内部电极层35，具备第一浮置内部电极层35A以及第二浮置内部电极层35B。图15C所示的层叠陶瓷电容器1是四联构造的层叠陶瓷电容器1，作为浮置内部电极层35，具备第一浮置内部电极层35A、第二浮置内部电极层35B以及第三浮置内部电极层35C。像这样，通过作为内部电极层30而设置浮置内部电极层35，从而层叠陶瓷电容器1成为对置电极部被分割为多个的构造。由此，在对置的内部电极层30之间形成多个电容器成分，这些电容器成分成为串联地连接的结构。因而，施加于各个电容器成分的电压变低，能够谋求层叠陶瓷电容器1的高耐压化。另外，本实施方式的层叠陶瓷电容器1也可以是四联以上的多联构造，这是不言而喻的。
另外，层叠陶瓷电容器1可以是具备两个外部电极的二端子型的层叠陶瓷电容器，也可以是具备多个外部电极的多端子型的层叠陶瓷电容器。
另外，在上述的实施方式中，作为层叠陶瓷电子部件，例示了如下的层叠陶瓷电容器，即，作为陶瓷层，使用了由介电陶瓷构成的电介质层20。然而，本公开的层叠陶瓷电子部件并不限定于此。例如，本公开的陶瓷电子部件还能够应用于作为陶瓷层而使用了压电体陶瓷的压电部件、作为陶瓷层而使用了半导体陶瓷的热敏电阻等各种各样的层叠陶瓷电子部件。作为压电体陶瓷，可列举PZT(锆钛酸铅)系陶瓷等，作为半导体陶瓷，可列举尖晶石系陶瓷等。
根据本实施方式的层叠陶瓷电子部件，发挥以下的效果。
(1)本实施方式的层叠陶瓷电子部件1具备：层叠体10，具有层叠的多个陶瓷层20和层叠在陶瓷层20上的多个内部导体层30，并具有在高度方向上相对的第一主面TS1以及第二主面TS2、在与高度方向正交的宽度方向上相对的第一侧面WS1以及第二侧面WS2、和在与高度方向以及宽度方向正交的长度方向上相对的第一端面LS1以及第二端面LS2；和外部电极40，与内部导体层30连接，在内部导体层30存在面积当量直径不同的多个孔，在将存在于内部导体层30的多个孔的面积当量直径的累积分布中的累积值成为99％的面积当量直径设为面积当量直径D99时，面积当量直径D99为8.0μm以下。由此，能够提供抑制电场集中且可靠性高的层叠陶瓷电子部件。
(2)在本实施方式的层叠陶瓷电子部件1中，存在于内部导体层30的多个孔的面积当量直径D99为4.7μm以下。由此，能够提供抑制电场集中且可靠性高的层叠陶瓷电子部件。
(3)在本实施方式的层叠陶瓷电子部件1中，存在于内部导体层30的多个孔的面积当量直径D99为3.2μm以下。由此，能够提供抑制电场集中且可靠性高的层叠陶瓷电子部件。
(4)在本实施方式的层叠陶瓷电子部件1中，存在于内部导体层30的多个孔的面积当量直径D99为2.0μm以上且8.0μm以下。由此，能够提供抑制电场集中且可靠性高的层叠陶瓷电子部件。
(5)在本实施方式的层叠陶瓷电子部件1中，存在于内部导体层30的多个孔的面积当量直径D99为2.0μm以上且4.0μm以下。由此，能够提供抑制电场集中且可靠性高的层叠陶瓷电子部件。
(6)在本实施方式的层叠陶瓷电子部件1中，内部导体层30对陶瓷层20的被覆率为70％以上且99％以下。由此，能够在抑制静电电容的下降的同时提高产品的可靠性。
(7)在本实施方式的层叠陶瓷电子部件1中，内部导体层30对陶瓷层20的被覆率为86％以上且93％以下。由此，能够在抑制静电电容的下降的同时提高产品的可靠性。
(8)在本实施方式的层叠陶瓷电子部件1中，内部导体层30的厚度为0.2μm以上且2.0μm以下。由此，能够在采用容易确保静电电容的结构的同时抑制电场集中。
(9)在本实施方式的层叠陶瓷电子部件1中，内部导体层30的厚度为0.2μm以上且0.3μm以下。由此，能够在采用容易确保静电电容的结构的同时抑制电场集中。
(10)在本实施方式的层叠陶瓷电子部件1中，内部导体层30的厚度的尺寸比面积当量直径D99的值小。由此，能够在采用容易确保静电电容的结构的同时抑制电场集中。
(11)在本实施方式的层叠陶瓷电子部件1中，在将存在于内部导体层30的多个孔的面积当量直径的累积分布中的累积值成为90％的面积当量直径设为面积当量直径D90时，内部导体层30的厚度的尺寸为面积当量直径D90的值的一半以下的大小。由此，能够在采用容易确保静电电容的结构的同时抑制电场集中。
(12)在本实施方式的层叠陶瓷电子部件1中，在将存在于内部导体层30的多个孔的面积当量直径的累积分布中的累积值成为90％的面积当量直径设为面积当量直径D90时，由面积当量直径为面积当量直径D90以上的孔构成的第一母集合中的多个孔的圆度的平均值为0.7以下。由此，可更加抑制电场集中。
(13)在本实施方式的层叠陶瓷电子部件1中，在将存在于内部导体层30的多个孔的面积当量直径的累积分布中的累积值成为90％的面积当量直径设为面积当量直径D90时，由面积当量直径为面积当量直径D90以上的孔构成的第一母集合中的多个孔的圆度的平均值为0.2以上且0.7以下。由此，可更加抑制电场集中。
(14)在本实施方式的层叠陶瓷电子部件1中，在将存在于内部导体层30的多个孔的面积当量直径的累积分布中的累积值成为90％的面积当量直径设为面积当量直径D90时，由面积当量直径为面积当量直径D90以上的孔构成的第一母集合中的多个孔的圆度的平均值为0.2以上且0.46以下。由此，可更加抑制电场集中。
(15)在本实施方式的层叠陶瓷电子部件1中，存在于内部导体层30的多个孔的面积当量直径D99为8.0μm以下，存在于内部导体层30的多个孔的面积当量直径D90为4.0μm以下。由此，能够抑制电场集中。
(16)在本实施方式的层叠陶瓷电子部件1中，存在于内部导体层30的多个孔的面积当量直径D99为2.0μm以上且8.0μm以下，存在于内部导体层30的多个孔的面积当量直径D90为1.9μm以上且4.0μm以下。由此，能够抑制电场集中。
(17)本实施方式的层叠陶瓷电子部件1的外部电极40具有配置在第一端面LS1侧的第一外部电极40A和配置在第二端面LS2侧的第二外部电极40B，多个内部导体层30具有与第一外部电极40A电连接的多个第一内部导体层31和与第二外部电极40B电连接的多个第二内部导体层32，第一内部导体层31具有第一侧面WS1侧的第一边WE1和第二侧面WS2侧的第二边WE2，第二内部导体层32具有第一侧面WS1侧的第三边WE3和第二侧面WS2侧的第四边WE4，将第一内部导体层31中的从与第一边WE1相距10μm的位置到与第一边WE1相距50μm的位置的区域设为第一区域A1，将从与第二边WE2相距10μm的位置到与第二边WE2相距50μm的位置的区域设为第二区域A2，将第二内部导体层32中的从与第三边WE3相距10μm的位置到与第三边WE3相距50μm的位置的区域设为第三区域A3，将从与第四边WE4相距10μm的位置到与第四边WE4相距50μm的位置的区域没为第四区域A4，将存在于第一区域A1、第二区域A2、第三区域A3以及第四区域A4的孔的集合设为孔的母集合，此时，面积当量直径D99是孔的母集合中的孔的面积当量直径的累积分布中的累积值成为99％的面积当量直径。由此，能够提供抑制电场集中且可靠性高的层叠陶瓷电子部件。
(18)本实施方式的层叠陶瓷电子部件1具备：层叠体10，具有层叠的多个陶瓷层20和层叠在陶瓷层20上的多个内部导体层30，并具有在高度方向上相对的第一主面TS1以及第二主面TS2、在与高度方向正交的宽度方向上相对的第一侧面WS1以及第二侧面WS2、和在与高度方向以及宽度方向正交的长度方向上相对的第一端面LS1以及第二端面LS2；和外部电极40，与内部导体层30连接，在内部导体层30存在面积当量直径不同的多个孔，外部电极40具有配置在第一端面LS1侧的第一外部电极40A和配置在第二端面LS2侧的第二外部电极40B，多个内部导体层30具有与第一外部电极40A电连接的多个第一内部导体层31和与第二外部电极40B电连接的多个第二内部导体层32，第一内部导体层31具有第一侧面WS1侧的第一边WE1和第二侧面WS2侧的第二边WE2，第二内部导体层32具有第一侧面WS1侧的第三边WE3和第二侧面WS2侧的第四边WE4，将第一内部导体层31中的从与第一边WE1相距10μm的位置到与第一边WE1相距50μm的位置的区域设为第一区域A1，将从与第二边WE2相距10μm的位置到与第二边WE2相距50μm的位置的区域设为第二区域A2，将第二内部导体层32中的从与第三边WE3相距10μm的位置到与第三边WE3相距50μm的位置的区域设为第三区域A3，将从与第四边WE4相距10μm的位置到与第四边WE4相距50μm的位置的区域设为第四区域A4，将存在于第一区域A1、第二区域A2、第三区域A3以及第四区域A4的孔的集合设为孔的母集合，将孔的母集合中的孔的面积当量直径的累积分布中的累积值成为99％的面积当量直径设为面积当量直径D99，此时，面积当量直径D99为8.0μm以下。由此，能够提供抑制电场集中且可靠性高的层叠陶瓷电子部件。
<实施例>
按照本实施方式记载的制造方法，制作了多个批次(第一批次～第三批次)的层叠陶瓷电容器，作为实施例的试样，该多个批次制作为面积当量直径D99成为不同的值。然后，利用所制作的试样，进行了基于加速寿命试验(HALT试验)的可靠性试验。
<层叠陶瓷电容器的制造>
首先，按照本实施方式记载的制造方法，制作了以下规格的层叠陶瓷电容器，作为实施例的试样。
·层叠陶瓷电容器的尺寸：L×W×T＝2.15mm×1.41mm×1.45mm
·电容：4.7μF
·额定电压：25V
·电介质层：BaTiO3
·内部电极层：Ni
·基底电极层：包含导电性金属(Cu)和玻璃成分的电极
·镀敷层：2μm的Ni镀敷层以及2μm的Sn镀敷层的两层构造
·层叠陶瓷电容器的批次
(第一批次)内部电极层的孔的面积当量直径D99：2.2μm
(第二批次)内部电极层的孔的面积当量直径D99：3.2μm
(第三批次)内部电极层的孔的面积当量直径D99：4.7μm
在此，第一批次～第三批次是通过不同的制造方法制造的批次，存在于内部电极层的多个孔的面积当量直径D99分别不同。另外，按照各批次的每一批次，制作5个面积当量直径D99测定用的试样，并计算5个试样的面积当量直径D99的测定值的平均值，作为批次的面积当量直径D99的值。此外，按照各批次的每一批次，制作了40个加速寿命试验(HALT试验)用的试样。
<加速寿命试验>
在150℃的周围温度下，施加64V的直流电压，进行了加速寿命试验(HALT)。将绝缘电阻下降为10kΩ以下的时间点作为故障。通过对结果进行威布尔解析，从而计算了平均故障时间(MTTF)。在表1示出加速寿命试验的结果。
[表1]
批次 第一批次 第二批次 第三批次
MTTF(小时) 149 120 98
如表1所示，可确认与第三批次的平均故障时间相比，第二批次的平均故障时间更长，与第二批次的平均故障时间相比，第一批次的平均故障时间长。即，可确认如下倾向：面积当量直径D99为8.0μm以下且面积当量直径D99越小的批次，平均故障时间变得越长，可靠性变得越高。
本发明并不限定于上述实施方式的结构，能够在不变更本发明的主旨的范围内适当地变更而进行应用。另外，将在上述实施方式中记载的各个优选的结构组合了两个以上的结构也还是本发明。

Claims (14)

1.一种层叠陶瓷电子部件，具备：
层叠体，具有层叠的多个陶瓷层和层叠在所述陶瓷层上的多个内部导体层，并具有在高度方向上相对的第一主面以及第二主面、在与所述高度方向正交的宽度方向上相对的第一侧面以及第二侧面、和在与所述高度方向以及所述宽度方向正交的长度方向上相对的第一端面以及第二端面；和
外部电极，与所述内部导体层连接，
在所述内部导体层存在面积当量直径不同的多个孔，
在将存在于所述内部导体层的所述多个孔的面积当量直径的累积分布中的累积值成为99％的面积当量直径设为面积当量直径D99时，
所述面积当量直径D99为8.0μm以下。
2.根据权利要求1所述的层叠陶瓷电子部件，其中，
所述面积当量直径D99为4.7μm以下。
3.根据权利要求1所述的层叠陶瓷电子部件，其中，
所述面积当量直径D99为3.2μm以下。
4.根据权利要求1所述的层叠陶瓷电子部件，其中，
所述面积当量直径D99为2.0μm以上且8.0μm以下。
5.根据权利要求1所述的层叠陶瓷电子部件，其中，
所述面积当量直径D99为2.0μm以上且4.0μm以下。
6.根据权利要求1～5中的任一项所述的层叠陶瓷电子部件，其中，
所述内部导体层对所述陶瓷层的被覆率为70％以上且99％以下。
7.根据权利要求1～5中的任一项所述的层叠陶瓷电子部件，其中，
所述内部导体层对所述陶瓷层的被覆率为86％以上且93％以下。
8.根据权利要求1～7中的任一项所述的层叠陶瓷电子部件，其中，
所述内部导体层的厚度为0.2μm以上且2.0μm以下。
9.根据权利要求1～7中的任一项所述的层叠陶瓷电子部件，其中，
所述内部导体层的厚度为0.2μm以上且0.3μm以下。
10.根据权利要求1～9中的任一项所述的层叠陶瓷电子部件，其中，
所述内部导体层的厚度的尺寸比所述面积当量直径D99的值小。
11.根据权利要求1～9中的任一项所述的层叠陶瓷电子部件，其中，
在将存在于所述内部导体层的所述多个孔的面积当量直径的累积分布中的累积值成为90％的面积当量直径设为面积当量直径D90时，
所述内部导体层的厚度的尺寸为所述面积当量直径D90的值的一半以下的大小。
12.根据权利要求1～11中的任一项所述的层叠陶瓷电子部件，其中，
在将存在于所述内部导体层的所述多个孔的面积当量直径的累积分布中的累积值成为90％的面积当量直径设为面积当量直径D90时，
由面积当量直径为所述面积当量直径D90以上的孔构成的第一母集合中的所述多个孔的圆度的平均值为0.7以下。
13.根据权利要求1～11中的任一项所述的层叠陶瓷电子部件，其中，
在将存在于所述内部导体层的所述多个孔的面积当量直径的累积分布中的累积值成为90％的面积当量直径设为面积当量直径D90时，
由面积当量直径为所述面积当量直径D90以上的孔构成的第一母集合中的所述多个孔的圆度的平均值为0.2以上且0.7以下。
14.根据权利要求1～11中的任一项所述的层叠陶瓷电子部件，其中，
在将存在于所述内部导体层的所述多个孔的面积当量直径的累积分布中的累积值成为90％的面积当量直径设为面积当量直径D90时，
由面积当量直径为所述面积当量直径D90以上的孔构成的第一母集合中的所述多个孔的圆度的平均值为0.2以上且0.46以下。
CN202210527457.2A 2021-06-16 2022-05-13 层叠陶瓷电子部件 Pending CN115483029A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021100425A JP7517260B2 (ja) 2021-06-16 積層セラミック電子部品
JP2021-100425 2021-06-16

Publications (1)

Publication Number Publication Date
CN115483029A true CN115483029A (zh) 2022-12-16

Family

ID=84420626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210527457.2A Pending CN115483029A (zh) 2021-06-16 2022-05-13 层叠陶瓷电子部件

Country Status (2)

Country Link
US (1) US11908625B2 (zh)
CN (1) CN115483029A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115483029A (zh) * 2021-06-16 2022-12-16 株式会社村田制作所 层叠陶瓷电子部件
KR20230003865A (ko) * 2021-06-30 2023-01-06 삼성전기주식회사 커패시터 부품 및 커패시터 부품의 제조 방법
KR20230027853A (ko) * 2021-08-20 2023-02-28 삼성전기주식회사 도전성 페이스트 및 이를 이용한 적층형 세라믹 부품

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001052950A (ja) * 1999-08-05 2001-02-23 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2002075771A (ja) * 2000-08-30 2002-03-15 Kyocera Corp 積層型電子部品および導電性ペースト
JP2004342671A (ja) * 2003-05-13 2004-12-02 Ngk Spark Plug Co Ltd 積層電子部品の製造方法
JP2006086352A (ja) * 2004-09-16 2006-03-30 Murata Mfg Co Ltd 積層型バリスタ及びその製造方法
JP2015082636A (ja) * 2013-10-24 2015-04-27 京セラ株式会社 積層型電子部品

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855222B2 (en) * 2002-06-19 2005-02-15 Murata Manufacturing Co., Ltd. Method for manufacturing laminated multilayer electronic components
KR101872520B1 (ko) * 2011-07-28 2018-06-29 삼성전기주식회사 적층 세라믹 전자부품
JP5566434B2 (ja) * 2012-09-25 2014-08-06 太陽誘電株式会社 積層セラミックコンデンサ
KR102057911B1 (ko) * 2013-06-19 2019-12-20 삼성전기주식회사 적층 세라믹 전자부품
KR101994719B1 (ko) * 2013-07-22 2019-07-01 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
WO2015098728A1 (ja) * 2013-12-25 2015-07-02 Tdk株式会社 積層型セラミック電子部品
JP2018046086A (ja) 2016-09-13 2018-03-22 株式会社村田製作所 積層セラミックコンデンサ
KR101883111B1 (ko) * 2017-08-02 2018-08-24 삼성전기주식회사 적층 세라믹 전자부품
US11145458B2 (en) * 2018-02-22 2021-10-12 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component
JP2022191910A (ja) * 2021-06-16 2022-12-28 株式会社村田製作所 積層セラミック電子部品
JP7416021B2 (ja) * 2021-06-16 2024-01-17 株式会社村田製作所 積層セラミック電子部品
CN115483029A (zh) * 2021-06-16 2022-12-16 株式会社村田制作所 层叠陶瓷电子部件
JP2023003087A (ja) * 2021-06-23 2023-01-11 太陽誘電株式会社 セラミック電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001052950A (ja) * 1999-08-05 2001-02-23 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2002075771A (ja) * 2000-08-30 2002-03-15 Kyocera Corp 積層型電子部品および導電性ペースト
JP2004342671A (ja) * 2003-05-13 2004-12-02 Ngk Spark Plug Co Ltd 積層電子部品の製造方法
JP2006086352A (ja) * 2004-09-16 2006-03-30 Murata Mfg Co Ltd 積層型バリスタ及びその製造方法
JP2015082636A (ja) * 2013-10-24 2015-04-27 京セラ株式会社 積層型電子部品

Also Published As

Publication number Publication date
US11908625B2 (en) 2024-02-20
JP2022191911A (ja) 2022-12-28
US20230162916A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
KR101565640B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101771728B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN115483030B (zh) 层叠陶瓷电子部件
CN115483029A (zh) 层叠陶瓷电子部件
KR102552422B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102029468B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101580349B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
US8941973B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR20140121726A (ko) 적층 세라믹 커패시터 및 그 제조방법
CN104282438A (zh) 陶瓷电子部件及其制造方法
KR20140121728A (ko) 적층 세라믹 커패시터 및 그 제조방법
KR20130084853A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140033750A (ko) 적층 세라믹 전자부품 및 이의 제조방법
US10777342B2 (en) Coil component and method for manufacturing the same
US11742143B2 (en) Multi-layer ceramic capacitor and method of producing the same
KR20130058430A (ko) 적층 세라믹 전자부품
CN115483028B (zh) 层叠陶瓷电子部件
KR101565725B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
TWI399769B (zh) 金屬膜及其製法和層疊型電子部件的製法及層疊型電子部件
US11315730B2 (en) Multilayer electronic component
JP7517260B2 (ja) 積層セラミック電子部品
WO2023243159A1 (ja) 積層セラミックコンデンサ
WO2023243160A1 (ja) 積層セラミックコンデンサ
WO2024135256A1 (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination