CN115454906A - 一种数据通信***、方法、装置及可读存储介质 - Google Patents
一种数据通信***、方法、装置及可读存储介质 Download PDFInfo
- Publication number
- CN115454906A CN115454906A CN202211071480.1A CN202211071480A CN115454906A CN 115454906 A CN115454906 A CN 115454906A CN 202211071480 A CN202211071480 A CN 202211071480A CN 115454906 A CN115454906 A CN 115454906A
- Authority
- CN
- China
- Prior art keywords
- smbus
- bmc
- pch
- data communication
- cpld
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 138
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000003860 storage Methods 0.000 title claims abstract description 25
- 230000002159 abnormal effect Effects 0.000 claims abstract description 46
- 238000004590 computer program Methods 0.000 claims description 13
- BBHJTCADCKZYSO-UHFFFAOYSA-N 4-(4-ethylcyclohexyl)benzonitrile Chemical compound C1CC(CC)CCC1C1=CC=C(C#N)C=C1 BBHJTCADCKZYSO-UHFFFAOYSA-N 0.000 description 13
- 101150056554 pch-2 gene Proteins 0.000 description 13
- 230000009471 action Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 238000012423 maintenance Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 108010028984 3-isopropylmalate dehydratase Proteins 0.000 description 1
- 101100135744 Caenorhabditis elegans pch-2 gene Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Hardware Redundancy (AREA)
Abstract
本申请公开一种数据通信***、方法、装置及可读存储介质，涉及电子信息领域。本申请所提供的数据通信***，包括：BMC，PCH，SMBus Slave，CPLD，通过CPLD读取BMC与PCH的通信信号，从而切换对SMBus Slave的控制，从而保证不会由于BMC的异常故障所导致整板停机。与以往的方案相比，由于本申请的数据通信***利用CPLD检测解析PCH与BMC见的通信数据，并根据BMC与PCH的通信信号判断BMC是否异常以切换对SMBusslave的控制，保证了机器功能的稳定，增强机器的可用性。
Description
技术领域
本申请涉及电子信息领域，特别是涉及一种数据通信***、方法、装置及可读存储介质。
背景技术
近年来，随着信息技术的进步，信息计算机在日常生活以及工业生产的应用越来越广，在服务器操作***下，为了对机器进行维护管理，需要获取当前机器中各板卡温度、供电电压值及其告警、资产信息等数据,并执行控制风扇、更新板卡等动作。
现有方案中，板卡上的温度传感器、电源芯片、资产信息存储芯片、风扇板等，都是通过***管理总线(System Management Bus，SMBus)挂载在基板管理控制器(BaseboardManager Controller，BMC)上，服务器操作***下获取相关信息的命令，由PCH通过串行外设接口(Enhanced Serial Peripheral Interface)ESPI总线中的通道发送给BMC，再由BMC转化为对应的SMBus操作，完成对应的读写操作后，通过ESPI总线返回给寻呼信道(PagingIndicator Channel，PCH)，如果BMC发生异常并且挂死，则无法响应操作***下对机器的维护管理动作，影响机器的使用性和稳定性。
鉴于上述技术，寻找一种稳定性能更高的数据通信***是本领域技术人员亟待解决的问题。
发明内容
本申请的目的是提供一种数据通信***、方法、装置及可读存储介质，以便于解决当前的服务器操作***下获取相关信息的命令，由PCH通过ESPI总线中OOB通道发送给BMC，再由BMC转化为对应的SMBus操作，完成对应的读写操作后，通过ESPI总线返回给PCH，如果BMC异常挂死，则无法响应操作***下对机器的维护管理动作，影响机器的使用性和稳定性的问题。
为解决上述技术问题，本申请提供一种数据通信***，包括：BMC，PCH，SMBusSlave，CPLD：
所述BMC与所述PCH连接，用于与所述PCH进行数据通信；
所述CPLD包括SMBus Master，SMBus Switch，所述SMBus Switch用于在所述BMC正常工作时，控制所述BMC与所述SMBus Slave连通，当所述BMC异常时，控制所述SMBusMaster与所述SMBus Slave连通；
所述SMBus Master与所述PCH连接，用于在所述BMC故障时，与所述PCH进行数据通信。
优选地，所述BMC与所述PCH，所述CPLD与所述PCH通过eSPI总线进行通信，所述CPLD与所述SMBus Slave、所述CPLD与所述BMC通过SMBus总线进行通信。
优选地，所述CPLD还包括旁路，所述旁路的用于连通所述BMC与所述SMBusSwitch，并根据所述BMC的WDT信号，判断所述BMC是否异常。
为解决上述问题，本申请提供一种数据通信方法，应用于包括：BMC，PCH，SMBusSlave，CPLD的数据通信***，其中，所述BMC与所述PCH连接，所述CPLD包括SMBus Master，SMBus Switch，所述SMBus Master与所述PCH连接，所述方法包括：
控制所述SMBus Switch获取所述PCH与所述BMC之间的通信信息；
根据所述通信信息判断所述BMC是否发生异常；
若是，则控制所述SMBus switch将所述BMC切换至所述SMBus Master；
控制所述SMBus Master与所述PCH进行通信，并根据所述PCH发送的信息对所述SMBus Slave进行读写操作。
优选地，所述CPLD还包括旁路，所述根据所述通信信息判断所述BMC是否发生异常包括：
通过所述旁路检测所述BMC的WDT信号是否翻转，若所述WDT信号发生翻转，则表征所述BMC未发生异常，若所述WDT信号未发生翻转，则表征所述BMC发生异常。
优选地，在所述控制所述SMBus switch将所述BMC切换至所述SMBus Master之后，还包括：
判断所述CPLD的缓冲区中的数据是否有效；
若是，则根据所述缓冲区的数据控制所述SMBus Master与所述PCH进行通信；
若否，则接管并执行所述PCH发送的信息，并对所述SMBus Slave进行读写操作。
优选地，所述控制所述SMBus Master与所述PCH进行通信，并根据所述PCH发送的信息对所述SMBus Slave进行读写操作包括：
接收所述PCH发送的所述SMBus Slave的预设地址，所述通信数据的长度；
根据所述通信数据的长度确认所述PCH的通信指令；
若为读指令，则根据所述预设地址，对SMBus slave进行读操作，并将读取得到的结果发送给所述PCH；
若为写指令，则根据所述SMBus Slave的预设地址，将所述通信数据中的写入数据写入对应的SMBus Slave中。
为解决上述问题，本申请提供一种数据通信装置，应用于包括：BMC，PCH，SMBusSlave，CPLD的数据通信***，其中，所述BMC与所述PCH连接，所述CPLD包括SMBus Master，SMBus Switch，所述SMBus Master与所述PCH连接，该装置包括：
获取模块，用于控制所述SMBus Switch获取所述PCH与所述BMC之间的通信信息；
判断模块，用于根据所述通信信息判断所述BMC是否发生异常，若是，进入切换模块；
切换模块，用于控制所述SMBus switch将所述BMC切换至所述SMBus Master；
通信模块，用于控制所述SMBus Master与所述PCH进行通信，并根据所述PCH发送的信息对所述SMBus Slave进行读写操作。
优选地，该装置还包括：
缓冲模块，用于判断所述CPLD的缓冲区中的数据是否有效；
若是，则根据所述缓冲区的数据控制所述SMBus Master与所述PCH进行通信；
若否，则接管并执行所述PCH发送的信息，并对所述SMBus Slave进行读写操作。
为解决上述问题，本申请还提供一种数据通信装置，包括存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述的数据通信方法的步骤。
为解决上述问题，本申请还提供一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述的数据通信方法的步骤。
本申请所提供的数据通信***，包括：BMC，PCH，SMBus Slave，CPLD，CPLD包括SMBus Master，SMBus Switch，SMBus Switch用于在BMC正常工作时，控制BMC与SMBusSlave连通，当BMC异常时，控制SMBus Master与SMBus Slave连通，从而保证不会由于BMC的异常故障所导致整板停机。与以往的方案相比，由于本申请的数据通信***利用CPLD检测解析PCH与BMC见的通信数据，并根据BMC与PCH的通信信号判断BMC是否异常以切换对SMBusslave的控制，保证了***对机器的维护管理动作不中断，不受BMC异常的影响，保证了机器功能的稳定，增强机器的可用性。
本申请提供的数据通信方法、装置及计算机可读存储介质，与上述的数据通信方法对应，有益效果同上。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种数据通信***的结构图；
图2为本申请实施例提供的一种数据通信方法的流程图；
图3为本申请实施例提供的一种数据通信装置的示意图；
图4为本申请另一实施例提供的一种数据通信装置的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。
本申请的核心是提供一种数据通信***、方法、装置及可读存储介质，以便于解决当前的服务器操作***下获取相关信息的命令，由PCH通过ESPI总线中OOB通道发送给BMC，再由BMC转化为对应的SMBus操作，完成对应的读写操作后，通过ESPI总线返回给PCH，如果BMC异常挂死，则无法响应操作***下对机器的维护管理动作，影响机器的使用性和稳定性的问题。
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。
图1为本申请实施例提供的一种数据通信***的结构图，包括：BMC1，PCH2，SMBusSlave3，CPLD4：
BMC1与PCH2连接，用于与PCH2进行数据通信；
CPLD4包括SMBus Master，SMBus Switch，SMBus Switch用于在BMC1正常工作时，控制BMC1与SMBus Slave3连通，当BMC1异常时，控制SMBus Master与SMBus Slave3连通；
SMBus Master与PCH2连接，用于在BMC1故障时，与PCH2进行数据通信。
需要说明的是SMBus为***和电源管理这样的任务提供了一条控制总线，使用SMBus的***，设备之间发送和接收消息都是通过SMBus，而不是使用单独的控制线，这样可以节省设备的管脚数。使用SMBus，设备还可以提供它的生产信息，告诉***它的型号，部件号等，针对挂起事件保存它的状态，报告不同类别的错误，接收控制参数，并返回它的状态等。SMBus器件存在现有7层OSI网络模型中的前3层，即物理层，数据链路层和网络层。SMBus也被用来连接各种设备，包括电源相关设备，***传感器，EEPROM通讯设备等等。本实施例中对于SMBus的类型不进行具体的限定，视具体情况的不同而不同。
SPI是串行外设接口(Serial Peripheral Interface)的缩写，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，越来越多的芯片集成了这种通信协议，相对的eSPI则为拓展后的串行外设接口，比起SPI而言，***的应用型更加广泛。
PCH2是Paging Indicator CHannel的缩写，译为寻呼信道。是北桥中的内存控制器和PCIe控制器都集成到了CPU内部，相当于整个北桥芯片都集成到了CPU内部，主板上只剩下南桥.所以PCH2可以理解成南桥.目前Intel的有些SOC就是连PCH2也集成到了CPU内部，寻呼信道是用于传送与寻呼过程相关数据的下行传输信道，用于网络与终端进行初始化时。最简单的一个例子是向终端发起语音呼叫，网络将使用终端所在小区的寻呼信道向终端发送寻呼消息。不同的PCH2信道可以用于不同的寻呼组进行寻呼，组合信道寻呼组会减少，非组合会增多.寻呼组越多，用户需要等待时间越长。
基板管理控制器用于提供IPMI架构中的智能特性。它是嵌入在计算机(通常是服务器)主板上的专用微控制器。BMC1负责管理***管理软件和平台硬件之间的接口。BMC1就是嵌入到服务器主板上的一块独立处理器，通过IPMB、LPC(low-pin-count-interface)、SMBus等各种接口收集与主机内部的其他软硬件组件进行通信，并通过网络、串行/Moderm、PCI等接口传向本地主机/远程服务器提供查询和控制功能。在本实施例中对于BMC1的具体的结构类型等等不进行具体限定。
需要说明的是，本方案中通过SMBus Switch从而实现了控制方式的切换，从BMC1对于SMBus Slave3的读写控制转换为了CPLD4对SMBus Slave3进行读写控制，核心在于判断BMC1是否发生故障，在本实施例中，对于BMC1故障的判断方法不进行具体限定。
本申请所提供的数据通信***，包括：BMC1，PCH2，SMBus Slave3，CPLD4，CPLD4包括SMBus Master，SMBus Switch，SMBus Switch用于在BMC1正常工作时，控制BMC1与SMBusSlave3连通，当BMC1异常时，控制SMBus Master与SMBus Slave3连通，从而保证不会由于BMC1的异常故障所导致整板停机。与以往的方案相比，由于本申请的数据通信***利用CPLD4检测解析PCH2与BMC1见的通信数据，并根据BMC1与PCH2的通信信号判断BMC1是否异常以切换对SMBus slave的控制，保证了***对机器的维护管理动作不中断，不受BMC1异常的影响，保证了机器功能的稳定，增强机器的可用性。
上述实施例中对于具体的通信方式未进行限定，在此提供优选方案，BMC1与PCH2，CPLD4与PCH2通过eSPI总线进行通信，CPLD4与SMBus Slave3、CPLD4与BMC1通过SMBus总线进行通信。
需要说明的是，采取上述的通信方式从而便于提高信号传输的效率。
上述实施例中对于如何判断BMC1是否异常未进行限定，在此提供优选方案，CPLD4还包括旁路，旁路的用于连通BMC1与SMBus Switch，并根据BMC1的WDT信号，判断BMC1是否异常。
需要说明的是旁路有UPS上的旁路、防盗报警***中的旁路、化工过程中的旁路、电工电子中的旁路、安防报警***中的旁路。旁路区别于主回路，是指因功能需要时，可以切换到另一条回路上而不致于影响负载的正常运行。旁路概念应用于实际***中有旁路母线、旁路开关等等。看门狗(Watchdog Timer，WDT)是一个定时器电路，一般有一个输入，叫喂狗，一个输出到MCU的RST端，MCU正常工作的时候，每隔一段时间输出一个信号到喂狗端，给WDT清零，如果超过规定的时间不喂狗，(一般在程序跑飞时)，WDT定时超过，就会给出一个复位信号到MCU，使MCU复位.防止MCU死机.看门狗的作用就是防止程序发生死循环，或者说程序跑飞，因此基于WDT便容易获取BMC1是否异常的状态。
图2为本申请实施例提供的一种数据通信方法的流程图，如图2所示，该方法包括：
本申请提供一种数据通信方法，应用于包括：BMC，PCH，SMBus Slave，CPLD的数据通信***，其中，BMC与PCH连接，CPLD包括SMBus Master，SMBus Switch，SMBus Master与PCH连接，方法包括：
S10：控制SMBus Switch获取PCH与BMC之间的通信信息；
S11：根据通信信息判断BMC是否发生异常，若是，进入S12；
S12：控制SMBus switch将BMC切换至SMBus Master；
S13：控制SMBus Master与PCH进行通信，并根据PCH发送的信息对SMBus Slave进行读写操作。
需要说明的是，本方案中通过SMBus Switch从而实现了控制方式的切换，从BMC对于SMBus Slave的读写控制转换为了CPLD对SMBus Slave进行读写控制，核心在于判断BMC是否发生故障，在本实施例中，对于BMC故障的判断方法不进行具体限定。
由于本申请所提供的方法与上述的***相对应，因此具体的实施例见上述***部分，在此不进行赘述。
本申请所提供的数据通信方法，应用于包括：BMC，PCH，SMBus Slave，CPLD的数据通信***，CPLD包括SMBus Master，SMBus Switch，SMBus Switch用于在BMC正常工作时，控制BMC与SMBus Slave连通，当BMC异常时，控制SMBus Master与SMBus Slave连通，从而保证不会由于BMC的异常故障所导致整板停机。与以往的方案相比，由于本申请的数据通信***利用CPLD检测解析PCH与BMC见的通信数据，并根据BMC与PCH的通信信号判断BMC是否异常以切换对SMBus slave的控制，保证了***对机器的维护管理动作不中断，不受BMC异常的影响，保证了机器功能的稳定，增强机器的可用性。
上述实施例中对于如何判断BMC是否发生异常未进行限定，在此提供优选方案，CPLD还包括旁路，根据通信信息判断BMC是否发生异常包括：
通过旁路检测BMC的WDT信号是否翻转，若WDT信号发生翻转，则表征BMC未发生异常，若WDT信号未发生翻转，则表征BMC发生异常。
需要说明的是，WDT信号正常翻转则说明BMC在正常进行定时操作，因此当WDT信号正常翻转时说明其正常工作，因此检测较为简单，获取得到
在控制SMBus switch将BMC切换至SMBus Master之后，还包括：
判断CPLD的缓冲区中的数据是否有效；
若是，则根据缓冲区的数据控制SMBus Master与PCH进行通信；
若否，则接管并执行PCH发送的信息，并对SMBus Slave进行读写操作。
需要说明的是缓冲器为暂时置放输出或输入资料的内存。缓冲器内资料自储存设备(如硬盘)来，放置在缓冲器中，须待机送至CPU或其他运算设备。缓冲区(buffer)这个中文译意源自当计算机的高速部件与低速部件通讯时,必须将高速部件的输出暂存到某处,以保证高速部件与低速部件相吻合.后来这个意思被扩展了,成为"临时存贮区"的意思。
综上，在此提供优选方案，在CPLD检测到BMC的WDT信号正常翻转时，则认为BMC正常工作，则控制内部SMBus switch切换到Bypass部分，即CPLD直接透传BMC的SMBus操作给后面的SMBus slave。此时，对于***整体来说，CPLD是透明的，不影响现有功能。
当CPLD检测到BMC的WDT信号不翻转时，则认为BMC挂死，则控制内部SMBus switch切换CPLD内部SMBus Master。
如果BMC异常时，Massge Buffer中数据有效，则根据Massge Buffer中数据，控制SMBus Master对后面的SMBus slave读写操作，并返回相应结果给PCH，保证eSPI交互不中断。
如果BMC异常时，Massge Buffer中数据为空，则后续有eSPI总线上的OOB通道操作有CPLD接管并执行。
CPLD根据当前实际状态修改内部eSPI slave状态寄存中OOB_FREE和OOB_AVAIL标志位：
如当前有SMBus读写操作，则清除OOB_FREE；否则置位OOB_FREE。
如果当前SMBbus数据读取完成，则置位OOB_AVAIL。
在服务器操作***下，为了对机器进行维护管理，及访问机器中SMBus slave设备时，PCH应先通过GET_STATUS命令，查看当前状态寄存器中OOB_FREE标志位是否有效。
若OOB_FREE标志位有效，若对SMBus slave进行读操作，则通过OOB通道中PUT_OOB命令，下发SMBus Slave的地址，数据的长度。CPLD解析PUT_OOB命令后，检测到数据长度数据之后，无其他游戏数据，则判断为对SMBus slave进行读操作；并控制SMBus Master读取SMBus slave数据，同时清除OOB_FREE标志。
完成读取后，置位OOB_AVAIL，同时触发alert信号给PCH，PCH收到alert信号，会使用GET_STATUS命令，检测到OOB_AVAIL置位后，会使用GET_OOB命令获取数据；CPLD解析GET_OOB命令后，将读到的SMBus slave数据返回给PCH。
若OOB_FREE标志位有效，若对SMBus slave进行写操作，则通过OOB通道中PUT_OOB命令，下发SMBus Slave的地址，写入数据的长度，以及写入的具体数据。CPLD解析PUT_OOB命令后，控制SMBus Master对SMBus slave进行写操作，并清除OOB_FREE标志。完成写入后置位OOB_FREE。
在上述实施例中，对于数据通信方法进行了详细描述，本申请还提供数据通信装置对应的实施例。需要说明的是，本申请从两个角度对装置部分的实施例进行描述，一种是基于功能模块的角度，另一种是基于硬件的角度。
图3为本申请实施例提供的一种数据通信装置的示意图，应用于包括：BMC，PCH，SMBus Slave，CPLD的数据通信***，如图3所示，该装置包括：
获取模块10，用于控制SMBus Switch获取PCH与BMC之间的通信信息；
判断模块11，用于根据通信信息判断BMC是否发生异常，若是，进入切换模块；
切换模块12，用于控制SMBus switch将BMC切换至SMBus Master；
通信模块13，用于控制SMBus Master与PCH进行通信，并根据PCH发送的信息对SMBus Slave进行读写操作。
由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例及其对应的有益效果请参见方法部分的实施例的描述，这里暂不赘述。
本申请所提供的数据通信装置，应用于包括：BMC，PCH，SMBus Slave，CPLD的数据通信***，CPLD包括SMBus Master，SMBus Switch，SMBus Switch用于在BMC正常工作时，控制BMC与SMBus Slave连通，当BMC异常时，控制SMBus Master与SMBus Slave连通，从而保证不会由于BMC的异常故障所导致整板停机。与以往的方案相比，由于本申请的数据通信***利用CPLD检测解析PCH与BMC见的通信数据，并根据BMC与PCH的通信信号判断BMC是否异常以切换对SMBus slave的控制，保证了***对机器的维护管理动作不中断，不受BMC异常的影响，保证了机器功能的稳定，增强机器的可用性。
图4为本申请另一实施例提供的一种数据通信装置的示意图，如图4所示，数据通信装置包括：存储器20，用于存储计算机程序；
处理器21，用于执行计算机程序时实现如上述实施例中所提到的数据通信方法的步骤。
本实施例提供的数据通信装置可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。
其中，处理器21可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器21可以采用数字信号处理(DigitalSignal Processor，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器21也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器(CentralProcessing Unit，CPU)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器21可以在集成有图像处理器(Graphics Processing Unit，GPU)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器21还可以包括人工智能(Artificial Intelligence，AI)处理器，该AI处理器用于处理有关机器学习的计算操作。
存储器20可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器20还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器20至少用于存储以下计算机程序201，其中，该计算机程序被处理器21加载并执行之后，能够实现前述任一实施例公开的数据通信方法的相关步骤。另外，存储器20所存储的资源还可以包括操作***202和数据203等，存储方式可以是短暂存储或者永久存储。其中，操作***202可以包括Windows、Unix、Linux等。数据203可以包括但不限于数据通信方法中涉及的数据等。
在一些实施例中，数据通信装置还可包括有显示屏22、输入输出接口23、通信接口24、电源25以及通信总线26。
本领域技术人员可以理解，图4中示出的结构并不构成对数据通信装置的限定，可以包括比图示更多或更少的组件。
本申请实施例提供的数据通信装置，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如下方法：上述实施例中涉及的数据通信方法。
本申请所提供的数据通信装置，应用于包括：BMC，PCH，SMBus Slave，CPLD的数据通信***，CPLD包括SMBus Master，SMBus Switch，SMBus Switch用于在BMC正常工作时，控制BMC与SMBus Slave连通，当BMC异常时，控制SMBus Master与SMBus Slave连通，从而保证不会由于BMC的异常故障所导致整板停机。与以往的方案相比，由于本申请的数据通信***利用CPLD检测解析PCH与BMC见的通信数据，并根据BMC与PCH的通信信号判断BMC是否异常以切换对SMBus slave的控制，保证了***对机器的维护管理动作不中断，不受BMC异常的影响，保证了机器功能的稳定，增强机器的可用性。
由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例及其对应的有益效果请参见方法部分的实施例的描述，这里暂不赘述。
最后，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。
可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
由于可读存储介质部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例及其对应的有益效果请参见方法部分的实施例的描述，这里暂不赘述。
本申请所提供的数据通信装置，应用于包括：BMC，PCH，SMBus Slave，CPLD的数据通信***，CPLD包括SMBus Master，SMBus Switch，SMBus Switch用于在BMC正常工作时，控制BMC与SMBus Slave连通，当BMC异常时，控制SMBus Master与SMBus Slave连通，从而保证不会由于BMC的异常故障所导致整板停机。与以往的方案相比，由于本申请的数据通信***利用CPLD检测解析PCH与BMC见的通信数据，并根据BMC与PCH的通信信号判断BMC是否异常以切换对SMBus slave的控制，保证了***对机器的维护管理动作不中断，不受BMC异常的影响，保证了机器功能的稳定，增强机器的可用性。
以上对本申请所提供的一种数据通信***、方法、装置及计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种数据通信***，其特征在于，包括：BMC，PCH，SMBus Slave，CPLD：
所述BMC与所述PCH连接，用于与所述PCH进行数据通信；
所述CPLD包括SMBus Master，SMBus Switch，所述SMBus Switch用于在所述BMC正常工作时，控制所述BMC与所述SMBus Slave连通，当所述BMC异常时，控制所述SMBus Master与所述SMBus Slave连通；
所述SMBus Master与所述PCH连接，用于在所述BMC故障时，与所述PCH进行数据通信。
2.根据权利要求1所述的数据通信***，其特征在于，所述BMC与所述PCH，所述CPLD与所述PCH通过eSPI总线进行通信，所述CPLD与所述SMBus Slave、所述CPLD与所述BMC通过SMBus总线进行通信。
3.根据权利要求2所述的数据通信***，其特征在于，所述CPLD还包括旁路，所述旁路的用于连通所述BMC与所述SMBus Switch，并根据所述BMC的WDT信号，判断所述BMC是否异常。
4.一种数据通信方法，其特征在于，应用于包括：BMC，PCH，SMBus Slave，CPLD的数据通信***，其中，所述BMC与所述PCH连接，所述CPLD包括SMBus Master，SMBus Switch，所述SMBus Master与所述PCH连接，所述方法包括：
控制所述SMBus Switch获取所述PCH与所述BMC之间的通信信息；
根据所述通信信息判断所述BMC是否发生异常；
若是，则控制所述SMBus switch将所述BMC切换至所述SMBus Master；
控制所述SMBus Master与所述PCH进行通信，并根据所述PCH发送的信息对所述SMBusSlave进行读写操作。
5.根据权利要求4所述的数据通信方法，其特征在于，所述CPLD还包括旁路，所述根据所述通信信息判断所述BMC是否发生异常包括：
通过所述旁路检测所述BMC的WDT信号是否翻转，若所述WDT信号发生翻转，则表征所述BMC未发生异常，若所述WDT信号未发生翻转，则表征所述BMC发生异常。
6.根据权利要求5所述的数据通信方法，其特征在于，在所述控制所述SMBus switch将所述BMC切换至所述SMBus Master之后，还包括：
判断所述CPLD的缓冲区中的数据是否有效；
若是，则根据所述缓冲区的数据控制所述SMBus Master与所述PCH进行通信；
若否，则接管并执行所述PCH发送的信息，并对所述SMBus Slave进行读写操作。
7.根据权利要求6所述的数据通信方法，其特征在于，所述控制所述SMBus Master与所述PCH进行通信，并根据所述PCH发送的信息对所述SMBus Slave进行读写操作包括：
接收所述PCH发送的所述SMBus Slave的预设地址，所述通信数据的长度；
根据所述通信数据的长度确认所述PCH的通信指令；
若为读指令，则根据所述预设地址，对SMBus slave进行读操作，并将读取得到的结果发送给所述PCH；
若为写指令，则根据所述SMBus Slave的预设地址，将所述通信数据中的写入数据写入对应的SMBus Slave中。
8.一种数据通信装置，其特征在于，应用于包括：BMC，PCH，SMBus Slave，CPLD的数据通信***，其中，所述BMC与所述PCH连接，所述CPLD包括SMBus Master，SMBus Switch，所述SMBus Master与所述PCH连接，所述装置包括：
获取模块，用于控制所述SMBus Switch获取所述PCH与所述BMC之间的通信信息；
判断模块，用于根据所述通信信息判断所述BMC是否发生异常，若是，进入切换模块；
切换模块，用于控制所述SMBus switch将所述BMC切换至所述SMBus Master；
通信模块，用于控制所述SMBus Master与所述PCH进行通信，并根据所述PCH发送的信息对所述SMBus Slave进行读写操作。
9.一种数据通信装置，其特征在于，包括存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求4至7任一项所述的数据通信方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求4至7任一项所述的数据通信方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211071480.1A CN115454906A (zh) | 2022-09-02 | 2022-09-02 | 一种数据通信***、方法、装置及可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211071480.1A CN115454906A (zh) | 2022-09-02 | 2022-09-02 | 一种数据通信***、方法、装置及可读存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115454906A true CN115454906A (zh) | 2022-12-09 |
Family
ID=84301111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211071480.1A Pending CN115454906A (zh) | 2022-09-02 | 2022-09-02 | 一种数据通信***、方法、装置及可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115454906A (zh) |
-
2022
- 2022-09-02 CN CN202211071480.1A patent/CN115454906A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112286709B (zh) | 一种服务器硬件故障的诊断方法、诊断装置及诊断设备 | |
| US20100241889A1 (en) | Power management system and method | |
| US20230393841A1 (en) | Pcie switch working mode updating method and related assembly | |
| WO2024007510A1 (zh) | 服务器管理方法、装置、***、电子设备及可读存储介质 | |
| CN111949457A (zh) | 服务器故障芯片检测方法及装置 | |
| CN114461142B (zh) | 一种读写Flash数据的方法、***、装置及介质 | |
| US20230367508A1 (en) | Complex programmable logic device and communication method | |
| WO2023016379A1 (zh) | 计算机***、基于PCIe设备的控制方法及相关设备 | |
| CN116627729A (zh) | 外接线缆、外接线缆在位检测装置、开机自检方法及*** | |
| CN111813596A (zh) | 芯片重启方法、装置及计算设备 | |
| CN114924998B (zh) | 内存信息读取装置及方法、计算设备主板、设备和介质 | |
| CN115454906A (zh) | 一种数据通信***、方法、装置及可读存储介质 | |
| CN115102937B (zh) | 一种服务器电源自适应通讯方法、设备及介质 | |
| CN116089139A (zh) | 一种串口硬盘故障处理方法、装置、介质 | |
| CN115766410A (zh) | 一种机器工作状态切换方法、***、装置及介质 | |
| CN116010141A (zh) | 一种多路服务器启动异常定位方法、装置及其介质 | |
| CN115509333A (zh) | 一种服务器协同上下电装置、方法、***及介质 | |
| CN114996069A (zh) | 一种主板测试方法、装置以及介质 | |
| CN115098342A (zh) | ***日志收集方法、***、终端及存储介质 | |
| CN113010303A (zh) | 一种处理器间的数据交互方法、装置以及服务器 | |
| CN212411187U (zh) | 一种飞腾服务器的监控管理板卡 | |
| CN113849355A (zh) | I2c速率自适应调整方法、***、终端及存储介质 | |
| CN113535246A (zh) | 一种硬盘热插拔方法、装置、终端设备及介质 | |
| US20040098527A1 (en) | Method and apparatus for an I/O controller to alert an external system management controller | |
| CN114153303B (zh) | 一种功耗控制***和功耗控制方法、装置、介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |