CN115442966A - 电路板和电子设备 - Google Patents
电路板和电子设备 Download PDFInfo
- Publication number
- CN115442966A CN115442966A CN202211202066.XA CN202211202066A CN115442966A CN 115442966 A CN115442966 A CN 115442966A CN 202211202066 A CN202211202066 A CN 202211202066A CN 115442966 A CN115442966 A CN 115442966A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- connector
- pad array
- groove
- stress isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 claims abstract description 89
- 238000005476 soldering Methods 0.000 claims description 6
- 230000003014 reinforcing effect Effects 0.000 claims description 3
- 238000005336 cracking Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 26
- 229910000679 solder Inorganic materials 0.000 description 15
- 238000005728 strengthening Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请实施例提供一种电路板和电子设备,电路板包括第一连接器和焊盘阵列,焊盘阵列用于与BGA器件焊接;焊盘阵列为长方形或正方形;焊盘阵列沿第一连接器的长度方向设置于第一连接器的一侧;沿焊盘阵列靠近第一连接器的至少一个顶角设置应力隔离槽;其中,应力隔离槽包括相互连通的第一沟槽和第二沟槽;第一沟槽和第二沟槽分别与焊盘阵列相邻的两个边相对。本申请实施例提供的电路板,在能够防止焊盘阵列开裂的同时使得电路板上有较多的空间用于布线,并且使得电路板具有较高的强度。
Description
技术领域
本发明涉及服务器技术领域,尤其涉及一种电路板和电子设备。
背景技术
随着对服务器等电子设备的计算能力需求和封装密度要求的提高,BGA(BallGrid Array,球栅阵列封装)封装的芯片在电子设备中的应用越来越多。
电子设备包括电路板、BGA封装的器件(以下简称BGA器件)和其他电子器件(例如硬盘),电路板上设置有连接器,其他电子器件可以插接在连接器上,并通过连接器与电路板电连接,BGA器件也与电路板电连接。在其他电子器件与连接器的插拔过程中,由于插拔的作用力,电路板在连接器处会出现局部变形。
电路板的局部变形导致位于连接器附近的BGA器件的焊点开裂。
发明内容
本申请实施例提供一种电路板和电子设备,在能够防止焊盘阵列开裂的同时使得电路板上有较多的空间用于布线,并且使得电路板具有较高的强度。
本申请实施例第一方面提供一种电路板,包括第一连接器和焊盘阵列,焊盘阵列用于与BGA器件焊接;焊盘阵列为长方形或正方形;焊盘阵列沿第一连接器的长度方向设置于第一连接器的一侧;沿焊盘阵列靠近第一连接器的至少一个顶角设置应力隔离槽;其中,应力隔离槽包括相互连通的第一沟槽和第二沟槽;第一沟槽和第二沟槽分别与焊盘阵列相邻的两个边相对。
本申请实施例提供的电路板,通过设置第一连接器和焊盘阵列,焊盘阵列用于与BGA器件焊接,焊盘阵列沿第一连接器的长度方向设置于第一连接器的一侧,沿焊盘阵列靠近第一连接器的至少一个顶角设置应力隔离槽。由于焊盘阵列为长方形或正方形,应力容易集中在尖角区域,因此应力隔离槽的形状与顶角的形状相匹配,应力隔离槽包括相互连通的第一沟槽和第二沟槽,第一沟槽和第二沟槽分别与焊盘阵列相邻的两个边相对。本申请实施例提供的电路板,仅在焊盘阵列中靠近第一连接器的顶角处设置应力隔离槽,并且将应力隔离槽的设置成与顶角的形状相匹配,相对于相关技术中在焊盘阵列的周侧均设置隔离槽而言,本申请实施例提供的电路板中,仅在第一连接器与焊盘阵列之间应力隔离槽,在能够防止焊盘阵列开裂的同时使得电路板上有较多的空间用于布线,并且使得电路板具有较高的强度。
在一种可能的实施方式中,本申请实施例提供的电路板,焊盘阵列的一条边沿第一连接器的长度方向设置;应力隔离槽的数量为两个;两个应力隔离槽沿焊盘阵列朝向第一连接器一侧的两个顶角设置。焊盘阵列中有两个顶角朝向第一连接器,因此,只需在这两个顶角处均设置应力隔离槽即可阻隔应力区域延伸至焊盘阵列。
在一种可能的实施方式中,本申请实施例提供的电路板,焊盘阵列的第一顶角相对于第二顶角靠近第一连接器;应力隔离槽的数量为一个,应力隔离槽沿着第一顶角设置。只有第一顶角处于应力区域中,只需在第一顶角与第一连接器之间设置应力隔离槽,即可阻隔应力区域延伸至焊盘阵列。
在一种可能的实施方式中,本申请实施例提供的电路板,电路板还包括第二连接器,第一连接器和第二连接器沿第一连接器的长度方向间隔设置,焊盘阵列位于第一连接器与第二连接器之间,焊盘阵列到第一连接器的距离小于到第二连接器的距离;焊盘阵列靠近第一连接器的至少一个顶角设置应力隔离槽。由此,无需在焊盘阵列朝向第二连接器的一侧的顶角上设置应力隔离槽,使得电路板上有较多的空间用于布线,并且使得电路板具有较高的强度
在一种可能的实施方式中,本申请实施例提供的电路板,第一沟槽和第二沟槽为沿电路板的厚度方向贯穿电路板的通槽。通槽可以更好的阻隔应力区域的延伸。
在一种可能的实施方式中,本申请实施例提供的电路板,第一沟槽与第二沟槽连接的一端具有第一倒角。第一沟槽和第二沟槽连接处通过第一倒角光滑过度,由此,可以缓解应力在第一沟槽和第二沟槽连接处集中。
在一种可能的实施方式中,本申请实施例提供的电路板,第一沟槽和第二沟槽相互背离的一端有第二倒角。第二倒角可以缓解应力在第一沟槽的端部和第二沟槽的端部集中。
在一种可能的实施方式中,本申请实施例提供的电路板,第二倒角的直径大于第一沟槽或第二沟槽的宽度。增加第二倒角的直径可以更好的阻隔应力区域传递至焊盘阵列。
在一种可能的实施方式中,本申请实施例提供的电路板,第一沟槽和第二沟槽的内侧壁上具有强化层。强化层可以增加第一沟槽和第二沟槽的强度,从而更好的阻隔应力区域的延伸。
在一种可能的实施方式中,本申请实施例提供的电路板,第一沟槽和第二沟槽的长度均小于焊盘阵列的侧边的长度的一半。由此,可以在阻隔应力区域延伸的同时使得焊盘阵列周边有更多的区域用于布线。
本申请实施例第二方面提供一种电子设备,包括如上述电路板和BGA器件;BGA器件通过焊盘阵列与电路板电连接。
结合附图,根据下文描述的实施例,示例性实施例的这些和其它方面、实施形式和优点将变得显而易见。但应了解,说明书和附图仅用于说明并且不作为对本申请的限制的定义,详见随附的权利要求书。本申请的其它方面和优点将在以下描述中阐述,而且部分将从描述中显而易见,或通过本申请的实践得知。此外,本申请的各方面和优点可以通过所附权利要求书中特别指出的手段和组合得以实现和获得。
附图说明
图1为本申请实施例提供的电子设备的结构示意图;
图2为本申请实施例提供的电子设备中BGA器件的结构示意图;
图3为本申请实施例提供的电路板的结构示意图一;
图4为本申请实施例提供的电路板中的应力隔离槽阻隔应力的效果示意图一;
图5为本申请实施例提供的电路板中应力隔离槽与焊盘阵列的相对位置示意图一;
图6为本申请实施例提供的电路板的结构示意图二;
图7为本申请实施例提供的电路板中的应力隔离槽阻隔应力的效果示意图二;
图8为本申请实施例提供的电路板的结构示意图三;
图9为本申请实施例提供的电路板中的应力隔离槽阻隔应力的效果示意图三;
图10为本申请实施例提供的电路板的结构示意图四;
图11为本申请实施例提供的电路板中的应力隔离槽阻隔应力的效果示意图四;
图12为本申请实施例提供的电路板中应力隔离槽与焊盘阵列的相对位置示意图二;
图13为本申请实施例提供的电路板中应力隔离槽与焊盘阵列的相对位置示意图三;
图14为本申请实施例提供的电路板中应力隔离槽与焊盘阵列的相对位置示意图四;
图15为本申请实施例提供的电路板中应力隔离槽的结构示意图一;
图16为本申请实施例提供的电路板中应力隔离槽的结构示意图二;
图17为本申请实施例提供的电路板中应力隔离槽的结构示意图三;
图18为本申请实施例提供的电路板中应力隔离槽的结构示意图四。
附图标记说明:
10、电子设备;
100、电子设备本体;
200、电路板;210、第一连接器;220、焊盘阵列;230、第二连接器;240、顶角;240a、第一顶角;240b、第二顶角;210c、第三顶角;210d、第四顶角;250、应力隔离槽;251、第一沟槽;251a、第一端部;251b、第三端部;252、第二沟槽;252a、第二端部;252b、第四端部;253、强化层;
300、BGA器件;
310、焊球阵列;
D1、第一距离;
D2、第二距离;
D3、第三距离;
D4、第四距离;
L1、第一长度;
L2、第二长度;
L3、第三长度;
W1、第一宽度;
W2、第二宽度;
a、应力区域;
β、第一夹角;
γ、第二夹角;
R1、第一倒角;
R2、第二倒角;
X、第一方向;
Y、第二方向。
具体实施方式
本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释,而非旨在限定本申请,下面将结合附图对本申请实施例的实施方式进行详细描述。
图1为本申请实施例提供的电子设备的结构示意图。参见图1所示,电子设备10包括电子设备本体100和位于电子设备本体100内的电路板200。
电子设备本体100可以是壳体,安装电路板200安装在壳体中。图1中所示的电子设备本体移除了上盖,以便于清楚的看到壳体内的结构。电子设备10可以包括多个电路板200,电路板200可以安装在电子设备本体100的侧壁或者内壁上,具体根据电子设备10中电路板200的数量和布局进行设置,图1所示的实施例中,电路板200安装在电子设备本体100的侧壁上。
具体的,电路板200上具有多个安装孔,电子设备本体100的侧壁上具有与安装孔一一对应的挂钉,挂钉插设在安装孔中,以将电路板200安装在电子设备本体100的侧壁上。电路板200可以电连接多个连接器210,电子设备10中的硬盘等电子器件可以插接在连接器210上以与电路板200电连接。
电子设备10还包括有处理器芯片,处理器芯片可以使用BGA器件300,以提高电子设备的计算能力和封装密度。图2为本申请实施例提供的电子设备中BGA器件的结构示意图。参见图2所示,BGA器件300的底部具有焊球阵列310,焊球阵列310与电路板200的焊盘阵列220焊接,以将BGA器件300与电路板200电连接。
在硬盘等电子器件与连接器210的插拔过程中,由于插拔的作用力,电路板200在连接器210附近处会出现局部变形,电路板200的局部变形导致连接器210附近的焊盘阵列220以及与焊盘阵列220焊接的焊球阵列310开裂。
为了解决上述问题,相关技术一中,在焊盘阵列220的四周设置加强筋,以增强焊盘阵列220所在区域及其周侧区域的局部强度,但是由于电路板200上空间的限制,部分电路板200上难于设置加强筋。
相关技术二中,在电路板200上焊盘阵列220的四周增加均匀间隔设置多个安装孔,在电子设备本体100的侧壁上对应的设置多个挂钉,紧固件将电路板200固定在电子设备本体100上的同时可以起到增强焊盘阵列220所在区域及其周侧区域的局部强度的作用,但是,这种方式需要增加电子设备本体100内壁上挂钉的数量,导致电子设备10的成本增加。此外,多个挂钉的朝向电路板200的端面难于共面,因此,在将电路板200固定到挂钉上时便产生了局部应力,导致焊盘阵列220以及其上的焊球阵列310开裂。
相关技术三中,在电路板200上沿焊盘阵列220的周侧设置多个隔离槽,通过隔离槽来阻隔应力从连接器210传递至焊盘阵列220。但是,在焊盘阵列220的周侧设置多个隔离槽,会减少电路板200上用于与BGA器件300相连接的走线的布设空间,不便于电路板200上走线的布设,在焊盘阵列220的周侧均设置隔离槽还会降低电路板200的强度。
此外,设置多个隔离槽会使得电路板200在焊接时受热不均匀,导致电路板200上焊盘阵列220与隔离槽相对的位置处在焊接时的热变形较大,BGA器件300在焊接过程中由于电路板200的热变形较大而出现连锡等焊接问题,从而影响BGA器件300的功能,严重时甚至产生短路。其中,连锡是指BGA器件300的焊球阵列310中相邻的两个焊球通过焊锡连接在一起,而不同的焊球对应BGA器件300的不同引脚并且具有不同的功能,不能电连接。
图3为本申请实施例提供的电路板的结构示意图一。参见图3所示,电路板200包括第一连接器210和焊盘阵列220,焊盘阵列220用于与BGA器件300焊接;焊盘阵列220为长方形或正方形;焊盘阵列220沿第一连接器210的长度方向设置于第一连接器210的一侧;沿焊盘阵列220靠近第一连接器210的至少一个顶角240设置应力隔离槽250;其中,应力隔离槽250包括相互连通的第一沟槽251和第二沟槽252;第一沟槽251和第二沟槽252分别与焊盘阵列220相邻的两个边相对。
具体的,电路板200一般为矩形,第一连接器210的长度方向可以与电路板200的长度方向或者宽度方向一致,第一连接器210的长度方向称为第一方向X,与第一方向X垂直的方向称为第二方向Y。电路板200上可以设置多个第一连接器210,图3中示出的电路板200中包括三个第一连接器210,三个第一连接器210通常沿第二方向Y对齐,以便于电路板200的布局整齐。
焊盘阵列220与BGA器件300上的焊球阵列310焊接,从而将BGA器件300与电路板200电连接,焊盘阵列220具有四个顶角240。第一连接器210设置在焊盘阵列220的一侧,可以便于BGA器件300通过电路板200上的走线与第一连接器210电连接,进而与插设在第一连接器210上的硬盘等电子器件电连接。
在插拔第一连接器210上的硬盘时,第一连接器210的附近区域由于应力而产生变形,该区域称为应力区域a,应力区域a以图3中具有斜线填充的区域表示。处于应力区域a中的焊盘阵列220及焊盘阵列220上的焊球阵列310由于应力会出现开裂的问题。其中,可以理解的时,连接器210的周侧均存在应力区域a,图3仅示出了连接器210朝向焊盘阵列220一侧的应力区域a。
由此,可以在第一连接器210与焊盘阵列220之间设置应力隔离槽250。图4为本申请实施例提供的电路板中的应力隔离槽阻隔应力的效果示意图一。参见图4所示,应力隔离槽250可以阻隔第一连接器210附近的应力区域a朝向焊盘阵列220延伸。
由此,可以减少朝向第一连接器210一端的焊盘阵列220以及其上的焊球阵列310开裂的风险。
已知的是,应力容易集中在尖角区域集中,也就是说,在本申请实施例中,应力容易集中在焊盘阵列220的顶角240附近的区域,请继续参见图3和图4所示,可以仅在焊盘阵列220中靠近第一连接器210的顶角240处设置应力隔离槽250。相对于相关技术中在焊盘阵列220的周侧均设置隔离槽,本申请实施例提供的电路板200中,仅在第一连接器210与焊盘阵列220之间应力隔离槽250,在能够防止焊盘阵列220开裂的同时使得电路板200上有较多的空间用于布线。
图5为本申请实施例提供的电路板中应力隔离槽与焊盘阵列的相对位置示意图一。下面结合图5对应力隔离槽250的具体结构进行说明。
由于焊盘阵列220长方形或正方形,因此,将应力隔离槽250设置成L型槽,L型槽可以更好的与焊盘阵列220的顶角240形状相匹配,第一沟槽251和第二沟槽252分别为L型的两个侧边。可以理解的是,图5中所示的第一沟槽251和第二沟槽252之间的虚线仅仅是为了区分第一沟槽251和第二沟槽252,而第一沟槽251和第二沟槽252是连通的。第一沟槽251和第二沟槽252之间具有第一夹角β,第一夹角β可以为60°-120°,具体根据电路板200上的走线位置进行设置。只要第一沟槽251和第二沟槽252形成的应力隔离槽250可以阻隔应力区域a延伸至顶角240附近即可。
在图5中,第一夹角β为与焊盘阵列220的顶角240相同的90°,由此,焊盘阵列220中与第一沟槽251相对的侧边和第一沟槽251平行,与第二沟槽252相对的侧边和第二沟槽252平行,使得电路板200上的布局更加美观。
请继续参见图3和图4所示,焊盘阵列220的一条边沿第一连接器210的长度方向设置;应力隔离槽250的数量为两个;两个应力隔离槽250沿焊盘阵列220朝向第一连接器210一侧的两个顶角240设置。
在图3和图4所示,焊盘阵列220的形状为正方形,焊盘阵列220中一组相对侧边与第一方向X平行,另一组相对侧边与第二方向Y平行。因此,焊盘阵列220中有两个顶角240朝向第一连接器210,因此,需要在这两个顶角240处均设置应力隔离槽250。
图6为本申请实施例提供的电路板的结构示意图二。在图6中,将靠近第一连接器210的顶角240称为第一顶角240a,其余顶角称为第二顶角240b。参见图6所示,焊盘阵列220的第一顶角240a相对于第二顶角240b靠近第一连接器210;应力隔离槽250的数量为一个,应力隔离槽250沿着第一顶角240a设置。
将焊盘阵列220旋转一定角度,使得焊盘阵列220的侧边与第一方向X之间具有第二夹角γ,第二夹角γ的范围可以在30°-60°之间。在本实施例的结构中,将焊盘阵列220旋转之后,焊盘阵列220中只有第一顶角240a朝向第一连接器210,因此,只有第一顶角240a处于应力区域a中。图7为本申请实施例提供的电路板中的应力隔离槽阻隔应力的效果示意图二。参见图7所示,只需在第一顶角240a与第一连接器210之间设置应力隔离槽250,即可阻隔应力区域a延伸至焊盘阵列220。
图8为本申请实施例提供的电路板的结构示意图三。参见图8所示,电路板200还包括第二连接器230,第一连接器210和第二连接器230沿第一连接器210的长度方向间隔设置,焊盘阵列220位于第一连接器210与第二连接器230之间,焊盘阵列220到第一连接器210的距离小于到第二连接器230的距离;焊盘阵列220靠近第一连接器210的至少一个顶角240设置应力隔离槽250。
第一连接器210和第二连接器230沿着第一方向X位于焊盘阵列220的两侧。电路板200上可以设置多个第二连接器230,图8中示出的电路板200中包括三个第二连接器230,三个第二连接器230沿第二方向Y对齐
请继续参见图8所示,第一连接器210与焊盘阵列220之间的间距称为第一距离D1,第二连接器230与焊盘阵列220之间的间距称为第二距离D2,第一距离D1小于第二距离D2,也就是说,焊盘阵列220靠近第一连接器210而远离第二连接器230。因此,在插拔第一连接器210上的硬盘时,焊盘阵列220朝向第一连接器210的一侧处于应力区域a内,而焊盘阵列220朝向第二连接器230的一侧处于应力区域a之外。
因此,只需在焊盘阵列220朝向第一连接器210的一侧的顶角240上设置应力隔离槽250,而无需在焊盘阵列220朝向第二连接器230的一侧的顶角240上设置应力隔离槽250。图9为本申请实施例提供的电路板中的应力隔离槽阻隔应力的效果示意图三。参见图9所示,应力隔离槽250可以阻隔第一连接器210附近的应力区域a朝向焊盘阵列220延伸。
由此,可以减少朝向第一连接器210一端的焊盘阵列220以及其上的焊球阵列310开裂的风险。本实施例提供的电路板200,通过将焊盘阵列220设置成靠近第一连接器210并且远离第二连接器230,并且仅在第一连接器210与焊盘阵列220之间应力隔离槽250,在能够防止焊盘阵列220开裂的同时使得电路板200上有较多的空间用于布线。
在电路板200上的空间有限,难于调整焊盘阵列220的位置使得焊盘阵列220与第一连接器210之间的间距小于焊盘阵列220与第二连接器230之间的间距的情况下,可以将焊盘阵列220旋转一定角度。
具体的,图10为本申请实施例提供的电路板的结构示意图四。参见图10所示,在图8所示的实施例的基础上,将焊盘阵列220旋转一定角度,使得焊盘阵列220的侧边与第一方向X之间具有第二夹角γ,第二夹角γ范围可以在30°-60°之间。在图10所示的实施例中,第二夹角γ为45°,因此,焊盘阵列220的一个对角线与第一方向X平行,由此位于该对角线两端的两个顶角240中,一个顶角240靠近第一连接器210,称为第三顶角240c,另一个顶角240靠近第二连接器230,称为第四顶角240d,在第三顶角240c和第四顶角240d处设置应力隔离槽250。图11为本申请实施例提供的电路板中的应力隔离槽阻隔应力的效果示意图四。参见图11所示,应力隔离槽250可以阻隔第一连接器210和第二连接器230附近的应力区域a朝向焊盘阵列220延伸。
图12为本申请实施例提供的电路板中应力隔离槽与焊盘阵列的相对位置示意图二;图13为本申请实施例提供的电路板中应力隔离槽与焊盘阵列的相对位置示意图三。参见图12和图13所示,第一沟槽251和第二沟槽252的长度均小于焊盘阵列220的侧边的长度的一半。
第一沟槽251的长度称为第一长度L1,第二沟槽252的长度称为第二长度L2,焊盘阵列220侧边长度称为第三长度L3。第一长度L1小于与第一沟槽251相对的侧边的第三长度L3的一半,第二长度L2小于与第二沟槽252相对的侧边的长度的一半,以便于在阻隔应力区域a延伸的同时使得焊盘阵列220周边有更多的区域用于布线。
此外,请继续参见图3、图8和图12所示,在焊盘阵列220朝向第一连接器210一侧的两个顶角处均设置应力隔离槽250的实施例中,一应力隔离槽250中的其中一个沟槽(第一沟槽251或者第二沟槽252)和另一应力隔离槽250中的其中一个沟槽(第一沟槽251或者第二沟槽252)朝向彼此延伸,并且一应力隔离槽250中的其中一个沟槽(第一沟槽251或者第二沟槽252)和另一应力隔离槽250中的其中一个沟槽(第一沟槽251或者第二沟槽252)与焊盘阵列220朝向第一连接器210的侧边相对。由于第一长度L1和第二长度L2均小于第三长度L3的一半,因此两个第一长度L1之和、两个第二长度L2之和或者第一长度L1和第二长度L2之和均小于第三长度L3,因此,在焊盘阵列220朝向第一连接器210的一侧的侧边与第一连接器210之间的电路板200上仍存在用于布线空间。
图14为本申请实施例提供的电路板中应力隔离槽与焊盘阵列的相对位置示意图四。需要说明的是,图14所示的实施例与图13所示的实施例中的结构相同,图14中仅仅为了清楚的标示应力隔离槽250的宽度以及应力隔离槽250和焊盘阵列220的侧边之间的间距。参见图9所示,焊盘阵列220中与第一沟槽251相对的侧边和第一沟槽251之间的距离为1.0mm-2.0mm,焊盘阵列220中与第二沟槽252相对的侧边和第一沟槽251之间的距离为1.0mm-2.0mm。
具体的,焊盘阵列220中与第一沟槽251相对的侧边和第一沟槽251之间的距离称为第三距离D3,焊盘阵列220中与第二沟槽252相对的侧边和第二沟槽252之间的距离称为第四距离D4,第三距离D3和第四距离D4均在1.0mm-2.0mm范围内。当第三距离D3或者第四距离D4较小时(例如,小于1.0mm时),第一沟槽251或者第二沟槽252距离焊盘阵列220的侧边较近,第一沟槽251和第二沟槽252难于起到阻隔应力区域a延伸的作用。当第三距离D3或者第四距离D4较大时(例如,大于2.0mm时),会占据电路板200上较多的空间,不利于电路板200的布局。
请继续参见图14所示,第一沟槽251和第二沟槽252的宽度均为1.0mm-2.0mm。
第一沟槽251的宽度称为第一宽度W1,第二沟槽252的宽度称为第二宽度W2。第一宽度W1和第二宽度W2均在1.0mm-2.0mm范围内,当第一宽度W1或者第二宽度W2较小时(例如,小于1.0mm时),第一沟槽251和第二沟槽252难于起到阻隔应力区域a延伸的作用。当第一宽度W1或者第二宽度W2较大时(例如,大于2.0mm时),会占据电路板200上较多的空间,不利于电路板200的布局。此外,第一宽度W1或者第二宽度W2较大还会降低电路板200的强度。
可以理解的是,同一应力隔离槽250中的第一沟槽251的宽度和第二沟槽252的宽度需设置成相同,以便于应力隔离槽250的加工。
为了便于在电路板200上加工应力隔离槽250,应力隔离槽250需穿透电路板200,也就是说,第一沟槽251和第二沟槽252均为沿电路板200的厚度方向贯穿电路板200的通槽。此外通槽也可以更好的阻隔应力区域a的延伸。
图15为本申请实施例提供的电路板中应力隔离槽的结构示意图一。参见图15所示,第一沟槽251与第二沟槽252连接的一端均具有第一倒角R1。
第一沟槽251与第二沟槽252连接的一端称为第一端部251a,第二沟槽252与第一沟槽251连接的一端称为第二端部252a。
也就是说,第一端部251a和第二端部252a的连接处通过第一倒角R1光滑过度,由此,可以缓解应力在第一端部251a和第二端部252a的连接处的集中。
第一倒角R1的直径需要大于或者等于第一宽度W1(或者第二宽度W2),以满足电路板200的可加工要求。
请继续参见图15所示,第一沟槽251和第二沟槽252相互背离的一端均有第二倒角R2。
第一沟槽251背离第二沟槽252的一端称为第三端部251b,第二沟槽252背离第一沟槽251的一端称为第四端部252b,在第三端部251b和第四端部252b处均设置有第二倒角R2,第二倒角R2也是可以缓解应力在第三端部251b和第四端部252b处集中。第二倒角R2的直径可以等于第一宽度W1(或者第二宽度W2)。
在图15中,第一端部251a和第三端部251b之间的虚线仅仅是为了区分第一端部251a和第三端部251b,而第一端部251a和第三端部251b是连通的。第二端部252a和第四端部252b之间的虚线仅仅是为了区分第二端部252a和第四端部252b,而第二端部252a和第四端部252b是连通的。
图16为本申请实施例提供的电路板中应力隔离槽的结构示意图二。参见图16所示,第二倒角R2的直径大于第一沟槽251或第二沟槽252的宽度,以便于更好的阻隔应力区域a越过第三端部251b或者第四端部252b传递至焊盘阵列220。
也就是说,第二倒角R2的直径大于第一宽度W1(或者第二宽度W2)。需要注意的是,第二倒角R2的直径小于第一宽度W1的两倍,从而避免第二倒角R2延伸至焊盘阵列220的侧边。
图17为本申请实施例提供的电路板中应力隔离槽的结构示意图三;图18为本申请实施例提供的电路板中应力隔离槽的结构示意图四。参见图17和图18所示,第一沟槽251和第二沟槽252的内侧壁上均具有强化层253。
强化层253以网格填充表示,强化层253可以为金属强化层,例如铜强化层。可以通过电镀的方式在第一沟槽251和第二沟槽252的内侧壁上镀铜,以增加第一沟槽251和第二沟槽252的强度,从而更好的阻隔应力区域a的延伸。另外,电镀铜的过程可以和电路板200上其他金属化通孔的电镀同时进行,由此在不增加电路板200的加工工序的基础上提高第一沟槽251和第二沟槽252的强度。
在本申请实施例的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应作广义理解,例如,可以是固定连接,也可以是通过中间媒介间接相连,可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请实施例中的具体含义。
本申请实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
最后应说明的是:以上各实施例仅用以说明本申请实施例的技术方案,而非对其限制;尽管参照前述各实施例对本申请实施例进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请实施例各实施例技术方案的范围。
Claims (11)
1.一种电路板,其特征在于,包括第一连接器和焊盘阵列,所述焊盘阵列用于与BGA器件焊接;所述焊盘阵列为长方形或正方形;
所述焊盘阵列沿所述第一连接器的长度方向设置于所述第一连接器的一侧;
沿所述焊盘阵列靠近所述第一连接器的至少一个顶角设置应力隔离槽;
其中,所述应力隔离槽包括相互连通的第一沟槽和第二沟槽;所述第一沟槽和所述第二沟槽分别与所述焊盘阵列相邻的两个边相对。
2.根据权利要求1所述的电路板,其特征在于,所述焊盘阵列的一条边沿所述第一连接器的长度方向设置;
所述应力隔离槽的数量为两个;两个所述应力隔离槽沿所述焊盘阵列朝向所述第一连接器一侧的两个顶角设置。
3.根据权利要求1所述的电路板,其特征在于,所述焊盘阵列的第一顶角相对于第二顶角靠近所述第一连接器;
所述应力隔离槽的数量为一个,所述应力隔离槽沿着所述第一顶角设置。
4.根据权利要求1至3任一项所述的电路板,其特征在于,所述电路板还包括第二连接器,所述第一连接器和所述第二连接器沿所述第一连接器的长度方向间隔设置,所述焊盘阵列位于所述第一连接器与所述第二连接器之间,所述焊盘阵列到所述第一连接器的距离小于到所述第二连接器的距离;所述焊盘阵列靠近所述第一连接器的至少一个顶角设置应力隔离槽。
5.根据权利要求1至4任一项所述的电路板,其特征在于,所述第一沟槽和所述第二沟槽为沿所述电路板的厚度方向贯穿所述电路板的通槽。
6.根据权利要求1至5任一项所述的电路板,其特征在于,所述第一沟槽与所述第二沟槽连接的一端具有第一倒角。
7.根据权利要求1至5任一项所述的电路板,其特征在于,所述第一沟槽和所述第二沟槽相互背离的一端有第二倒角。
8.根据权利要求7所述的电路板,其特征在于,所述第二倒角的直径大于所述第一沟槽或所述第二沟槽的宽度。
9.根据权利要求1至8任一项所述的电路板,其特征在于,所述第一沟槽和所述第二沟槽的内侧壁上具有强化层。
10.根据权利要求1至9任一项所述的电路板,其特征在于,所述第一沟槽和所述第二沟槽的长度均小于所述焊盘阵列的侧边的长度的一半。
11.一种电子设备,其特征在于,包括如权利要求1至10任一项所述的电路板和BGA器件;所述BGA器件通过所述焊盘阵列与所述电路板电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211202066.XA CN115442966A (zh) | 2022-09-29 | 2022-09-29 | 电路板和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211202066.XA CN115442966A (zh) | 2022-09-29 | 2022-09-29 | 电路板和电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115442966A true CN115442966A (zh) | 2022-12-06 |
Family
ID=84251879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211202066.XA Pending CN115442966A (zh) | 2022-09-29 | 2022-09-29 | 电路板和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115442966A (zh) |
-
2022
- 2022-09-29 CN CN202211202066.XA patent/CN115442966A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5825630A (en) | Electronic circuit board including a second circuit board attached there to to provide an area of increased circuit density | |
TWI528646B (zh) | 具有接點重疊貫孔之連接器系統 | |
US5268815A (en) | High density, high performance memory circuit package | |
US6717825B2 (en) | Electrical connection system for two printed circuit boards mounted on opposite sides of a mid-plane printed circuit board at angles to each other | |
US7090502B2 (en) | Board connecting component and three-dimensional connecting structure using thereof | |
KR100323052B1 (ko) | 표시장치 | |
US7602615B2 (en) | In-grid decoupling for ball grid array (BGA) devices | |
EP0562725A2 (en) | Adaptor element for modifying electrical connections to an electrical component | |
US20030068920A1 (en) | High density, high frequency memory chip modules having thermal management structures | |
US20050189640A1 (en) | Interconnect system without through-holes | |
US7388284B1 (en) | Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit | |
US8958214B2 (en) | Motherboard assembly for interconnecting and distributing signals and power | |
US8951048B2 (en) | Printed circuit board having terminals | |
US6540525B1 (en) | High I/O stacked modules for integrated circuits | |
JP2009038112A (ja) | プリント配線板構造および電子機器 | |
US11096290B2 (en) | Printed circuit board with edge soldering for high-density packages and assemblies | |
CN115442966A (zh) | 电路板和电子设备 | |
US6830462B1 (en) | Electrical connector housing | |
US7180171B1 (en) | Single IC packaging solution for multi chip modules | |
US20050231929A1 (en) | Board mounting method and mounting structure | |
CN110087387B (zh) | 接合位置准确性被改善的柔性电路板 | |
US20080157334A1 (en) | Memory module for improving impact resistance | |
US20050104206A1 (en) | Mounting structure in integrated circuit module | |
KR19990024909A (ko) | 프린트 배선 기판 및 그 접속 방법 | |
KR100343453B1 (ko) | 다중 적층형 메모리 모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |