CN115425078A - 一种hemt器件及其制备方法 - Google Patents
一种hemt器件及其制备方法 Download PDFInfo
- Publication number
- CN115425078A CN115425078A CN202211365216.9A CN202211365216A CN115425078A CN 115425078 A CN115425078 A CN 115425078A CN 202211365216 A CN202211365216 A CN 202211365216A CN 115425078 A CN115425078 A CN 115425078A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate dielectric
- substrate
- layer
- heterojunction structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 238000002161 passivation Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 description 15
- 229910002704 AlGaN Inorganic materials 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 229910016570 AlCu Inorganic materials 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- -1 AlGaN and GaN) Chemical class 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种HEMT器件及其制备方法，HEMT器件包括衬底、异质结结构、栅介质层和栅极；异质结结构位于衬底的一侧；栅介质层位于异质结结构远离衬底的一侧；沿衬底指向异质结结构的方向，栅介质层包括第一栅介质层和第二栅介质层，第一栅介质层为P型栅介质层，第二栅介质层为N型栅介质层；栅极位于栅介质层远离衬底的一侧。本发明实施例的技术方案可以在降低HEMT器件的栅极漏电流的同时，提高栅极的正向耐压。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种HEMT器件及其制备方法。
背景技术
Ⅲ-Ⅵ族化合物（如AlGaN和GaN）由于具有自发极化和压电极化效应，在异质结界面形成高浓度、高电子迁移率的二维电子气（2DEG），基于此原理制备的HEMT（HighElectron Mobility Transistor，高电子迁移率晶体管）在高频、高压领域具有广泛应用前景。
现有技术中，P型栅是实现增强型HEMT器件的可行方案之一。该方案通过在栅极与势垒层之间***P型氮化物（如P-GaN），将AlGaN层（势垒层）能带提高，将栅下沟道处的导带提高到费米能级之上，从而实现增强型器件。P型栅HEMT器件具有较高的稳定性和可靠性。
但是，考虑到器件长期工作的可靠性，目前P型栅HEMT器件的阈值电压都不超过2V。而器件高速开关过程引起的振铃效应很容易导致器件误开启，严重情况可使器件失效。同时，现有的P型栅HEMT器件为了降低栅极漏电流，使栅极与P-GaN栅介质层形成肖特基接触，而肖特基结所能承受的正向电压普遍小于7V，与Si基金属-氧化层-半导体场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）的18V还有很大差距。因此，如何在降低HEMT器件的栅极漏电流的同时，提高栅极的正向耐压能力成为亟待解决的问题。
发明内容
本发明提供了一种HEMT器件及其制备方法，以在降低HEMT器件的栅极漏电流的同时，提高栅极的正向耐压。
根据本发明的一方面，提供了一种HEMT器件，包括：
衬底；
异质结结构，位于衬底的一侧；
栅介质层，位于异质结结构远离衬底的一侧；沿衬底指向异质结结构的方向，栅介质层包括第一栅介质层和第二栅介质层，第一栅介质层为P型栅介质层，第二栅介质层为N型栅介质层；
栅极，位于栅介质层远离衬底的一侧。
可选地，第一栅介质层为P-GaN层；
第二栅介质层为组分渐变的
层；沿衬底指向异质结结构的方向，第二栅介质层中的Al组分x递增。
可选地，Al组分x的增长幅度为0.15~0.3。
可选地，Al组分x由0递增至Y，0.15≤Y≤0.3。
可选地，第一虚拟截面与第二栅介质层靠近衬底一侧的表面之间的距离为第一距离；第一虚拟截面经过第二栅介质层，且平行于衬底所在平面；
Al组分x与第一距离呈线性关系。
可选地，栅极与第二栅介质层之间形成肖特基接触或欧姆接触。
可选地，HEMT器件还包括：
缓冲层，位于衬底与异质结结构之间；
源极和漏极，位于异质结结构远离衬底的一侧；源极和漏极位于栅极的相对两侧；
钝化层，位于异质结结构远离衬底的一侧，且位于源极与栅极叠层之间，以及漏极与栅极叠层之间；其中，栅极叠层为栅极和栅介质层的组合。
根据本发明的另一方面，提供了一种HEMT器件的制备方法，包括：
提供衬底；
在衬底的一侧形成异质结结构；
在异质结结构远离衬底的一侧形成栅介质层；沿衬底指向异质结结构的方向，栅介质层包括第一栅介质层和第二栅介质层，第一栅介质层为P型栅介质层，第二栅介质层为N型栅介质层；
在栅介质层远离衬底的一侧形成栅极。
可选地，在异质结结构远离衬底的一侧形成栅介质层包括：
在异质结结构远离衬底的一侧形成P-GaN层；
在P-GaN层远离衬底的一侧形成组分渐变的
层；沿衬底指向异质结结构的方向，Al组分x递增；
去除栅极设置区域以外的P-GaN层和
层，得到栅介质层。
可选地，在衬底的一侧形成异质结结构之前，制备方法还包括：
在衬底的一侧形成缓冲层；
在栅介质层远离衬底的一侧形成栅极之前，制备方法还包括：
在栅介质层远离衬底的一侧形成钝化层；
图案化钝化层，形成源极开口和漏极开口；源极开口和漏极开口贯穿钝化层，且位于栅介质层的相对两侧；
在源极开口内形成源极，在漏极开口内形成漏极；
再次图案化钝化层，形成栅极开口；栅极开口贯穿钝化层，且露出至少部分栅介质层。
本发明实施例的技术方案，通过设置栅介质层包括P型的第一栅介质层和N型的第二栅介质层，使第二栅介质层位于第一栅介质层远离衬底的一侧，从而可以利用第一栅介质层和第二栅介质层形成PN结，在栅极施加正向偏压时，可以利用PN结内部所形成的耗尽区承受更大的电压，进而提高栅极的正向耐压，而且，通过增设第二栅介质层，还可以进一步增加势垒高度差，从而可以进一步减小栅极漏电流。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种HEMT器件的结构示意图；
图2是本发明实施例提供的一种HEMT器件的制备方法的流程示意图；
图3是本发明实施例提供的另一种HEMT器件的制备方法的流程示意图；
图4-图9是与图3对应的HEMT器件的部分制备流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
图1是本发明实施例提供的一种HEMT器件的结构示意图，该HEMT器件是一种增强型HEMT器件。如图1所示，本发明实施例提供的HEMT器件包括衬底1、异质结结构2、栅介质层3和栅极4；异质结结构2位于衬底1的一侧；栅介质层3位于异质结结构2远离衬底1的一侧；沿衬底1指向异质结结构2的方向，栅介质层3包括第一栅介质层31和第二栅介质层32，第一栅介质层31为P型栅介质层，第二栅介质层32为N型栅介质层；栅极4位于栅介质层3远离衬底1的一侧。
本实施例中，栅介质层3包括两层栅介质层。其中，第一栅介质层31为P型栅介质层，第二栅介质层32为N型栅介质层，第二栅介质层32位于第一栅介质层31远离衬底1的一侧，如此，可以利用第一栅介质层31和第二栅介质层32形成PN结，从而可以在栅极4施加正向偏压时，利用PN结内部所形成的耗尽区承受更大的电压。原因在于，对于相同厚度和掺杂浓度，在反向偏压情况下，PN结和肖特基结的耐压与结的势垒高度差相关，由于肖特基结存在镜像势垒降低效应，势垒高度差会有所降低，导致漏电流变大，耐压能力比PN结差，因此，相比于传统的利用P-GaN层与栅极形成肖特基接触，本发明实施例采用第一栅介质层31和第二栅介质层32形成PN结，可以承受更高的电压，进一步提高栅极4的最大工作电压，即提高栅极4的正向耐压。此外，本实施例通过增设第二栅介质层32，还可以进一步增加势垒高度差，从而可以进一步减小栅极漏电流。
需要说明的是，本领域技术人员可以采用任意方法形成P型栅介质层和N型栅介质层，本发明实施例对此不作限定，后续做示例性说明。
可选地，衬底1可以是Si、SiC、蓝宝石或GaN中的一种。
如图1所示，异质结结构2包括沟道层21和势垒层22，势垒层22位于沟道层21远离衬底1的一侧。示例性的，沟道层21为GaN层，势垒层22为AlGaN层。
可选地，栅极4为导电薄膜材料，可与第二栅介质层32之间形成肖特基接触或欧姆接触。如上所述，为了降低栅极漏电流，栅极与栅介质层之间通常形成肖特基接触。此外，相比于传统的P型栅HEMT器件，本发明实施例由于第二栅介质层的引入，可增加势垒高度差，进一步减小栅极漏电流。因此，在满足对栅极漏电流的指标要求的情况下，也可以设置栅极与第二栅介质层32之间形成欧姆接触。
此外，如图1所示，HEMT器件还包括缓冲层5、源极61、漏极62和钝化层7；缓冲层5位于衬底1与异质结结构2之间；源极61和漏极62位于异质结结构2远离衬底1的一侧，且源极61和漏极62位于栅极4的相对两侧；源极61和漏极62与异质结结构2形成欧姆接触；钝化层7位于异质结结构2远离衬底1的一侧，且位于源极61与栅极叠层之间，以及漏极62与栅极叠层之间；其中，栅极叠层为栅极4和栅介质层3的组合。
可选地，缓冲层5为GaN层，可以包括AlN层、AlN/GaN超晶格、组分渐变AlGaN、组分阶梯变化AlGaN、掺碳GaN层或掺铁GaN层中的若干种组合。
可选地，源极61和漏极62为导电薄膜材料，可以包括但不限于以下结构：Ti/Al/Ti/TiN，Ti/AlCu/Ti/TiN，Si/Ti/Al/Ti/TiN，Si/Ti/AlCu/Ti/TiN，Ti/Al/W，Ti/Al/Ni/Au。
综上，本发明实施例的技术方案，通过设置栅介质层包括P型的第一栅介质层和N型的第二栅介质层，使第二栅介质层位于第一栅介质层远离衬底的一侧，从而可以利用第一栅介质层和第二栅介质层形成PN结，在栅极施加正向偏压时，可以利用PN结内部所形成的耗尽区承受更大的电压，进而提高栅极的正向耐压，而且，通过增设第二栅介质层，还可以进一步增加势垒高度差，从而可以进一步减小栅极漏电流。
在上述实施例的基础上，下面对第一栅介质层31和第二栅介质层32做进一步说明。
可选地，第一栅介质层31为P-GaN层。具体的，P-GaN层可以是掺杂Mg的GaN或者AlGaN，也可以是未掺杂的GaN与掺杂Mg的GaN的组合，以形成P型栅介质层。
可选地，第二栅介质层32为组分渐变的
层；沿衬底1指向异质结结构2的方向，第二栅介质层32中的Al组分x递增。具体的，在外延生长第二栅介质层32时，沿Ga面，控制Al组分x递增。如此，可以利用极化掺杂的方式形成N型栅介质层，无需额外引入施主杂质，有利于保证器件的可靠性。
可选地，参见图1，第一虚拟截面（如图1中虚线所示）与第二栅介质层32靠近衬底1一侧的表面之间的距离为第一距离L；第一虚拟截面经过第二栅介质层32，且平行于衬底1所在平面；Al组分x与第一距离L呈线性关系。
其中，第一虚拟截面并非固定的某一个平面，任意平行于衬底1所在平面，且经过第二栅介质层32的平面均可以理解为第一虚拟截面。可以理解的，当第一虚拟截面在第二栅介质层32靠近衬底1一侧的表面时，第一距离L为0，随着第一虚拟截面朝远离衬底1的方向平移，第一距离L逐渐增大，相当于在外延生长第二栅介质层32时，第二栅介质层32的厚度逐渐增大。因此，上述“Al组分x与第一距离L呈线性关系”，换句话说，即在外延生长第二栅介质层32时，Al组分x随着第二栅介质层32厚度的增加而线性增加。极化掺杂在微观上是相邻两原子层作用的结果，本发明实施例通过控制Al组分x随着第二栅介质层厚度的增加而线性增加，有利于维持第二栅介质层内N型浓度在垂直方向上的均匀性。
可选地，Al组分x的增长幅度为0.15~0.3。具体的，设定Al组分的初始组分为Q（0≤Q＜1），增长幅度为D（0.15≤D≤0.3），在外延生产第二栅介质层32时，Al组分x由Q增长至Q+D（Q+D≤1）。如此可以利用极化掺杂的方式形成N型栅介质层。在一具体实施例中，可控制Al组分x随着第二栅介质层厚度的增加，由Q线性增加至Q+D。
假设D=0.2。示例性的，Al组分可由0.2增长至0.4，也可由0.6增长至0.8，本发明实施例对此不作限定，只要保证增长幅度为0.15~0.3即可。
进一步可选地，Al组分x由0递增至Y，0.15≤Y≤0.3。
由于高Al组分的AlGaN与下面的GaN的晶格常数相差较大，容易出现缺陷，难以保证材料质量。而且高Al组分的AlGaN需要更高的生长温度，此时容易导致P-GaN中的杂质扩散。因此，若Al的初始组分过高，将导致工艺难度增加，影响产品良率。本实施例设置Al组分由0开始递增，在实现N型栅介质层的同时，可以保证Al组分保持在较低的水平，降低工艺难度，保证产品良率。
基于同一发明构思，本发明实施例还提供了一种HEMT器件的制备方法。图2是本发明实施例提供的一种HEMT器件的制备方法的流程示意图，如图2所示，该制备方法包括如下步骤：
S101、提供衬底。
示例性的，衬底可以是Si、SiC、蓝宝石或GaN中的一种。
S102、在衬底的一侧形成异质结结构。
参照图1，异质结结构2包括沟道层21和势垒层22，势垒层22位于沟道层21远离衬底1的一侧。沟道层21可以为GaN层，势垒层22可以为AlGaN层。在衬底1的一侧制备异质结结构2，具体为在衬底1的一侧先制备GaN沟道层，再制备AlGaN势垒层。
需要说明的是，异质结结构2与衬底1之间可以具有其他膜层，本发明实施例对此不作限定。
S103、在异质结结构远离衬底的一侧形成栅介质层；沿衬底指向异质结结构的方向，栅介质层包括第一栅介质层和第二栅介质层，第一栅介质层为P型栅介质层，第二栅介质层为N型栅介质层。
具体的，先在异质结结构2远离衬底1的一侧形成P型的第一栅介质层，再在第一栅介质层上形成N型的第二栅介质层，然后去除栅极所在区域以外的第一栅介质层和第二栅介质层，即可得到如图1所述的栅介质层3。
S104、在栅介质层远离衬底的一侧形成栅极。
栅极可以通过沉积本领域技术人员任意可知的导电薄膜材料形成，本发明实施例对此不作限定。
可选地，栅极4与第二栅介质层32之间可形成肖特基接触或欧姆接触。
综上，本发明实施例提供的制备方法，通过在异质结结构远离衬底的一侧先后形成P型的第一栅介质层和N型的第二栅介质层，由第一栅介质层和第二栅介质层构成栅极与势垒层之间的栅介质层，从而可以利用第一栅介质层和第二栅介质层形成PN结，在栅极施加正向偏压时，利用PN结内部所形成的耗尽区承受更大的电压，进而提高栅极的正向耐压，而且，通过制备第二栅介质层，还可以进一步增加势垒高度差，从而可以进一步减小栅极漏电流。
图3是本发明实施例提供的另一种HEMT器件的制备方法的流程示意图，在上述实施例的基础上，对HEMT器件的制备方法做了进一步细化。图4-图9是与图3对应的HEMT器件的部分制备流程图，结合图3-图9，HEMT器件的制备方法具体可包括如下步骤（与上述实施例相同之处不再赘述）：
S201、提供衬底。
S202、在衬底的一侧形成缓冲层。
S203、在缓冲层远离衬底的一侧形成异质结结构。
S204、在异质结结构远离衬底的一侧形成P-GaN层。
S205、在P-GaN层远离衬底的一侧形成组分渐变的
层；沿衬底指向异质结结构的方向，Al组分x递增。
如图4所示，衬底1上依次形成有缓冲层5、异质结结构2、P-GaN层31'和组分渐变的
层32'。
其中，缓冲层5为GaN层，可以包括AlN层、AlN/GaN超晶格、组分渐变AlGaN、组分阶梯变化AlGaN、掺碳GaN层或掺铁GaN层中的若干种组合。
其中，P-GaN层31'用于形成P型的第一栅介质层31，可以是掺杂Mg的GaN或者AlGaN，也可以是未掺杂的GaN与掺杂Mg的GaN的组合。
其中，组分渐变的
层32'用于形成N型的第二栅介质层32。具体的，可在外延生长
层32'时，沿Ga面，控制Al组分x递增。如此，可以利用极化掺杂的方式形成N型栅介质层，无需额外引入施主杂质，有利于保证器件的可靠性。示例性的，组分渐变的
层的厚度可以为30nm，在外延生长
层32'时，Al组分x可随厚度增长从0线性递增至0.2。
S206、去除栅极设置区域以外的P-GaN层和
层，得到栅介质层。
结合图1、图4和图5所示，除栅极4的设置区域以外，其余区域的P-GaN层31'和组分渐变的
层32'被去除，形成栅介质层3。
具体的，栅介质层3与栅极4所在区域对应设置，在制备整层的P-GaN层31'和
层32'后，可以通过光刻和干法刻蚀等工艺去除栅极设置区域以外的P-GaN层和
层，得到最终的栅介质层3。
S207、在栅介质层远离衬底的一侧形成钝化层。
如图6所示，栅介质层3远离衬底1的一侧形成有钝化层7。可以理解的，此时钝化层未形成栅极开口、源极开口和漏极开口等开口。
示例性的，可以通过化学气相沉积（Chemical Vapor Deposition，CVD）工艺在栅介质层3远离衬底1的一侧沉积钝化层，使钝化层覆盖栅介质层3和异质结结构2。示例性的，钝化层的材料可以为SiO2、SiN、Al2O3、SiON的一种或几种组合，本发明实施例对此不作限定。
S208、图案化钝化层，形成源极开口和漏极开口；源极开口和漏极开口贯穿钝化层，且位于栅介质层的相对两侧。
如图7所示，钝化层7中形成有源极开口71和漏极开口72，源极开口71和漏极开口72贯穿钝化层7，且位于栅介质层3的相对两侧。
具体的，可以采用光刻和刻蚀的方法，对应源极61和漏极62的设置区域，在钝化层中形成源极开口71和漏极开口72，为后续制备源极61和漏极62做准备。
S209、在源极开口内形成源极，在漏极开口内形成漏极。
结合图7和图8所示，源极开口71中形成有源极61，漏极开口72中形成有漏极62。源极61和漏极62可以为导电薄膜材料，包括但不限于以下结构：Ti/Al/Ti/TiN，Ti/AlCu/Ti/TiN，Si/Ti/Al/Ti/TiN，Si/Ti/AlCu/Ti/TiN，Ti/Al/W，Ti/Al/Ni/Au。
具体的，可以先沉积导电薄膜，再去除源极开口71和漏极开口72之外的导电薄膜，以在源极开口71中形成源极61，在漏极开口72中形成漏极62。
S210、再次图案化钝化层，形成栅极开口；栅极开口贯穿钝化层，且露出至少部分栅介质层。
如图9所示，钝化层7中形成有栅极开口73，栅极开口73贯穿钝化层7，且露出部分栅介质层3。栅极开口73同样可以采用光刻和刻蚀的工艺形成。
S211、在栅极开口内形成栅极。
结合图1和图9所示，在栅极开口73内形成栅极4后即可得到HEMT器件。栅极4与源极61和漏极62的制备方式相同，在此不再赘述。示例性的，栅极4可以为导电薄膜，例如Ti/Al/TiN。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (10)
1.一种HEMT器件，其特征在于，包括：
衬底；
异质结结构，位于所述衬底的一侧；
栅介质层，位于所述异质结结构远离所述衬底的一侧；沿所述衬底指向所述异质结结构的方向，所述栅介质层包括第一栅介质层和第二栅介质层，所述第一栅介质层为P型栅介质层，所述第二栅介质层为N型栅介质层；
栅极，位于所述栅介质层远离所述衬底的一侧。
2.根据权利要求1所述的HEMT器件，其特征在于，所述第一栅介质层为P-GaN层；
所述第二栅介质层为组分渐变的
层；沿所述衬底指向所述异质结结构的方向，所述第二栅介质层中的Al组分x递增。
3.根据权利要求2所述的HEMT器件，其特征在于，Al组分x的增长幅度为0.15~0.3。
4.根据权利要求3所述的HEMT器件，其特征在于，Al组分x由0递增至Y，0.15≤Y≤0.3。
5.根据权利要求2所述的HEMT器件，其特征在于，第一虚拟截面与所述第二栅介质层靠近所述衬底一侧的表面之间的距离为第一距离；所述第一虚拟截面经过所述第二栅介质层，且平行于所述衬底所在平面；
Al组分x与所述第一距离呈线性关系。
6.根据权利要求1所述的HEMT器件，其特征在于，所述栅极与所述第二栅介质层之间形成肖特基接触或欧姆接触。
7.根据权利要求1所述的HEMT器件，其特征在于，所述HEMT器件还包括：
缓冲层，位于所述衬底与所述异质结结构之间；
源极和漏极，位于所述异质结结构远离所述衬底的一侧；所述源极和所述漏极位于所述栅极的相对两侧；
钝化层，位于所述异质结结构远离所述衬底的一侧，且位于所述源极与栅极叠层之间，以及所述漏极与所述栅极叠层之间；其中，所述栅极叠层为所述栅极和所述栅介质层的组合。
8.一种HEMT器件的制备方法，其特征在于，包括：
提供衬底；
在所述衬底的一侧形成异质结结构；
在所述异质结结构远离所述衬底的一侧形成栅介质层；沿所述衬底指向所述异质结结构的方向，所述栅介质层包括第一栅介质层和第二栅介质层，所述第一栅介质层为P型栅介质层，所述第二栅介质层为N型栅介质层；
在所述栅介质层远离所述衬底的一侧形成栅极。
9.根据权利要求8所述的制备方法，其特征在于，在所述异质结结构远离所述衬底的一侧形成栅介质层包括：
在所述异质结结构远离所述衬底的一侧形成P-GaN层；
在所述P-GaN层远离所述衬底的一侧形成组分渐变的
层；沿所述衬底指向所述异质结结构的方向，Al组分x递增；
去除栅极设置区域以外的P-GaN层和
层，得到所述栅介质层。
10.根据权利要求8所述的制备方法，其特征在于，在所述衬底的一侧形成异质结结构之前，所述制备方法还包括：
在所述衬底的一侧形成缓冲层；
在所述栅介质层远离所述衬底的一侧形成栅极之前，所述制备方法还包括：
在所述栅介质层远离所述衬底的一侧形成钝化层；
图案化所述钝化层，形成源极开口和漏极开口；所述源极开口和所述漏极开口贯穿所述钝化层，且位于所述栅介质层的相对两侧；
在所述源极开口内形成源极，在所述漏极开口内形成漏极；
再次图案化所述钝化层，形成栅极开口；所述栅极开口贯穿所述钝化层，且露出至少部分所述栅介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211365216.9A CN115425078A (zh) | 2022-11-03 | 2022-11-03 | 一种hemt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211365216.9A CN115425078A (zh) | 2022-11-03 | 2022-11-03 | 一种hemt器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115425078A true CN115425078A (zh) | 2022-12-02 |
Family
ID=84208101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211365216.9A Pending CN115425078A (zh) | 2022-11-03 | 2022-11-03 | 一种hemt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115425078A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623490A (zh) * | 2011-01-31 | 2012-08-01 | 台湾积体电路制造股份有限公司 | 用于氮化镓增强型晶体管的低栅极-泄漏结构和方法 |
| CN109888002A (zh) * | 2019-02-22 | 2019-06-14 | 南方科技大学 | 具有超级结栅结构的常关型氮化镓场效应管及其制造方法 |
| CN113178475A (zh) * | 2021-03-09 | 2021-07-27 | 华为技术有限公司 | 一种场效应管、其制备方法及开关电路 |
| CN113972263A (zh) * | 2021-10-20 | 2022-01-25 | 南京大学 | 一种增强型AlGaN/GaN HEMT器件及其制备方法 |
-
2022
- 2022-11-03 CN CN202211365216.9A patent/CN115425078A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623490A (zh) * | 2011-01-31 | 2012-08-01 | 台湾积体电路制造股份有限公司 | 用于氮化镓增强型晶体管的低栅极-泄漏结构和方法 |
| CN109888002A (zh) * | 2019-02-22 | 2019-06-14 | 南方科技大学 | 具有超级结栅结构的常关型氮化镓场效应管及其制造方法 |
| CN113178475A (zh) * | 2021-03-09 | 2021-07-27 | 华为技术有限公司 | 一种场效应管、其制备方法及开关电路 |
| CN113972263A (zh) * | 2021-10-20 | 2022-01-25 | 南京大学 | 一种增强型AlGaN/GaN HEMT器件及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| SHIBIN LI等: "Polarization induced pn-junction without dopant in graded AlGaN coherently strained on GaN", 《APPLIED PHYSICS LETTERS》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4179539B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP5383652B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP5564842B2 (ja) | 半導体装置 | |
| JP5810293B2 (ja) | 窒化物半導体装置 | |
| WO2010064362A1 (ja) | 電界効果トランジスタ | |
| US9214539B2 (en) | Gallium nitride transistor with a hybrid aluminum oxide layer as a gate dielectric | |
| JP2013235873A (ja) | 半導体装置およびその製造方法 | |
| JP5367429B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| JPWO2011118098A1 (ja) | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 | |
| JP2007537580A (ja) | 絶縁体構造を強化した電界効果トランジスタ | |
| CN104638010A (zh) | 一种横向导通的GaN常关型MISFET器件及其制作方法 | |
| CN113113469A (zh) | 一种高耐压双栅极横向hemt器件及其制备方法 | |
| US11594625B2 (en) | III-N transistor structures with stepped cap layers | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| JPWO2010016213A1 (ja) | 電界効果トランジスタ | |
| CN104681620A (zh) | 一种纵向导通的GaN常关型MISFET器件及其制作方法 | |
| JP5991000B2 (ja) | 半導体装置およびその製造方法 | |
| CN110444599A (zh) | GaN基异质结场效应晶体管及其制造方法 | |
| JPWO2011004535A1 (ja) | 電界効果トランジスタ | |
| CN113972263B (zh) | 一种增强型AlGaN/GaN HEMT器件及其制备方法 | |
| CN115425078A (zh) | 一种hemt器件及其制备方法 | |
| JP5169515B2 (ja) | 化合物半導体装置 | |
| US11973137B2 (en) | Stacked buffer in transistors | |
| US20190035922A1 (en) | Semiconductor device, electronic part, electronic apparatus, and method for fabricating semiconductor device | |
| US20160211358A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221202 |