CN115411697A - 一种欠压保护装置 - Google Patents

一种欠压保护装置 Download PDF

Info

Publication number
CN115411697A
CN115411697A CN202110575716.4A CN202110575716A CN115411697A CN 115411697 A CN115411697 A CN 115411697A CN 202110575716 A CN202110575716 A CN 202110575716A CN 115411697 A CN115411697 A CN 115411697A
Authority
CN
China
Prior art keywords
circuit
voltage
voltage detection
transistor
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110575716.4A
Other languages
English (en)
Inventor
丁利强
蔡小五
郝宁
高悦欣
高马利
夏瑞瑞
刘海南
赵发展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110575716.4A priority Critical patent/CN115411697A/zh
Publication of CN115411697A publication Critical patent/CN115411697A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

本发明公开了一种欠压保护装置，包括：电压检测电路以及信号控制电路；电压检测电路的输入端与电源端连接，电压检测电路的输出端与信号控制电路输入端连接，信号控制电路输出端用于与待保护电路连接。电压检测电路包括电压检测晶体管，用于根据电源电压作用下电压检测晶体管的导通状态输出欠压保护信号。在电源电压的升压过程中，当电源电压低于第一阈值时，电压检测晶体管处于断开状态，欠压闭锁信号控制待保护电路处于关断状态。在电源电压的降压过程中，当电源电压降低至低于第二阈值时，电压检测晶体管处于断开状态，第二阈值小于第一阈值。本设计通过根据电源电压作用下电压检测晶体管的导通状态输出欠压闭锁信号，从而实现欠压保护。

Description

一种欠压保护装置
技术领域
本发明涉及电路设计技术领域，尤其涉及一种欠压保护装置。
背景技术
在模拟集成电路***中，许多电路结构对电源电压的波动非常敏感，尤其是当电源电压降低到特定工作电压以下后，***电路将进入低压工作状态。这种情况下，一些电路可能会受到损坏或由于低压造成电路不稳定，导致***出现误动作等情况，这些电路包括微处理器、微控制器、数字信号处理(DSP)等。因此，维持电源电压的稳定对模拟集成电路设计来说非常重要。
在实际应用中，许多电子类产品、便携式电子设备常采用电池供电，这样***电路不可避免地会出现电池电量不足等情况。为避免***损坏或者不可预知的工作情况地发生，为***设计欠压保护电路来避免电源电压欠压情况的发生已成为了必要。
现有技术中，许多***电路中会用欠压保护电路来防止***电路在欠压情况运行。但现有技术设计的电路通常采用比较器还进行电压比较，存在电路较复杂、可靠性较差等诸多问题。
发明内容
本申请实施例提供了一种欠压保护装置，能够根据电源电压作用下电压检测晶体管的导通状态输出欠压保护信号，进而输出欠压闭锁信号，从而更简单、可靠地控制待保护电路的关断，实现欠压保护。
第一方面，本发明通过本发明的一实施例提供如下技术方案：
一种欠压保护装置，包括：电压检测电路以及信号控制电路；所述电压检测电路的输入端与电源端连接，所述电压检测电路的输出端与所述信号控制电路输入端连接，所述信号控制电路输出端用于与待保护电路连接；所述电压检测电路包括电压检测晶体管，用于根据电源电压作用下所述电压检测晶体管的导通状态输出欠压保护信号；所述信号控制电路，用于将所述欠压保护信号转换成欠压闭锁信号，所述欠压闭锁信号用于控制所述待保护电路的通断；在所述电源电压的升压过程中，当所述电源电压低于第一阈值时，所述电压检测晶体管处于断开状态，所述欠压闭锁信号控制所述待保护电路处于关断状态，当所述电源电压升高到大于或等于所述第一阈值时，所述电压检测晶体管处于导通状态，所述欠压闭锁信号控制所述待保护电路处于接通状态；在所述电源电压的降压过程中，当所述电源电压降低至低于第二阈值时，所述电压检测体管处于断开状态，所述欠压闭锁信号控制所述待保护电路处于关断状态；其中，所述第二阈值小于所述第一阈值。
优选地，电阻分压模块以及电流比较电路，所述电阻分压模块的输入端与所述电源端连接，所述电阻分压模块的输出端与所述电压检测晶体管栅极以及所述电流比较电路输入端连接，所述电流比较电路的输出端作为所述电压检测电路的输出。
优选地，所述电阻分压模块包括：分压晶体管、第一电阻以及第二电阻，所述分压晶体管栅极与使能端连接，源极与所述电源端连接，漏极与所述第一电阻一端相连，所述第一电阻的另一端与所述第二电阻的一端以及所述电压检测晶体管的栅极相连，所述第二电阻的另一端与所述电流比较电路的输入端相连。
优选地，所述电流比较电路包括：第一电流镜、第二电流镜以及参考晶体管；所述第一电流镜的输入端为所述电流比较电路的输入端，所述第一电流镜的输出端与所述电压检测晶体管源极连接，所述电压检测晶体管漏极与所述第二电流镜的输入端连接，所述第二电流镜的输出端与所述参考晶体管漏极连接，所述参考晶体管栅极与所述第一电流镜的输入端连接，所述参考晶体管的源极接地，所述参考晶体管漏极作为所述电压检测电路输出端。
优选地，所述电流比较电路还包括：第三电阻，所述第一电流镜包括第一NMOS管以及第二NMOS管，所述第二电流镜包括第二PMOS管以及第三PMOS管，所述参考晶体管为第四NMOS管，所述电压检测晶体管为第三NMOS管；所述第一NMOS管漏极与所述第一NMOS管栅极以及所述第二NMOS管栅极连接，所述第二NMOS管栅极与所述第四NMOS管栅极连接，所述第一NMOS管源极以及第四NMOS管源极均接地，所述第二NMOS管源极经所述第三电阻接地，所述第二NMOS管漏极与所述第三NMOS管源极连接，所述第三NMOS管漏极与所述第二PMOS管漏极以及所述第二PMOS管栅极连接，所述第二PMOS管栅极与所述第三PMOS管栅极连接，所述第二PMOS管源极与所述第三PMOS管源极均与所述电源端连接，所述第三PMOS管漏极与所述第四NMOS管漏极连接，所述四NMOS管漏极作为所述电压检测电路的输出端；其中，所述第二NMOS管的尺寸是所述第一NMOS管以及所述第四NMOS管尺寸的N倍，N为大于或等于2的正整数。
优选地，所述电流比较电路包括第一电流镜，所述第一电流镜包括第一NMOS管以及第二NMOS管，所述电阻分压模块还包括第三电阻，所述电压检测晶体管为第三NMOS管；所述第三NMOS管栅极与所述第二电阻的一端连接，所述第一NMOS管的漏极与所述第二电阻另一端连接，所述第一NMOS管漏极与所述第一NMOS管栅极以及所述第二NMOS管的栅极连接，所述第二NMOS管的漏极与所述第三NMOS管源极连接，所述第二NMOS管的源极与所述第一NMOS管的源极均接地，所述第三电阻的一端与电源端连接，所述第三电阻的另一端与所述第三NMOS管漏极连接。
优选地，所述信号控制电路包括：波形整形子电路和逻辑电平变换子电路；所述波形整形子电路输入端与所述电压检测电路输出端连接，所述波形整形子电路输出端与所述逻辑电平变换子电路输入端连接，所述逻辑电平变换子电路输出端与所述待保护电路连接；所述波形整形子电路用于对所述欠压保护信号进行整形，并对所述欠压保护信号的电平信号进行信号再生；所述逻辑电平变换子电路用于对所述整形后的信号进行再处理，并输出所述欠压闭锁信号。
优选地，所述波形整形子电路包括：施密特触发器和第一反相器，所述施密特触发器输入端与所述电压检测电路输出端连接，所述施密特触发器输出端与所述第一反相器连接，所述第一反相器输出端与所述逻辑电平变换子电路连接。
优选地，所述逻辑电平变换子电路包括：低压差稳压器、第二反相器以及第三反相器；所述低压差稳压器输入端与所述电源端连接，所述第二反相器与所述第三反相器均与所述低压差稳压器输出端连接，所述第二反相器输入端与所述波形整形子电路输出端连接，所述第二反相器输出端与所述第三反相器输入端连接，所述第三反相器输出端作为所述逻辑电平变换子电路的输出端；其中，所述低压差稳压器用于将从所述波形整形子电路输出的欠压保护信号的电平与所述待保护电路的电平进行匹配。
优选地，所述逻辑电平变换子电路还包括：齐纳二极管，所述齐纳二极管的一端与所述第二反相器输入端连接，所述齐纳二极管的另一端接地。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本发明实施例提供的一种欠压保护装置，该装置包括电压检测电路以及信号控制电路，电压检测电路包括电压检测晶体管，在电源电压的升压和降压过程中，电压检测晶体管将基于电源电压与自身阈值电压之间的大小关系实现导通和关断，电压检测电路能够根据电压检测晶体管的导通状态输出欠压保护信号，再由信号控制电路将欠压保护信号转换成欠压闭锁信号，通过欠压闭锁信号来控制待保护电路的通断，实现欠压保护。并且，在电源电压的升压过程中，当电源电压还未达到第一阈值时，电压检测晶体管处于断开状态，当电源电压升高到大于或等于第一阈值时，电压检测晶体管处于导通状态。在电源电压的降压过程中，当电源电压降低至低于第二阈值时，电压检测晶体管处于断开状态。这样可以依靠电压检测晶体管的导通或断开，在不需要额外增加比较器以及滞回电路的情况下，以更简单、可靠地的方式实现在电源电压为欠压状态时，输出欠压保护信号。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种欠压保护装置示意图；
图2为本发明实施例提供的另一种欠压保护装置示意图；
图3为本发明实施例提供的一种应用于高压***中的欠压保护装置示意图；
图4为本发明实施例提供的另一种应用于高压***中的欠压保护装置示意图；
图5为本发明实施例提供的欠压保护装置的电源电压与欠压闭锁信号的仿真示意图。
具体实施方式
本申请实施例通过提供一种欠压保护装置，能够根据电源电压作用下电压检测晶体管的导通状态输出欠压保护信号，进而输出欠压闭锁信号，从而更简单、可靠地控制待保护电路的关断，实现欠压保护。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：
一种欠压保护装置，包括：电压检测电路以及信号控制电路，电压检测电路的输入端与电源端连接，电压检测电路的输出端与信号控制电路输入端连接，控制电路输出端用于与待保护电路连接。电压检测电路包括电压检测晶体管，用于根据电源电压作用下电压检测晶体管的导通状态输出欠压保护信号。信号控制电路，用于将欠压保护信号转换成欠压闭锁信号，欠压闭锁信号用于控制待保护电路的通断。在电源电压的升压过程中，当电源电压低于第一阈值时，电压检测晶体管处于断开状态，欠压闭锁信号控制待保护电路处于关断状态，当电源电压升高到大于或等于所述第一阈值时，电压检测晶体管处于导通状态，欠压闭锁信号控制待保护电路处于接通状态。在电源电压的降压过程中，当电源电压降低至低于第二阈值时，电压检测晶体管处于断开状态，欠压闭锁信号控制待保护电路处于关断状态。其中，第二阈值小于第一阈值。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
第一方面，本发明实施例提供的一种欠压保护装置。具体来讲，如图1所示，所述欠压保护装置包括电压检测电路10以及信号控制电路20。电压检测电路10的输入端与电源端连接，电压检测电路10的输出端与信号控制电路20输入端连接，信号控制电路20输出端用于与待保护电路连接。
其中，电压检测电路10包括电压检测晶体管，用于根据电源电压作用下电压检测晶体管的导通状态输出欠压保护信号。信号控制电路20用于将欠压保护信号转换成欠压闭锁信号，该欠压闭锁信号用于控制待保护电路的通断。
该欠压保护电路实现保护功能的上下阈值电压是依靠MOS管电压检测晶体管导通阈值电压确定。当其工作在饱和工作状态时，UVLO保护电路输出为高；当MOS管子进入亚阈值导通状态时，UVLO保护电路输出发生信号再生变为低，从而实现对芯片***电路的保护功能。
随着电源电压的变化，电压检测晶体管将处于导通或截止状态。在电源电压的升压过程中，当电源电压低于第一阈值时，电压检测晶体管处于断开状态，欠压闭锁信号控制待保护电路处于关断状态。当电源电压升高到大于或等于第一阈值时，电压检测晶体管处于导通状态，欠压闭锁信号控制待保护电路处于接通状态。在电源电压的降压过程中，当电源电压降低至低于第二阈值时，电压检测晶体管处于断开状态，欠压闭锁信号控制待保护电路处于关断状态。其中，第二阈值小于第一阈值。
需要说明的是，第一阈值为电源电压升高过程中电压检测晶体管进入饱和工作状态的导通阈值，第二阈值为电源电压下降过程中电压检测晶体管进入截止状态的导通阈值。
该欠压保护装置能够依靠基电压检测晶体管的导通与否，实现欠压保护。只有电源电压上升到第一阈值电压时，电压检测晶体管才能导通，且只有电源电压下降到第一阈值电压时，电压检测晶体管才能断开，由于第一阈值和第二阈值为不同的值，使得电路本身就具有滞回特性。因此，该设计不需要像传统结构那样额外增加滞回区间产生电路，从而简化了电路结构，提高了电路的可靠性。需要说明的是，***电路中的滞回区间产生电路能够避免由于输入的寄生反馈所造成的比较器输出振荡，使得输出更加稳定。
在具体实施例中，电压检测电路10还包括：电阻分压模块以及电流比较电路，所述电阻分压模块的输入端与所述电源端连接，所述电阻分压模块的输出端与所述电压检测晶体管栅极以及所述电流比较电路输入端连接，所述电流比较电路的输出端作为所述电压检测电路的输出。
其中，电阻分压模块用于降低电压检测晶体管栅极，调整电压检测电路的电流，从而减小整个电路的功耗。
具体地，为了提高电阻阻值精度以及减小对芯片版图面积的占用，如图1所示，电阻分压模块可以包括：分压晶体管、第一电阻以及第二电阻。分压晶体管栅极与使能端EN连接，源极与电源端连接，漏极与第一电阻一端相连，第一电阻的另一端与第二电阻的一端以及电压检测晶体管的栅极相连，第二电阻的另一端与电流比较电路的输入端相连。
作为一种可选地实施例，分压晶体管可以为第一PMOS管MP1，这里的MP1采用倒比形式，导通时相当于一个大电阻，从而通过分压晶体管调整电压检测电路的电流，且在此基础上增加使能端，能够作为电路的输入接口，便于与其它电路连接，从而实现完整的***控制。MP1与电阻分压模块中的第一电阻R1共同作为分压电阻，用于调整电压检测电路的电流，电阻分压模块中的第二电阻R2用于调整支路的电流，从而减小整个电路的功耗。
作为另一种可选地实施例，电流比较电路可以包括：第一电流镜、第二电流镜以及参考晶体管，第一电流镜的输入端为电流比较电路的输入端，，第一电流镜的输出端与电压检测晶体管源极连接，电压检测晶体管漏极与第二电流镜的输入端连接，第二电流镜的输出端与参考晶体管漏极连接，参考晶体管栅极与第一电流镜的输入端连接，参考晶体管的源极接地，参考晶体管漏极作为电压检测电路输出端。
具体地，如图1所示，电流比较电路可以包括：第三电阻R3，第一电流镜可以包括第一NMOS管MN1以及第二NMOS管MN2，第二电流镜包括第二PMOS管MP2以及第三PMOS管MP3，参考晶体管为第四NMOS管MN4，电压检测晶体管为第三NMOS管MN3。MP3中的电流与MN4中的电流在A点处实现比较。
MN1漏极与MN1栅极以及MN2栅极连接，MN2栅极与MN4栅极连接，MN1源极以及MN4源极均接地，MN2源极经R3接地，MN2漏极与MN3源极连接，MN3漏极与MP2漏极以及MP2栅极连接，MP2栅极与MP3栅极连接，MP2源极与MP3源极均与电源端连接，MP3漏极与MN4漏极连接，MN4漏极作为电压检测电路的输出端。其中，MN2的尺寸是MN1以及MN4尺寸的N倍，N为大于或等于2的正整数。
基于前述对电压检测电路的描述可以得知，NMOS晶体管MN1和MN4的尺寸相等，MN1，MN2，MN4晶体管的尺寸比为1：N：1，PMOS晶体管MP2和MP3的尺寸相等。其中，R3作为MN3的下拉电阻，用于调整MN2源极的电流，从而减小电路的功耗。
当***上电后，EN使能端为低电位时，电压检测电路中R1、R2、MN1构成的电源电压检测电路开启工作。在电源电压VDDA从0V逐渐增加过程中，当VDDA在R2上产生的压降大于MN3管的阈值电压时，MN3管饱和导通。当MN3饱和导通时，I3＝I2，MN2中的电流I2经过MP2和MP3构成的电流镜复制，在A点与MN4中的电流I4进行比较。由于MN2的尺寸大于MN1的尺寸(如：MN2的尺寸是MN1的两倍)，MN1和MN4为第一电流镜，MN1和MN4的尺寸相同，MP2和MP3为第二电流镜，MP3和MP4的尺寸相同。所以，MN3饱和导通时I2>I4，MP3所在支路的电流将由MN4中的电流决定，MP3漏极端电流减小，MP3管被拉入线性区，这种情况下A点电位被拉至高电位，芯片正常运行。
当电源电压VDDA从高逐渐降低，R2上的检测电压小于MN3的阈值电压时，MN3进入亚阈值工作区间(即截止状态)，此时，由于MN3的存在，其所在支路上的电流将由MN3决定，因此MN2、MN3以及MP2、MP3中的电流均为I3，且I3<I1。由于MN4复制MN1中的电流，所以I4＝I1。因此，MN4在支路中的电流将由MP3中流过的电流所决定，MN4管的源极端电流将升高，MN4管被拉入线性工作区间。此时A点电位被拉至低电位。至此，信号控制电路输出欠压保护信号，信号控制电路将欠压保护信号转换成欠压闭锁信号，控制芯片关断，保护芯片。
该过程可以简单描述为：当电源电压正常工作时，即没有出现欠压现象，MN2中的电流与MN4中的电流在A点的比较结果使得MP3进入线性区间，A点输出高电平；当电源电压出现欠压时，且欠压到使得电压检测晶体管MN3进入到亚阈值工作区间，这时，MN2中的电流将由MN3决定，MN4在支路中的电流将由MP3中流过的电流所决定，MN4管的源极端电流将升高，MN4管被拉入线性工作区间。此时A点电位被拉至低电位，输出欠压闭锁信号，实现欠压保护输出。
本发明通过将电源电压的检测电压信号转化为电流信号，该电流信号与参考电流进行比较，其比较输出欠压保护控制信号，来实现对***电路的保护。从而不需要额外设计比较器电路，降低成本、提高可靠性和减小功耗。另外，本申请设计的电压检测电路只包含一个电源端为电路提供电源电压，使得检测电流电压采样电路与电流比较电路都采用同一个电源电压，无需外部输入电源电压，对电路实现了简化，使得欠压保护更加可靠。
下面将对图1所示的电压检测电路10的工作原理进行详细说明，具体地，电路正常情况下，NMOS管R2对电源的采样电压值大于MN3管的阈值导通电压，MN3管饱和导通其电流与MN2中流过的电流相等：
I3＝I2
此时，R2上的电压VR2，应满足的条件为：
VR2+≥VTH3+VOV2+I3R3
其中，VTH3表示MN3管两端的电压，VOV2表示MN2管两端的电压，I3R3表示R3的电压。
MN3管饱和导通，则由
I3＝I2＞I4
且MP2和MP3的尺寸相同，则
IMP3＝IMP2＞I4
因此，MP3管被拉入线性工作区，A点电位被抬高，施密特触发器输出翻转信号，由高电平翻转到低电平，继续保持工作状态。输出低电平(闭锁信号为0)，待保护电路继续工作。
当电源电压降低时，R2上的采样电压跟随电源电压变化，逐渐降低，IMN3逐渐减小，MN3管工作在线性区，其所在支路电流将由MN3中流过的电流IMN3决定，当MN3中的电流减小至与MN4所在支路电流相等时，A点电位将发生翻转，即
IMP3＝IMP2≤IMN4
MN3中电流小至IMN4时，MN4管的栅极端电流减小，MN4管进入线性工作区间，A点电位被拉至低电位，此时，施密特触发器输出翻转信号，由低翻转为高电位，欠压保护输出端发生状态翻转，在OUT处由高电位翻转为低电位，从而来实现芯片关断保护功能。
在具体实施中，该设计中欠压保护输出翻转信号时电源电压的上下阈值VT+，VT-，可以分别设定为2V和1.8V，差值ΔVT＝0.2V，再结合电路功耗设定每条支路上的电流。MN3工作在饱和状态和截止状态时的不同栅源电压值VGS3+和VGS3-是该电路实现欠压保护时的触发信号，其中的VGS3+和VGS3-同样为不同的值，使得MN3工作状态的转换存在滞回区间，防止输出信号的振荡。
需要说明的是，可以通过调节R3或MN3管的尺寸得到不同的电源电压上下阈值，即，不同的VT+和VT-值。具体来说，当R3阻值增大和/或MN3管尺寸越大时，将增大电路电流，电源电压上下阈值相应增大。
作为另一种可选地实施例，如图2所示，所述电流比较电路可以包括第一电流镜，第一电流镜包括第一NMOS管MN1以及第二NMOS管MN2，电阻分压模块还包括第三电阻R3，电压检测晶体管为第三NMOS管MN3。MN3栅极与第二电阻R2的一端连接，MN1的漏极与R2另一端连接，MN1漏极与MN1栅极以及MN2的栅极连接，MN2的漏极与MN3源极连接，MN2的源极与MN1的源极均接地，R3的一端与电源端连接，R3的另一端与MN3漏极连接。
从电路结构上来看，MN3在正常情况下电位接近于电源电压，通过在MN3的漏极增加一个上拉电阻R3，可以用于降低MN3漏极电压，调整支路的电流，从而减小整个电路的功耗，调整信号控制电路20的翻转阈值。
通过根据MN3管的导通与断开状态，来决定欠压闭锁保护的实现与否。当电路正常工作时，MN3管导通，A点电位为高。当电源电压降低至使MN3管进入线性区时，MN2管进入线性区，A点电位被拉低，输出实现欠压翻转，从而实现对***电路的保护功能。
需要说明的是，本申请实施例提供的电阻的个数和设置的位置只是其中一种实施方式，为了能够得到更加高可靠性的欠压保护装置，电阻可以在现有基础上增加或进行位置的更换等多种处理，从而得到更多适用于本申请的实施方式。例如：如图2所示的欠压保护装置结构图，可以在MN2的源极增加一个下拉电阻，从而给电路一个固定的电平。
在具体实施例中，所述信号控制电路20可以包括：波形整形子电路201和逻辑电平变换子电路202。波形整形子电路201输入端与电压检测电路10输出端连接，波形整形子电路201输出端与逻辑电平变换子电路202输入端连接，逻辑电平变换子电路202输出端与待保护电路连接。波形整形子电路201用于对欠压保护信号进行整形，并对欠压保护信号的电平信号进行信号再生。逻辑电平变换子电路202用于对整形后的信号进行再处理，并输出欠压闭锁信号。
具体地，所述波形整形子电路201可以包括：施密特触发器和第一反相器，施密特触发器输入端与电压检测电路输出端连接，施密特触发器输出端与第一反相器连接，第一反相器输出端与逻辑电平变换子电路连接。
在一种可选地实施例中，所述施密特触发器可以包括：第四PMOS管MP4、第五NMOS管MN5、第六NMOS管MN6以及第七NMOS管MN7，所述第一反相器包括第五PMOS管MP5和第八NMOS管MN8。
MP4源极、MN7漏极以及MP5源极均与电源连接，MP4栅极、MN5栅极以及MN6栅极均与电压检测电路输出端连接，MP4漏极、MN5源极以及MN7栅极连接，MN7栅极作为施密特触发器的输出端，MN5漏极、MN6源极均与MN7漏极连接，MP5栅极与MN8栅极以及施密特触发器的输出端连接，MP5漏极与MN8源极连接，并作为波形整形子电路201的输出端，MN8漏极与MN6漏极均接地。
进一步地，为了调节MN7支路中电流的大小，进而实现对施密特触发器电路的翻转阈值进行调节，这里的施密特触发器中可以包含第四电阻R4和第五电阻R5。R4的一端与电源连接，R4的另一端与MN7源极连接，R5的一端与MN7漏极连接，R5的另一端与MN6源极连接。
具体地，所述逻辑电平变换子电路202包括：低压差稳压器、第二反相器以及第三反相器。低压差稳压器输入端与电源端连接，第二反相器与第三反相器均与低压差稳压器输出端连接，第二反相器输入端与波形整形子电路输出端连接，第二反相器输出端与第三反相器输入端连接，第三反相器输出端作为逻辑电平变换子电路的输出端。
其中，低压差稳压器用于将从波形整形子电路输出的欠压保护信号的电平与待保护电路的电平进行匹配，从而在不同工作电源的数字电路之间起到电平匹配的作用。举例来说：这里的低压差稳压器可以为常用的电平转换器件74LVC4245。第一反相器、第二反相器用于将波形整形子电路输出的欠压保护信号进行信号翻转再翻转，从而得到能够反应当前电源电压状态的欠压闭锁信号。当欠压闭锁信号为高电平时，关断芯片电路，当欠压闭锁信号为低电平时，芯片继续接通正常工作。
在一种可选地实施例中，所述第二反相器包括第六PMOS管MP6与第十NMOS管MN10，所述第三反相器包括第七PMOS管MP7与第十一NMOS管MN11。MP6源极与MP7源极以及待保护电路的电源端连接，MP6栅极与MN10栅极均以及波形整形子电路201的输出端连接，MP6漏极与MN10源极与MP7栅极以及MN11栅极相互连接，MN10漏极与MN11源极均接地，MN7漏极与MN11源极连接，并作为逻辑电平变换子电路202输出端。
进一步地，如图3所示逻辑电平变换子电路还可以包括：齐纳二极管Zener，所述齐纳二极管Zener的一端与第二反相器输入端连接，齐纳二极管Zener的另一端接地。从而在高压***电路应用中波形整形子电路的输出与逻辑电平变换子电路连接处，增加一个齐纳二极管Zener，实现稳压，用来实现逻辑电平的转换。
当MP4和MN8构成的反相器输出高电平时，如果不加齐纳二极管，该高电压容易击穿低压逻辑电平转换电路的MP5和MN10晶体管的栅极。因此，需要用齐纳二极管将MP4和MN8构成反相器输出高电平钳位至5V左右，来保证电路的正常工作。如图4中的应用于高压***中的欠压保护装置，同样需要考虑用齐纳二极管来实现钳位。
具体地，将该设计电路应用在高压***中，假设该欠压保护电路需要一个5V的稳压电路来为控制逻辑电路供电，逻辑控制电路采用5V低压晶体管。为了使得该欠压保护装置能应用在高压领域，扩宽使用范围，电压检测电路和施密特触发电路可以采用高耐压晶体管，如12V、24V、30V或40V晶体管等，其中的耐压器件根据电源电压来选择。
作为一种可选地实施例，本设计提供的欠压保护装置可以在5V及以下的电源电压下正常工作。该电路结构的***功耗相较于传统结构较小，在几个至几十个微瓦特之间。举例来说，该设计可以应用在0.35umBCD(单片机集成，Bipolar CMOS DMOS)工艺下，如图5所示，为欠压保护装置的电源电压VDD与欠压闭锁信号UVLO的仿真示意图，横坐标为时间，纵坐标为电源电压。该仿真电源电压VDD＝3.3V，温度27℃。当电源电压从低至高升高过程中，VDD＝2.0519V时，***电路开始正常工作。当电源电压从高至低降低过程中，VDD＝1.8885V时，欠压保护装置输出翻转电压，关断芯片电路，实现保护功能。
需要说明的是，本申请设计的欠压保护装置中的晶体管，可以为上述描述的MOS管，也可以为具有相等功能的BJT管或其他晶体管，这里不再对包含BJT管的欠压保护装置展示赘述。另外，本申请中的电阻(例如：R1、R2和R3)都可以替代为具有相同电阻功能的MOS管。
本申请提供的欠压保护装置，具有以下优点：1、设计要满足在标准CMOS工艺下可以应用，BJT工艺也可以应用，从而拓宽了使用范围。2、采用电流比较方式而不是电压比较方式设计，避免采用传统结构中使用的比较器电路，简化电路，提高了欠压保护的可靠性。3、电源电压采样电路和电流比较电路采用同一个电源电压，即***电路只共用一个电源电压，无需外部输入电源电压。4、该欠压保护电路实现保护功能的上下阈值电压通过电路自身可以实现，不需要额外设计滞回区间产生电路，进一步简化电路，提高可靠性。5、使能控制端的设计便于与其它电路连接，从而实现完整的***控制。6、采用分压晶体管代替电阻，使得精度更高。基于以上优点，本申请提供的欠压保护装置功耗相对传统结构更小，从而能够适用于低压***电路中。
综上所述，通过本发明实施例提供的一种欠压保护装置，能够根据电源电压作用下电压检测晶体管的导通状态输出欠压保护信号，进而输出欠压闭锁信号，从而更简单、可靠地控制待保护电路的关断，实现欠压保护。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种欠压保护装置，其特征在于，包括：电压检测电路以及信号控制电路；
所述电压检测电路的输入端与电源端连接，所述电压检测电路的输出端与所述信号控制电路输入端连接，所述信号控制电路输出端用于与待保护电路连接；
所述电压检测电路包括电压检测晶体管，用于根据电源电压作用下所述电压检测晶体管的导通状态输出欠压保护信号；
所述信号控制电路，用于将所述欠压保护信号转换成欠压闭锁信号，所述欠压闭锁信号用于控制所述待保护电路的通断；
在所述电源电压的升压过程中，当所述电源电压低于第一阈值时，所述电压检测晶体管处于断开状态，所述欠压闭锁信号控制所述待保护电路处于关断状态，当所述电源电压升高到大于或等于所述第一阈值时，所述电压检测晶体管处于导通状态，所述欠压闭锁信号控制所述待保护电路处于接通状态；
在所述电源电压的降压过程中，当所述电源电压降低至低于第二阈值时，所述电压检测晶体管处于断开状态，所述欠压闭锁信号控制所述待保护电路处于关断状态；其中，所述第二阈值小于所述第一阈值。
2.如权利要求1所述的欠压保护装置，其特征在于，所述电压检测电路还包括：电阻分压模块以及电流比较电路，所述电阻分压模块的输入端与所述电源端连接，所述电阻分压模块的输出端与所述电压检测晶体管栅极以及所述电流比较电路输入端连接，所述电流比较电路的输出端作为所述电压检测电路的输出。
3.如权利要求2所述的欠压保护装置，其特征在于，所述电阻分压模块包括：分压晶体管、第一电阻以及第二电阻，所述分压晶体管栅极与使能端连接，源极与所述电源端连接，漏极与所述第一电阻一端相连，所述第一电阻的另一端与所述第二电阻的一端以及所述电压检测晶体管的栅极相连，所述第二电阻的另一端与所述电流比较电路的输入端相连。
4.如权利要求3所述的欠压保护装置，其特征在于，所述电流比较电路包括：第一电流镜、第二电流镜以及参考晶体管；
所述第一电流镜的输入端为所述电流比较电路的输入端，所述第一电流镜的输出端与所述电压检测晶体管源极连接，所述电压检测晶体管漏极与所述第二电流镜的输入端连接，所述第二电流镜的输出端与所述参考晶体管漏极连接，所述参考晶体管栅极与所述第一电流镜的输入端连接，所述参考晶体管的源极接地，所述参考晶体管漏极作为所述电压检测电路输出端。
5.如权利要求4所述的欠压保护装置，其特征在于，所述电流比较电路还包括：第三电阻，所述第一电流镜包括第一NMOS管以及第二NMOS管，所述第二电流镜包括第二PMOS管以及第三PMOS管，所述参考晶体管为第四NMOS管，所述电压检测晶体管为第三NMOS管；
所述第一NMOS管漏极与所述第一NMOS管栅极以及所述第二NMOS管栅极连接，所述第二NMOS管栅极与所述第四NMOS管栅极连接，所述第一NMOS管源极以及第四NMOS管源极均接地，所述第二NMOS管源极经所述第三电阻接地，所述第二NMOS管漏极与所述第三NMOS管源极连接，所述第三NMOS管漏极与所述第二PMOS管漏极以及所述第二PMOS管栅极连接，所述第二PMOS管栅极与所述第三PMOS管栅极连接，所述第二PMOS管源极与所述第三PMOS管源极均与所述电源端连接，所述第三PMOS管漏极与所述第四NMOS管漏极连接，所述四NMOS管漏极作为所述电压检测电路的输出端；
其中，所述第二NMOS管的尺寸是所述第一NMOS管以及所述第四NMOS管尺寸的N倍，N为大于或等于2的正整数。
6.如权利要求3所述的欠压保护装置，其特征在于，所述电流比较电路包括第一电流镜，所述第一电流镜包括第一NMOS管以及第二NMOS管，所述电阻分压模块还包括第三电阻，所述电压检测晶体管为第三NMOS管；
所述第三NMOS管栅极与所述第二电阻的一端连接，所述第一NMOS管的漏极与所述第二电阻另一端连接，所述第一NMOS管漏极与所述第一NMOS管栅极以及所述第二NMOS管的栅极连接，所述第二NMOS管的漏极与所述第三NMOS管源极连接，所述第二NMOS管的源极与所述第一NMOS管的源极均接地，所述第三电阻的一端与电源端连接，所述第三电阻的另一端与所述第三NMOS管漏极连接。
7.如权利要求1所述的欠压保护装置，其特征在于，所述信号控制电路包括：波形整形子电路和逻辑电平变换子电路；
所述波形整形子电路输入端与所述电压检测电路输出端连接，所述波形整形子电路输出端与所述逻辑电平变换子电路输入端连接，所述逻辑电平变换子电路输出端与所述待保护电路连接；
所述波形整形子电路用于对所述欠压保护信号进行整形，并对所述欠压保护信号的电平信号进行信号再生；
所述逻辑电平变换子电路用于对所述整形后的信号进行再处理，并输出所述欠压闭锁信号。
8.如权利要求7所述的欠压保护装置，其特征在于，所述波形整形子电路包括：施密特触发器和第一反相器，所述施密特触发器输入端与所述电压检测电路输出端连接，所述施密特触发器输出端与所述第一反相器连接，所述第一反相器输出端与所述逻辑电平变换子电路连接。
9.如权利要求7所述的欠压保护装置，其特征在于，所述逻辑电平变换子电路包括：低压差稳压器、第二反相器以及第三反相器；
所述低压差稳压器输入端与所述电源端连接，所述第二反相器与所述第三反相器均与所述低压差稳压器输出端连接，所述第二反相器输入端与所述波形整形子电路输出端连接，所述第二反相器输出端与所述第三反相器输入端连接，所述第三反相器输出端作为所述逻辑电平变换子电路的输出端；
其中，所述低压差稳压器用于将从所述波形整形子电路输出的欠压保护信号的电平与所述待保护电路的电平进行匹配。
10.如权利要求9所述的欠压保护装置，其特征在于，所述逻辑电平变换子电路还包括：齐纳二极管，所述齐纳二极管的一端与所述第二反相器输入端连接，所述齐纳二极管的另一端接地。
CN202110575716.4A 2021-05-26 2021-05-26 一种欠压保护装置 Pending CN115411697A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110575716.4A CN115411697A (zh) 2021-05-26 2021-05-26 一种欠压保护装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110575716.4A CN115411697A (zh) 2021-05-26 2021-05-26 一种欠压保护装置

Publications (1)

Publication Number Publication Date
CN115411697A true CN115411697A (zh) 2022-11-29

Family

ID=84154750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110575716.4A Pending CN115411697A (zh) 2021-05-26 2021-05-26 一种欠压保护装置

Country Status (1)

Country Link
CN (1) CN115411697A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116400127A (zh) * 2023-06-09 2023-07-07 拓尔微电子股份有限公司 欠压检测电路、电源管理芯片以及欠压检测方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116400127A (zh) * 2023-06-09 2023-07-07 拓尔微电子股份有限公司 欠压检测电路、电源管理芯片以及欠压检测方法
CN116400127B (zh) * 2023-06-09 2023-09-05 拓尔微电子股份有限公司 欠压检测电路、电源管理芯片以及欠压检测方法

Similar Documents

Publication Publication Date Title
US10361695B2 (en) Current sensing and control for a transistor power switch
US11971734B2 (en) Low dropout linear regulator and control circuit thereof
US10295577B1 (en) Current sensor with extended voltage range
WO2021135349A1 (zh) 一种低压差线性稳压器及其控制电路
US11418189B2 (en) High voltage output circuit with low voltage devices using data dependent dynamic biasing
JP4225630B2 (ja) 電圧発生回路
US20130127496A1 (en) Driving circuit with zero current shutdown and a driving method thereof
US9627962B2 (en) Fast blocking switch
EP0713167B1 (en) A voltage level converter
US6046617A (en) CMOS level detection circuit with hysteresis having disable/enable function and method
US9780647B2 (en) Input-output circuits
CN115411697A (zh) 一种欠压保护装置
JP2006115594A (ja) 誤動作防止回路
US20230246640A1 (en) Wide voltage gate driver using low gate oxide transistors
US6194944B1 (en) Input structure for I/O device
EP2876812A1 (en) Input circuit with mirroring
GB2404505A (en) Temperature-dependent switching circuit
Rolff et al. An integrated low drop out regulator with independent self biasing start up circuit
CN205429708U (zh) 用于高压集成电路的欠压保护电路
CN115411701B (zh) 功率控制电路、电压调整电路、电子装置及芯片
CN113708747B (zh) 受控开关切换电路和开关装置
CN221151346U (zh) 电子器件
CN111817263B (zh) 限流保护电路
CN115167608B (zh) 反向电压保护电路、电压调整电路、电子装置及芯片
KR930008658B1 (ko) 전압레벨 검출회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination