CN115407821B - 一种抗干扰能力强的电路 - Google Patents

一种抗干扰能力强的电路 Download PDF

Info

Publication number
CN115407821B
CN115407821B CN202211352918.3A CN202211352918A CN115407821B CN 115407821 B CN115407821 B CN 115407821B CN 202211352918 A CN202211352918 A CN 202211352918A CN 115407821 B CN115407821 B CN 115407821B
Authority
CN
China
Prior art keywords
triode
circuit
transistor
branch
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211352918.3A
Other languages
English (en)
Other versions
CN115407821A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Baker Microelectronics Co Ltd
Original Assignee
Suzhou Baker Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Baker Microelectronics Co Ltd filed Critical Suzhou Baker Microelectronics Co Ltd
Priority to CN202211352918.3A priority Critical patent/CN115407821B/zh
Publication of CN115407821A publication Critical patent/CN115407821A/zh
Application granted granted Critical
Publication of CN115407821B publication Critical patent/CN115407821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本申请包括一种抗干扰能力强的电路，具体涉及电池供电技术领域。在该电路中，电源电压端依次通过第一电流镜的第一支路以及第二电流镜的第一支路接地；电源电压端还依次通过第一电流镜的第二支路、第二电流镜的第二支路以及第二电阻接地；电源电压端还依次通过第一电流镜的第三支路、第一电阻连接至第一三极管的集电极；第一三极管的发射极接地；第一三极管的集电极与至少一个输出三极管的基极连接；该电路中的应用电路包括至少一个输出端；输出端依次通过输出三极管以及目标电阻接地。上述电路为电池供电电路中的集成电路控制芯片内部的其他应用电路提供不受外部干扰影响的稳定电流，提高集成电路控制芯片的控制精度和电池供电电路的输出精度。

Description

一种抗干扰能力强的电路
技术领域
本发明涉及电池供电技术领域，具体涉及一种抗干扰能力强的电路。
背景技术
电池充电电路通常由功率回路和控制回路构成。
在电池供电电路中，控制回路通常包含有集成电路控制芯片，而现有技术中的集成电路控制芯片的抗干扰能力，尤其是该芯片中的电流源的抗干扰能力较差。因此，当电池供电电路遭受外部干扰时，通常会导致集成电路控制芯片内部的电流源输出的电流误差较大，从而影响集成电路控制芯片的控制精度，降低电池供电电路的输出精度。
发明内容
本申请实施例提供了一种抗干扰能力强的电路，提高集成电路控制芯片的控制精度和电池供电电路的输出精度，所述电路包括应用电路以及电流源电路；
在所述电流源电路中，电源电压端VCC依次通过第一电流镜的第一支路以及第二电流镜的第一支路接地；
所述电源电压端VCC还依次通过第一电流镜的第二支路、第二电流镜的第二支路以及第二电阻R2接地；
所述电源电压端VCC还依次通过第一电流镜的第三支路、第一电阻R1连接至第一三极管的集电极；所述第一三极管的发射极接地；所述第一三极管的基极还通过所述第一电阻R1连接至所述第一三极管的集电极；
所述第一三极管Q1的集电极与至少一个输出三极管的基极连接；
所述应用电路包括至少一个输出端；所述输出端依次通过所述输出三极管以及目标电阻接地。
在一种可能的实现方式中，所述第一电流镜的第一支路包括第五三极管Q5，所述第二电流镜的第一支路包括第八三极管Q8；
所述电源电压端VCC依次通过第五三极管Q5以及第八三极管Q8接地。
在一种可能的实现方式中，所述第一电流镜的第二支路包括第六三极管Q6，所述第二电流镜的第二支路包括第九三极管Q9；
所述电源电压端VCC依次通过第六三极管Q6、第九三极管Q9以及第二电阻R2接地。
在一种可能的实现方式中，所述第一电流镜的第三支路包括第七三极管Q7；
所述电源电压端VCC依次通过第七三极管Q7以及第一电阻R1连接至所述第一三极管Q1的集电极。
在一种可能的实现方式中，所述第八三极管Q8由至少一个目标三极管构成；所述第九三极管Q9由至少一个目标三极管构成。
在一种可能的实现方式中，所述第八三极管Q8与所述第九三极管Q9中目标三极管的比值为N，且N＞1。
在一种可能的实现方式中，所述目标三极管为NPN三极管；所述第五三极管Q5、所述第六三极管Q6以及所述第七三极管Q7分别由至少一个PNP三极管构成；所述第一三极管Q1由至少一个NPN三极管构成；
所述第五三极管Q5、所述第六三极管Q6以及所述第七三极管Q7中分别包含的PNP三极管个数，等于所述第八三极管Q8包含的目标三极管个数；
所述第一三极管Q1中包含的NPN三极管个数，等于所述第八三极管Q8包含的目标三极管个数。
在一种可能的实现方式中，所述输出三极管的参数与所述第九三极管Q9的参数相同。
在一种可能的实现方式中，所述应用电路的输出端包括第一输出端以及第二输出端；
在所述应用电路中，所述电源电压端VCC依次通过第三电流镜的第一支路以及第十三极管Q10连接至所述第一输出端；所述电源电压端VCC依次通过第三电流镜的第二支路以及第十一三极管Q11连接至所述第一输出端；
所述电源电压端VCC还依次通过所述第三电流镜的第二支路连接至第十四三极管Q14的基极；
所述电源电压端VCC还通过所述第十四三极管Q14连接至所述应用电路的第二输出端。
在一种可能的实现方式中，所述应用电路为比较器电路，所述第十三极管Q10的基极以及所述第十一三极管Q11的基极分别接入待比较的电压信号。
在一种可能的实现方式中，所述输出三极管包括第二三极管Q2以及第三三极管Q3；所述目标电阻包括第三电阻R3以及第四电阻R4；
所述第一输出端依次通过所述第二三极管Q2以及第三电阻R3接地；
所述第二输出端依次通过所述第三三极管Q3以及第四电阻R4接地。
在一种可能的实现方式中，所述第三电流镜的第一支路包括第十二三极管Q12；所述第三电流镜的第二支路包括第十三三极管Q13；
所述电源电压端VCC依次通过所述第十二三极管Q12以及所述第十三极管Q10连接至所述第一输出端；
所述电源电压端VCC依次通过所述第十三三极管Q13以及第十一三极管Q11连接至所述第一输出端。
在一种可能的实现方式中，所述第十三极管Q10与所述第十一三极管Q11分别由至少一个NPN三极管构成；且所述第十三极管Q10与所述第十一三极管Q11分别包含的NPN三极管个数，等于所述第八三极管Q8包含的目标三极管个数。
在一种可能的实现方式中，所述第十二三极管Q12与所述第十三三极管Q13分别由至少一个PNP三极管构成；且所述第十二三极管Q12与所述第十三三极管Q13分别包含的PNP三极管个数，等于所述第八三极管Q8包含的目标三极管个数。
在一种可能的实现方式中，所述第十四三极管Q14由至少两个PNP三极管并联构成；且所述第十四三极管Q14包含的PNP三极管个数为所述第八三极管Q8包含的目标三极管个数的两倍。
在一种可能的实现方式中，所述应用电路的输出端包括第三输出端；
在所述应用电路中，电源电压端通过第四电流镜的第一支路连接至所述第三输出端；
所述电源电压端通过第四电流镜的第二支路连接至所述应用电路的电压输出端；
所述电压输出端还依次通过第六电阻R6以及第十七三极管Q17接地。
在一种可能的实现方式中，所述第四电流镜的第一支路包括第十五三极管Q15；所述第四电流镜的第二支路包括第十六三极管Q16；
所述电源电压端VCC通过所述第十五三极管Q15连接至所述第三输出端；
所述电源电压端VCC通过第十六三极管Q16连接至所述应用电路的电压输出端。
在一种可能的实现方式中，所述第十五三极管Q15、所述第十六三极管Q16以及所述第十七三极管Q17分别由至少一个PNP三极管构成；
所述第十五三极管Q15、所述第十六三极管Q16以及所述第十七三极管Q17分别包含的PNP三极管个数，等于所述第八三极管Q8所包含的目标三极管个数。
在一种可能的实现方式中，所述应用电路的输出端包括第四输出端；
所述电源电压端VCC通过第十八三极管Q18以及第七电阻R7连接至所述第四输出端；
所述第四输出端为所述应用电路的输出电压端。
在一种可能的实现方式中，所述第十八三极管Q18由至少一个PNP三极管构成；所述第十八三极管Q18包含的PNP三极管个数等于所述第八三极管Q8包含的目标三极管个数。
本申请提供的技术方案可以包括以下有益效果：
在本申请所涉及的电路中，分为应用电路与电流源电路，电流源电路用于对应用电路提供不受外部干扰影响的稳定电流，在该电流源电路中，电源电压端依次通过第一电流镜的第一支路以及第二电流镜的第一支路接地；电源电压端还依次通过第一电流镜的第二支路、第二电流镜的第二支路以及第二电阻接地；电源电压还依次通过第一电流镜的第三支路、第一电阻R连接至第一三极管的集电极；第一三极管的发射极接地；第一三极管的基极还通过第一电阻连接至第一三极管的集电极；第一三极管的集电极与至少一个输出三极管的基极连接。通过上述电路结构，可以使得第一三极管的集电极上的偏置电压VBIAS不受外部干扰的影响，因此，输出端输出的电流也不受外部干扰的影响，从而确保该抗干扰能力强的电路为电池供电电路中的集成电路控制芯片内部的其他应用电路提供不受外部干扰影响的稳定电流，提高集成电路控制芯片的控制精度和电池供电电路的输出精度；
在上述电路结构的基础上，本申请提供的比较器电路和基准电源电路均为抗干扰能力强的电路，从而提高集成电路控制芯片的控制精度和电池供电电路的输出精度。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本申请一个示例性实施例示出的一种抗干扰能力强的电路的结构示意图。
图2示出了本申请实施例涉及的偏置电压产生电路。
图3示出了本申请实施例涉及的受干扰的偏置电压产生电路示意图。
图4示出了本申请实施例涉及的受干扰的偏置电压产生电路的等效小信号模型示意图。
图5是根据本申请一个示例性实施例示出的一种抗干扰能力强的比较器电路的结构示意图。
图6是根据本申请一个示例性实施例示出的一种抗干扰能力强的基准电源电路的结构示意图。
图7是根据本申请一个示例性实施例示出的一种抗干扰能力强的基准电源电路的结构示意图。
具体实施方式
下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1是根据本申请一个示例性实施例示出的一种抗干扰能力强的电路的结构示意图。
该电路包括应用电路以及电流源电路；
在该电流源电路中，电源电压端VCC依次通过第一电流镜的第一支路以及第二电流镜的第一支路接地；
该电源电压端VCC还依次通过第一电流镜的第二支路、第二电流镜的第二支路以及第二电阻R2接地；
该电源电压端VCC还依次通过第一电流镜的第三支路、第一电阻R1连接至第一三极管的集电极；该第一三极管的发射极接地；该第一三极管的基极还通过该第一电阻R1连接至该第一三极管的集电极；
该第一三极管Q1的集电极与至少一个输出三极管的基极连接；
该应用电路包括至少一个输出端；该输出端依次通过该输出三极管以及目标电阻接地。
在一种可能的实现方式中，该第一电流镜的第一支路包括第五三极管Q5，该第二电流镜的第一支路包括第八三极管Q8；
该电源电压端VCC依次通过第五三极管Q5以及第八三极管Q8接地。
在一种可能的实现方式中，该第一电流镜的第二支路包括第六三极管Q6，该第二电流镜的第二支路包括第九三极管Q9；
该电源电压端VCC依次通过第六三极管Q6、第九三极管Q9以及第二电阻R2接地。
在一种可能的实现方式中，该第一电流镜的第三支路包括第七三极管Q7；
该电源电压端VCC依次通过第七三极管Q7以及第一电阻R1连接至该第一三极管Q1的集电极。
在一种可能的实现方式中，该第八三极管Q8由至少一个目标三极管并联构成；该第九三极管Q9由至少一个目标三极管并联构成；
进一步的，该第八三极管Q8与该第九三极管Q9中目标三极管的比值为N，且N＞1。
优选的，该比值N可以取8。
或者，该第八三极管Q8与该第九三极管Q9中目标三极管的比值N等于1，也就是第八三极管Q8与第九三极管Q9中目标三极管的个数相同。
可选的，当第八三极管Q8由一个目标三极管构成时，该第八三极管Q8即为目标三极管；当第八三极管Q8由至少两个目标三极管构成时，则该至少两个目标三极管为并联连接，也就是第八三极管Q8由至少两个目标三极管并联构成；且并联连接的各个三极管基极相连、集电极相连且发射极相连。
同理，可选的，当第九三极管Q9由一个目标三极管构成时，该第九三极管Q9即为目标三极管；当该第九三极管Q9由至少两个目标三极管构成时，则该至少两个目标三极管为并联连接，也就是第九三极管Q9由至少两个目标三极管并联构成。
在一种可能的实现方式中，该目标三极管为NPN三极管；该第五三极管Q5、该第六三极管Q6以及该第七三极管Q7分别由至少一个PNP三极管构成；该第一三极管Q1由至少一个NPN三极管构成；
该第五三极管Q5、该第六三极管Q6以及该第七三极管Q7中分别包含的PNP三极管个数，等于该第八三极管Q8包含的目标三极管个数；
该第一三极管Q1中包含的NPN三极管个数，等于该第八三极管Q8包含的目标三极管个数。
同理，对于第五三极管Q5、第六三极管Q6以及该第七三极管Q7中的任一者，当其由至少两个PNP三极管构成时，该至少两个PNP三极管为并联连接。
当该第一三极管Q1由至少两个NPN三极管构成时，则该至少两个NPN三极管为并联连接。
在一种可能的实现方式中，该输出三极管的参数与该第九三极管Q9的参数相同。
可选的，在本申请实施例中，各个NPN三极管为参数相同的NPN三极管，也就是说各个NPN三极管均与目标三极管的参数相同；各个PNP三极管同样为参数相同的PNP三极管。
在如图1所示的抗干扰能力强的电路中，示意性的包括若干个输出端，该输出端依次通过各个输出三极管（即如图1所示的第二三极管Q2、第三三极管Q3、第四三极管Q4）以及各个目标电阻（即如图1所示的第三电阻R3、第四电阻R4、第五电阻R5）接地。
也就是说当该抗干扰能力强的电路需要具有多路输出时，可将该输出端设计为通过多路由输出三极管和目标电阻组成的支路接地，其中支路的个数和所需输出的路数相等，此时，各个支路的输出三极管组成电流镜电路，且各个支路的输出三极管中包含的NPN三极管的个数相等。
如图1所示的抗干扰能力强的电路的工作原理如下：
电路刚上电时，第五三极管Q5和第六三极管Q6的基极电压相对于源极电压为低电平，此时，第五三极管Q5和第六三极管Q6导通，第八三极管Q8和第九三极管Q9的基极电压被拉高，第八三极管Q8和第九三极管Q9导通，在第五三极管Q5、第六三极管Q6、第八三极管Q8和第九三极管Q9中产生电流
Figure 352902DEST_PATH_IMAGE001
；同时，三极管的集电极电流公式为/>
Figure 535621DEST_PATH_IMAGE002
，其中，/>
Figure 580938DEST_PATH_IMAGE003
为三极管基极和发射极之间的电压，/>
Figure 992459DEST_PATH_IMAGE004
为发射结的反向饱和电流，/>
Figure 72410DEST_PATH_IMAGE005
为温度的电压当量，因此，第八三极管中基极和发射极之间的电压
Figure 160452DEST_PATH_IMAGE006
，因此，/>
Figure 958643DEST_PATH_IMAGE007
，即可得/>
Figure 423123DEST_PATH_IMAGE008
；/>
Figure 357581DEST_PATH_IMAGE009
为第二电阻R2的阻值；优选的，该第二电阻R2的阻值可以取54K。
同时，第七三极管Q7的基极电压相对于源极电压为低电平，此时，第七三极管Q7导通，第一三极管Q1的基极电压被拉高，第一三极管Q1导通，且由于第五三极管Q5、第六三极管Q6和第七三极管Q7组成第一电流镜电路，因此，第七三极管Q7、第一电阻R1和第一三极管Q1构成的支路流过的电流也是
Figure 616524DEST_PATH_IMAGE001
。
请参考图2，其示出了本申请实施例涉及的偏置电压产生电路。如图2所示，该偏置电压产生电路即为图1中的第一三极管Q1以及第一电阻R1所构成的电路部分，此时，若图1所示的抗干扰能力强的电路受到外部干扰，则该抗干扰能力强的电路中第七三极管Q7集电极输出的电流即为
Figure 885700DEST_PATH_IMAGE010
，其中/>
Figure 888291DEST_PATH_IMAGE001
为第七三极管Q7集电极输出的正常电流，/>
Figure 677256DEST_PATH_IMAGE011
为干扰电流，故该偏置电压产生电路中的第一三极管Q1的基极电压等于VB+vin，其中，VB是正常电流
Figure 372679DEST_PATH_IMAGE001
产生的基极电压，vin是由于干扰电流ic产生的微小电压变化，是一个小信号，此时，即可得到受干扰的偏置电压产生电路。
如图3所示，其示出了本申请实施例涉及的受干扰的偏置电压产生电路示意图，其中，vin是小信号输入，vout是小信号输出。由图3中的受干扰的偏置电压产生电路，可得到该电路的等效小信号模型，以对受干扰的偏置电压产生电路进行小信号分析。如图4所示，其示出了本申请实施例涉及的受干扰的偏置电压产生电路的等效小信号模型示意图。
由图4的小信号模型可得
Figure 879884DEST_PATH_IMAGE012
，且vbe=vin，因此
Figure 420587DEST_PATH_IMAGE013
，/>
Figure 329637DEST_PATH_IMAGE014
，/>
Figure 946694DEST_PATH_IMAGE015
是第一三极管Q1的跨导，从而可得
Figure 941195DEST_PATH_IMAGE016
，故此时，该小信号模型的增益为：/>
Figure 285589DEST_PATH_IMAGE017
；
Figure 49145DEST_PATH_IMAGE018
为第一电阻R1的阻值；
而三极管的跨导
Figure 86371DEST_PATH_IMAGE015
的计算公式为/>
Figure 302589DEST_PATH_IMAGE019
，其中，/>
Figure 450674DEST_PATH_IMAGE001
是三极管Q1集电极接收到的正常电流，且根据前面的分析可知，/>
Figure 68737DEST_PATH_IMAGE008
，故此时，可得/>
Figure 531991DEST_PATH_IMAGE020
，因此，增益
Figure 235505DEST_PATH_IMAGE021
；
由此可知，为了确保偏置电压产生电路产生的偏置电压VBIAS不受外部干扰的影响，需要将受干扰的偏置电压产生电路的等效小信号模型的增益
Figure 921701DEST_PATH_IMAGE022
设计为0，即此时，将
Figure 659850DEST_PATH_IMAGE023
设计为等于0即可，故此时，将第一电阻R1的阻值设计为等于/>
Figure 38879DEST_PATH_IMAGE024
后，增益
Figure 229689DEST_PATH_IMAGE025
，小信号输出vout不受小信号输入vin干扰，即小信号输出vout所在的节点是一个小信号电压等于0的节点，该节点具有较强的抗干扰能力，故此时，在图1中，VB电压所在节点产生的干扰不会影响到VBIAS的节点电压，即偏置电压产生电路产生的偏置电压VBIAS不受外部干扰的影响；
同时，由于流过第一三极管Q1的集电极电流等于流过第八三极管Q8的集电极电流，因此，第一三极管中基极和发射极之间的电压
Figure 719576DEST_PATH_IMAGE026
，且第一三极管Q1的发射极和第八三极管Q8的发射极均接地，故此时，/>
Figure 46652DEST_PATH_IMAGE027
；
此时，
Figure 347314DEST_PATH_IMAGE028
，因此，输出三极管（也就是如图1中所示的第二三极管Q2至第四三极管Q4）的基极电压为高电平，第二三极管Q2至第四三极管Q4导通，输出电流电路产生输出电流/>
Figure 25420DEST_PATH_IMAGE029
；且将第三电阻R3、第四电阻R4和第五电阻R5的阻值均设计为/>
Figure 318999DEST_PATH_IMAGE030
；
假设此时
Figure 766160DEST_PATH_IMAGE031
，由于第二三极管Q2（输出三极管）与第九三极管Q9的参数相同，因此第二三极管Q2中包含的NPN三极管的个数与第九三极管Q9中包含的NPN三极管的个数相等，且第二三极管Q2与第九三极管Q9中包含的三极管为参数相同的NPN三极管，则第二三极管Q2的基极与发射极之间的电压/>
Figure 221413DEST_PATH_IMAGE032
大于第九三极管Q9的基极与发射极之间的电压
Figure 386815DEST_PATH_IMAGE033
，且第二三极管Q2的发射极电压/>
Figure 218504DEST_PATH_IMAGE034
，/>
Figure 785752DEST_PATH_IMAGE035
为第三电阻R3的阻值，因此，/>
Figure 661173DEST_PATH_IMAGE036
。
由
Figure 313871DEST_PATH_IMAGE037
，即可得
Figure 949252DEST_PATH_IMAGE038
，显然此结论与之前假设的/>
Figure 105427DEST_PATH_IMAGE039
矛盾，所以该假设不成立；
假设此时
Figure 168061DEST_PATH_IMAGE040
，由于第二三极管Q2（输出三极管）与第九三极管Q9的参数相同，则/>
Figure 308055DEST_PATH_IMAGE038
，且/>
Figure 747127DEST_PATH_IMAGE041
，因此，
Figure 774120DEST_PATH_IMAGE042
，且由上可知
Figure 7655DEST_PATH_IMAGE040
，此时/>
Figure 369366DEST_PATH_IMAGE043
，且由于/>
Figure 346549DEST_PATH_IMAGE037
，即可得/>
Figure 477316DEST_PATH_IMAGE039
，显然此结论与之前假设的/>
Figure 881753DEST_PATH_IMAGE038
矛盾，所以该假设不成立；
假设此时
Figure 730760DEST_PATH_IMAGE044
，由于第二三极管Q2（输出三极管）与第九三极管Q9的参数相同，则/>
Figure 246055DEST_PATH_IMAGE045
，且/>
Figure 746175DEST_PATH_IMAGE046
，因此，
Figure 321513DEST_PATH_IMAGE036
，而
Figure 657817DEST_PATH_IMAGE047
。
因此
Figure 976803DEST_PATH_IMAGE037
，即可得
Figure 82162DEST_PATH_IMAGE045
，此结论与之前假设的/>
Figure 828401DEST_PATH_IMAGE045
一致，所以该假设成立，可得
Figure 386421DEST_PATH_IMAGE048
。
此时，由于偏置电压产生电路产生的偏置电压VBIAS不受外部干扰的影响，因此，该输出电流电路最终输出的电流
Figure 509098DEST_PATH_IMAGE049
也不受外部干扰的影响，从而确保该抗干扰能力强的电路为电池供电电路中的集成电路控制芯片内部的其他应用电路提供不受外部干扰影响的稳定电流；
综上所述，在本申请所涉及的电路中，分为应用电路与电流源电路，电流源电路用于对应用电路提供不受外部干扰影响的稳定电流，在该电流源电路中，电源电压端依次通过第一电流镜的第一支路以及第二电流镜的第一支路接地；电源电压端还依次通过第一电流镜的第二支路、第二电流镜的第二支路以及第二电阻接地；电源电压还依次通过第一电流镜的第三支路、第一电阻连接至第一三极管的集电极；第一三极管的发射极接地；第一三极管的基极还通过第一电阻连接至第一三极管的集电极；第一三极管的集电极与至少一个输出三极管的基极连接。通过上述电路结构，可以使得第一三极管的集电极上的偏置电压VBIAS不受外部干扰的影响，因此，输出端输出的电流也不受外部干扰的影响，从而确保该抗干扰能力强的电路为电池供电电路中的集成电路控制芯片内部的其他应用电路提供不受外部干扰影响的稳定电流，提高集成电路控制芯片的控制精度和电池供电电路的输出精度。
图5是根据本申请一个示例性实施例示出的一种抗干扰能力强的比较器电路的结构示意图。如图5所示，在如图1所示的抗干扰能力强的电路的基础上，可以通过该抗干扰能力强的电路为比较电路提供电源，结构如下：
在本申请实施例中，在如图1所示的抗干扰能力强的电路的结构的基础上，应用电路的输出端包括第一输出端以及第二输出端；
在该应用电路中，该电源电压端VCC依次通过第三电流镜的第一支路以及第十三极管Q10连接至该第一输出端；该电源电压端VCC依次通过第三电流镜的第二支路以及第十一三极管Q11连接至该第一输出端；
该电源电压端VCC还依次通过该第三电流镜的第二支路连接至第十四三极管Q14的基极；
该电源电压端VCC还通过该第十四三极管Q14连接至该应用电路的第二输出端。
进一步的，该应用电路为比较器电路，该第十三极管Q10的基极以及该第十一三极管Q11的基极分别接入待比较的电压信号。
进一步的，该输出三极管包括第二三极管Q2以及第三三极管Q3；该目标电阻包括第三电阻R3以及第四电阻R4；
该第一输出端依次通过该第二三极管Q2以及第三电阻R3接地；
该第二输出端依次通过该第三三极管Q3以及第四电阻R4接地。
进一步的，该第三电流镜的第一支路包括第十二三极管Q12；该第三电流镜的第二支路包括第十三三极管Q13；
该电源电压端VCC依次通过该第十二三极管Q12以及该第十三极管Q10连接至该第一输出端；
该电源电压端VCC依次通过该第十三三极管Q13以及第十一三极管Q11连接至该第一输出端。
进一步的，该第十三极管Q10与该第十一三极管Q11分别由至少一个NPN三极管构成；且该第十三极管Q10与该第十一三极管Q11分别包含的NPN三极管个数，等于该第八三极管Q8包含的目标三极管个数。
针对第十三极管Q10与该第十一三极管Q11中的任一者，当其由至少两个NPN三极管构成时，该至少两个NPN三极管为并联连接。
进一步的，该第十二三极管Q12与该第十三三极管Q13分别由至少一个PNP三极管构成；且该第十二三极管Q12与该第十三三极管Q13分别包含的PNP三极管个数，等于该第八三极管Q8包含的目标三极管个数。
针对第十二三极管Q12与该第十三三极管Q13中的任一者，当其由至少两个PNP三极管构成时，该至少两个PNP三极管为并联连接。
进一步的，该第十四三极管Q14由至少两个PNP三极管并联构成；且该第十四三极管Q14包含的PNP三极管个数为该第八三极管Q8包含的目标三极管个数的两倍。
此时该应用电路即可以实现比较器功能，且该应用电路中的第二输出端即为比较器的电压输出端VOUT。
该抗干扰能力强的比较器电路的工作原理为：当其两个输入端in1和in2输入电压信号后，第十三极管Q10和第十一三极管Q11导通，此时，由第十三极管Q10和第十二三极管Q12组成的支路以及由第十一三极管Q11和第十三三极管Q13组成的支路均流过电流，且由于第十二三极管Q12和第十三三极管Q13构成电流镜电路（也就是第三电流镜），因此，两个支路流过的电流相等，均为
Figure 219696DEST_PATH_IMAGE050
；此时，由于十四三极管Q14的基极被拉低，故第十四三极管Q14导通，且由于第十四三极管Q14与第三三极管Q3串联连接，因此，第十四三极管Q14中流过的电流为/>
Figure 136837DEST_PATH_IMAGE049
；/>
由于第十四三极管Q14的包含的PNP三极管个数和第十二三极管Q12、第十三三极管Q13中包含的PNP三极管的个数比为2：1，第十四三极管Q14的包含的PNP三极管和第十二三极管Q12、第十三三极管Q13中包含的PNP三极管为相同参数的三极管时，此时根据
Figure 447732DEST_PATH_IMAGE002
可知，/>
Figure 108521DEST_PATH_IMAGE051
，因此，第十二三极管Q12和第十三三极管Q13的集电极电压也相等，从而确保了流过第十二三极管Q12和流过第十三三极管Q13中电流的匹配度；
当in1>in2时，由于第十三极管Q10和第十一三极管Q11的发射极相连，因此，第十三极管基极与发射极之间的电压
Figure 188472DEST_PATH_IMAGE052
大于第十一三极管基极与发射极之间的电压/>
Figure 542093DEST_PATH_IMAGE053
，故第十三极管流过的电流/>
Figure 74706DEST_PATH_IMAGE054
大于第十一三极管流过的电流/>
Figure 788453DEST_PATH_IMAGE055
，而流过第十二三极管Q12和第十三三极管Q13的电流与/>
Figure 457331DEST_PATH_IMAGE054
相等，故此时，第十四三极管Q14的基极电压升高，第十四三极管的基极与发射极之间的电压/>
Figure 981854DEST_PATH_IMAGE056
减小，流过第十四三极管Q14的电流降低，小于/>
Figure 1762DEST_PATH_IMAGE057
，因此，电压输出端VOUT的电压降低，输出低电平；
当in1<in2时，由于第十三极管Q10和第十一三极管Q11的发射极相连，因此，
Figure 4353DEST_PATH_IMAGE058
，故/>
Figure 793318DEST_PATH_IMAGE059
，而流过第十二三极管Q12和第十三三极管Q13的电流与
Figure 488741DEST_PATH_IMAGE054
相等，故此时，第十四三极管Q14的基极电压降低，/>
Figure 730367DEST_PATH_IMAGE056
增大，流过第十四三极管Q14的电流升高，大于/>
Figure 287381DEST_PATH_IMAGE057
，因此，电压输出端VOUT的电压升高，输出高电平；
此时，由于电流
Figure 196431DEST_PATH_IMAGE057
为抗干扰能力强的稳定电流，从而确保该比较器电路为抗干扰能力强的比较器电路。
综上所述，在本申请所涉及的电路中，分为应用电路与电流源电路，电流源电路用于对应用电路提供不受外部干扰影响的稳定电流，在该电流源电路中，电源电压端依次通过第一电流镜的第一支路以及第二电流镜的第一支路接地；电源电压端还依次通过第一电流镜的第二支路、第二电流镜的第二支路以及第二电阻接地；电源电压还依次通过第一电流镜的第三支路、第一电阻R连接至第一三极管的集电极；第一三极管的发射极接地；第一三极管的基极还通过第一电阻连接至第一三极管的集电极；第一三极管的集电极与至少一个输出三极管的基极连接。通过上述电路结构，可以使得第一三极管的集电极上的偏置电压VBIAS不受外部干扰的影响，因此，输出端输出的电流也不受外部干扰的影响，从而确保该抗干扰能力强的电路为电池供电电路中的集成电路控制芯片内部的其他应用电路提供不受外部干扰影响的稳定电流，提高集成电路控制芯片的控制精度和电池供电电路的输出精度；
在抗干扰能力强的电路的基础上，本申请提供的比较器电路同样为抗干扰能力强的电路，从而提高集成电路控制芯片的控制精度和电池供电电路的输出精度。
图6是根据本申请一个示例性实施例示出的一种抗干扰能力强的基准电源电路的结构示意图。如图6所示，在如图1所示的抗干扰能力强的电路的基础上，可以通过该抗干扰能力强的电路为基准电源电路提供电源，结构如下：
在本申请实施例中，在如图1所示的抗干扰能力强的电路的结构的基础上，应用电路的输出端包括第三输出端；
在该应用电路中，电源电压端通过第四电流镜的第一支路连接至该第三输出端；
该电源电压端通过第四电流镜的第二支路连接至该应用电路的电压输出端；
该电压输出端还依次通过第六电阻R6以及第十七三极管Q17接地。
进一步的，该第四电流镜的第一支路包括第十五三极管Q15；该第四电流镜的第二支路包括第十六三极管Q16；
该电源电压端VCC通过该第十五三极管Q15连接至该第三输出端；
该电源电压端VCC通过第十六三极管Q16连接至该应用电路的电压输出端。
进一步的，该第十五三极管Q15、该第十六三极管Q16以及该第十七三极管Q17分别由至少一个PNP三极管构成；
该第十五三极管Q15、该第十六三极管Q16以及该第十七三极管Q17分别包含的PNP三极管个数，等于该第八三极管Q8所包含的目标三极管个数。
对于第十五三极管Q15、该第十六三极管Q16以及该第十七三极管Q17中的任一者，当其由至少两个PNP三极管构成时，该至少两个PNP三极管为并联连接。
该抗干扰能力强的比较器电路的工作原理为：第十五三极管Q15和第十六三极管Q16构成电流镜电路，因此，流过第十五三极管Q15和第十六三极管Q16的电流均为
Figure 797177DEST_PATH_IMAGE057
，同时，本领域中，三极管基极和发射极之间的电压/>
Figure 791678DEST_PATH_IMAGE060
，且温度的电压当量/>
Figure 136071DEST_PATH_IMAGE061
，K为开尔文温度。
因此，在本申请实施例的基准电源电路的电压输出端VOUT满足
Figure 899628DEST_PATH_IMAGE062
；
且
Figure 671275DEST_PATH_IMAGE063
，/>
Figure 153072DEST_PATH_IMAGE064
为第六电阻R6的电阻值，/>
Figure 544565DEST_PATH_IMAGE065
为第十七三极管的基极与发射极之间的电压值，此时，将各个参数的关系设计为/>
Figure 162628DEST_PATH_IMAGE066
，即可得到/>
Figure 370755DEST_PATH_IMAGE067
；
此时，由于电流
Figure 339848DEST_PATH_IMAGE057
为抗干扰能力强的稳定电流，从而确保该基准电源电路为抗干扰能力强的基准电源电路。
综上所述，在本申请所涉及的电路中，分为应用电路与电流源电路，电流源电路用于对应用电路提供不受外部干扰影响的稳定电流，在该电流源电路中，电源电压端依次通过第一电流镜的第一支路以及第二电流镜的第一支路接地；电源电压端还依次通过第一电流镜的第二支路、第二电流镜的第二支路以及第二电阻接地；电源电压还依次通过第一电流镜的第三支路、第一电阻R连接至第一三极管的集电极；第一三极管的发射极接地；第一三极管的基极还通过第一电阻连接至第一三极管的集电极；第一三极管的集电极与至少一个输出三极管的基极连接。通过上述电路结构，可以使得第一三极管的集电极上的偏置电压VBIAS不受外部干扰的影响，因此，输出端输出的电流也不受外部干扰的影响，从而确保该抗干扰能力强的电路为电池供电电路中的集成电路控制芯片内部的其他应用电路提供不受外部干扰影响的稳定电流，提高集成电路控制芯片的控制精度和电池供电电路的输出精度；
在抗干扰能力强的电路的基础上，本申请提供的基准电源电路同样为抗干扰能力强的电路，从而提高集成电路控制芯片的控制精度和电池供电电路的输出精度。
图7是根据本申请一个示例性实施例示出的一种抗干扰能力强的基准电源电路的结构示意图。如图7所示，在如图1所示的抗干扰能力强的电路的基础上，可以通过该抗干扰能力强的电路为另一种基准电源电路提供电源，结构如下：
在本申请实施例中，在如图1所示的抗干扰能力强的电路的结构的基础上，应用电路的输出端包括第四输出端；
该电源电压端VCC通过第十八三极管Q18以及第七电阻R7连接至该第四输出端；
该第四输出端为该应用电路的输出电压端。
进一步的，该第十八三极管Q18由至少一个PNP三极管构成；该第十八三极管Q18包含的PNP三极管个数等于该第八三极管Q8包含的目标三极管个数。
当该第十八三极管Q18由至少两个PNP三极管构成时，该至少两个PNP三极管并联连接。
该抗干扰能力强的比较器电路的工作原理为：第十八三极管Q18和第二三极管Q2（也就是输出三极管）串联，因此，流过第十八三极管Q18的电流也为
Figure 26045DEST_PATH_IMAGE057
，同时，本领域中，三极管基极和发射极之间的电压/>
Figure 764193DEST_PATH_IMAGE060
，且温度的电压当量
Figure 877643DEST_PATH_IMAGE061
，K为开尔文温度，/>
Figure 819185DEST_PATH_IMAGE068
而
Figure 309072DEST_PATH_IMAGE069
由/>
Figure 901728DEST_PATH_IMAGE070
可知
Figure 451658DEST_PATH_IMAGE071
，因此
Figure 129764DEST_PATH_IMAGE072
其中/>
Figure 157763DEST_PATH_IMAGE073
为第七电阻R7的阻值，/>
Figure 604925DEST_PATH_IMAGE074
为第十八三极管的基极与发射极之间的电压；此时，将各个参数的关系设计为/>
Figure 325756DEST_PATH_IMAGE075
，即可得到/>
Figure 740426DEST_PATH_IMAGE076
；
此时，由于电流
Figure 572115DEST_PATH_IMAGE057
为抗干扰能力强的稳定电流，从而确保该基准电源电路为抗干扰能力强的基准电源电路。/>
综上所述，在本申请所涉及的电路中，分为应用电路与电流源电路，电流源电路用于对应用电路提供不受外部干扰影响的稳定电流，在该电流源电路中，电源电压端依次通过第一电流镜的第一支路以及第二电流镜的第一支路接地；电源电压端还依次通过第一电流镜的第二支路、第二电流镜的第二支路以及第二电阻接地；电源电压还依次通过第一电流镜的第三支路、第一电阻R连接至第一三极管的集电极；第一三极管的发射极接地；第一三极管的基极还通过第一电阻连接至第一三极管的集电极；第一三极管的集电极与至少一个输出三极管的基极连接。通过上述电路结构，可以使得第一三极管的集电极上的偏置电压VBIAS不受外部干扰的影响，因此，输出端输出的电流也不受外部干扰的影响，从而确保该抗干扰能力强的电路为电池供电电路中的集成电路控制芯片内部的其他应用电路提供不受外部干扰影响的稳定电流，提高集成电路控制芯片的控制精度和电池供电电路的输出精度；
且在抗干扰能力强的电路的基础上，本申请提供的基准电源电路同样为抗干扰能力强的电路，从而提高集成电路控制芯片的控制精度和电池供电电路的输出精度。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (18)

1.一种抗干扰能力强的电路，其特征在于，所述电路包括应用电路以及电流源电路；
在所述电流源电路中，电源电压端VCC依次通过第一电流镜的第一支路以及第二电流镜的第一支路接地；所述第二电流镜的第一支路包括第八三极管Q8；
所述电源电压端VCC还依次通过第一电流镜的第二支路、第二电流镜的第二支路以及第二电阻R2接地；所述第二电流镜的第二支路包括第九三极管Q9；
所述第八三极管Q8由至少一个目标三极管构成；所述第九三极管Q9由至少一个目标三极管构成；所述第八三极管Q8与所述第九三极管Q9中目标三极管的比值为N，且N＞1；所述第二电阻R2的阻值与第一电阻R1的阻值的比值为lnN；
所述电源电压端VCC还依次通过第一电流镜的第三支路、第一电阻R1连接至第一三极管Q1的集电极；所述第一三极管Q1的发射极接地；所述第一三极管的基极还通过所述第一电阻R1连接至所述第一三极管Q1的集电极；
所述第一三极管Q1 的集电极与至少一个输出三极管的基极连接；
所述应用电路包括至少一个输出端；所述输出端依次通过所述输出三极管以及目标电阻接地。
2.根据权利要求1所述的电路，其特征在于，所述第一电流镜的第一支路包括第五三极管Q5；
所述电源电压端VCC依次通过第五三极管Q5以及第八三极管Q8接地。
3.根据权利要求2所述的电路，其特征在于，所述第一电流镜的第二支路包括第六三极管Q6；
所述电源电压端VCC依次通过第六三极管Q6、第九三极管Q9以及第二电阻R2接地。
4.根据权利要求3所述的电路，其特征在于，所述第一电流镜的第三支路包括第七三极管Q7；
所述电源电压端VCC依次通过第七三极管Q7以及第一电阻R1连接至所述第一三极管Q1的集电极。
5.根据权利要求4所述的电路，其特征在于，所述目标三极管为NPN三极管；所述第五三极管Q5、所述第六三极管Q6以及所述第七三极管Q7分别由至少一个PNP三极管构成；所述第一三极管Q1由至少一个NPN三极管构成；
所述第五三极管Q5、所述第六三极管Q6以及所述第七三极管Q7中分别包含的PNP三极管个数，等于所述第八三极管Q8包含的目标三极管个数；
所述第一三极管Q1中包含的NPN三极管个数，等于所述第八三极管Q8包含的目标三极管个数。
6.根据权利要求4所述的电路，其特征在于，所述输出三极管的参数与所述第九三极管Q9的参数相同。
7.根据权利要求1至6任一所述的电路，其特征在于，所述应用电路的输出端包括第一输出端以及第二输出端；
在所述应用电路中，所述电源电压端VCC依次通过第三电流镜的第一支路以及第十三极管Q10连接至所述第一输出端；所述电源电压端VCC依次通过第三电流镜的第二支路以及第十一三极管Q11连接至所述第一输出端；
所述电源电压端VCC还依次通过所述第三电流镜的第二支路连接至第十四三极管Q14的基极；
所述电源电压端VCC还通过所述第十四三极管Q14连接至所述应用电路的第二输出端。
8.根据权利要求7所述的电路，其特征在于，所述应用电路为比较器电路，所述第十三极管Q10的基极以及所述第十一三极管Q11的基极分别接入待比较的电压信号。
9.根据权利要求8所述的电路，其特征在于，所述输出三极管包括第二三极管Q2以及第三三极管Q3；所述目标电阻包括第三电阻R3以及第四电阻R4；
所述第一输出端依次通过所述第二三极管Q2以及第三电阻R3接地；
所述第二输出端依次通过所述第三三极管Q3以及第四电阻R4接地。
10.根据权利要求8所述的电路，其特征在于，所述第三电流镜的第一支路包括第十二三极管Q12；所述第三电流镜的第二支路包括第十三三极管Q13；
所述电源电压端VCC依次通过所述第十二三极管Q12以及所述第十三极管Q10连接至所述第一输出端；
所述电源电压端VCC依次通过所述第十三三极管Q13以及第十一三极管Q11连接至所述第一输出端。
11.根据权利要求10所述的电路，其特征在于，所述第十三极管Q10与所述第十一三极管Q11分别由至少一个NPN三极管构成；且所述第十三极管Q10与所述第十一三极管Q11分别包含的NPN三极管个数，等于第八三极管Q8包含的目标三极管个数。
12.根据权利要求11所述的电路，其特征在于，所述第十二三极管Q12与所述第十三三极管Q13分别由至少一个PNP三极管构成；且所述第十二三极管Q12与所述第十三三极管Q13分别包含的PNP三极管个数，等于所述第八三极管Q8包含的目标三极管个数。
13.根据权利要求12所述的电路，其特征在于，所述第十四三极管Q14由至少两个PNP三极管并联构成；且所述第十四三极管Q14包含的PNP三极管个数为所述第八三极管Q8包含的目标三极管个数的两倍。
14.根据权利要求1至6任一所述的电路，其特征在于，所述应用电路的输出端包括第三输出端；
在所述应用电路中，电源电压端通过第四电流镜的第一支路连接至所述第三输出端；
所述电源电压端通过第四电流镜的第二支路连接至所述应用电路的电压输出端；
所述电压输出端还依次通过第六电阻R6以及第十七三极管Q17接地。
15.根据权利要求14所述的电路，其特征在于，所述第四电流镜的第一支路包括第十五三极管Q15；所述第四电流镜的第二支路包括第十六三极管Q16；
所述电源电压端VCC通过所述第十五三极管Q15连接至所述第三输出端；
所述电源电压端VCC通过第十六三极管Q16连接至所述应用电路的电压输出端。
16.根据权利要求15所述的电路，其特征在于，所述第十五三极管Q15、所述第十六三极管Q16以及所述第十七三极管Q17分别由至少一个PNP三极管构成；
所述第十五三极管Q15、所述第十六三极管Q16以及所述第十七三极管Q17分别包含的PNP三极管个数，等于第八三极管Q8所包含的目标三极管个数。
17.根据权利要求1至6任一所述的电路，其特征在于，所述应用电路的输出端包括第四输出端；
所述电源电压端VCC通过第十八三极管Q18以及第七电阻R7连接至所述第四输出端；
所述第四输出端为所述应用电路的输出电压端。
18.根据权利要求17所述的电路，其特征在于，所述第十八三极管Q18由至少一个PNP三极管构成；所述第十八三极管Q18包含的PNP三极管个数等于第八三极管Q8包含的目标三极管个数。
CN202211352918.3A 2022-11-01 2022-11-01 一种抗干扰能力强的电路 Active CN115407821B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211352918.3A CN115407821B (zh) 2022-11-01 2022-11-01 一种抗干扰能力强的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211352918.3A CN115407821B (zh) 2022-11-01 2022-11-01 一种抗干扰能力强的电路

Publications (2)

Publication Number Publication Date
CN115407821A CN115407821A (zh) 2022-11-29
CN115407821B true CN115407821B (zh) 2023-03-24

Family

ID=84168795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211352918.3A Active CN115407821B (zh) 2022-11-01 2022-11-01 一种抗干扰能力强的电路

Country Status (1)

Country Link
CN (1) CN115407821B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2750515A1 (fr) * 1996-06-26 1998-01-02 Philips Electronics Nv Generateur de tension de reference regulee en fonction de la temperature
CN104238617A (zh) * 2013-06-20 2014-12-24 中国科学院声学研究所 一种电流型带隙基准源
CN203870501U (zh) * 2014-04-30 2014-10-08 中国科学院声学研究所 一种与温度无关的集成电路电流基准源
CN205427686U (zh) * 2015-12-09 2016-08-03 苏州美思迪赛半导体技术有限公司 一种高精度过温保护电路
CN112086059A (zh) * 2020-09-15 2020-12-15 合肥维信诺科技有限公司 像素电路和显示面板

Also Published As

Publication number Publication date
CN115407821A (zh) 2022-11-29

Similar Documents

Publication Publication Date Title
US4591804A (en) Cascode current-source arrangement having dual current paths
CN114578891B (zh) 一种可降低温度影响的电路
CN115407821B (zh) 一种抗干扰能力强的电路
JPH07152445A (ja) 電圧発生回路
CN115357088B (zh) 一种具有简易结构的低温度系数供电电路
US4274061A (en) Reference voltage source, in particular for amplifier circuits
US5103117A (en) Latch circuit
KR100284964B1 (ko) 전류원 회로
JP4221123B2 (ja) レギュレータ回路
CN116501121B (zh) 带隙基准电路及芯片
JP3057337B2 (ja) 基準電圧発生回路
JP2001237676A (ja) ヒステリシスコンパレータ
JP3210524B2 (ja) 差動入力型電圧制御電流源回路及びこれを用いた差動フィルタ回路
JP3518138B2 (ja) 電圧検出回路
JP3406468B2 (ja) 定電圧発生回路
CN117978132A (zh) 迟滞电流反馈电路、施密特触发器、电子电路及电子设备
KR900005303B1 (ko) 전원전압 추종형 바이아스회로
JP2651830B2 (ja) 半導体集積回路
JPH04338811A (ja) バンドギャップ基準電圧発生回路
JP2551179B2 (ja) 基準電圧発生回路
JPH04113558A (ja) ヒステリシス付コンパレータ
JPH07288439A (ja) 信号変換回路
JPS5916311B2 (ja) 比較回路
JPS6022568B2 (ja) 電源電圧監視回路
JPH04297121A (ja) 比較回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant