CN115376443A - 像素电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明公开了一种像素电路及其驱动方法、显示面板。像素电路包括驱动模块，驱动模块包括驱动晶体管；驱动晶体管为双栅晶体管，包括第一栅极和第二栅极；驱动晶体管用于响应第二栅极的电压对其阈值电压进行调控，以及响应第一栅极的电压而产生驱动电流。像素电路还包括阈值电压调控模块，与驱动模块电连接；阈值电压调控模块用于将预设电压分别写入第一栅极和第二栅极，调控驱动晶体管的阈值电压为预设阈值电压。与现有技术相比，本发明实施例抑制了像素电路中驱动晶体管的阈值电压漂移，提升了阈值补偿效果，从而提升了显示面板的显示画质。

Description

像素电路及其驱动方法、显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

随着显示技术的不断发展，人们对显示面板的要求越来越高，尤其是显示面板的显示画质，始终是人们不断追求的目标之一。在现有的显示面板中，采用像素电路驱动发光器件进行显示，因此像素电路输出信号的稳定性成为影响显示画质的重要因素。然而，现有的像素电路中的驱动晶体管存在阈值电压漂移的问题，使得阈值补偿效果较差，影响了显示面板的画质提升。

发明内容

本发明提供了一种像素电路及其驱动方法、显示面板，以抑制像素电路中驱动晶体管的阈值电压漂移，提升阈值补偿效果，从而提升显示面板的显示画质。

为实现上述技术目的，本发明实施例提供了如下技术方案：

一种像素电路，其特征在于，包括：

驱动模块，包括驱动晶体管；所述驱动晶体管为双栅晶体管，包括第一栅极和第二栅极；所述驱动晶体管用于响应所述第二栅极的电压对其阈值电压进行调控，以及响应所述第一栅极的电压而产生驱动电流；

阈值电压调控模块，与所述驱动模块电连接；所述阈值电压调控模块用于将预设电压分别写入所述第一栅极和所述第二栅极，调控所述驱动晶体管的阈值电压为预设阈值电压；

数据写入模块，与所述驱动模块电连接；所述数据写入模块用于将数据电压写入所述驱动晶体管；

第一存储模块，与所述驱动模块电连接；所述第一存储模块用于存储所述第一栅极的电压；

第二存储模块，与所述驱动模块电连接；所述第二存储模块用于存储所述第二栅极的电压。

可选地，所述阈值电压调控模块包括：

第一初始化单元，与所述驱动晶体管的第一栅极电连接；所述第一初始化单元用于向所述第一栅极写入第一参考电压；

第一调控写入单元，与所述驱动晶体管的第二栅极电连接；所述第一调控写入单元用于向所述第二栅极写入第一固定电压；

第二初始化单元，与所述驱动晶体管的第一极电连接；所述第二初始化单元用于向所述驱动晶体管的第一极写入第二参考电压；其中，所述第一参考电压和所述第二参考电压的电压差为所述预设阈值电压；

优选地，所述驱动晶体管的第二极接入第一电源电压，所述第一电源电压复用为所述第一固定电压；

优选地，所述第二初始化单元设置于所述驱动模块和发光模块之间。

优选地，所述第一初始化单元包括：第一晶体管，所述第一晶体管的栅极接入第一扫描信号，所述第一晶体管的第一极与所述第一栅极电连接，所述第一晶体管的第二极接入所述第一参考电压；

优选地，所述第一调控写入单元包括：第二晶体管，所述第二晶体管的栅极接入第二扫描信号，所述第二晶体管的第一极与所述第二栅极电连接，所述第二晶体管的第二极接入所述第一固定电压；

优选地，所述第二初始化单元包括：第三晶体管和第四晶体管，所述第三晶体管的栅极接入第三扫描信号，所述第三晶体管的第一极接入所述第二参考电压，所述第三晶体管的第二极与所述第四晶体管的第一极电连接，所述第四晶体管的栅极接入第四扫描信号，所述第四晶体管的第二极与所述驱动晶体管的第一极电连接；

优选的，各晶体管均为N型晶体管，所述第一参考电压大于或等于所述第二参考电压；

优选的，所述发光模块还接入第二电源电压；所述第一电源电压大于所述第二参考电压；所述第二参考电压大于所述第二电源电压；且所述第二参考电压与所述第二电源电压的差值小于所述发光模块的启亮电压。

可选地，所述数据写入模块与所述驱动晶体管的第一栅极电连接；所述数据写入模块用于将所述数据电压写入所述第一栅极；

优选地，所述数据写入模块包括第五晶体管，所述第五晶体管的栅极接入第五扫描信号，所述第五晶体管的第一极接入所述数据电压，所述第五晶体管的第二极与所述驱动晶体管的第一栅极电连接。

可选地，所述第一存储模块连接于所述驱动晶体管的第一栅极和第一极之间；

所述数据写入模块与所述驱动晶体管的第一极电连接，所述数据写入模块用于将所述数据电压写入所述第一存储模块；

优选地，所述数据写入模块包括第六晶体管，所述第六晶体管的栅极接入第六扫描信号，所述第六晶体管的第一极接入所述数据电压，所述第六晶体管的第二极与所述驱动晶体管的第一极电连接。

可选地，所述阈值电压调控模块包括：

第二调控写入单元，与所述驱动晶体管的第一栅极电连接，以及与所述驱动晶体管的第一极电连接；所述第二调控写入单元用于向所述驱动晶体管写入预设阈值电压；

第三调控写入单元，与所述驱动晶体管的第二栅极电连接，第三调控写入单元用于向所述第二栅极写入第一固定电压；

优选的，所述第三调控写入单元还与所述驱动晶体管的第二极电连接，所述驱动晶体管的第二极接入第一电源电压，所述第一电源电压复用为所述第一固定电压；

优选的，所述第三调控写入单元包括第七晶体管，所述第七晶体管的栅极接入第七扫描信号，所述第七晶体管的第一极与所述第二栅极电连接，所述第七晶体管的第二极与所述第一固定电压电连接或所述第七晶体管的第二极与所述驱动晶体管的第二极电连接；

优选的，所述第三调控写入单元还包括第八晶体管，所述第八晶体管的栅极接入第八扫描信号，所述第八晶体管的第一极与所述驱动晶体管的第二极电连接，所述第八晶体管的第二极接入所述第一电源电压。

可选地，所述第二调控写入单元包括：

第九晶体管，所述第九晶体管的栅极接入第九扫描信号，所述第九晶体管的第一极与所述第一栅极电连接，所述第九晶体管的第二极接入第一参考电压；

第十晶体管，所述第十晶体管的栅极接入第十扫描信号，所述第十晶体管的第一极与所述驱动晶体管的第一极电连接，所述第十晶体管的第二极接入第二参考电压；其中，所述第一参考电压和所述第二参考电压的电压差为所述预设阈值电压；

优选的，各晶体管均为N型晶体管，所述第一参考电压大于或等于所述第二参考电压。

可选地，所述第二调控写入单元包括：

第十一晶体管，所述第十一晶体管的栅极接入第十一扫描信号，所述第十一晶体管的第一极与所述第一栅极电连接，所述第十一晶体管的第二极接入第一参考电压；

第十二晶体管，所述第十二晶体管的栅极接入第十二扫描信号，所述第十二晶体管的第一极与所述驱动晶体管的第一极电连接，所述第十二晶体管的第二极与所述第十一晶体管的第一极电连接；其中，所述预设阈值电压为0；

优选地，所述第十一扫描信号复用为所述第十二扫描信号

优选的，所述第二调控写入单元还包括第十五晶体管，所述第十五晶体管栅极接入第五扫描信号，所述第十五晶体管的第一极接入所述第一参考电压，所述第十五晶体管的第二极与所述驱动晶体管的第一极电连接。

可选地，所述第一存储模块包括：第一电容，所述第一电容的第一极与所述第一栅极电连接，所述第一电容的第二极与所述驱动晶体管的第一极电连接；

所述第二存储模块包括：第二电容，所述第二电容的第一极与所述第二栅极电连接，所述第二电容的第二极与所述驱动晶体管的第一极电连接。

相应地，本发明还提供了一种像素电路的驱动方法，采用如本发明任意实施例所述的像素电路，所述驱动方法包括：

在阈值调控阶段，所述阈值电压调控模块将预设电压分别写入所述第一栅极和所述第二栅极，控制所述驱动晶体管在自导通状态下调控其阈值电压为预设阈值电压；

在数据写入阶段，所述数据写入模块将数据电压写入所述驱动晶体管；

在发光阶段，所述驱动模块响应所述第一栅极的电压而产生驱动电流。

相应地，本发明还提供了一种显示面板，包括如本发明任意实施例所述的像素电路。

本发明实施例设置驱动模块包括驱动晶体管，驱动晶体管为双栅晶体管；并对应驱动晶体管的设置方式，设置阈值电压调控模块与驱动模块电连接，阈值电压调控模块用于将预设电压分别写入第一栅极和第二栅极，以及调控驱动晶体管的阈值电压为预设阈值电压；第二存储模块与驱动模块电连接，用于存储第二栅极的电压。因此，本发明实施例实现了主动调控驱动晶体管的阈值电压，从而抑制了驱动晶体管的阈值电压发生漂移的情况。与被动补偿阈值电压的方式相比，本发明实施例提升了像素电路阈值补偿效果，从而提升了显示面板的显示画质。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种像素电路的示意图；

图2为本发明实施例提供的一种双栅晶体管的IDVG特性曲线的示意图；

图3为本发明实施例提供的另一种像素电路的示意图；

图4为本发明实施例提供的又一种像素电路的示意图；

图5为本发明实施例提供的一种像素电路的驱动时序的示意图；

图6为本发明实施例提供的又一种像素电路的示意图；

图7为本发明实施例提供的又一种像素电路的示意图；

图8为本发明实施例提供的另一种像素电路的驱动时序的示意图；

图9为本发明实施例提供的又一种像素电路的示意图；

图10为本发明实施例提供的又一种像素电路的示意图；

图11为本发明实施例提供的又一种像素电路的驱动时序的示意图；

图12为本发明实施例提供的又一种像素电路的示意图；

图13为本发明实施例提供的又一种像素电路的驱动时序的示意图；

图14为本发明实施例提供的又一种像素电路的示意图；

图15为本发明实施例提供的又一种像素电路的示意图；

图16为本发明实施例提供的又一种像素电路的示意图；

图17为本发明实施例提供的又一种像素电路的驱动时序的示意图；

图18为本发明实施例提供的又一种像素电路的示意图；

图19为本发明实施例提供的又一种像素电路的驱动时序的示意图；

图20为本发明实施例提供的一种像素电路的驱动方法的流程示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明实施例提供了一种像素电路。图1为本发明实施例提供的一种像素电路的示意图。参见图1，像素电路包括：驱动模块100、阈值电压调控模块200、数据写入模块300、第一存储模块400和第二存储模块500。

驱动模块100包括驱动晶体管M0；驱动晶体管M0为双栅晶体管，包括第一栅极G、第二栅极BG、第一极(源极S)和第二极(漏极D)；驱动晶体管M0用于响应第二栅极BG的电压对其阈值电压Vth进行调控，以及响应第一栅极G的电压而产生驱动电流。

阈值电压调控模块200与驱动模块100电连接；阈值电压调控模块200用于将预设电压分别写入第一栅极G和第二栅极BG，调控驱动晶体管M0的阈值电压Vth为预设阈值电压Vth0。具体地，阈值电压调控模块200与驱动晶体管M0的第一栅极G和第二栅极BG均连接。

数据写入模块300与驱动模块100电连接；数据写入模块300用于将数据电压Vdata写入驱动晶体管M0。

第一存储模块400与驱动模块100电连接；第一存储模块400用于存储第一栅极G的电压。

第二存储模块500与驱动模块100电连接；第二存储模块500用于存储第二栅极BG的电压。

本发明实施例将驱动晶体管M0设置为垂直型双栅晶体管，使得驱动晶体管M0的阈值电压Vth可调控。图2为本发明实施例提供的一种双栅晶体管的IDVG特性曲线的示意图。参见图2，横坐标表示驱动晶体管M0的第一栅极G和源极S之间的电压差V_GS，纵坐标表示驱动晶体管M0产生的驱动电流I_DS。图2中的各条特性曲线随着驱动晶体管M0的第二栅极BG和源极S之间的电压差V_BS而发生移动。以N型晶体管为例，图2中示出了电压差V_BS由-4V～+4V的变化情况。随着电压差V_BS的增大，特性曲线左移，表明采用较小的电压差V_GS即可导通驱动晶体管M0，即驱动晶体管M0的阈值电压Vth减小。由此可见，通过调控电压差V_BS能够调控阈值电压Vth，且电压差V_BS越大，阈值电压Vth越负(越小)。

示例性地，该像素电路的驱动过程包括阈值调控阶段、数据写入阶段和发光阶段。其中，在阈值调控阶段，阈值电压调控模块200将预设电压分别写入第一栅极G和第二栅极BG，控制驱动晶体管M0在自导通状态下调控其阈值电压Vth为预设阈值电压Vth0。在数据写入阶段，数据写入模块300将数据电压Vdata写入驱动晶体管M0。在发光阶段，驱动模块100响应第一栅极G的电压而产生驱动电流。

结合图2，示例性地，在第一栅极G和第二栅极BG写入预设电压后，第二栅极BG和源极S之间的电压差V_BS为4V，对应由左向右的第一条特性曲线。此时，若第一栅极G和源极S之间的电压差V_GS为0V，则由特性曲线可知，驱动晶体管M0处于导通状态。第二栅极BG通过自导通的驱动晶体管M0进行放电，驱动晶体管M0对应的特性曲线向右移动，从而调控驱动晶体管M0的阈值电压Vth。直至电压差V_BS为0V，对应由左向右的第五条特性曲线，电压差V_GS为0V时驱动晶体管M0不再导通。此时，第二存储模块500存储第二栅极BG的电压，从而存储阈值电压Vth。

由此可见，本发明实施例设置驱动模块100包括驱动晶体管M0，驱动晶体管M0为垂直型双栅晶体管；并对应驱动晶体管M0的设置方式，设置阈值电压调控模块200与驱动模块100电连接，阈值电压调控模块200用于将预设电压分别写入第一栅极G和第二栅极BG，以调控驱动晶体管M0的阈值电压Vth为预设阈值电压Vth0；第二存储模块500与驱动模块100电连接，用于存储第二栅极BG的电压。因此，本发明实施例实现了主动调控驱动晶体管M0的阈值电压Vth，从而抑制了驱动晶体管M0的阈值电压Vth发生漂移的情况。与被动补偿阈值电压Vth的方式相比，本发明实施例提升了像素电路阈值补偿效果，从而提升了显示面板的显示画质。

在上述各实施例的基础上，可选地，第一栅极G和第二栅极BG互为顶栅和底栅。具体地，若第一栅极G为顶栅，则第二栅极BG为低栅；若第一栅极G为底栅，则第二栅极BG为顶栅。

在上述各实施例中，各模块的设置方式以及组合方式有多种，下面就其中的几种进行说明，但不作为对本发明的限定。

图3为本发明实施例提供的另一种像素电路的示意图。参见图3，在本发明的一种实施方式中，可选地，阈值电压调控模块200包括：第一初始化单元210、第一调控写入单元220和第二初始化单元230。

第一初始化单元210与驱动晶体管M0的第一栅极G电连接；第一初始化单元210用于向第一栅极G写入第一参考电压Vref1。

第一调控写入单元220与驱动晶体管M0的第二栅极BG电连接；第一调控写入单元220用于向第二栅极BG写入第一固定电压V1。

第二初始化单元230与驱动晶体管M0的第一极电连接；第二初始化单元230用于向驱动晶体管M0的第一极写入第二参考电压Vref2。其中，第一参考电压Vref1和第二参考电压Vref2的电压差为预设阈值电压Vth0。

其中，驱动晶体管M0为对称结构，其源极S和漏极D的定义由驱动晶体管M0的类型和电路连接关系确定。图3中示例性地示出了驱动晶体管M0为N型晶体管，在其他实施例中，还可以设置驱动晶体管M0为P型晶体管。以及，图3中示例性地示出了驱动晶体管M0的第一极为源极S，第二极为漏极D，在其他实施例中，还可以设置驱动晶体管M0的第一极为漏极D，第二极为源极S。

阈值电压调控模块200的工作原理为：第一初始化单元210将第一参考电压Vref1写入第一栅极G，第二初始化单元230将第二参考电压Vref2写入驱动晶体管M0的第一极，使得驱动晶体管M0的第一栅极G和源极S之间的电压差V_GS为Vref1-Vref2。第一调控写入单元220将第一固定电压V1写入第二栅极BG，使得驱动晶体管M0的第二栅极BG和源极S之间的电压差V_BS为V1-Vref2。示例性地，Vref1-Vref2＝0V，V1-Vref2＝4V。结合图2，电压差V_BS＝4V，对应由左向右的第一条特性曲线；且电压差V_GS＝0V，驱动晶体管M0处于导通状态。第二栅极BG通过自导通的驱动晶体管M0进行放电，电压差V_BS减小，驱动晶体管M0对应的特性曲线向右移动，对应由左向右的第二条特性曲线。且电压差V_GS＝0V，驱动晶体管M0仍处于导通状态，直至电压差V_BS＝0V，对应由左向右的第五条特性曲线；电压差V_GS＝0V使得驱动晶体管M0不再导通，第二栅极BG不再放电。

因此，当驱动晶体管M0截止时，电压差V_GS＝阈值电压Vth＝电压差V_BS＝Vref1-Vref2，阈值电压调控模块200能够实现调控驱动晶体管M0的阈值电压Vth的功能，且第一参考电压Vref1和第二参考电压Vref2的电压差为预设阈值电压Vth0。

继续参见图3，在本发明的一种实施方式中，可选地，第一存储模块400连接于驱动晶体管M0的第一栅极G和第一极(源极S)之间，用于存储电压差V_GS，以存储第一栅极G的电压。

在本发明的一种实施方式中，可选地，第二存储模块500连接于驱动晶体管M0的第二栅极BG和第一极(源极S)之间，用于存储电压差V_BS，以存储第二栅极BG的电压。

在本发明的一种实施方式中，可选地，数据写入模块300与驱动晶体管M0的第一栅极G电连接；数据写入模块300用于向第一栅极G(即第一存储模块400)写入数据电压Vdata。

在本发明的一种实施方式中，可选地，第二初始化单元230设置于驱动模块100和发光模块600之间，具体设置于第一极(源极S)和发光模块600之间。

继续参见图3，示例性地，该像素电路的驱动方法包括：阈值调控阶段、数据写入阶段和发光阶段，其中，阈值调控阶段包括第一子阶段和第二子阶段。

在阈值调控阶段的第一子阶段，第一初始化单元210向第一栅极G写入第一参考电压Vref1；第二初始化单元230向驱动晶体管M0的第一极(源极S)写入第二参考电压Vref2；第一调控写入单元220向第二栅极BG写入第一固定电压V1。

在阈值调控阶段的第二子阶段，驱动晶体管M0自导通，以调控驱动晶体管M0的阈值电压Vth为预设阈值电压Vth0；预设阈值电压Vth0为第一参考电压Vref1和第二参考电压Vref2的差值，即Vth0＝Vref1-Vref2。

在数据写入阶段，数据写入模块300将数据电压Vdata写入第一栅极G；第二初始化单元230向驱动晶体管M0的第一极(源极S)写入第二参考电压Vref2，以确保在发光阶段，电压差V_GS＝Vdata-Vref2。

在发光阶段，驱动模块100响应第一栅极G的电压而产生驱动电流。其中，驱动电流I＝K*(V_GS-Vth0)²＝K*(Vdata-Vref2-Vth0)²。K与驱动晶体管M0的大小和迁移率相关，由制备工艺确定；Vdata、Vref2和Vth0均为设定值。示例性地，若Vref1＝Vref2，Vth0＝0V，则驱动电流I＝K*(Vdata-Vref2)²＝K*(Vdata-Vref1)²。其中，Vth0＝Vref1-Vref2，因此，驱动电流的公式还可以直接改写为I＝K*(Vdata-Vref2-(Vref1-Vref2))²＝K*(Vdata-Vref1)²。在该公式中，Vdata和Vref1均为设定值。综上，无论采用哪种公式，得到的驱动电流均由设定值决定，不受阈值电压的影响。

由此可见，本发明实施例提供的像素电路抑制了像素电路中驱动晶体管的阈值电压漂移，受驱动晶体管M0的阈值电压波动的影响较小；以及受第一电源电压VDD的波动的影响较小；输出的驱动电流较为稳定，从而提升了显示面板的显示画质。

下面对图3所示像素电路中各模块的具体设置方式进行说明。图4为本发明实施例提供的又一种像素电路的示意图。参见图4，在本发明的一种实施方式中，可选地，第一初始化单元210包括第一晶体管M1。第一晶体管M1的栅极接入第一扫描信号S1，第一晶体管M1的第一极与第一栅极G电连接，第一晶体管M1的第二极接入第一参考电压Vref1。这样设置，使得第一初始化单元210的电路结构简单，易于实现。

在本发明的一种实施方式中，可选地，第一调控写入单元220包括第二晶体管M2，第二晶体管M2的栅极接入第二扫描信号S2，第二晶体管M2的第一极与第二栅极BG电连接，第二晶体管M2的第二极接入第一固定电压V1。可选地，驱动晶体管M0的第二极(漏极D)接入第一电源电压VDD，第一电源电压VDD复用为第一固定电压V1，即第二晶体管M2的第二极接入第一电源电压VDD。这样设置，使得第一调控写入单元220的电路结构简单，易于实现。

在本发明的一种实施方式中，可选地，第二初始化单元230包括：第三晶体管M3和第四晶体管M4。第三晶体管M3的栅极接入第三扫描信号S3，第三晶体管M3的第一极接入第二参考电压Vref2，第三晶体管M3的第二极与第四晶体管M4的第一极电连接，第四晶体管M4的栅极接入第四扫描信号S4，第四晶体管M4的第二极与驱动晶体管M0的第一极(源极S)电连接。这样设置，使得第二初始化单元230的电路结构简单，易于实现。

在本发明的一种实施方式中，可选地，数据写入模块300包括第五晶体管M5，第五晶体管M5的栅极接入第五扫描信号S5，第五晶体管M5的第一极接入数据电压Vdata，第五晶体管M5的第二极与驱动晶体管M0的第一栅极G电连接。这样设置，使得数据写入模块300的电路结构简单，易于实现。

在本发明的一种实施方式中，可选地，第一存储模块400包括第一电容Cst1，第一电容Cst1的第一极与第一栅极G电连接，第一电容Cst1的第二极与驱动晶体管M0的第一极(源极S)电连接。这样设置，使得第一存储模块400的电路结构简单，易于实现。

在本发明的一种实施方式中，可选地，第二存储模块500包括第二电容Cst2，第二电容Cst2的第一极与第二栅极BG电连接，第二电容Cst2的第二极与驱动晶体管M0的第一极(源极S)电连接。这样设置，使得第二存储模块500的电路结构简单，易于实现。

下面结合驱动时序对图4所示的像素电路的驱动方法进行说明。图5为本发明实施例提供的一种像素电路的驱动时序的示意图。结合图4和图5，示例性地，各晶体管均为N型晶体管，采用金属氧化物半导体工艺制备，具体可以采用氧化铟镓锌(IGZO)制备。N型晶体管在其栅极为高电平时导通，在其栅极为低电平时断开。该像素电路的驱动方法包括：阈值调控阶段T1、数据写入阶段T2和发光阶段T3，其中，阈值调控阶段T1包括第一子阶段T11和第二子阶段T12。

在阈值调控阶段T1的第一子阶段T11，第一扫描信号S1、第二扫描信号S2、第三扫描信号S3和第四扫描信号S4均为高电平，第五扫描信号S5为低电平。第五晶体管M5在第五扫描信号S5的控制下断开，其他晶体管均导通，即第一晶体管M1～第四晶体管M4均导通。第一晶体管M1将第一参考电压Vref1写入第一栅极G；第三晶体管M3和第四晶体管M4将第二参考电压Vref2写入驱动晶体管M0的第一极(源极S)；第二晶体管M2将第一电源电压VDD写入第二栅极BG。驱动晶体管M0的第一栅极G和第一极(源极S)之间的电压差V_GS＝Vref1-Vref2，第二栅极BG和源极S之间的电压差V_BS＝VDD-Vref2。

在阈值调控阶段T1的第二子阶段T12，第一扫描信号S1和第四扫描信号S4由高电平切换为低电平，其他扫描信号保持第一子阶段T11的状态。第五晶体管M5保持断开的状态；第一晶体管M1在第一扫描信号S1的控制下由导通状态切换为断开状态；第四晶体管M4在第四扫描信号S4的控制下由导通状态切换为断开状态。驱动晶体管M0的第一栅极G和第一极(源极S)之间的电压差V_GS由第一电容Cst1保持。驱动晶体管M0自导通，其第一极(源极S)的电压逐渐抬升，直至驱动晶体管M0截止，电压差V_GS＝阈值电压Vth＝电压差V_BS＝Vref1-Vref2。实现了调控驱动晶体管M0的阈值电压Vth为第一参考电压Vref1和第二参考电压Vref2的差值。

在数据写入阶段T2，第一扫描信号S1和第二扫描信号S2为低电平、第三扫描信号S3、第四扫描信号S4和第五扫描信号S5均为高电平。第五晶体管M5在第五扫描信号S5的控制下导通，将数据电压Vdata写入第一栅极G；第三晶体管M3和第四晶体管M4导通，将第二参考电压Vref2写入驱动晶体管M0的第一极(源极S)。这样，以确保在发光阶段T3，电压差V_GS＝Vdata-Vref2。

在发光阶段T3，第一扫描信号S1、第二扫描信号S2、第三扫描信号S3和第五扫描信号S5均为低电平，第四扫描信号S4为高电平。驱动晶体管M0响应第一栅极G的电压而产生驱动电流。其中，驱动电流I＝K*(V_GS-Vth0)²＝K*(Vdata-Vref2-Vth0)²＝K*(Vdata-Vref2-(Vref1-Vref2))²＝K*(Vdata-Vref1)²。K与驱动晶体管M0的大小和迁移率相关，由制备工艺确定；Vdata和Vref1均为设定值。

由此可见，本发明实施例提供的像素电路抑制了像素电路中驱动晶体管的阈值电压漂移，受驱动晶体管M0的阈值电压波动的影响较小；以及受第一电源电压VDD的波动的影响较小；输出的驱动电流较为稳定，从而提升了显示面板的显示画质。

在本发明的另一种实施方式中，可选地，在阈值调控阶段T1的第二子阶段T12，还可以设置第三扫描信号S3与第四扫描信号S4的变化相同，由高电平切换为低电平。第三晶体管M3在第三扫描信号S3的控制下由导通状态切换为断开状态，第二参考电压Vref2不再写入发光器件D1的阳极。驱动晶体管M0的第一栅极G和第一极(源极S)之间的电压差V_GS由第一电容Cst1保持。驱动晶体管M0自导通，其第一极(源极S)的电压逐渐抬升，直至驱动晶体管M0截止，电压差V_GS＝阈值电压Vth＝电压差V_BS＝Vref1-Vref2。实现了调控驱动晶体管M0的阈值电压Vth为第一参考电压Vref1和第二参考电压Vref2的差值。由此可见，在阈值调控阶段T1的第二子阶段T12，第三晶体管M3是否导通对像素电路的工作过程没有影响。

在上述各实施例中，由驱动电流的计算公式可知，驱动电流的大小与第一参考电压Vref1相关，而与第二参考电压Vref2无关，但是由前述分析可知，第一参考电压Vref1和第二参考电压Vref2的差值决定了驱动晶体管M0的阈值电压。为了确保像素电路正常工作，仍然需要对第一参考电压Vref1和第二参考电压Vref2的大小关系进行限定。可选地，各晶体管均为N型晶体管，第一参考电压Vref1大于或等于第二参考电压Vref2，以使驱动晶体管M0的预设阈值电压Vth0大于或等于0V。具体地，若驱动晶体管M0为N型晶体管，则驱动晶体管M0的阈值电压Vth在正常情况下大于0，且预设阈值电压Vth0为第一参考电压Vref1和第二参考电压Vref2的差值，据此，设置第一参考电压Vref1大于或等于第二参考电压Vref2有利于驱动晶体管M0正常工作。优选地，第一参考电压Vref1等于第二参考电压Vref2，以使驱动晶体管M0的预设阈值电压Vth0等于0V。这样设置，有利于将第一参考电压Vref1复用为第二参考电压Vref2，从而减少信号线的数量。

在上述各实施例的基础上，可选地，发光模块600还接入第二电源电压VSS。第一电源电压VDD大于第二参考电压Vref2；第二参考电压Vref2大于第二电源电压VSS；且第二参考电压Vref2与第二电源电压VSS的差值小于发光模块600的启亮电压。示例性地，发光模块600包括发光器件D1，发光器件D1的阳极与第四晶体管M4的第一极电连接，发光器件D1的阴极接入第二电源电压VSS。

具体地，驱动晶体管M0导通的条件，除了电压差V_GS＞阈值电压Vth，还包括漏极电压V_D＞源极电压V_S。其中，漏极电压V_D为第一电源电压，源极电压V_S为第二参考电压Vref2，因此，还需要设置第一电源电压VDD大于第二参考电压Vref2。

另外，由像素电路的驱动过程可知，在阈值调控阶段，第二参考电压Vref2通过第三晶体管M3写入了发光模块600的阳极。此时，发光模块600两端的电压差为Vref2-VSS，设置Vref2-VSS小于发光模块600的启亮电压，有利于防止发光模块600在阈值调控阶段误导通。

图6为本发明实施例提供的又一种像素电路的示意图。参见图6，在本发明的一种实施方式中，可选地，与图3不同的是，数据写入模块300与驱动晶体管M0的第一极(源极S)电连接；数据写入模块300用于将数据电压Vdata写入驱动晶体管M0的第一极(源极S)。

示例性地，该像素电路的驱动方法包括：阈值调控阶段、数据写入阶段和发光阶段，其中，阈值调控阶段包括第一子阶段和第二子阶段。

在阈值调控阶段的第一子阶段，第一初始化单元210向第一栅极G写入第一参考电压Vref1；第二初始化单元230向驱动晶体管M0的第一极(源极S)写入第二参考电压Vref2；第一调控写入单元220向第二栅极BG写入第一固定电压V1。

在阈值调控阶段的第二子阶段，驱动晶体管M0自导通，以调控驱动晶体管M0的阈值电压Vth为预设阈值电压Vth0；预设阈值电压Vth0为第一参考电压Vref1和第二参考电压Vref2的差值。

在数据写入阶段，数据写入模块300将数据电压Vdata写入驱动晶体管M0的第一极(源极S)；第一初始化单元210向第一栅极G写入第一参考电压Vref1，以确保在发光阶段，电压差V_GS＝Vref1-Vdata。

在发光阶段，驱动模块100响应第一栅极G的电压而产生驱动电流。其中，驱动电流I＝K*(V_GS-Vth0)²＝K*(Vref1-Vdata-Vth0)²＝K*(Vdata-Vref2-(Vref1-Vref2))²＝K*(Vdata-Vref1)²。K与驱动晶体管M0的大小和迁移率相关，由制备工艺确定；Vdata和Vref1均为设定值。

由此可见，本发明实施例提供的像素电路抑制了像素电路中驱动晶体管的阈值电压漂移，受驱动晶体管M0的阈值电压波动的影响较小；以及受第一电源电压VDD的波动的影响较小；输出的驱动电流较为稳定，从而提升了显示面板的显示画质。

图7为本发明实施例提供的又一种像素电路的示意图。参见图7，与图4不同的是，数据写入模块300包括第六晶体管M6，第六晶体管M6的栅极接入第六扫描信号S6，第六晶体管M6的第一极接入数据电压Vdata，第六晶体管M6的第二极与驱动晶体管M0的第一极电连接。

下面结合驱动时序对图7所示的像素电路的驱动方法进行说明。图8为本发明实施例提供的另一种像素电路的驱动时序的示意图。结合图7和图8，示例性地，各晶体管均为N型晶体管。该像素电路的驱动方法包括：阈值调控阶段T1、数据写入阶段T2和发光阶段T3，其中，阈值调控阶段T1包括第一子阶段T11和第二子阶段T12。

在阈值调控阶段T1的第一子阶段T11，第一扫描信号S1、第二扫描信号S2、第三扫描信号S3和第四扫描信号S4均为高电平，第六扫描信号S6为低电平。第六晶体管M6在第六扫描信号S6的控制下断开，其他晶体管均导通，即第一晶体管M1～第四晶体管M4均导通。第一晶体管M1将第一参考电压Vref1写入第一栅极G；第三晶体管M3和第四晶体管M4将第二参考电压Vref2写入驱动晶体管M0的第一极(源极S)；第二晶体管M2将第一电源电压VDD写入第二栅极BG。驱动晶体管M0的第一栅极G和第一极(源极S)之间的电压差V_GS＝Vref1-Vref2，第二栅极BG和源极S之间的电压差V_BS＝VDD-Vref2。

在阈值调控阶段T1的第二子阶段T12，第一扫描信号S1、第三扫描信号和第四扫描信号S4由高电平切换为低电平，第二扫描信号S2和第六扫描信号S6保持第一子阶段T11的状态。第六晶体管M6保持断开的状态；第一晶体管M1在第一扫描信号S1的控制下由导通状态切换为断开状态；第三晶体管M3在第三扫描信号S3的控制下由导通状态切换为断开状态；第四晶体管M4在第四扫描信号S4的控制下由导通状态切换为断开状态。驱动晶体管M0的第一栅极G和第一极(源极S)之间的电压差V_GS由第一电容Cst1保持。驱动晶体管M0自导通，其第一极(源极S)的电压逐渐抬升，直至驱动晶体管M0截止，电压差V_GS＝阈值电压Vth0＝电压差V_BS＝Vref1-Vref2。实现了调控驱动晶体管M0的阈值电压Vth为第一参考电压Vref1和第二参考电压Vref2的差值。

在数据写入阶段T2，第一扫描信号S1和第六扫描信号S6为高电平，第二扫描信号S2、第三扫描信号S3和第四扫描信号S4均为低电平。第六晶体管M6在第六扫描信号S6的控制下导通，将数据电压Vdata写入驱动晶体管M0的第一极(源极S)；第一晶体管M1导通，将第一参考电压Vref1写入第一栅极G。这样，以确保在发光阶段T3，电压差V_GS＝Vref1-Vdata。

在发光阶段T3，第一扫描信号S1、第二扫描信号S2、第三扫描信号S3和第六扫描信号S6均为低电平，第四扫描信号S4为高电平。驱动晶体管M0响应第一栅极G的电压而产生驱动电流。其中，驱动电流I＝K*(V_GS-Vth0)²＝K*(Vref1-Vdata-Vth0)²＝K*(Vref1-Vdata-(Vref1-Vref2))²＝K*(Vref2-Vdata)²。K与驱动晶体管M0的大小和迁移率相关，由制备工艺确定；Vdata和Vref2均为设定值。

由此可见，本发明实施例提供的像素电路抑制了像素电路中驱动晶体管M0的阈值电压漂移，受驱动晶体管M0的阈值电压波动的影响较小；以及受第一电源电压VDD的波动的影响较小；输出的驱动电流较为稳定，从而提升了显示面板的显示画质。

在上述各实施例的基础上，可选地，第一参考电压Vref1、第二参考电压Vref2、第一电源电压VDD以及第二电源电压VSS之间的大小关系与前述实施例类似，这里不再赘述。

图9为本发明实施例提供的又一种像素电路的示意图。参见图9，在本发明的一种实施方式中，可选地，阈值电压调控模块200包括：第二调控写入单元240和第三调控写入单元250。

第二调控写入单元240与驱动晶体管M0的第一栅极G电连接，以及与驱动晶体管M0的第一极(源极S)电连接；第二调控写入单元240用于向驱动晶体管M0写入预设阈值电压Vth0。具体地，该预设阈值电压Vth0以电压差的形式保存于驱动晶体管M0的第一栅极G和源极S之间，即驱动晶体管M0的第一栅极G和源极S之间的电压差V_GS为Vth0。

第三调控写入单元250与驱动晶体管M0的第二极(漏极D)电连接，以及与驱动晶体管M0的第二栅极BG电连接；第三调控写入单元250用于向第二栅极BG写入第一电源电压VDD，以及向驱动晶体管M0的第二极(漏极D)写入第一电源电压VDD。

阈值电压调控模块200的工作原理为：第二调控写入单元240将预设阈值电压Vth0写入驱动晶体管M0，使得驱动晶体管M0的第一栅极G和源极S之间的电压差V_GS为Vth0。第三调控写入单元250将第一电源电压VDD写入第二栅极BG，使得驱动晶体管M0的第二栅极BG和源极S之间的电压差V_BS为VDD-Vth0，其值根据第二调控写入单元240的具体设置方式确定。

示例性地，写入驱动晶体管M0的预设阈值电压Vth0预设为0V，即V_GS＝Vth0＝0V；写入驱动晶体管M0的第二栅极BG和源极S之间的电压差V_BS预设为4V，即V_BS＝4V。结合图2，V_BS＝4V对应由左向右的第一条特性曲线；且电压差V_GS＝0V，驱动晶体管M0处于导通状态。第二栅极BG通过自导通的驱动晶体管M0进行放电，电压差V_BS减小，驱动晶体管M0对应的特性曲线向右移动，对应由左向右的第二条特性曲线。且电压差V_GS＝0V，驱动晶体管M0仍处于导通状态，直至电压差V_BS＝0V，对应由左向右的第五条特性曲线；电压差V_GS＝0V使得驱动晶体管M0不再导通，第二栅极BG不再放电。因此，当驱动晶体管M0截止时，电压差V_BS＝预设阈值电压Vth0，此时，驱动晶体管M0的阈值电压为预设阈值电压Vth0。阈值电压调控模块200能够实现调控驱动晶体管M0的阈值电压Vth的功能。

继续参见图9，第一存储模块400、第二存储模块500和数据写入模块300的设置方式与前述实施例类似。具体地，数据写入模块300的设置方式也有两种，即数据写入模块300与第一栅极G电连接，或者数据写入模块300与驱动晶体管M0的第一极(源极S)电连接。下面以数据写入模块300与第一栅极G电连接为例对图9所示的像素电路的驱动方法进行说明。

示例性地，该像素电路的驱动方法包括：阈值调控阶段、数据写入阶段和发光阶段，其中，阈值调控阶段包括第一子阶段和第二子阶段。

在阈值调控阶段的第一子阶段，第二调控写入单元240将预设阈值电压Vth0写入驱动晶体管M0；第三调控写入单元250向第二栅极BG和驱动晶体管M0的第二极(源极D)写入第一电源电压VDD。

在阈值调控阶段的第二子阶段，第二调控写入单元240持续将预设阈值电压Vth0写入驱动晶体管M0并维持不变；第一电源电压VDD不再写入第二栅极BG和驱动晶体管M0的第二极(源极D)，但第二栅极BG和驱动晶体管M0的第二极(源极D)仍导通，以使驱动晶体管M0自导通，以调控驱动晶体管M0的阈值电压Vth为预设阈值电压Vth0。

在数据写入阶段，数据写入模块300将数据电压Vdata写入第一栅极G。其中，数据电压Vdata的写入方式根据第二调控写入单元240的具体设置方式确定。

在发光阶段，驱动模块100响应第一栅极G的电压而产生驱动电流。其中，驱动电流I＝K*(V_GS-Vth0)²＝K*(Vdata-V_S-Vth0)²。K与驱动晶体管M0的大小和迁移率相关，由制备工艺确定；Vdata、V_S和Vth0均为设定值。

由此可见，本发明实施例提供的像素电路抑制了像素电路中驱动晶体管的阈值电压漂移，受驱动晶体管M0的阈值电压波动的影响较小，输出的驱动电流较为稳定，从而提升了显示面板的显示画质。

在上述实施例的基础上，下面对第三调控写入单元250和第二调控写入单元240的具体设置方式进行具体说明，但不作为对本发明的限定。图10为本发明实施例提供的又一种像素电路的示意图。参见图10，在本发明的一种实施方式中，可选地，第三调控写入单元250包括：第七晶体管M7和第八晶体管M8。

第七晶体管M7的栅极接入第七扫描信号S7，第七晶体管M7的第一极与第二栅极BG电连接，第七晶体管M7的第二极与驱动晶体管M0的第二极(漏极D)电连接。第八晶体管M8的栅极接入第八扫描信号S8，第八晶体管M8的第一极与驱动晶体管M0的第二极(漏极D)电连接，第八晶体管M8的第二极接入第一电源电压VDD。这样设置，使得第三调控写入单元250的电路结构简单，易于实现。

继续参见图10，在本发明的一种实施方式中，可选地，第二调控写入单元240包括：第九晶体管M9和第十晶体管M10。第九晶体管M9的栅极接入第九扫描信号S9，第九晶体管M9的第一极与第一栅极G电连接，第九晶体管M9的第二极接入第一参考电压Vref1。第十晶体管M10的栅极接入第十扫描信号S10，第十晶体管M10的第一极与驱动晶体管M0的第一极(源极S)电连接，第十晶体管M10的第二极接入第二参考电压Vref2。其中，第一参考电压Vref1和第二参考电压Vref2的电压差为预设阈值电压Vth0。这样设置，使得第二调控写入单元240的电路结构简单，易于实现。

可选地，第七扫描信号S7复用为第九扫描信号S9，以减少信号线的数量。

下面结合驱动时序对图10所示的像素电路的驱动方法进行说明。图11为本发明实施例提供的又一种像素电路的驱动时序的示意图。结合图10和图11，示例性地，各晶体管均为N型晶体管。该像素电路的驱动方法包括：阈值调控阶段T1、数据写入阶段T2和发光阶段T3，其中，阈值调控阶段T1包括第一子阶段T11和第二子阶段T12。

在阈值调控阶段的第一子阶段T11，第七扫描信号S7(第九扫描信号S9)、第八扫描信号S8和第十扫描信号S10均为高电平，第五扫描信号S5为低电平。第五晶体管M5在第五扫描信号S5的控制下断开，其他晶体管均导通，即第七晶体管M7～第十晶体管M10均导通。第九晶体管M9将第一参考电压Vref1写入第一栅极G；第十晶体管M10将第二参考电压Vref2写入驱动晶体管M0的第一极(源极S)；第七晶体管M7和第八晶体管M8将第一电源电压VDD写入第二栅极BG。驱动晶体管M0的第一栅极G和第一极(源极S)之间的电压差V_GS＝Vref1-Vref2，第二栅极BG和源极S之间的电压差V_BS＝VDD-Vref2。

在阈值调控阶段T1的第二子阶段T12，第八扫描信号S8由高电平切换为低电平，其他扫描信号保持第一子阶段T11的状态。第五晶体管M5保持断开的状态；第八晶体管M8在第八扫描信号S8的控制下由导通状态切换为断开状态。第九晶体管M9持续将第一参考电压Vref1写入第一栅极G；第十晶体管M10持续将第二参考电压Vref2写入驱动晶体管M0的第一极(源极S)；以使驱动晶体管M0的第一栅极G和第一极(源极S)之间保持电压差V_GS＝Vref1-Vref2。第七晶体管M7处于导通状态，连通驱动晶体管M0的第二极(漏极)和第二栅极BG。驱动晶体管M0自导通，其第二栅极BG的电压通过驱动晶体管M0进行放电，其电压逐渐降低，直至驱动晶体管M0截止，预设阈值电压Vth0＝电压差V_BS＝Vref1-Vref2。实现了调控驱动晶体管M0的阈值电压Vth为预设阈值电压Vth0。

在数据写入阶段T2，第七扫描信号S7(第九扫描信号S9)和第八扫描信号S8为低电平、第十扫描信号S10和第五扫描信号S5均为高电平。第五晶体管M5在第五扫描信号S5的控制下导通，将数据电压Vdata写入第一栅极G；第十晶体管M10导通，将第二参考电压Vref2写入驱动晶体管M0的第一极(源极S)。这样，以确保在发光阶段T3，电压差V_GS＝Vdata-Vref2。

在发光阶段T3，第七扫描信号S7(第九扫描信号S9)、第十扫描信号S10和第五扫描信号S5均为低电平，第八扫描信号S8为高电平。第八晶体管M8导通，驱动晶体管M0响应第一栅极G的电压而产生驱动电流。其中，驱动电流I＝K*(V_GS-Vth0)²＝K*(Vdata-Vref2-Vth0)²＝K*(Vdata-Vref2-(Vref1-Vref2))²＝K*(Vdata-Vref1)²。K与驱动晶体管M0的大小和迁移率相关，由制备工艺确定；Vdata和Vref1均为设定值。

由此可见，本发明实施例提供的像素电路抑制了像素电路中驱动晶体管的阈值电压漂移，受驱动晶体管M0的阈值电压波动的影响较小；以及受第一电源电压VDD的波动的影响较小；输出的驱动电流较为稳定，从而提升了显示面板的显示画质。

在本发明的另一种实施方式中，可选地，第七扫描信号S7和第九扫描信号S9分开设置，在阈值调控阶段T1的第二子阶段T12，还可以设置第八扫描信号S8、第九扫描信号S9和第十扫描信号S10均由高电平切换为低电平，其他扫描信号保持第一子阶段T11的状态。第五晶体管M5保持断开的状态；第八晶体管M8在第八扫描信号S8的控制下由导通状态切换为断开状态。第九晶体管M9和第十晶体管M10由导通状态切换为断开状态，驱动晶体管M0的第一栅极G和第一极(源极S)之间的电压差V_GS由第一电容Cst1保持。第七晶体管M7处于导通状态，连通驱动晶体管M0的第二极(漏极)和第二栅极BG。驱动晶体管M0自导通，其第二栅极BG的电压通过驱动晶体管M0进行放电，其电压逐渐降低，直至驱动晶体管M0截止，预设阈值电压Vth0＝电压差V_BS＝Vref1-Vref2。实现了调控驱动晶体管M0的阈值电压Vth为预设阈值电压Vth0。

在本发明的另一种实施方式中，可选地，与图10所示像素电路不同的是，第七扫描信号S7和第九扫描信号S9分开设置，数据写入模块300与驱动晶体管M0的第一极(源极S)电连接；数据写入模块300用于将数据电压Vdata写入驱动晶体管M0的第一极(源极S)。相应地，在数据写入阶段，数据写入模块300将数据电压Vdata写入驱动晶体管M0的第一极(源极S)；第九晶体管M9向第一栅极G写入第一参考电压Vref1，以确保在发光阶段，电压差V_GS＝Vref1-Vdata。

在上述各实施例的基础上，可选地，第一参考电压Vref1、第二参考电压Vref2、第一电源电压VDD以及第二电源电压VSS之间的大小关系与前述实施例类似，这里不再赘述。

图12为本发明实施例提供的又一种像素电路的示意图。参见图12，与图10不同的是，第二调控写入单元240包括：第十一晶体管M11和第十二晶体管M12。第十一晶体管M11的栅极接入第十一扫描信号S11，第十一晶体管M11的第一极与第一栅极G电连接，第十一晶体管M11的第二极接入第一参考电压Vref1。第十二晶体管M12的栅极接入第十二扫描信号S12，第十二晶体管M12的第一极与驱动晶体管M0的第一极(源极S)电连接，第十二晶体管M12的第二极与第十一晶体管M11的第一极电连接；其中，预设阈值电压Vth0为0。优选地，第十一扫描信号S11复用为第十二扫描信号S12，以减少信号线的数量。

下面结合驱动时序对图12所示的像素电路的驱动方法进行说明。图13为本发明实施例提供的又一种像素电路的驱动时序的示意图。结合图12和图13，示例性地，各晶体管均为N型晶体管。该像素电路的驱动方法包括：阈值调控阶段T1、数据写入阶段T2和发光阶段T3，其中，阈值调控阶段T1包括第一子阶段T11和第二子阶段T12。

在阈值调控阶段的第一子阶段T11，第七扫描信号S7(第十一扫描信号S11/第十二扫描信号S12)和第八扫描信号S8均为高电平，第五扫描信号S5为低电平。第五晶体管M5在第五扫描信号S5的控制下断开，其他晶体管均导通，即第七晶体管M7、第八晶体管M8、第十一晶体管M11和第十二晶体管M12均导通。第十一晶体管M11将第一参考电压Vref1写入第一栅极G；第十二晶体管M12将第一参考电压Vref1写入驱动晶体管M0的第一极(源极S)；第七晶体管M7和第八晶体管M8将第一电源电压VDD写入第二栅极BG。驱动晶体管M0的第一栅极G和第一极(源极S)之间的电压差V_GS＝0V，第二栅极BG和源极S之间的电压差V_BS＝VDD-Vref1。

在阈值调控阶段T1的第二子阶段T12，第八扫描信号S8由高电平切换为低电平，其他扫描信号保持第一子阶段T11的状态。第五晶体管M5保持断开的状态；第八晶体管M8在第八扫描信号S8的控制下由导通状态切换为断开状态。第十一晶体管M11和第十二晶体管M12持续将第一参考电压Vref1写入第一栅极G和驱动晶体管M0的第一极(源极S)；以使驱动晶体管M0的第一栅极G和第一极(源极S)之间保持电压差V_GS＝0V。第七晶体管M7处于导通状态，连通驱动晶体管M0的第二极(漏极)和第二栅极BG。驱动晶体管M0自导通，其第二栅极BG的电压通过驱动晶体管M0进行放电，其电压逐渐降低，直至驱动晶体管M0截止，预设阈值电压Vth0＝电压差V_BS＝0V。实现了调控驱动晶体管M0的阈值电压Vth为预设阈值电压Vth0。

在数据写入阶段T2，第七扫描信号S7(第十一扫描信号S11/第十二扫描信号S12)和第八扫描信号S8为低电平、第五扫描信号S5均为高电平。第五晶体管M5在第五扫描信号S5的控制下导通，将数据电压Vdata写入第一栅极G，第一栅极G的电压抬升Vdata-Vref1。与此同时，由于第一电容Cst1和发光器件D1的寄生电容Cd1的耦合作用，使得驱动晶体管M0的第一极(源极S)的电压抬升，抬升量为(Vdata-Vref1)*[Cst1/(Cst1+Cd1)]，此时驱动晶体管M0的第一栅极G和驱动晶体管M0的第一极(源极S)之间的电压差为V_GS＝Vref1+(Vdata-Vref1)*[Cst1/(Cst1+Cd1)]。同样地，由于第二电容Cst2的耦合作用，第二栅极BG的电压抬升量与第一极(源极S)的电压抬升量相等，电压差V_BS与上一阶段保持一致，因此，驱动晶体管M0的阈值电压与上一阶段保持一致。

在发光阶段T3，第七扫描信号S7(第十一扫描信号S11/第十二扫描信号S12)和第五扫描信号S5均为低电平，第八扫描信号S8为高电平。第八晶体管M8导通，驱动晶体管M0响应第一栅极G的电压而产生驱动电流。

其中，驱动电流I＝K*(V_GS-Vth0)²

＝K*(Vdata-{Vref1+(Vdata-Vref1)*[Cst1/(Cst1+Cd1)]})²

＝K*[(Vdata-Vref1)*Cd1/(Cst1+Cd1)]²

K与驱动晶体管M0的大小和迁移率相关，由制备工艺确定；Vdata和Vref1均为设定值；Cst1和Cd1均为电容值。

由此可见，本发明实施例提供的像素电路抑制了像素电路中驱动晶体管的阈值电压漂移，受驱动晶体管M0的阈值电压波动的影响较小；以及受第一电源电压VDD的波动的影响较小；输出的驱动电流较为稳定，从而提升了显示面板的显示画质。

在本发明的另一种实施方式中，可选地，与图12所示的像素电路不同的是，第十一扫描信号S11和第十二扫描信号S12分开设置，数据写入模块300与驱动晶体管M0的第一极(源极S)电连接；数据写入模块300用于将数据电压Vdata写入驱动晶体管M0的第一极(源极S)。在数据写入阶段，数据写入模块300将数据电压Vdata写入驱动晶体管M0的第一极(源极S)；第十一晶体管M11向第一栅极G写入第一参考电压Vref1，以确保在发光阶段，电压差V_GS＝Vref1-Vdata。

图14为本发明实施例提供的又一种像素电路的示意图。参见图14，在本发明的另一种实施方式中，可选地，与图12所示的像素电路不同的是，还包括第十五晶体管M15。第十五晶体管M15的栅极接入第五扫描信号S5，第十五晶体管M15的第一极接入第一参考电压Vref1，第十五晶体管M15的第二极与第一电容Cst1的第二极电连接。其中，第十五晶体管M15与第五晶体管M5均由第五扫描信号S5控制，在像素电路的驱动过程中，第十五晶体管M15与第五晶体管M5同时导通。此时，第一电容Cst1的第一极写入数据电压Vdata，第一电容Cst1的第二极写入第一参考电压Vref1，能够避免第一电容Cst1第二极处于浮空状态而发生电压偏移，从而有利于数据电压Vdata的快速写入。

在上述各实施例的基础上，可选地，第一参考电压Vref1、第一电源电压VDD以及第二电源电压VSS之间的大小关系与前述实施例类似，这里不再赘述。

图15为本发明实施例提供的又一种像素电路的示意图。参见图15，在本发明的一种实施方式中，可选地，与前述各实施例不同的是，阈值电压调控模块200包括：第二调控写入单元240和第四调控写入单元260。其中，第四调控写入单元260与驱动晶体管M0的第二栅极BG电连接；第四调控写入单元260用于向第二栅极BG写入第一固定电压V1。

阈值电压调控模块200的工作原理为：第二调控写入单元240将预设阈值电压Vth0写入驱动晶体管M0，使得驱动晶体管M0的第一栅极G和源极S之间的电压差V_GS为Vth0。第四调控写入单元260将第一固定电压V1写入第二栅极BG，使得驱动晶体管M0的第二栅极BG和源极S之间的电压差V_BS为V1-Vth0，其值根据第二调控写入单元240的具体设置方式确定。

示例性地，写入驱动晶体管M0的预设阈值电压Vth0为0V，即V_GS＝Vth0＝0V；写入驱动晶体管M0的第二栅极BG和源极S之间的电压差V_BS预设为4V，即V_BS＝4V。结合图2，V_BS＝4V对应由左向右的第一条特性曲线；且电压差V_GS＝0V，驱动晶体管M0处于导通状态。第二栅极BG通过自导通的驱动晶体管M0进行放电，电压差V_BS减小，驱动晶体管M0对应的特性曲线向右移动，对应由左向右的第二条特性曲线。且电压差V_GS＝0V，驱动晶体管M0仍处于导通状态，直至电压差V_BS＝0V，对应由左向右的第五条特性曲线；电压差V_GS＝0V使得驱动晶体管M0不再导通，第二栅极BG不再放电。因此，当驱动晶体管M0截止时，电压差V_BS＝预设阈值电压Vth0。阈值电压调控模块200能够实现调控驱动晶体管M0的阈值电压Vth的功能。

需要说明的是，本发明实施例还对写入驱动晶体管M0的预设阈值电压Vth0、第一固定电压V1的取值大小进行设定，以确保在阈值电压调控阶段，虽然驱动晶体管M0的第一极(源极S)与发光模块600连接，且驱动晶体管M0处于导通状态，驱动晶体管M0的第一极(源极S)与第二电源电压VSS之间的电压差小于发光模块600的启亮电压。

继续参见图15，第一存储模块400、第二存储模块500和数据写入模块300的设置方式与前述实施例类似。具体地，数据写入模块300的设置方式也有两种，即数据写入模块300与第一栅极G电连接，或者数据写入模块300与驱动晶体管M0的第一极(源极S)电连接。下面以数据写入模块300与第一栅极G电连接为例对图15所示的像素电路的驱动方法进行说明。

示例性地，该像素电路的驱动方法包括：阈值调控阶段、数据写入阶段和发光阶段，其中，阈值调控阶段包括第一子阶段和第二子阶段。

在阈值调控阶段的第一子阶段，第二调控写入单元240将预设阈值电压Vth0写入驱动晶体管M0；第四调控写入单元260向第二栅极BG写入第一固定电压V1。

在阈值调控阶段的第二子阶段，驱动晶体管M0自导通，以调控驱动晶体管M0的阈值电压Vth为预设阈值电压Vth0。

在数据写入阶段，数据写入模块300将数据电压Vdata写入第一栅极G。其中，数据电压Vdata的写入方式根据第二调控写入单元240的具体设置方式确定。

在发光阶段，驱动模块100响应第一栅极G的电压而产生驱动电流。其中，驱动电流I＝K*(V_GS-Vth0)²＝K*(Vdata-V_S-Vth0)²。K与驱动晶体管M0的大小和迁移率相关，由制备工艺确定；Vdata、V_S和Vth0均为设定值。

由此可见，本发明实施例提供的像素电路抑制了像素电路中驱动晶体管的阈值电压漂移，受驱动晶体管M0的阈值电压波动的影响较小，输出的驱动电流较为稳定，从而提升了显示面板的显示画质。

在上述实施例中，第二调控写入单元240的具体设置方式与前述各实施例类似，不再赘述。

在上述各实施例的基础上，下面对第四调控写入单元260的具体设置方式进行具体说明，但不作为对本发明的限定。图16为本发明实施例提供的又一种像素电路的示意图。参见图16，在本发明的一种实施方式中，可选地，驱动晶体管M0的第二极(漏极D)接入第一电源电压VDD，第一电源电压VDD复用为第一固定电压V1，以减少信号线的数量。

继续参见图16，在本发明的一种实施方式中，可选地，第四调控写入单元260包括第十三晶体管M13，第十三晶体管M13的栅极接入第十三扫描信号，第十三晶体管M13的第一极与第二栅极BG电连接，第十三晶体管M13的第二极接入第一固定电压V1。

下面结合驱动时序对图16所示的像素电路的驱动方法进行说明。图17为本发明实施例提供的又一种像素电路的驱动时序的示意图。结合图16和图17，示例性地，各晶体管均为N型晶体管。该像素电路的驱动方法包括：阈值调控阶段T1、数据写入阶段T2和发光阶段T3，其中，阈值调控阶段T1包括第一子阶段T11和第二子阶段T12。

在阈值调控阶段的第一子阶段T11，第九扫描信号S9、第十扫描信号S10和第十三扫描信号均为高电平，第五扫描信号S5为低电平。第五晶体管M5在第五扫描信号S5的控制下断开，其他晶体管均导通，即第九晶体管M9、第十晶体管M10和第十三晶体管M13均导通。第九晶体管M9将第一参考电压Vref1写入第一栅极G；第十晶体管M10将第二参考电压Vref2写入驱动晶体管M0的第一极(源极S)；第十三晶体管M13将第一电源电压VDD写入第二栅极BG。驱动晶体管M0的第一栅极G和第一极(源极S)之间的电压差V_GS＝Vref1-Vref2，第二栅极BG和源极S之间的电压差V_BS＝VDD-Vref2。

在阈值调控阶段T1的第二子阶段T12，第九扫描信号S9和第十扫描信号S10由高电平切换为低电平，其他扫描信号保持第一子阶段T11的状态。第五晶体管M5保持断开的状态；第九晶体管M9在第九扫描信号S9的控制下由导通状态切换为断开状态；第十晶体管M10在第十扫描信号S10的控制下由导通状态切换为断开状态。驱动晶体管M0的第一栅极G和第一极(源极S)之间的电压差V_GS由第一电容Cst1保持。第十三晶体管M13处于导通状态，连通驱动晶体管M0的第二极(漏极)和第二栅极BG。驱动晶体管M0自导通，其第二栅极BG的电压通过驱动晶体管M0进行放电，其电压逐渐降低，直至驱动晶体管M0截止，预设阈值电压Vth0＝电压差V_BS＝Vref1-Vref2。实现了调控驱动晶体管M0的阈值电压Vth为预设阈值电压Vth0。

在数据写入阶段T2，第九扫描信号S9和第十三扫描信号S13为低电平、第十扫描信号S10和第五扫描信号S5均为高电平。第五晶体管M5在第五扫描信号S5的控制下导通，将数据电压Vdata写入第一栅极G；第十晶体管M10导通，将第二参考电压Vref2写入驱动晶体管M0的第一极(源极S)。这样，以确保在发光阶段T3，电压差V_GS＝Vdata-Vref2。

在发光阶段T3，第九扫描信号S9、第十扫描信号S10、第十三扫描信号S13和第五扫描信号S5均为低电平。驱动晶体管M0响应第一栅极G的电压而产生驱动电流。其中，驱动电流I＝K*(V_GS-Vth0)²＝K*(Vdata-Vref2-Vth0)²＝K*(Vdata-Vref2-(Vref1-Vref2))²＝K*(Vdata-Vref1)²。K与驱动晶体管M0的大小和迁移率相关，由制备工艺确定；Vdata和Vref1均为设定值。

由此可见，本发明实施例提供的像素电路抑制了像素电路中驱动晶体管的阈值电压漂移，受驱动晶体管M0的阈值电压波动的影响较小；以及受第一电源电压VDD的波动的影响较小；输出的驱动电流较为稳定，从而提升了显示面板的显示画质。

在本发明的另一种实施方式中，可选地，与图16所示像素电路不同的是，数据写入模块300与驱动晶体管M0的第一极(源极S)电连接；数据写入模块300用于将数据电压Vdata写入驱动晶体管M0的第一极(源极S)。相应地，在数据写入阶段，数据写入模块300将数据电压Vdata写入驱动晶体管M0的第一极(源极S)；第九晶体管M9向第一栅极G写入第一参考电压Vref1，以确保在发光阶段，电压差V_GS＝Vref1-Vdata。

在上述各实施例的基础上，可选地，第一参考电压Vref1、第二参考电压Vref2、第一电源电压VDD以及第二电源电压VSS之间的大小关系与前述实施例类似，这里不再赘述。

需要说明的是，在上述各实施例中，通过设置第一参考电压Vref1、第二参考电压Vref2、第一电源电压VDD以及第二电源电压VSS之间的大小关系来避免驱动晶体管M0自导通时发生发光模块600误导通的问题。这样设置，有利于减少像素电路中晶体管的数量。

在如图18所示的其他实施例中，图18为本发明实施例提供的又一种像素电路的示意图。参见图18，在上述各实施例的基础上，可选地，像素电路还包括发光控制模块700。发光控制模块700连接于驱动晶体管M0的第一极(源极S)和发光模块600之间。发光控制模块700用于在阈值调控阶段断开驱动晶体管M0和发光模块600之间的连接，以确保驱动晶体管M0在自导通期间，避免发光模块600误导通。

继续参见图18，在本发明的一种实施方式中，可选地，发光控制模块700包括第十四晶体管M14。第十四晶体管M14的栅极接入第十四扫描信号S14，第十四晶体管M14的第一极与驱动晶体管M0的第一极(源极S)电连接，第十四晶体管M14的第二极与发光模块600电连接。这样设置，使得发光控制模块700的结构简单，易于实现。

下面结合驱动时序对图18所示的像素电路的驱动方法进行说明。图19为本发明实施例提供的又一种像素电路的驱动时序的示意图。结合图18和图19，与前述各实施例不同的是，在阈值调控阶段T1和数据写入阶段T2，第十四扫描信号S14为低电平，十四晶体管M14在第十四扫描信号S14的控制下断开，防止驱动晶体管M0产生的电流流入发光模块600。在发光阶段T3，第十四扫描信号S14为高电平，十四晶体管M14在第十四扫描信号S14的控制下导通，驱动晶体管M0响应第一栅极G的电压而产生驱动电流。

需要说明的是，在上述各实施例中，示例性地以驱动晶体管M0为N型晶体管为例进行说明，并非对本发明的限定。在其他实施例中，还可以设置驱动晶体管M0为P型晶体管，在实际应用中可以根据需要进行设定。

本发明实施例还提供了一种像素电路的驱动方法，该驱动方法适用于如本发明任意实施例所提供的像素电路，具备相应的有益效果。图20为本发明实施例提供的一种像素电路的驱动方法的流程示意图。参见图20，该驱动方法包括以下步骤：

T1、在阈值调控阶段，阈值电压调控模块将预设电压分别写入第一栅极和第二栅极，控制驱动晶体管在自导通状态下调控其阈值电压为预设阈值电压。

T2、在数据写入阶段，数据写入模块将数据电压写入驱动晶体管。

T3、在发光阶段，驱动模块响应第一栅极的电压而产生驱动电流。

由此可见，本发明实施例将阈值调控阶段和数据写入阶段分开执行，与将阈值补偿过程和数据写入过程同时执行相比，有利于缩短阈值调控阶段的时长，从而有利于提升高分辨率显示面板的刷新频率。尤其是对于采用金属氧化物的驱动晶体管，其迁移率较低，补偿过程耗时相对较长，采用本发明实施例提供的驱动方法对显示面板刷新频率的改善效果更佳。

可选地，在像素电路的各实施例中，针对不同的像素电路进行了驱动方法的具体说明，这些驱动方法均可以认为是本发明实施例提供的像素电路的驱动方法，重复内容此处不再赘述。

本发明实施例还提供了一种显示面板，包括如本发明任意实施例所提供的像素电路，其技术原理和产生的效果类似，不再赘述。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种像素电路，其特征在于，包括：

驱动模块，包括驱动晶体管；所述驱动晶体管为双栅晶体管，包括第一栅极和第二栅极；所述驱动晶体管用于响应所述第二栅极的电压对其阈值电压进行调控，以及响应所述第一栅极的电压而产生驱动电流；

阈值电压调控模块，与所述驱动模块电连接；所述阈值电压调控模块用于将预设电压分别写入所述第一栅极和所述第二栅极，调控所述驱动晶体管的阈值电压为预设阈值电压；

数据写入模块，与所述驱动模块电连接；所述数据写入模块用于将数据电压写入所述驱动晶体管；

第一存储模块，与所述驱动模块电连接；所述第一存储模块用于存储所述第一栅极的电压；

第二存储模块，与所述驱动模块电连接；所述第二存储模块用于存储所述第二栅极的电压。

2.根据权利要求1所述的像素电路，其特征在于，所述阈值电压调控模块包括：

第一初始化单元，与所述驱动晶体管的第一栅极电连接；所述第一初始化单元用于向所述第一栅极写入第一参考电压；

第一调控写入单元，与所述驱动晶体管的第二栅极电连接；所述第一调控写入单元用于向所述第二栅极写入第一固定电压；

第二初始化单元，与所述驱动晶体管的第一极电连接；所述第二初始化单元用于向所述驱动晶体管的第一极写入第二参考电压；其中，所述第一参考电压和所述第二参考电压的电压差为所述预设阈值电压；

优选地，所述驱动晶体管的第二极接入第一电源电压，所述第一电源电压复用为所述第一固定电压；

优选地，所述第二初始化单元设置于所述驱动模块和发光模块之间；

优选地，所述第一初始化单元包括：第一晶体管，所述第一晶体管的栅极接入第一扫描信号，所述第一晶体管的第一极与所述第一栅极电连接，所述第一晶体管的第二极接入所述第一参考电压；

优选地，所述第一调控写入单元包括：第二晶体管，所述第二晶体管的栅极接入第二扫描信号，所述第二晶体管的第一极与所述第二栅极电连接，所述第二晶体管的第二极接入所述第一固定电压；

优选地，所述第二初始化单元包括：第三晶体管和第四晶体管，所述第三晶体管的栅极接入第三扫描信号，所述第三晶体管的第一极接入所述第二参考电压，所述第三晶体管的第二极与所述第四晶体管的第一极电连接，所述第四晶体管的栅极接入第四扫描信号，所述第四晶体管的第二极与所述驱动晶体管的第一极电连接；

优选的，各晶体管均为N型晶体管，所述第一参考电压大于或等于所述第二参考电压；

优选的，所述发光模块还接入第二电源电压；所述第一电源电压大于所述第二参考电压；所述第二参考电压大于所述第二电源电压；且所述第二参考电压与所述第二电源电压的差值小于所述发光模块的启亮电压。

3.根据权利要求1或2所述的像素电路，其特征在于，所述数据写入模块与所述驱动晶体管的第一栅极电连接；所述数据写入模块用于将所述数据电压写入所述第一栅极；

优选地，所述数据写入模块包括第五晶体管，所述第五晶体管的栅极接入第五扫描信号，所述第五晶体管的第一极接入所述数据电压，所述第五晶体管的第二极与所述驱动晶体管的第一栅极电连接。

4.根据权利要求1或2所述的像素电路，其特征在于，所述第一存储模块连接于所述驱动晶体管的第一栅极和第一极之间；

所述数据写入模块与所述驱动晶体管的第一极电连接，所述数据写入模块用于将所述数据电压写入所述第一存储模块；

优选地，所述数据写入模块包括第六晶体管，所述第六晶体管的栅极接入第六扫描信号，所述第六晶体管的第一极接入所述数据电压，所述第六晶体管的第二极与所述驱动晶体管的第一极电连接。

5.根据权利要求1所述的像素电路，其特征在于，所述阈值电压调控模块包括：

第二调控写入单元，与所述驱动晶体管的第一栅极电连接，以及与所述驱动晶体管的第一极电连接；所述第二调控写入单元用于向所述驱动晶体管写入预设阈值电压；

第三调控写入单元，与所述驱动晶体管的第二栅极电连接，第三调控写入单元用于向所述第二栅极写入第一固定电压；

优选的，所述第三调控写入单元还与所述驱动晶体管的第二极电连接，所述驱动晶体管的第二极接入第一电源电压，所述第一电源电压复用为所述第一固定电压；

优选的，所述第三调控写入单元包括第七晶体管，所述第七晶体管的栅极接入第七扫描信号，所述第七晶体管的第一极与所述第二栅极电连接，所述第七晶体管的第二极与所述第一固定电压电连接或所述第七晶体管的第二极与所述驱动晶体管的第二极电连接；

优选的，所述第三调控写入单元还包括第八晶体管，所述第八晶体管的栅极接入第八扫描信号，所述第八晶体管的第一极与所述驱动晶体管的第二极电连接，所述第八晶体管的第二极接入所述第一电源电压。

6.根据权利要求5所述的像素电路，其特征在于，所述第二调控写入单元包括：

第九晶体管，所述第九晶体管的栅极接入第九扫描信号，所述第九晶体管的第一极与所述第一栅极电连接，所述第九晶体管的第二极接入第一参考电压；

第十晶体管，所述第十晶体管的栅极接入第十扫描信号，所述第十晶体管的第一极与所述驱动晶体管的第一极电连接，所述第十晶体管的第二极接入第二参考电压；其中，所述第一参考电压和所述第二参考电压的电压差为所述预设阈值电压；

优选的，各晶体管均为N型晶体管，所述第一参考电压大于或等于所述第二参考电压。

7.根据权利要求5所述的像素电路，其特征在于，所述第二调控写入单元包括：

第十一晶体管，所述第十一晶体管的栅极接入第十一扫描信号，所述第十一晶体管的第一极与所述第一栅极电连接，所述第十一晶体管的第二极接入第一参考电压；

第十二晶体管，所述第十二晶体管的栅极接入第十二扫描信号，所述第十二晶体管的第一极与所述驱动晶体管的第一极电连接，所述第十二晶体管的第二极与所述第十一晶体管的第一极电连接；其中，所述预设阈值电压为0；

优选地，所述第十一扫描信号复用为所述第十二扫描信号；

优选的，所述第二调控写入单元还包括第十五晶体管，所述第十五晶体管栅极接入第五扫描信号，所述第十五晶体管的第一极接入所述第一参考电压，所述第十五晶体管的第二极与所述驱动晶体管的第一极电连接。

8.根据权利要求1所述的像素电路，其特征在于，

所述第一存储模块包括：第一电容，所述第一电容的第一极与所述第一栅极电连接，所述第一电容的第二极与所述驱动晶体管的第一极电连接；

所述第二存储模块包括：第二电容，所述第二电容的第一极与所述第二栅极电连接，所述第二电容的第二极与所述驱动晶体管的第一极电连接。

9.一种像素电路的驱动方法，其特征在于，采用如权利要求1-8任一项所述的像素电路，所述驱动方法包括：

在阈值调控阶段，所述阈值电压调控模块将预设电压分别写入所述第一栅极和所述第二栅极，控制所述驱动晶体管在自导通状态下调控其阈值电压为预设阈值电压；

在数据写入阶段，所述数据写入模块将数据电压写入所述驱动晶体管；

在发光阶段，所述驱动模块响应所述第一栅极的电压而产生驱动电流。

10.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的像素电路。

Images