CN115083336A - 像素驱动电路、像素驱动方法和显示面板 - Google Patents

Abstract

本申请实施例提出一种像素驱动电路、像素驱动方法和显示面板，该电路包括：电流控制模块、时长控制模块、开关模块和发光单元，所述时长控制模块包括开关控制单元，所述开关模块包括开关数据写入单元和稳压单元，所述稳压单元用于稳定所述开关数据写入单元的工作电压，所述开关数据写入单元用于在栅线端输入的栅极驱动信号的控制下，将第一数据线端输入的第一数据电压写入至所述开关控制单元，所述开关控制单元根据所述第一数据电压开启或者关闭，以控制所述时长控制模块工作或者不工作。实施本申请实施例，能够独立控制每个像素是否采用时长控制模块。

Description

像素驱动电路、像素驱动方法和显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种像素驱动电路、像素驱动方法和显示面板。

背景技术

MicroLED显示器往往通过控制驱动电流来控制发光显示灰阶，称为AM驱动模式，在低灰阶亮度需求时会降低显示data电压并改变薄膜晶体管TFT可通过的电流大小来限制MicroLED的电流，由于data电压是比较小的,在一个较小的电压范围内调变电流，MicroLED因电流差异导致的亮度差异并不明显，因此还需要调节MicroLED输出的电流时间长度，称为PWM驱动模式。

现有技术中的像素驱动电路往往通过输入固定的控制信号选择一帧画面是否需要采用PWM驱动模式调整MicroLED的电流时间长度，但其中高灰阶亮度的像素并不需要采用PWM驱动模式对电流时间长度进行调节，因此现有的驱动模式不能满足单个像素的调节需求。

发明内容

本申请实施例公开了一种像素驱动电路、像素驱动方法和显示面板，能够独立控制每个像素是否采用时长控制模块。

第一方面，本申请提供一种像素驱动电路，包括电流控制模块、时长控制模块、开关模块和发光单元；所述电流控制模块用于产生并输出驱动电流以控制所述发光单元发光；所述时长控制模块用于控制输出所述驱动电流的时间以控制所述发光单元的发光时长，所述时长控制模块包括开关控制单元；所述开关模块包括开关数据写入单元和稳压单元，所述稳压单元用于稳定所述开关数据写入单元的工作电压，所述开关数据写入单元用于在栅线端输入的栅极驱动信号的控制下，将第一数据线端输入的第一数据电压写入至所述开关控制单元，所述开关控制单元根据所述第一数据电压开启或者关闭，以控制所述时长控制模块工作或者不工作。

第一方面的有益效果，实现了独立控制每个像素是否采用时长控制模块，满足了各个像素的调节需求。

在一种可能的实现方式中，所述开关数据写入单元包括：第一晶体管，其栅极电连接所述栅线端，第一级电连接所述第一数据线端，第二级电连接第一节点；所述稳压单元包括：第一电容，其第一级电连接第一电压端，第二级电连接所述第一节点；所述开关控制单元包括：第二晶体管，其栅极电连接所述第一节点，第一级电连接第二节点，第二级电连接第三节点。

在一种可能的实现方式中，所述时长控制模块还包括：时长数据写入单元、时长控制单元和第一重置单元；所述时长数据写入单元，用于在所述栅线端输入的栅极驱动信号的控制下，将第二数据线端输入的第二数据电压写入至所述时长控制单元；所述时长控制单元，用于根据所述第二数据电压控制所述电流控制模块的驱动单元，以控制所述发光单元的发光时长；所述第一重置单元，用于将所述时长控制单元的电压调整到参考电压端输入的参考电压。

在一种可能的实现方式中，所述时长数据写入单元包括：第三晶体管，其栅极电连接所述栅线端，第一级电连接所述第二数据线端，第二级电连接第四节点；所述时长控制单元包括：第二电容，其第一级电连接第二电压端，第二级电连接所述第四节点；第四晶体管，其栅极电连接所述第四节点，第一级电连接第一电压端，第二级电连接第二节点；所述第一重置单元包括：第五晶体管，其栅极电连接重置端，第一级电连接所述第四节点，第二级电连接所述参考电压端。

在一种可能的实现方式中，所述电流控制模块包括驱动单元、写入补偿单元、存储单元、电流控制单元和第二重置单元；所述驱动单元，用于驱动所述发光单元进行发光；所述写入补偿单元，用于通过所述存储单元的调节向所述驱动单元写入第三数据线端输入的第三数据信号以及补偿数据；所述电流控制单元，用于通过控制所述驱动单元而控制流过所述发光单元的电流大小；第二重置单元，用于将所述第三节点的电压、所述发光单元阳极的电压调整到所述参考电压端输入的参考电压。

在一种可能的实现方式中，所述驱动单元包括：第六晶体管，其栅极电连接所述第三节点，第一级电连接第五节点，第二级电连接第六节点；所述写入补偿单元包括：第七晶体管，其栅极电连接所述栅线端，第一极电连接第三数据线端，第二极电连接所述第五节点；第八晶体管，其栅极电连接所述栅线端，第一极电连接所述第三节点，第二极电连接所述第六节点；所述存储单元包括：第三电容，其第一级电连接第一电压端，第二级电连接所述第三节点；所述电流控制单元包括：第九晶体管，其栅极电连接发光信号端，第一极电连接第一电压端，第二极电连接所述第五节点；第十晶体管，其栅极电连接所述发光信号端，第一极电连接所述第六节点，第二级电连接所述发光单元的阳极；所述第二重置单元包括：第十一晶体管，其栅极电连接重置端，第一极电连接所述参考电压端，第二极电连接所述发光单元的阳极；第十二晶体管，其栅极电连接所述重置端，第一极电连接所述第三节点，第二极电连接所述参考电压端。

第二方面，本申请还提供一种像素驱动方法，基于前面所述的像素驱动电路，所述像素驱动方法包括：所述电流控制模块产生并输出驱动电流以控制所述发光单元发光；所述时长控制模块控制输出所述驱动电流的时间以控制所述发光单元的发光时长；所述开关模块根据输入的第一数据电压控制所述时长控制模块的开关控制单元开启或者关闭，以控制所述时长控制模块工作或者不工作。

在一种可能的实现方式中，所述像素驱动电路的工作阶段包括数据写入阶段和发光阶段，所述开关模块包括开关数据写入单元和稳压单元，所述开关模块根据输入的第一数据电压控制所述时长控制模块的开关控制单元开启或者关闭，包括：在所述数据写入阶段，所述开关数据写入单元在所述栅线端输入的栅极驱动信号的控制下，将第一数据线端输入的第一数据电压写入至所述开关控制单元；在所述发光阶段，所述开关控制单元根据所述第一数据电压开启或者关闭，以控制所述时长控制模块工作或者不工作。

在一种可能的实现方式中，所述像素驱动电路的工作阶段还包括重置阶段，所述时长控制模块包括开关控制单元、时长数据写入单元、时长控制单元和第一重置单元，所述电流控制模块包括存储单元、驱动单元、写入补偿单元、电流控制单元和第二重置单元，所述方法还包括：在所述重置阶段，所述第一重置单元和所述第二重置单元开启，将第二节点、第三节点、和所述发光单元阳极的电压调整到参考电压端输入的参考电压；在所述数据写入阶段，所述时长数据写入单元在栅线端输入的栅极驱动信号的控制下，将第二数据线端输入的第二数据电压写入至所述时长控制单元，所述写入补偿单元开启，通过所述存储单元的调节向所述驱动单元写入第三数据线端输入的第三数据信号；在所述发光阶段，所述电流控制模块的电流由第一电压端通过所述电流控制单元、所述发光单元到第三电压端形成通路，所述发光单元发光；当开关模块控制所述时长控制模块工作时，当第二节点电压由第二数据端输入的第二数据电压受到第二电压端输入的电压耦合往下到时长控制单元的阈值电压开启时,第二节点电压会瞬间被第一电压端输入的电压透过时长控制单元将电压拉高至第一电压端的电压,此时驱动单元就会因为第三节点电压拉高关闭,而发光单元则因为驱动单元关闭没有电流通过而不会发光，当开关模块控制所述时长控制模块不工作时，只有所述电流控制模块工作。

第三方面，本申请提供一种显示面板，包括第一方面提供的所述的像素驱动电路。

第四方面，本申请提供一种显示装置，包括第三方面提供的显示面板。

应当理解的是，本申请实施例的第二～四方面与本申请实施例的第一方面的技术方案一致，各方面及对应的可行实施方式所取得的有益效果相似，不再赘述。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图进行简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种像素驱动电路的结构示意图；

图2为本申请实施例提供的一种开关模块的电路示意图；

图3为本申请实施例提供的一种时长控制模块的电路示意图；

图4为本申请实施例提供的一种电流控制模块的电路示意图；

图5为本申请实施例提供的一种像素驱动方法的流程示意图；

图6为本申请实施例提供的一种电流控制模块和时长控制模块的节点电压的时序参考图；

图7为本申请实施例提供的一种Gamma2.2的灰阶-亮度的曲线示意图；

图8a-图8b为本申请实施例提供的一种显示面板的像素的结构示意图；

其中，附图标记为：11-电流控制模块，111-驱动单元，112-写入补偿单元，113-存储单元，114-电流控制单元，115-第二重置单元，12-时长控制模块，121-开关控制单元，122-时长数据写入单元，123-时长控制单元，124-第一重置单元，13-开关模块，131-开关数据写入单元，132-稳压单元，14-发光单元，VDD-第一电压端，Sweep-第二电压端，VSS-第三电压端，Vref-参考电压端，G(n)-栅线端，G(n-1)-重置端，EM-发光信号端，T1-第一晶体管，T2-第二晶体管，T3-第三晶体管，T4-第四晶体管，T5-第五晶体管，T6-第六晶体管，T7-第七晶体管，T8-第八晶体管，T9-第九晶体管，T10-第十晶体管，T11-第十一晶体管，T12-第十二晶体管，C1-第一电容，C2-第二电容，C3-第三电容，N1-第一节点，N2-第二节点，N3-第三节点，N4-第四节点，N5-第五节点，Data1-第一数据线端，Data2-第二数据线端。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，本申请实施例的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。

为便于本领域技术人员对本申请的技术方案进行理解，下面对本申请所涉及的技术术语进行说明。

(1)MicroLED:size<50um x 50um的LED芯片；厚度约7～10um,没有蓝宝石衬底。Micro LED显示技术是指以自发光的微米量级的LED为发光像素单元，将其组装到驱动面板上形成高密度LED阵列的显示技术。

(2)Gamma2.2：公式为L(亮度)＝L255*(L/L255)^gamma,gamma2.2是人眼感受最佳值，Gamma曲线是灰阶-亮度的曲线图，2.2指曲线公式中的指数。

(3)LI曲线:Light(L)-current(I),LED芯片驱动电流对亮度的曲线图。

(4)Data电压:液晶面板驱动时候的数据线电压,不同电压会对应不同面板亮度。

(5)TFT:Thin-film-transistor(薄膜晶体管),电压型开关的器件。

(6)PWM:pulse width modification,脉冲长度调节。

在相关技术中，MicroLED显示器一般采用主动驱动设计，对于显示255灰阶(L0～L255)的颜色显示会符合gamma2.2的LI曲线；而主动式的MicroLED显示在低灰阶(L0～L32)会有亮度不均匀的状况,主要原因为microLED的LI曲线过于陡峭，导致在低灰阶显示时因Data电压,TFT器件的电性不均匀会导致亮度上的差异。因此在低灰阶亮度需求时会降低显示data电压并调整TFT可通过的电流大小来限制microLED的电流，当电流变小microLED就发较低的亮度的光，这类透过主动器件控制发光亮度的方式称之为主动型器件的显示驱动，即电流控制模块的AM驱动模式。

因microLED显示器是电流型驱动发光的显示单元，与液晶电压型驱动相比较是不同的，电流型控制需要控制TFT的通过电流来控制microLED通过的电流；但在低灰阶情形下，data的电压是比较小的，在一个最小单位电压范围内调变，microLED因电流差异导致的亮度差异并不明显，因此在电流控制模块的基础上新增了另一种时长控制模块，采用PWM驱动模式，每个像素对应的时长控制模块需要通过输入固定的控制信号来控制其是否工作，因此现有技术只能选择这一帧画面是选择AM驱动模式或者AM+PWM驱动模式，不能满足对各个像素单独调整的需求。

基于以上问题，本申请实施例提供一种像素驱动电路、像素驱动方法和显示面板，能够独立控制每个像素是否采用时长控制模块。以下将结合附图进行详细描述。

图1为本申请实施例提供的一种像素驱动电路的结构示意图，如图1所示，该像素驱动电路包括电流控制模块11、时长控制模块12、开关模块13和发光单元14。

所述电流控制模块11用于产生并输出驱动电流以控制所述发光单元14发光。

所述时长控制模块12用于控制输出所述驱动电流的时间以控制所述发光单元14的发光时长，所述时长控制模块12包括开关控制单元121，所述开关控制单元用于根据输入的控制信号控制所述时长控制模块工作或者不工作。

所述开关模块13包括开关数据写入单元131和稳压单元132，所述稳压单元用于稳定所述开关数据写入单元131的工作电压，所述开关数据写入单元131用于在栅线端G(n)输入的栅极驱动信号的控制下，将第一数据线端Data1输入的第一数据电压写入至所述开关控制单元121，所述开关控制单元121根据所述第一数据电压开启或者关闭，以控制所述时长控制模块工作或者不工作。

需要说明的是，由于从开关控制单元输入的控制信号会在发光阶段直接决定连接或者不连接电流控制模块与时长控制模块,因此在每一个像素新增Data1信号以及开关模块，开关模块则可以独立控制每一个像素的控制信号变成一个可选择的开关器。由于开关模块能主动控制电流控制模块与时长控制模块是否连接,实现了发光器件可主动选择是否需要调控发光时长的效果。

进一步的，当开关控制单元121为晶体管时，开关数据写入单元131可以为晶体管，稳压单元132可以为电容。

图2为本申请实施例提供的一种开关模块的电路示意图，如图2所示，所述开关数据写入单元131包括：第一晶体管T1，其栅极电连接所述栅线端G(n)，第一级电连接所述第一数据线端Data1，第二级电连接第一节点N1；所述稳压单元132包括：第一电容C1，其第一级电连接第一电压端VDD，第二级电连接所述第一节点N1；所述开关控制单元121包括：第二晶体管T2，其栅极电连接所述第一节点N1，第一级电连接第二节点N2，第二级电连接第三节点N3。

需要说明的是，为了独立控制每个pixel像素可以选择电流控制模块驱动或者电流控制模块+时长控制模块驱动,新增了第一晶体管T1与第一电容C1，开关模块可以独立控制每一个pixel像素选择时长控制模块工作或者不工作；而现有的电流控制模块+时长控制模块驱动架构，开关控制单元输入控制信号Control是一个整体信号，即不会改变的信号，比如0v，10v等，是固定的信号，由于传输控制信号control时全部的开关控制单元的栅极都接上了同样的信号与时序,所以一个像素要打开时长控制模块则全部的像素都会打开，只能选择这一帧画面是选择主动驱动模式或者主动驱动+被动驱动模式。其中C1可以稳定电压，即稳定T1 gate栅极的电压，可降低T1漏电影响与其他走线寄生电容导致的电压的杂讯干扰。

在一些实施例中，所述时长控制模块12还包括：时长数据写入单元122、时长控制单元123和第一重置单元124。其中，所述时长数据写入单元122，用于在所述栅线端G(n)输入的栅极驱动信号的控制下，将第二数据线Data2端输入的第二数据电压写入至所述时长控制单元123；所述时长控制单元123，用于根据所述第二数据电压控制所述电流控制模块11的驱动单元111，以控制所述发光单元14的发光时长；所述第一重置单元124，用于将所述时长控制单元123的电压调整到参考电压端输入的参考电压。

进一步的，所述时长控制模块12的电路，是在电流控制模块11的结构上新增PWM模块，所述时长控制模块可以为4T1C外部补偿像素电路，由4个P型TFT与1个电容构成，能做到对发光单元发光时间的控制。

图3为本申请实施例提供的一种时长控制模块的电路示意图，如图3所示，时长数据写入单元122包括：第三晶体管T3，其栅极电连接所述栅线端G(n)，第一级电连接第二数据线端Data2，第二级电连接第四节点N4；所述时长控制单元123包括：第二电容C2，其第一级电连接第二电压端Sweep，第二级电连接所述第四节点N4；第四晶体管T4，其栅极电连接所述第四节点N4，第一级电连接所述第一电压端VDD，第二级电连接所述第二节点；所述第一重置单元124包括：第五晶体管T5，其栅极电连接重置端G(n-1)，第一级电连接所述第四节点N4，第二级电连接参考电压端Vref。

需要说明的是，时长控制模块在没有连接开关模块时，时长控制模块利用T2 TFT与输入T2栅级的控制信号control来调节microLED输出的电流时间长度，当T2开启时且N2节点的电压被sweep信号耦合到开启电压以下时T4也会开启,此时N3节点的电压会被关闭电流拉至跟VDD同样的电压，此时电流控制模块的驱动单元不会有电流通过故microLED此时就不会发光。时长控制模块在连接开关模块后，可根据开关模块输入的Data1信号改变microLED的发光时长，可控制驱动microLED的驱动单元提前关闭并停止向microLED输入电流。

其中，电流控制模块与时长控制模块是同时工作的,在数据写入阶段,Data3、Data2会给出不同的电压值,这时候时长控制模块就已经开始作用了,接着Data3、Data2把信号写入电流控制模块与时长控制模块后，控制信号Control打开(低电平,T1打开)并连接时长控制模块,此时在发光阶段的电流控制模块就会由时长控制模块+Sweep信号调控发光时长。

在一些实施例中，电流控制模块的电路可以为7T1C内部补偿像素电路，由7个P型TFT与1个电容C构成，能做到内部像素驱动单元Vth补偿与定电流驱动的功能。

示例性的，所述电流控制模块11可以包括驱动单元111、写入补偿单元112、存储单元113、电流控制单元114和第二重置单元115；其中，所述驱动单元111，用于驱动所述发光单元14进行发光；所述写入补偿单元112，用于通过所述存储单元113的调节向所述驱动单元111写入第三数据线端Data3输入的第三数据信号以及补偿数据；所述电流控制单元114，用于通过控制所述驱动单元111而控制流过所述发光单元的电流大小；第二重置单元115，用于将所述第三节点N3的电压、所述发光单元14阳极的电压调整到参考电压端输入的参考电压。

图4为本申请实施例提供的一种电流控制模块的电路示意图，如图4所示，所述驱动单元111包括：第六晶体管T6，其栅极电连接所述第三节点N3，第一级电连接第五节点N5，第二级电连接第六节点N6；

所述写入补偿单元112包括：第七晶体管T7，其栅极电连接栅线端G(n)，第一极电连接第三数据线端Data3，第二极电连接所述第五节点N5；第八晶体管T8，其栅极电连接栅线端G(n)，第一极电连接所述第三节点N3，第二极电连接所述第六节点N6；

所述存储单元113包括：第三电容C3，其第一级电连接所述第一电压端VDD，第二级电连接所述第三节点N3；

所述电流控制单元114包括：第九晶体管T9，其栅极电连接发光信号端EM，第一极电连接所述第一电压端VDD，第二极电连接所述第五节点N5；第十晶体管T10，其栅极电连接发光信号端EM，第一极电连接所述第六节点N6，第二级电连接所述发光单元14的阳极。

所述第二重置单元115包括：第十一晶体管T11，其栅极电连接重置端G(n-1)，第一极电连接所述参考电压端Vref，第二极电连接发光单元14的阳极；第十二晶体管T12，其栅极电连接重置端G(n-1)，第一极电连接所述第三节点N3，第二极电连接所述参考电压端Vref。

所述发光单元的阴极连接第三电压端VSS。

需要说明的是，所有晶体管可以为N型晶体管，或者P型晶体管，本实施例中是以P型晶体管为例进行介绍，P型晶体管是低电平开启，高电平关闭，若采用N型晶体管，则为高电平开启，低电平关闭。

其中，第六晶体管T6也称为驱动晶体管，用来控制通过MicroLED的电流；VDD、VSS、Vref为固定电压的电平；EM为发光信号端，在MicroLED发光时开启；Data1、Data2、Data3是信号电压，在一个范围之间；实施例中提到的晶体管可以采用TFT薄膜晶体管。

本申请实施例提供一种像素驱动方法，应用于前述的像素驱动电路。图5为本申请实施例提供的一种像素驱动方法的流程示意图，如图5所示，所述像素驱动方法包括：

S101：所述电流控制模块产生并输出驱动电流以控制所述发光单元发光；

S102：所述时长控制模块控制输出所述驱动电流的时间以控制所述发光单元的发光时长；

S103：所述开关模块根据输入的第一数据电压控制所述时长控制模块的开关控制单元开启或者关闭，以控制所述时长控制模块工作或者不工作。

进一步的，所述像素驱动电路的工作阶段包括数据写入阶段和发光阶段，所述开关模块包括开关数据写入单元和稳压单元，所述S103包括：

在所述数据写入阶段，所述开关数据写入单元在所述栅线端输入的栅极驱动信号的控制下，将第一数据线端输入的第一数据电压写入至所述开关控制单元；

在所述发光阶段，所述开关控制单元根据所述第一数据电压开启或者关闭，以控制所述时长控制模块工作或者不工作。

需要说明的是，采用所述开关模块的开关数据写入单元和开光控制单元，将原来的控制信号Control变成了可选择的开关器，实现了独立控制每个像素开启或者关闭时长控制模块。

进一步的，所述像素驱动电路的工作阶段可以包括重置阶段、数据写入阶段、发光阶段，所述时长控制模块包括开关控制单元、时长数据写入单元、时长控制单元和第一重置单元，所述电流控制模块包括存储单元、驱动单元、写入补偿单元、电流控制单元和第二重置单元，所述S102和S103可以包括：

在所述重置阶段，所述第一重置单元T5和所述第二重置单元T11/T12开启，将第四节点、第三节点和所述发光单元阳极的电压调整到参考电压端输入的参考电压；

在所述数据写入阶段，所述时长数据写入单元T3开启，在栅线端输入的栅极驱动信号的控制下，将第二数据线端输入的第二数据电压写入至所述时长控制单元，所述写入补偿单元T8开启，通过所述存储单元C3的调节向所述驱动单元写入第三数据线端输入的第三数据信号；

在所述发光阶段，所述电流控制模块的电流由第一电压端VDD通过所述电流控制单元114、所述发光单元14到第三电压端形成通路，所述发光单元发光；当开关模块控制所述时长控制模块工作时，当第二节点由第二数据端输入的第二数据电压受到第二电压端输入的电压耦合往下到时长控制单元的阈值电压开启时,第二节点电压会瞬间被第一电压端输入的电压透过时长控制单元将电压拉高至第一电压端的电压值,此时驱动单元T6就会因为第三节点电压拉高关闭,而发光单元则因为驱动单元关闭没有电流通过而不会发光；当开关模块控制所述时长控制模块不工作时，则只有电流控制模块工作。

图6为本申请实施例提供的一种电流控制模块和时长控制模块的节点电压的时序参考图，如图6所示，其中N4节点电压会被sweep电压耦合往低电压移动；当低到T4的开启电压才会打开T4，且此时T2打开则N3节点电压会被拉到VDD准位。

重置阶段：当G(n-1)输入低电压，T5、T11、T12开启会将节点电压(N3、N4、microLED阳极电压)拉至参考电压Vref,此时关键节点在每一帧开始时候会回归同一个电压基准点再开始数据写入,确保每一次数据写入前重要节点的电压状态是一致的。

数据写入与补偿阶段：G(n)输入低电压，T3、T7、T8打开，Data1、Data2信号被写入电流控制模块和时长控制模块，T8在数据写入阶段会将T6的gate,drain端连接进行内部电路补偿,将Data1信号与补偿后的Vth电压存取到N3节点；N4节点电压则透过T3把data2电压写入。

发光阶段:G(n),G(n-1)拉高电压,T1,T5,T7,T8,T11,T12关闭,EM拉低电压T9、T10打开,电流控制模块电流由VDD通过T9,T6,T10,microLED到VSS形成通路microLED发光,与此同时Sweep电压由高电平线性往下并在发光时间会拉低到低电平；Sweep电压与N4节点有C2形成电容偶和,会把N4节点电压随时间往低电平偶和；因同时data1写入电压为低电平,T2开启导致电流控制模块、时长控制模块连接；当N4节点电压由data2的电压受到sweep耦合往下到T4的阈值电压开启时,N4节点电压会瞬间被VDD透过T4将电压拉高至VDD电压值,此时T6就会因为N3节点电压拉高关闭,而microLED则因为T6关闭没有电流通过而不会发光,于是Data2写入N4节点又因为Sweep耦合开启T4并关闭T6进而可借由调控不同的data2信号来调整T6发光时间达到microLED发光时长的调控。

在一些实施例中，当所述像素驱动电路包括电流控制模块、时长控制模块、开关模块和发光单元时，所述电路的工作时序具体包括：

重置阶段:当G(n-1)输入低电压,T5,T11,T12开启会将节点电压(N3、N4、microLED阳极电压)拉至参考电压Vref,此时关键节点在每一帧开始时候会回归同一个电压基准点再开始数据写入,确保每一次数据写入前重要节点的电压状态是一致的。

数据写入与补偿阶段:G(n)输入低电压,T1、T3、T7、T8打开,Data3、Data2、Data1信号被写入电流控制模块、时长控制模块与T2的gate电压，T8在数据写入阶段会将T6的gate栅极,drain漏极连接进行内部电路补偿,将Data3信号与补偿后的Vth电压存取到N3节点；N4节点电压则透过T3把data2电压写入,Data1输入高电平，T2会关闭；Data1输入低电平,T2会打开；T2的开关可以选择要不要把时长控制模块连接到电流控制模块。

可以理解的是，T8开启后T8正好连接了T6的栅极和漏极，就把N3节点的电压固定到了一个为data3+T6Vth的电压，电容C3的一端接VDD，一端电压与data3+Vth有关系，电容C3就可以维持N3节点电压，这里的Vth是指T6的临界电压。

发光阶段:G(n),G(n-1)拉高电压,T1,T3,T7,T8,T5,T11,T12关闭,EM拉低电压T9,T10打开,电流控制模块电流由VDD通过T9,T6,T10,microLED到VSS形成通路microLED发光,与此同时Sweep电压由高电平线性往下并在发光时间会拉低到低电平；Sweep电压与N4节点有C2形成电容偶和,会把N4节点电压随时间往低电平偶和；如N1节点因为T1写入之Data1为低电平,T2开启导致电流控制模块和时长控制模块可以连接；当N4节点电压由data2的电压受到sweep耦合往下到T4的阈值电压开启时,N3节点电压会瞬间被VDD透过T4将电压拉高至VDD电压值,此时T6就会因为N3节点电压拉高关闭,而microLED则因为T6关闭没有电流通过而不会发光,于是Data2写入N4节点又因为Sweep耦合开启T4并关闭T6进而可借由调控不同的data2信号来调整T6发光时间达到microLED发光时长的调控；如因为T1写入之Data1为高电平,T2关闭导致电流控制模块、时长控制模块无法连接,此帧显示时只有电流控制模块会工作,时长控制模块就无法影响电流控制模块。

以下通过实例说明本方案，图7为本申请实施例提供的一种Gamma2.2的灰阶-亮度的曲线示意图，如图7所示，当显示面板中显示像素在Gamma2.2中L32以下时，需要每个显示像素可以独立选择PWM模式，以实现更好的灰阶显示效果。

图8a-图8b为本申请实施例提供的一种显示面板的像素的结构示意图，如图8a所示，图中展示的显示面板中有5个像素灰阶在L32以下，当显示面板显示像素在Gamma2.2中L32以下时，要每个显示像素都可以独立选择PWM模式,可以采用开关模块来选择L32灰阶以下的像素在G(n)开启时于T1写入data1的开启信号,以实现可以独立控制像素采用主动或被动模式。在图8b所示，在发光阶段，灰阶低于L32的5个像素采用了PWM驱动模式，而其他L32以上的像素采用AM驱动模式。

本申请实施例提供一种显示面板，包括上述的像素驱动电路。示例性的，该显示面板可为微发光二极管(Micro-LED)显示面板、有机发光二极管(OLED)显示面板等。

本申请实施例提供一种显示装置，包括上述的显示面板。示例性的，本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换(如数量、形状、位置等)，这些等同变换均属于本发明的保护范围。

Claims (10)

1.一种像素驱动电路，其特征在于，包括电流控制模块、时长控制模块、开关模块和发光单元；

所述电流控制模块用于产生并输出驱动电流以控制所述发光单元发光；

所述时长控制模块用于控制输出所述驱动电流的时间以控制所述发光单元的发光时长，所述时长控制模块包括开关控制单元；

所述开关模块包括开关数据写入单元和稳压单元，所述稳压单元用于稳定所述开关数据写入单元的工作电压，所述开关数据写入单元用于在栅线端输入的栅极驱动信号的控制下，将第一数据线端输入的第一数据电压写入至所述开关控制单元，所述开关控制单元根据所述第一数据电压开启或者关闭，以控制所述时长控制模块工作或者不工作。

2.根据权利要求1所述的电路，其特征在于，所述开关数据写入单元包括：

第一晶体管，其栅极电连接所述栅线端，第一级电连接所述第一数据线端，第二级电连接第一节点；

所述稳压单元包括：

第一电容，其第一级电连接第一电压端，第二级电连接所述第一节点；

所述开关控制单元包括：

第二晶体管，其栅极电连接所述第一节点，第一级电连接第二节点，第二级电连接第三节点。

3.根据权利要求1所述的电路，其特征在于，所述时长控制模块还包括：时长数据写入单元、时长控制单元和第一重置单元；

所述时长数据写入单元，用于在所述栅线端输入的栅极驱动信号的控制下，将第二数据线端输入的第二数据电压写入至所述时长控制单元；

所述时长控制单元，用于根据所述第二数据电压控制所述电流控制模块的驱动单元，以控制所述发光单元的发光时长；

所述第一重置单元，用于将所述时长控制单元的电压调整到参考电压端输入的参考电压。

4.根据权利要求3所述的电路，其特征在于，所述时长数据写入单元包括：

第三晶体管，其栅极电连接所述栅线端，第一级电连接所述第二数据线端，第二级电连接第四节点；

所述时长控制单元包括：

第二电容，其第一级电连接第二电压端，第二级电连接所述第四节点；

第四晶体管，其栅极电连接所述第四节点，第一级电连接第一电压端，第二级电连接第二节点；

所述第一重置单元包括：

第五晶体管，其栅极电连接重置端，第一级电连接所述第四节点，第二级电连接所述参考电压端。

5.根据权利要求3所述的电路，其特征在于，所述电流控制模块包括驱动单元、写入补偿单元、存储单元、电流控制单元和第二重置单元；

所述驱动单元，用于驱动所述发光单元进行发光；

所述写入补偿单元，用于通过所述存储单元的调节向所述驱动单元写入第三数据线端输入的第三数据信号以及补偿数据；

所述电流控制单元，用于通过控制所述驱动单元而控制流过所述发光单元的电流大小；

第二重置单元，用于将第三节点的电压、所述发光单元阳极的电压调整到所述参考电压端输入的参考电压。

6.根据权利要求5所述的电路，其特征在于，所述驱动单元包括：

第六晶体管，其栅极电连接所述第三节点，第一级电连接第五节点，第二级电连接第六节点；

所述写入补偿单元包括：

第七晶体管，其栅极电连接所述栅线端，第一极电连接第三数据线端，第二极电连接所述第五节点；

第八晶体管，其栅极电连接所述栅线端，第一极电连接所述第三节点，第二极电连接所述第六节点；

所述存储单元包括：

第三电容，其第一级电连接第一电压端，第二级电连接所述第三节点；

所述电流控制单元包括：

第九晶体管，其栅极电连接发光信号端，第一极电连接第一电压端，第二极电连接所述第五节点；

第十晶体管，其栅极电连接所述发光信号端，第一极电连接所述第六节点，第二级电连接所述发光单元的阳极；

所述第二重置单元包括：

第十一晶体管，其栅极电连接重置端，第一极电连接所述参考电压端，第二极电连接所述发光单元的阳极；

第十二晶体管，其栅极电连接所述重置端，第一极电连接所述第三节点，第二极电连接所述参考电压端。

7.一种像素驱动方法，其特征在于，基于权利要求1至6中任一项所述的像素驱动电路，所述像素驱动方法包括：

所述电流控制模块产生并输出驱动电流以控制所述发光单元发光；

所述时长控制模块控制输出所述驱动电流的时间以控制所述发光单元的发光时长；

所述开关模块根据输入的第一数据电压控制所述时长控制模块的开关控制单元开启或者关闭，以控制所述时长控制模块工作或者不工作。

8.根据权利要求7所述的方法，其特征在于，所述像素驱动电路的工作阶段包括数据写入阶段和发光阶段，所述开关模块包括开关数据写入单元和稳压单元，所述开关模块根据输入的第一数据电压控制所述时长控制模块的开关控制单元开启或者关闭，包括：

在所述数据写入阶段，所述开关数据写入单元在所述栅线端输入的栅极驱动信号的控制下，将第一数据线端输入的第一数据电压写入至所述开关控制单元；

在所述发光阶段，所述开关控制单元根据所述第一数据电压开启或者关闭，以控制所述时长控制模块工作或者不工作。

9.根据权利要求8所述的方法，其特征在于，所述像素驱动电路的工作阶段还包括重置阶段，所述时长控制模块包括开关控制单元、时长数据写入单元、时长控制单元和第一重置单元，所述电流控制模块包括存储单元、驱动单元、写入补偿单元、电流控制单元和第二重置单元，所述方法还包括：

在所述重置阶段，所述第一重置单元和所述第二重置单元开启，将第二节点、第三节点、和所述发光单元阳极的电压调整到参考电压端输入的参考电压；

在所述数据写入阶段，所述时长数据写入单元在栅线端输入的栅极驱动信号的控制下，将第二数据线端输入的第二数据电压写入至所述时长控制单元，所述写入补偿单元开启，通过所述存储单元的调节向所述驱动单元写入第三数据线端输入的第三数据电压；

在所述发光阶段，所述电流控制模块的电流由第一电压端通过所述电流控制单元、所述发光单元到第三电压端形成通路，所述发光单元发光；当开关模块控制所述时长控制模块工作时，当第二节点电压由第二数据端输入的第二数据电压受到第二电压端输入的电压耦合往下到时长控制单元的阈值电压开启时,第二节点电压会瞬间被第一电压端输入的电压透过时长控制单元将电压拉高至第一电压端的电压,此时驱动单元就会因为第三节点电压拉高关闭,而发光单元则因为驱动单元关闭没有电流通过而不会发光，当开关模块控制所述时长控制模块不工作时，只有所述电流控制模块工作。

10.一种显示面板，其特征在于，包括如权利要求1至6中任一项所述的像素驱动电路。

Images