CN115374733A - 一种仿真信号分析的方法及*** - Google Patents
一种仿真信号分析的方法及*** Download PDFInfo
- Publication number
- CN115374733A CN115374733A CN202211001243.8A CN202211001243A CN115374733A CN 115374733 A CN115374733 A CN 115374733A CN 202211001243 A CN202211001243 A CN 202211001243A CN 115374733 A CN115374733 A CN 115374733A
- Authority
- CN
- China
- Prior art keywords
- signal
- sampling
- parameter
- sampled
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/02—System on chip [SoC] design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种仿真信号分析的方法及***,方法包括:输入待采样信号、采样条件以及检查文件;判断是否能够找到目标采样信号,并利用找到的目标采样信号生成信号采样列表;启动仿真信号分析,根据采样条件采集信号采样列表中的信号;以及检查采样结果,并输出采样结果。本发明的仿真信号分析方法、***、存储介质及设备独立于验证环境之外,可以有效加速芯片前端验证过程中的仿真分析时间,缩短验证周期。
Description
技术领域
本发明涉及电子技术领域,具体涉及一种仿真信号分析的方法、***、存储介质及设备。
背景技术
随着大规模集成电路的飞速发展,芯片自身各个模块及整个SOC(***级芯片)的复杂度也在逐渐增加,这对芯片设计及验证人员来说都是一项更加严峻的挑战。在芯片设计人员根据整个芯片的架构写完相应的设计代码后,为了保证芯片设计的完备性及可靠性,芯片验证人员需要使用各种各样的方法去进行测试,而在芯片各个模块越来越复杂的今天,测试过程中所需要进行的信号分析也越来越繁琐。
传统的信号分析一般是在测试用例中直接添加相关信号检查或者使用SVA(SystemVerilog Assertions,硬件设计和验证的语言断言)进行断言检查,而遇到大批量的信号分析时更是可能会使用直接通过VCS(编译型verilog仿真器)仿真查看波形的方式。这几种方式都存在一定的弊端,在测试用例中添加检查或者使用SVA断言的形式检查虽然可以精准分析某个信号,却难以覆盖大批量信号,而且这两者都依赖于仿真环境,如果要更改相关检查,需重新编译才可以生效,降低验证人员的检查效率;而如果是直接查看VCS波形的方式,虽然可以同时进行所有所需信号的分析,但因为是肉眼查看又很难保证检查的绝对无误性。
因此,针对问题,需要提出一种新颖的仿真信号分析方法及平台,期望其能独立于验证环境之外,可以有效加速芯片前端验证过程中的仿真分析时间,缩短验证周期。
发明内容
有鉴于此,本发明的目的在于提出一种改进的仿真信号分析的方法、***、存储介质及设备,其独立于验证环境之外,可以有效加速芯片前端验证过程中的仿真分析时间,缩短验证周期。
基于上述目的,一方面,本发明提供了一种仿真信号分析的方法,该方法包括:
输入待采样信号、采样条件以及检查文件;
判断是否能够找到目标采样信号,并利用找到的目标采样信号生成信号采样列表;
启动仿真信号分析,根据所述采样条件采集所述信号采样列表中的信号;以及
检查采样结果,并输出所述采样结果。
在根据本发明的仿真信号分析的方法的一些实施例中,在输入的待采样信号中,第一参数用于指定该待采样信号为范围信号或具体信号。
在根据本发明的仿真信号分析的方法的一些实施例中,在所述第一参数为范围信号的情况下,后续参数为所述待采样信号在验证环境中的绝对路径,并且在所述第一参数为具体信号的情况下,后续参数为根据实际需求指定的待采样信号集合。
在根据本发明的仿真信号分析的方法的一些实施例中,在所述第一参数为范围信号的情况下,
采样目标模块的所有信号则添加“-all”参数;
查看输入的激励信息则添加“-input”参数;
查看输出信息则添加“-output”参数;
查看当前存储信息则添加“-memory”参数;并且
查看注册表类型的信号则添加“-reg”参数。
在根据本发明的仿真信号分析的方法的一些实施例中,所述采样条件包括:
随着时钟信号的上升沿进行采样,则在整个测试用例仿真过程中实时监测信号变化;
在复位信号释放时进行采样,则检查信号的复位值是否正确;以及
只在特定信号变化时进行采样,则查看在测试用例下该特定信号的激励情况是否符合预期。
在根据本发明的仿真信号分析的方法的一些实施例中,所述检查文件包括:
所有待采样信号均遵守的公共规则;以及
特定信号遵守的特定规则。
在根据本发明的仿真信号分析的方法的一些实施例中,所述采样结果以图形界面的方式输出。
本发明的另一方面,还提供了一种仿真信号分析的***,包括:
输入模块,该输入模块输入待采样信号、采样条件以及检查文件;
采样列表生成模块,该采样列表生成模块判断是否能够找到目标采样信号,并利用找到的目标采样信号生成信号采样列表;
采样分析模块,该采样分析模块启动仿真信号分析,根据所述采样条件采集所述信号采样列表中的信号;以及
输出模块,该输出模块检查采样结果,并输出所述采样结果。
在根据本发明的仿真信号分析的***的一些实施例中,在所述输入模块输入的待采样信号中,第一参数用于指定该待采样信号为范围信号或具体信号。
在根据本发明的仿真信号分析的***的一些实施例中,在所述输入模块输入的待采样信号中,
在所述第一参数为范围信号的情况下,后续参数为所述待采样信号在验证环境中的绝对路径,并且
在所述第一参数为具体信号的情况下,后续参数为根据实际需求指定的待采样信号集合。
在根据本发明的仿真信号分析的***的一些实施例中,在所述输入模块输入的待采样信号中所述第一参数为范围信号的情况下,
采样目标模块的所有信号则添加“-all”参数;
查看输入的激励信息则添加“-input”参数;
查看输出信息则添加“-output”参数;
查看当前存储信息则添加“-memory”参数;并且
查看注册表类型的信号则添加“-reg”参数。
在根据本发明的仿真信号分析的***的一些实施例中,所述输入模块输入的所述采样条件包括:
随着时钟信号的上升沿进行采样,则在整个测试用例仿真过程中实时监测信号变化;
在复位信号释放时进行采样,则检查信号的复位值是否正确;以及
只在特定信号变化时进行采样,则查看在测试用例下该特定信号的激励情况是否符合预期。
在根据本发明的仿真信号分析的***的一些实施例中,所述输入模块输入的所述检查文件包括:
所有待采样信号均遵守的公共规则;以及
特定信号遵守的特定规则。
在根据本发明的仿真信号分析的***的一些实施例中,所述输出模块以图形界面的方式输出所述采样结果。
本发明的再一方面,还提供了一种计算机可读存储介质,存储有计算机程序指令,该计算机程序指令被执行时实现上述任一项根据本发明的仿真信号分析的方法。
本发明的又一方面,还提供了一种计算机设备,包括存储器和处理器,该存储器中存储有计算机程序,该计算机程序被处理器执行时执行上述任一项根据本发明的仿真信号分析的方法。
本发明至少具有以下有益技术效果:本发明提出了一种新型的、灵活可配置的仿真信号分析的方法、***、存储介质及设备,其独立于芯片验证的TB(Test Bench,仿真验证平台)平台之外,随着测试用例的仿真运行,自动采样目标信号,并可以按照规定的检查文件进行信号分析检查,最终在图形画界面输出。其可以有效的缩短芯片验证周期,与传统信号分析方式相比,更加方便且有效的进行大批量信号的检查,而其独立于验证环境之外的特性可以让它随时增删检查项而无需重新编译,减少验证时间,最后以图形界面的方式展示出采样结果和检查结果,也比传统检查方式更加直观,便于查看。总而言之,根据本发明的仿真信号分析的方法、***、存储介质及设备可以有效提高芯片设计的完备性及可靠性,缩短验证周期。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
在图中:
图1示出了根据本发明的仿真信号分析的方法的一个实施例的示意性框图;
图2示出了根据本发明的仿真信号分析的方法的实施例的流程图;
图3示出了根据本发明的仿真信号分析的方法中的待采样信号的一个示例;
图4示出了根据本发明的仿真信号分析的方法中的采样条件的一个示例;
图5示出了根据本发明的仿真信号分析的方法中的检查文件的一个示例;
图6示出了根据本发明的仿真信号分析的方法中的检查结果显示的一个示例;
图7示出了根据本发明的仿真信号分析的方法中的采样结果显示的一个示例,其中图7(a)示出根据时钟上升沿采样时的仿真结束后的输出格式,图7(b)示出根据复位信号释放采样时的仿真结束后的输出格式,图7(c)、直接根据信号的变化进行采样时的输出格式;
图8示出了根据本发明的仿真信号分析的***的一个实施例的示意性框图;
图9示出了根据本发明的实现仿真信号分析的方法的计算机可读存储介质的实施例的示意图;
图10示出了根据本发明的实现仿真信号分析的方法的计算机设备的实施例的硬件结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称的非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、***、产品或设备固有的其他步骤或单元。
发明人发现传统进行芯片模块信号仿真分析所遇到的诸多问题,本专利提出一种新型的、可配置的仿真信号分析方法及平台。它独立于芯片验证人员搭建的TB验证平台之外,随着测试用例的仿真运行,可以在编译完成后随时增删检查项而无需重新编译。其根据用户提供的信号采样条件及待分析信号列表等信息,自动进行信号采样并记录。在测试用例仿真结束后,可以根据用户提供的信号检查文件,检查采样到的信号值的正确性。最后将采样信号及检查结果以波形的方式告知用户,以便于查看。
为解决现有技术中存在的问题,本发明的第一方面,提供了一种仿真信号分析的方法。图1示出了根据本发明的仿真信号分析的方法的实施例的示意性框图。在如图1所示的实施例中,该方法包括以下步骤:
步骤S10:输入待采样信号、采样条件以及检查文件;
步骤S20:判断是否能够找到目标采样信号,并利用找到的目标采样信号生成信号采样列表;
步骤S30:启动仿真信号分析,根据采样条件采集信号采样列表中的信号;
步骤S40:检查采样结果,并输出采样结果。
同时,图2示出了上述根据本发明的仿真信号分析的方法的实施例的流程图。
芯片前端验证人员在搭建好验证平台(TB)后,需要根据指定方式输入待采样信号、信号采样条件及检查文件。采样信号可以是某一模块内部所有信号或者仅仅是边界信号,也可以根据信号特性去选择某一类型信号,当然也可以是某一确定信号,可以根据实际应用的需求来选择,配置较为灵活。接着,判断是否能够找到目标采样信号,在能够找到目标采样信号时利用找到的目标采样信号生成信号采样列表。另外,在未能找到目标采样信号时返回流程起点。
在生成了信号采样列表的情况下,启动仿真信号分析,根据采样条件采集信号采样列表中的信号。采样条件在实际使用的过程也同样需要根据实际需求灵活配置。
最后,检查采样结果,并输出采样结果,结束流程。
在根据本发明的仿真信号分析的方法100的一些实施例中,在输入的待采样信号中,第一参数用于指定该待采样信号为范围信号或具体信号。
图3示出了根据本发明的仿真信号分析的方法中的待采样信号的一个示例。如图3所示,输入的待采样信号中,第一参数为范围信号“-scope”或具体信号“-signal”。
在根据本发明的仿真信号分析的方法100的一些实施例中,在第一参数为范围信号的情况下,后续参数为待采样信号在验证环境中的绝对路径;并且在第一参数为具体信号的情况下,后续参数为根据实际需求指定的待采样信号集合。
如图3所示,在“-signal”之后需要给出某一信号在搭建的验证环境中的绝对路径,比如xx信号;在“-scope”之后可以根据实际需求指定待采样信号集合。
如图3所示,在根据本发明的仿真信号分析的方法100的一些实施例中,在第一参数为范围信号的情况下,
采样目标模块的所有信号则添加“-all”参数;
查看输入的激励信息则添加“-input”参数;
查看输出信息则添加“-output”参数;
查看当前存储信息则添加“-memory”参数;并且
查看注册表类型的信号则添加“-reg”参数。
范围性信号的输入方式与目前的设计及验证环境相吻合,在SystemVerilog中所包含的信号类型都可以支持,在此不一一列举。同时使用范围性的输入待采样信号可以避免传统方式无法完成大批量信号分析的弊端,在此基础上兼容对单个信号的采样,以实现更加灵活多变的信号分析平台。
在根据本发明的仿真信号分析的方法100的一些实施例中,采样条件包括:
随着时钟信号的上升沿进行采样,则在整个测试用例仿真过程中实时监测信号变化;
在复位信号释放时进行采样,则检查信号的复位值是否正确;
只在特定信号变化时进行采样,则查看在测试用例下该特定信号的激励情况是否符合预期。
图4示出了根据本发明的仿真信号分析的方法中的采样条件的一个示例。信号采样条件也是根据实际需求灵活配置的,本文(见图4)列举几种常用采样条件:
1)检查采样信号是否会出现X态等;
2)采样某一模块边界信号复位初始值,检查复位初始值是否正确;
3)采样整个仿真过程中的信号变化,检查在某一激励下信号的值变化是否正确。
值得注意的是,这里列举的时候将待采样信号与信号采样条件分开展示。然而,在实际使用时需要一起输入,因为每一组待采样信号都需要根据需求提供相应的信号采样条件。
在根据本发明的仿真信号分析的方法100的一些实施例中,检查文件包括:所有待采样信号均遵守的公共规则;以及特定信号遵守的特定规则。
图5示出了根据本发明的仿真信号分析的方法中的检查文件的一个示例。在本方法中所需求的检查文件分为针对所有信号的公用规则以及针对某一信号或某一类型信号的特定规则两种配置方式。
如图5所示,“-common”为公共规则,如图中所示通常用来检查信号是否存在X态;而“-signal”为特定规则,可以用来检查某一信号是否有达到过某一个值,比如采样信号xx,如果采样期间出现值1234,则检查通过,反之则在输出文件中报告相应的错误。
在根据本发明的仿真信号分析的方法100的一些实施例中,采样结果以图形界面的方式输出。
输出结果可以分为两部分,一为检查结果显示,二为采样结果显示,二者均可以以图形化的方式展示出来,便于用户查看。
图6示出了根据本发明的仿真信号分析的方法中的检查结果显示的一个示例。如图6所示,在主界面会单独列表输出每个信号的检查结果,而选中某个信号后可以查看该信号的采样结果。
图7示出了根据本发明的仿真信号分析的方法中的采样结果显示的一个示例。
具体而言,图7(a)示出根据时钟上升沿采样时的仿真结束后的输出格式,其中xx信号在clk(时钟)上升沿先采样到值1234,后又采样到X,在该信号的输出报告上会显示出现X态的错误。
图7(b)示出根据复位信号释放采样时的仿真结束后的输出格式,其中在复位信号reset释放后,aa信号的复位值为0,bb信号的复位值为1。
图7(c)示出而不考虑待采样信号与其余信号的关系,直接根据该信号的变化进行采样时的输出格式,此时输出的结果只会显示该信号的值变化过程。
根据本发明的仿真信号分析的方法100,芯片前端验证人员在搭建好验证平台后,需要根据指定方式提供待采样信号、信号采样条件及检查文件。采样信号可以是某一模块内部所有信号或者仅仅是边界信号,也可以根据信号特性去选择某一类型信号,当然也可以是某一确定信号,根据自己的需求来选择,配置较为灵活,采样条件在实际使用的过程也同样需要根据实际需求灵活配置。此外,在本方法中所需求的检查文件分为所有信号的公用检查以及某一信号或某一类型信号的特定检查两种配置方式。输出结果会分为两部分,一为检查结果显示,二为采样结果显示,二者均会以图形化的方式展示出来,便于用户查看。
本发明提出一种新型的、灵活可配置的仿真信号分析方法,芯片验证人员只需要根据指定方式提供待分析信号、采样条件及相关检查等信息及可完成芯片模块的仿真信号分析,并最终在图形化界面显示分析结果及采样结果。通过提供的待分析信号、采样条件及相关检查等信息可以做到在验证TB环境之外去完成信号的采样及分析。针对大批量信号的分析给出了很好的解决方式,可以做到按照类别去划分信号,完成所需的信号分析要求。通过图形化界面逐条显示每个信号的分析结果,同时将采样图形隐藏在其后,便于用户查看。
本发明的第二方面,还提供了一种仿真信号分析的***20。图8示出了根据本发明的仿真信号分析的***的实施例的示意性框图。如图8所示,该***包括以下模块:
输入模块21,该输入模块21输入待采样信号、采样条件以及检查文件;
采样列表生成模块22,该采样列表生成模块22判断是否能够找到目标采样信号,并利用找到的目标采样信号生成信号采样列表;
采样分析模块23,该采样分析模块23启动仿真信号分析,根据采样条件采集信号采样列表中的信号;
输出模块24,该输出模块24检查采样结果,并输出采样结果。
在根据本发明的仿真信号分析的***200的一些实施例中,在输入模块21输入的待采样信号中,第一参数用于指定该待采样信号为范围信号或具体信号。
在根据本发明的仿真信号分析的***200的一些实施例中,在输入模块21输入的待采样信号中,在第一参数为范围信号的情况下,后续参数为待采样信号在验证环境中的绝对路径;并且在第一参数为具体信号的情况下,后续参数为根据实际需求指定的待采样信号集合。
在根据本发明的仿真信号分析的***200的一些实施例中,在输入模块21输入的待采样信号中第一参数为范围信号的情况下,采样目标模块的所有信号则添加“-all”参数;查看输入的激励信息则添加“-input”参数;查看输出信息则添加“-output”参数;查看当前存储信息则添加“-memory”参数;并且查看注册表类型的信号则添加“-reg”参数。
在根据本发明的仿真信号分析的***200的一些实施例中,输入模块21输入的采样条件包括:随着时钟信号的上升沿进行采样,则在整个测试用例仿真过程中实时监测信号变化;在复位信号释放时进行采样,则检查信号的复位值是否正确;只在特定信号变化时进行采样,则查看在测试用例下该特定信号的激励情况是否符合预期。
在根据本发明的仿真信号分析的***200的一些实施例中,输入模块21输入的检查文件包括:所有待采样信号均遵守的公共规则;以及特定信号遵守的特定规则。
在根据本发明的仿真信号分析的***200的一些实施例中,输出模块24以图形界面的方式输出采样结果。
本发明实施例的第三个方面,还提供了一种计算机可读存储介质,图9示出了根据本发明实施例提供的仿真信号分析的方法的计算机可读存储介质的示意图。如图9所示,计算机可读存储介质300存储有计算机程序指令310,该计算机程序指令310可以被处理器执行。该计算机程序指令310被执行时实现上述任意一项实施例的方法。
应当理解,在相互不冲突的情况下,以上针对根据本发明的仿真信号分析的方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的仿真信号分析的***和存储介质。
本发明实施例的第四个方面,还提供了一种计算机设备400,包括存储器420和处理器410,该存储器中存储有计算机程序,该计算机程序被该处理器执行时实现上述任意一项实施例的方法。
如图10所示,为本发明提供的执行仿真信号分析的方法的计算机设备的一个实施例的硬件结构示意图。以如图10所示的计算机设备400为例,在该计算机设备中包括一个处理器410以及一个存储器420,并还可以包括:输入装置430和输出装置440。处理器410、存储器420、输入装置430和输出装置440可以通过总线或者其他方式连接,图10中以通过总线连接为例。输入装置430可接收输入的数字或字符信息,以及产生与仿真信号分析的有关的信号输入。输出装置440可包括显示屏等显示设备。
存储器420作为一种非易失性计算机可读存储介质,可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块,如本申请实施例中的资源监控方法对应的程序指令/模块。存储器420可以包括存储程序区和存储数据区,其中,存储程序区可存储操作***、至少一个功能所需要的应用程序;存储数据区可存储资源监控方法的使用所创建的数据等。此外,存储器420可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中,存储器420可选包括相对于处理器410远程设置的存储器,这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
处理器410通过运行存储在存储器420中的非易失性软件程序、指令以及模块,从而执行服务器的各种功能应用以及数据处理,即实现上述方法实施例的资源监控方法。
本领域技术人员还将明白的是,结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性,已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个***的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能,但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
最后需要说明的是,本文的计算机可读存储介质(例如,存储器)可以是易失性存储器或非易失性存储器,或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的,非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM),该RAM可以充当外部高速缓存存储器。作为例子而非限制性的,RAM可以以多种形式获得,比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行:通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器,但是可替换地,处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合,例如,DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种仿真信号分析的方法,其特征在于,包括以下步骤:
输入待采样信号、采样条件以及检查文件;
判断是否能够找到目标采样信号,并利用找到的目标采样信号生成信号采样列表;
启动仿真信号分析,根据所述采样条件采集所述信号采样列表中的信号;以及
检查采样结果,并输出所述采样结果。
2.根据权利要求1所述的方法,其特征在于,在输入的待采样信号中,第一参数用于指定该待采样信号为范围信号或具体信号。
3.根据权利要求2所述的方法,其特征在于,
在所述第一参数为范围信号的情况下,后续参数为所述待采样信号在验证环境中的绝对路径,并且
在所述第一参数为具体信号的情况下,后续参数为根据实际需求指定的待采样信号集合。
4.根据权利要求2所述的方法,其特征在于,在所述第一参数为范围信号的情况下,
采样目标模块的所有信号则添加“-all”参数;
查看输入的激励信息则添加“-input”参数;
查看输出信息则添加“-output”参数;
查看当前存储信息则添加“-memory”参数;并且
查看注册表类型的信号则添加“-reg”参数。
5.根据权利要求1所述的方法,其特征在于,所述采样条件包括:
随着时钟信号的上升沿进行采样,则在整个测试用例仿真过程中实时监测信号变化;
在复位信号释放时进行采样,则检查信号的复位值是否正确;以及
只在特定信号变化时进行采样,则查看在测试用例下该特定信号的激励情况是否符合预期。
6.根据权利要求1所述的方法,其特征在于,所述检查文件包括:
所有待采样信号均遵守的公共规则;以及
特定信号遵守的特定规则。
7.一种仿真信号分析的***,其特征在于,包括:
输入模块,该输入模块输入待采样信号、采样条件以及检查文件;
采样列表生成模块,该采样列表生成模块判断是否能够找到目标采样信号,并利用找到的目标采样信号生成信号采样列表;
采样分析模块,该采样分析模块启动仿真信号分析,根据所述采样条件采集所述信号采样列表中的信号;以及
输出模块,该输出模块检查采样结果,并输出所述采样结果。
8.根据权利要求7所述的***,其特征在于,在所述输入模块输入的待采样信号中,第一参数用于指定该待采样信号为范围信号或具体信号。
9.根据权利要求8所述的***,其特征在于,在所述输入模块输入的待采样信号中,
在所述第一参数为范围信号的情况下,后续参数为所述待采样信号在验证环境中的绝对路径,并且
在所述第一参数为具体信号的情况下,后续参数为根据实际需求指定的待采样信号集合。
10.根据权利要求7所述的***,其特征在于,所述输入模块输入的所述采样条件包括:
随着时钟信号的上升沿进行采样,则在整个测试用例仿真过程中实时监测信号变化;
在复位信号释放时进行采样,则检查信号的复位值是否正确;以及
只在特定信号变化时进行采样,则查看在测试用例下该特定信号的激励情况是否符合预期。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211001243.8A CN115374733A (zh) | 2022-08-19 | 2022-08-19 | 一种仿真信号分析的方法及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211001243.8A CN115374733A (zh) | 2022-08-19 | 2022-08-19 | 一种仿真信号分析的方法及*** |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115374733A true CN115374733A (zh) | 2022-11-22 |
Family
ID=84065806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211001243.8A Pending CN115374733A (zh) | 2022-08-19 | 2022-08-19 | 一种仿真信号分析的方法及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115374733A (zh) |
-
2022
- 2022-08-19 CN CN202211001243.8A patent/CN115374733A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8146061B2 (en) | Systems and methods for graphics hardware design debugging and verification | |
US7408336B2 (en) | Importation of virtual signals into electronic test equipment to facilitate testing of an electronic component | |
US7415684B2 (en) | Facilitating structural coverage of a design during design verification | |
CN112444731A (zh) | 芯片测试方法、装置、处理器芯片及服务器 | |
CN117094269B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
JP4500338B2 (ja) | テストパターン評価方法及びテストパターン評価装置 | |
US20070157134A1 (en) | Method for testing a hardware circuit block written in a hardware description language | |
CN114662427A (zh) | 一种逻辑***设计的调试方法及设备 | |
CN115684896A (zh) | 芯片可测性设计测试方法、测试平台及其生成方法及装置 | |
CN117350208A (zh) | 时序逻辑元件性能检查方法及设备 | |
Goli et al. | Automated design understanding of SystemC-based virtual prototypes: Data extraction, analysis and visualization | |
CN114626330A (zh) | 一种数模混合电路仿真方法及装置 | |
KR20000011359A (ko) | 고속테스트패턴평가장치 | |
CN115684894B (zh) | 芯片可测性设计的测试方法及测试平台 | |
CN115470125B (zh) | 基于日志文件的调试方法、设备以及存储介质 | |
US20130061206A1 (en) | Automatically generating executable code for a test sequence | |
CN115374733A (zh) | 一种仿真信号分析的方法及*** | |
US20100057425A1 (en) | Automatically creating manufacturing test rules pertaining to an electronic component | |
KR101192556B1 (ko) | 디지털 회로 검증시스템 설계방법 및 그 검증시스템 | |
CN115906730A (zh) | 验证逻辑***设计的方法、设备及存储介质 | |
CN115421020A (zh) | 一种集成电路测试信号的生成方法与测试方法 | |
US20110025297A1 (en) | Parameter calculating apparatus and simulation apparatus | |
CN100389425C (zh) | 实现数模混合型集成电路验证的方法及装置 | |
US9710581B1 (en) | VIP assisted method and apparatus to enable SOC integration and software development | |
El-Kharashy et al. | A novel assertions-based code coverage automatic cad tool |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |