CN115373964B - 内存越界检测方法、装置、设备及介质 - Google Patents

内存越界检测方法、装置、设备及介质 Download PDF

Info

Publication number
CN115373964B
CN115373964B CN202211305648.0A CN202211305648A CN115373964B CN 115373964 B CN115373964 B CN 115373964B CN 202211305648 A CN202211305648 A CN 202211305648A CN 115373964 B CN115373964 B CN 115373964B
Authority
CN
China
Prior art keywords
memory
program
page
normal page
memory pool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211305648.0A
Other languages
English (en)
Other versions
CN115373964A (zh
Inventor
王慧
王喆
曾林
胡文彬
吴甜甜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202211305648.0A priority Critical patent/CN115373964B/zh
Publication of CN115373964A publication Critical patent/CN115373964A/zh
Application granted granted Critical
Publication of CN115373964B publication Critical patent/CN115373964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/5011—Pool

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)

Abstract

本公开实施例公开了一种内存越界检测方法、装置、设备及介质，该方法包括：确定包括***可用内存中一部分内存的内存池，该内存池包括至少一个正常页和位于每个正常页两侧的保护页；将内存池中的至少一个正常页分配给目标程序；响应于分配给目标程序的任一个正常页两侧的保护页被越界程序访问，获取用于指示越界程序的越界程序指示信息，以及用于指示被越界程序访问的保护页的越界访问保护页指示信息。通过设置内存容量固定、且正常页和保护页交替分布以用于进行内存越界检测的内存池，使得在对内存越界实现检测的前提下，减少内存消耗，避免了内存浪费。

Description

内存越界检测方法、装置、设备及介质
技术领域
本公开涉及计算机技术领域，具体涉及一种内存越界检测方法、装置、设备及介质。
背景技术
内存越界，又称为内存访问越界，指应用程序对内存的访问不在合法的界限内，是软件***的主要错误之一。若对越界的内存进行读操作，读取的结果具有随机性且无法预知，而若对越界的内存进行写操作，写入的结果可能会破坏其它数据。换言之，对于底层***的内存越界，其后果往往不可预料且非常严重。因此，对内存越界的检测成为业内被关注的热点。
目前，业内对内存越界的检测可通过如下一种方式实现：在有程序申请内存时，中央处理器（central prcessing unit，CPU）为其分配对应的内存，并在该内存的最前端和最后端额外增加保护页，以及将保护页的属性设置为禁止访问。当该程序在访问内存时，若访问到了该内存前后的保护页时，就可确定该程序进行了非法访问，从而对其定位，比如确定出该程序的访问路径等。然而，在程序频繁申请内存时，CPU就需要不断地为程序重新分配内存，也就是不断地为内存的最前端和最后端额外申请增加保护页，而每个保护页都对应一定的内存，在所申请的保护页的数量众多时，就会额外消耗过多内存，导致内存浪费。
因此，在对内存越界进行检测时，如何避免内存浪费，成为一项亟待解决的技术问题。
发明内容
为了解决相关技术中的问题，本公开实施例提供一种内存越界检测方法、装置、设备及介质。
第一方面，本公开实施例中提供了一种内存越界检测方法。
具体地，所述内存越界检测方法，包括：
确定包括***可用内存中一部分内存的内存池，所述内存池包括至少一个正常页和位于每个正常页两侧的保护页；
将所述内存池中的至少一个正常页分配给目标程序；
响应于分配给所述目标程序的任一个正常页两侧的保护页被越界程序访问，获取用于指示所述越界程序的越界程序指示信息，以及用于指示被所述越界程序访问的保护页的越界访问保护页指示信息。
在本公开的一种实现方式中，所述确定包括***可用内存中一部分内存的内存池，包括：
确定当前***可用内存的内存容量，并根据所述当前***可用内存的内存容量以及内存池容量比，获取所述内存池的内存容量，所述内存池容量比小于1；
根据所述内存池的内存容量，以及预设的正常页内存容量与保护页内存容量，确定所述内存池。
在本公开的一种实现方式中，所述将所述内存池中的至少一个正常页分配给目标程序，包括：
获取上一次分配所述内存池中的至少一个正常页的正常页分配时刻；
响应于当前时刻与所述正常页分配时刻之间的时间差大于或等于时间差阈值，将所述内存池中的至少一个正常页分配给所述目标程序。
在本公开的一种实现方式中，所述响应于当前时刻与所述正常页分配时刻之间的时间差大于或等于时间差阈值，将所述内存池中的至少一个正常页分配给所述目标程序，包括：
响应于当前时刻与所述正常页分配时刻之间的时间差大于或等于时间差阈值，且所述内存池包括至少一个未分配的正常页，将所述内存池中的至少一个未分配的正常页分配给所述目标程序。
在本公开的一种实现方式中，所述响应于分配给所述目标程序的任一个正常页两侧的保护页被所述越界程序访问之后，所述方法还包括：
将所述越界程序所访问的保护页的属性修改为允许访问。
第二方面，本公开实施例中提供了一种越界检测装置。
具体地，所述越界检测装置，包括：
确定模块，被配置为确定包括***可用内存中一部分内存的内存池，所述内存池包括至少一个正常页和位于每个正常页两侧的保护页；
分配模块，被配置为将所述内存池中的至少一个正常页分配给目标程序；
响应模块，被配置为响应于分配给所述目标程序的任一个正常页两侧的保护页被越界程序访问，获取用于指示所述越界程序的越界程序指示信息，以及用于指示被所述越界程序访问的保护页的越界访问保护页指示信息。
在本公开的一种实现方式中，所述确定模块，包括：
第一确定模块，被配置为确定当前***可用内存的内存容量，并根据所述当前***可用内存的内存容量以及内存池容量比，获取所述内存池的内存容量，所述内存池容量比小于1；
第二确定模块，被配置为根据所述内存池的内存容量，以及预设的正常页内存容量与保护页内存容量，确定所述内存池。
在本公开的一种实现方式中，所述分配模块，包括：
获取子模块，被配置为获取上一次分配所述内存池中的至少一个正常页的正常页分配时刻；
分配子模块，被配置为响应于当前时刻与所述正常页分配时刻之间的时间差大于或等于时间差阈值，将所述内存池中的至少一个正常页分配给所述目标程序。
在本公开的一种实现方式中，所述分配子模块，被具体配置为响应于当前时刻与所述正常页分配时刻之间的时间差大于或等于时间差阈值，且所述内存池包括至少一个未分配的正常页，将所述内存池中的至少一个未分配的正常页分配给所述目标程序。
在本公开的一种实现方式中，所述装置还包括：
修改模块，被配置为响应于分配给所述目标程序的任一个正常页两侧的保护页被所述越界程序访问之后，将所述越界程序所访问的保护页的属性修改为允许访问。
第三方面，本申请提供了一种芯片，芯片包括处理器，该处理器用于调用存储器中的计算机程序，以执行上述内存越界检测方法的方法步骤。
第四方面，本公开实施例提供了一种电子设备，包括存储器和至少一个处理器，其中，所述存储器用于存储一条或多条计算机指令，所述一条或多条计算机指令被所述处理器执行，以实现上述第一方面以及第一方面任一种可能实现方式中的方法。
第五方面，本公开实施例提供了一种计算机可读存储介质，其上存储有计算机指令，该计算机指令被处理器执行时实现第一方面以及第一方面任一种可能实现方式中的方法。
第六方面，本公开实施例提供了一种计算机程序产品，包括计算机程序/指令，该计算机程序/指令被处理器执行时实现第一方面以及第一方面任一种可能实现方式中的方法。
本公开实施例提供的技术效果可以包括以下有益效果：
上述技术方案通过预先确定出一个内存为***可用内存的一部分、且正常页和保护页交替分布的内存池，在确定出内存池之后，将该内存池中的至少一个正常页分配给目标程序，在响应于分配给目标程序的任一个正常页两侧的保护页被越界程序访问时，认为发生了内存越界，则获取用于指示越界程序的越界程序指示信息，以及用于指示被该越界程序访问的保护页的越界访问保护页指示信息，从而实现对内存越界的检测。由于所确定出的内存池的内存容量固定，且保护页划分在内存池之内，无需在内存池对应的内存之外再额外申请保护页， 即无需额外消耗内存。因此，在对内存越界实现检测的前提下，减少了内存消耗，避免了内存浪费。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
结合附图，通过以下非限制性实施方式的详细描述，本公开的其它特征、目的和优点将变得更加明显。在附图中。
图1示出根据本公开一实施方式的内存越界检测方法的流程图。
图2示出根据本公开一实施方式的内存池的确定示意图。
图3示出根据本公开一实施方式的内存越界检测装置的结构框图。
图4示出根据本公开一实施方式的电子设备的结构框图。
图5是适于用来实现根据本公开一实施方式的内存越界检测方法的计算机***的结构示意图。
具体实施方式
下文中，将参考附图详细描述本公开的示例性实施例，以使本领域技术人员可容易地实现它们。此外，为了清楚起见，在附图中省略了与描述示例性实施例无关的部分。
在本公开中，应理解，诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不欲排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。
另外还需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
本公开实施例提供的技术方案可预先确定出一个内存为***可用内存的一部分、且正常页和保护页交替分布的内存池，在确定出内存池之后，将该内存池中的至少一个正常页分配给目标程序，在响应于分配给目标程序的任一个正常页两侧的保护页被越界程序访问时，认为发生了内存越界行为，则获取用于指示越界程序的越界程序指示信息，以及用于指示被该越界程序访问的保护页的越界访问保护页指示信息，从而实现对内存越界的检测。由于所确定出的内存池的内存容量固定，且保护页划分在内存池之内，无需在内存池对应的内存之外再额外申请保护页， 即无需额外消耗内存。因此，在对内存越界实现检测的前提下，减少了内存消耗，避免了内存浪费。
图1示出根据本公开一实施方式的内存越界检测方法的流程图。
如图1所示，该方法100可以包括步骤101至步骤103，其可以由计算机***中的CPU实现，也可以由能够提供CPU功能的物理设备来执行，或者也可以由配置在物理设备中的部件（如芯片等）来执行，或者还可以是能够实现部分或全部CPU功能的模块来执行等等，本申请对此不作限定。
为了便于理解，本公开以CPU为例来描述本公开提供的方法。下面对方法100中的各个步骤做详细说明。
在步骤101中，确定包括***可用内存中一部分内存的内存池，该内存池包括至少一个正常页和位于每个正常页两侧的保护页；
在步骤102中，将内存池中的至少一个正常页分配给目标程序；
在步骤103中，响应于分配目标程序的任一个正常页两侧的保护页被越界程序访问，获取用于指示该越界程序的越界程序指示信息，以及用于指示被该越界程序访问的保护页的越界访问保护页指示信息。
上文提及，目前在实现内存越界检测时，若有程序申请内存，则CPU会为其分配相应的内存，并在该内存的前后额外增加保护页，以及将保护页的属性设置为禁止访问。当该程序在访问内存时，若访问到了该内存前后的保护页，就可确定该程序发生了内存越界行为，从而就可对其定位，比如对该程序的访问路径、或者该程序中对该保护页进行访问的函数进行定位。然而，在程序频繁申请内存时，CPU就需要不断地为程序重新分配内存，也就是不断地在内存前后额外申请增加保护页，而每个保护页对应一定的内存，在所申请的保护页的数量众多时，就会消耗过多内存，导致内存浪费。
考虑到上述缺陷，在该实施方式中，提出了一种内存越界检测方法，该方法可预先确定出内存池，该内存池的内存为***可用内存中的一部分内存、且该内存池包括至少一个正常页和位于每个正常页两侧的保护页，也就是预先确定出内存容量固定，且正常页和保护页交替分布的一个内存池。在确定出内存池之后，就可将该内存池中的至少一个正常页分配给目标程序，在响应于分配给目标程序的任一个正常页两侧的保护页被越界程序访问时，说明有越界程序对内存池中的保护页发起了访问，产生了内存越界行为，因此就可获取用于指示越界程序的越界程序指示信息，以及用于指示被该越界程序访问的保护页的越界访问保护页指示信息，从而实现对内存越界的检测。由于所确定出的内存池的内存容量是固定的，且保护页划分在内存池之内，无需在内存池对应的内存之外再额外申请保护页，即无需额外消耗内存。因此，在对内存越界实现检测的前提下，减少了内存消耗，避免了内存浪费，更适合在生产环境中部署。
在本公开一实施方式中，该内存越界检测方法可适用于对于内存越界进行检测的计算机、计算设备、电子设备等等。
在本公开一实施方式中， ***可用内存可以为计算机***的内存条还未使用的部分。例如，计算机的内存条的内存容量为32吉字节（gigabyte，GB），该内存条还未使用的内存容量为10GB，则***可用内存就为10GB。
在本公开一实施方式中，内存池可以为***可用内存的一部分连续内存，且内存池的内存容量小于***可用内存的内存容量。在一种优选地实现方式中，内存池的内存容量小于或等于***可用内存的内存容量的一半。
应理解，连续内存可以理解为内存空间为一个连续的区间，换言之，内存空间的物理地址连续。
在本公开一实施方式中，正常页可以为内存池的一部分连续内存。该正常页可被对应的目标程序访问，即目标程序可对正常页进行读操作和/或写操作。每个正常页对应有各自的物理地址。每个正常页可对应一个目标程序，每个目标程序可对应至少一个正常页，每个目标程序可向对应的至少一个正常页发起访问。
应理解，在本公开中，计算机***中可存储正常页的物理地址与目标程序的身份标识之间的对应关系。
在本公开一实施方式中，保护页可以为内存池的一部分连续内存。该保护页禁止被程序访问，即目标程序无法对保护页进行读操作和写操作。每个保护页对应有各自的物理地址。任意一个目标程序可向任意一个保护页发起访问。
应理解，正常页所对应的物理地址与保护页所对应的物理地址不同。
为了便于说明，本公开将正常页和保护页统称为页面。
在本公开一实施方式中，内存池所包括的正常页和保护页交替分布，且内存池的首端和尾端的两个页面均为保护页。如此，可保证每个正常页的两侧均为保护页，使得程序无论访问正常页的左侧还是右侧，都能被检测出发生了内存越界，提高了对内存越界检测的准确度。
在本公开一实施方式中，目标程序可以为计算机***当前所运行的多个程序中，优先开始运行的程序，目标程序的数量为至少一个。
在本公开一实施方式中，越界程序可以为已被分配正常页的任意一个目标程序，只要目标程序访问分配给该目标程序的任一个正常页两侧的保护页，该目标程序就为越界程序。在本公开一实施方式中，越界程序指示信息可以包括如下至少一项至少信息：越界程序的身份标识、越界程序中访问该保护页的任务和/或函数、或者越界程序的访问路径。
在本公开一实施方式中，越界访问保护页指示信息包括：越界程序所访问的保护页的物理地址。
在上述实施方式中，CPU可预先确定出内存池，该内存池的内存为***可用内存中的一部分内存、且该内存池包括至少一个正常页和位于每个正常页两侧的保护页，也就是预先确定出内存容量固定，且正常页和保护页交替分布的一个内存池。在确定出内存池之后，就可将该内存池中的至少一个正常页分配给目标程序，在响应于分配给目标程序的任一个正常页两侧的保护页被越界程序访问时，说明有越界程序对内存池中的保护页发起了访问，产生了内存越界行为，则可获取用于指示越界程序的越界程序指示信息，以及用于指示被该越界程序访问的保护页的越界访问保护页指示信息，从而实现对内存越界的检测。由于所确定出的内存池的内存容量是固定的，且保护页划分在内存池之内，无需在内存池对应的内存之外再额外申请保护页，无需额外消耗内存。因此，在对内存越界实现检测的前提下，减少了内存消耗，避免了内存浪费，更适合在生产环境中部署。
在本公开一实施方式中，步骤101，即确定包括***可用内存中一部分内存的内存池，该内存池包括至少一个正常页和位于每个正常页两侧的保护页，具体可通过如下（i）~（ii）的执行过程得到内存池。
（i）、确定当前***可用内存的内存容量，并根据当前***可用内存的内存容量以及内存池容量比，获取内存池的内存容量，该内存池容量比小于1；
（ii）、根据内存池的内存容量，以及预设的正常页内存容量与保护页内存容量，确定该内存池。
其中，内存池容量比为内存池的内存容量与当前***可用内存的内存容量的比值。优选地，内存池容量比小于或等于1/2。应理解，在实际应用中，内存池容量比的具体取值可由本领域技术人员根据实际需求设置。
在某些可能的实现方式中，内存池中页面（即，正常页和保护页）的内存容量可由CPU的型号和计算机操作***决定。
其中，预设的正常页内存容量与保护页内存容量可以相同。例如，预设的正常页的内存容量和保护页的内存容量均为4千字节（kilobyte，KB）。
本领域技术人员也可根据实际需求设置正常页和保护页的内存容量。比如，可设置正常页与保护页的内存容量不同，也可针对每个正常页、或每个保护页设置各自的内存容量等。本公开对此不加以限制，均在本公开保护范围内。
在该实施方式中，CPU可根据计算机***的内存条的总内存和已使用内存，确定出当前***还未被使用的内存容量，再根据当前***还未被使用的内存容量和预设的内存池容量比，确定出内存池的内存容量。进一步地，基于所确定的内存池的内存容量和预设的正常页的内存容量、保护页的内存容量，以保护页和正常页交替分布的方式对内存池的内存容量进行划分，并设置保护页的属性为禁止访问，正常页的属性为可访问，从而得到一个包括有至少一个正常页和位于每个正常页两侧的保护页的内存池。
下面结合图2对上述（i）~（ii）的过程进行示例性说明。
图2示出根据本公开一实施方式的内存池的确定示意图。
如图2所示，假设CPU确定出当前***可用内存的内存容量为12兆字节（mbyte，MB），预先设定的内存池容量比为1/3。因此，CPU就可确定出内存池的内存容量为4MB。进一步地，假设所预设的保护页和正常页的内存容量均为4KB，因此，CPU就可将4MB的内存划分为多个内存容量为4KB的小内存，布局上按照保护页、正常页交替的方式划分，从而得到如图2所示的内存池。
在本公开一实施方式中，步骤101，即确定包括***可用内存中一部分内存的内存池，该内存池包括至少一个正常页和位于每个正常页两侧的保护页， 具体也可通过如下（j）~（jjj）执行过程得到内存池。
（j）、确定当前***可用内存的内存容量；
（jj）、若当前***可用内存的内存容量大于内存容量初始值，根据该内存容量初始值，以及预设的正常页内存容量与保护页内存容量，确定内存池；
（jjj）、若当前***可用内存的内存容量小于或等于内存容量初始值，则***不作响应。
在某些可能的实现方式中，内存容量初始值用以指示内存池的内存容量。优选地，内存容量初始值可以为5MB。
应理解，之所以可将内存容量初始值设置为5MB，是因为对于目前的电子设备的内存容量而言，5MB的内存消耗对电子设备基本不造成任何影响， 使得本公开的内存越界测试方法具有普适性。
在该实施方式中，本领域技术人员可以不设置内存池容量比，而是直接设置内存池的内存容量，使得CPU直接根据内存池的内存容量和预设的页面大小来得到内存池，从而可提高内存池的确定效率。
换言之，在实际应用中，前述（i）~（ii）的执行过程与（j）~（jjj）的执行过程可选择其中一种单独实施，本公开对此不加以限制。
在本公开一实施方式中，步骤102，即将内存池中的至少一个正常页分配给目标程序，具体可以包括如下（k）~（kk）的执行过程。
（k）、获取上一次分配内存池中的至少一个正常页的正常页分配时刻；
（kk）、响应于当前时刻与该正常页分配时刻之间的时间差大于或等于时间差阈值，将内存池中的至少一个正常页分配给目标程序。
在某些可能的实现方式中，时间差阈值可以设定为10毫秒（millisecond，ms）。应理解，本领域技术人员可根据实际需求设定时间差阈值，本公开对此不加以限制。
在某些可能的实现方式中，目标程序可通过如下方式确定：
确定当前时刻下，***中运行的程序，以及运行的程序中每个程序开始运行的时刻；
根据每个程序开始运行的时刻的先后顺序，对运行的程序进行排序；
根据预设程序数量和排序后的程序，确定目标程序。
其中，预设程序数量用以限定目标程序的数量，预设程序数量至少为一个。
可以理解，在该种实施方式中，CPU可对当前时刻下运行的多个程序的开始运行的时刻进行排序，以确定出分配正常页的优先级，再根据本领域技术人员预先设定的程序数量，选择其中开始运行的时刻靠前的程序作为目标程序。
在某些可能的实现方式中，默认CPU给每个目标程序分配一个正常页。
在（k）~（kk）的实施方式中，CPU在通过步骤101确定出内存池后，就可以时间差阈值作为判断条件，来为计算机***中运行的程序分配正常页。在为程序分配内存池中的内存时，CPU需要判断当前时刻与上一次正常页分配时刻之间的时间差是否大于或等于时间差阈值，若当前时刻与上一次正常页分配时刻之间的时间差大于或等于时间差阈值，则CPU为目标程序分配内存池中的正常页。相反，若当前时刻与上一次正常页分配时刻之间的时间差小于时间差阈值，则CPU可从当前***可用内存中除内存池之外的其余内存中为目标程序分配合适的可访问内存。
应理解，本公开可以以时间差阈值作为判断条件，也可以设置其它判断条件来实现为目标程序分配内存池中的正常页的过程，本公开对此不加以限制。
示例性地，假设设定的时间差阈值为10ms，且目标程序数量为2个。若当前时刻为00:20ms，在当前时刻下运行的程序有三个，分别为程序1、程序2和程序3。其中，程序1最先开始运行，程序3次之，程序2最后开始运行。那么，CPU就可确定出目标程序为程序1和程序2，并为程序1先分配正常页，再为程序2分配正常页。
又若当前时刻为00:30ms，在当前时刻下运行的程序有四个，分别为程序2、程序3、程序4和程序5。其中，在00:20ms~00:30ms之间，程序2再次运行，且在该时间段内最开始运行，程序4次之，再是程序3和程序5。那么，CPU就可确定出目标程序为程序2和程序3，并为程序2先分配正常页，再为程序3分配正常页。
可以理解，本公开仅对目标程序的数量进行限定，并不对目标程序的身份进行限定。同一个程序在不同的时刻下，均可能作为目标程序被分配正常页。
在本公开一实施方式中，上述（kk）过程，即响应于当前时刻与正常页分配时刻之间的时间差大于或等于时间差阈值，将内存池中的至少一个正常页分配给目标程序，具体可以包括下述步骤（x）。
x、响应于当前时刻与正常页分配时刻之间的时间差大于或等于时间差阈值，且内存池包括至少一个未分配的正常页，将内存池中的至少一个未分配的正常页分配给目标程序。
在该实现方式中，CPU在判断出计算机***的当前时刻与上一次正常页分配时刻之间的时间差大于或等于时间差阈值时，可进一步对内存池中未分配的正常页的数量进行判断。若内存池中未分配的正常页的数量为至少一个，即内存池中有剩余内存时，CPU就可为目标程序分配正常页；若内存池中未分配的正常页的数量为零个，即内存池中没有剩余内存时，CPU可从当前***可用内存中除内存池之外的其余内存中为目标程序分配合适的可访问内存。
在本公开一实施方式中，CPU可不执行前述（k）~（kk）的过程，而是可直接执行步骤x中的“内存池包括至少一个未分配的正常页，将内存池中的至少一个未分配的正常页分配给目标程序”。换言之，无需将时间差阈值作为判断条件，而是默认从内存池中为目标程序分配内存，只要内存池中还有未分配的正常页，就可为目标程序分配正常页。
在本公开一实施方式中，步骤103，即响应于分配给目标程序的任一个正常页两侧的保护页被越界程序访问，获取用于指示该越界程序的越界程序指示信息，以及用于指示被该越界程序访问的保护页的越界访问保护页指示信息，具体可以通过如下过程实现越界程序指示信息和越界访问保护页指示信息的获取。
即，在CPU通过前述步骤102为目标程序分配好正常页后，一旦发现有目标程序对内存池中的保护页发起了访问，也就是目标程序访问为其分配的正常页两侧的保护页的地址，则***报错。此时，CPU会通过确认该目标程序所访问的页面的属性来确认该程序访问的是否为保护页，若页面的属性为禁止访问，则说明该目标程序访问的是保护页，也就认为该目标程序发生了内存越界行为，为越界程序。因此，CPU就可获取该越界程序的身份标识、该越界程序中具体去访问该保护页的程序中的任务和/或函数、或者该越界程序的访问路径中的至少一项，以及该越界程序所访问的保护页的物理地址。
在本公开中，若目标程序访问的是为其分配的内存池中的正常页，则该程序为非越界程序，该目标程序就可直接对该正常页中的数据进行正常读操作和/或写操作。
在本公开一实施方式中，在步骤103之后，还可以包括如下步骤：
将越界程序所访问的保护页的属性修改为允许访问。
在该实现方式中，为了保证越界程序的正常运行，即不改变该越界程序的运行逻辑，CPU可将该越界程序非法访问的保护页的属性修改为允许访问，以使得该越界程序可对保护页的数据进行正常的读操作和/或写操作。
在本公开一实施方式中，还可以包括如下步骤：
响应于目标程序对正常页访问结束，释放正常页对应的内存。
如前所述可知，目标程序访问的可能为内存池中的保护页，也可能为内存池中的正常页。
在该实现方式中，若目标程序访问的是内存池中的正常页，则对正常页访问完毕后，CPU可将该正常页对应的内存释放回内存池，以保证内存在使用后及时回收，避免内存浪费。
应理解，如果程序访问的是内存池之外的内存，同样可在访问完毕后，进行内存释放，在此不再赘述。
在本公开一实施方式中，方法100还可以包括如下步骤：
响应于分配给目标程序的正常页在预设时间段内被该目标程序多次访问，释放该正常页对应的内存，并从***可用内存中除内存池之外的内存中为该目标程序分配一部分内存。
在该实现方式中，CPU若判断出某目标程序在一段时间内对所分配的与之对应的正常页进行多次访问，即并未出现对内存池中的保护页进行访问的情况，则说明该目标程序是安全的，一般不会出现内存越界行为，之后就无需再对其进行检测。因此，CPU就可将为该目标程序分配的正常页对应的内存释放，从当前***可用内存中除内存池之外的其余内存中为该目标程序分配合适的内存，并将该正常页所释放的内存重新分配给其它目标程序，以实现对其它目标程序可能存在的内存越界行为的检测。可以理解，对于检测出在内存池中发生了内存越界的程序，业内人员就可对针对发生了内存越界的程序进行排查处理，使得该程序不再发生内存越界。若该程序在一段时间内再没有发生过内存越界，则无需在对其进行内存越界的检测，即该程序对应的内存可不再从内存池中分配，而是从***可用内存中除内存池之外的内存中分配。如此，随着计算机***中内存越界检测功能部署的时间的增加，内存越界的发生概率在很大程序上得到降低。
应理解，预设时间段可由本领域技术人员根据实际需求设置，本公开对此不加以现在，均在本公开保护范围内。
下述为本公开装置实施例，可以用于执行本公开方法实施例。
图3示出根据本公开一实施方式的内存越界检测装置的结构框图，该装置可以通过软件、硬件或者两者的结合实现成为电子设备的部分或者全部。如图3所示，该内存越界检测装置300包括：
确定模块310，被配置为确定包括***可用内存中一部分内存的内存池，所述内存池包括至少一个正常页和位于每个正常页两侧的保护页；
分配模块320，被配置为将所述内存池中的至少一个正常页分配给目标程序；
响应模块330，被配置为响应于分配给所述目标程序的任一个正常页两侧的保护页被越界程序访问，获取用于指示所述越界程序的越界程序指示信息，以及用于指示被所述越界程序访问的保护页的越界访问保护页指示信息。
在本公开一实施方式中，该确定模块310，包括：
第一确定模块，被配置为确定当前***可用内存的内存容量，并根据所述当前***可用内存的内存容量以及内存池容量比，获取所述内存池的内存容量，所述内存池容量比小于1；
第二确定模块，被配置为根据所述内存池的内存容量，以及预设的正常页内存容量与保护页内存容量，确定所述内存池。
在本公开一实施方式中，该分配模块320，包括：
获取子模块，被配置为获取上一次分配所述内存池中的至少一个正常页的正常页分配时刻；
分配子模块，被配置为响应于当前时刻与所述正常页分配时刻之间的时间差大于或等于时间差阈值，将所述内存池中的至少一个正常页分配给所述目标程序。
在本公开一实施方式中，该分配子模块，被具体配置为响应于当前时刻与正常页分配时刻之间的时间差大于或等于时间差阈值，且内存池包括至少一个未分配的正常页，将内存池中的至少一个未分配的正常页分配给所述目标程序。
在本公开一实施方式中，该内存越界检测装置300，还包括：
修改模块，被配置为响应于分配给所述目标程序的任一个正常页两侧的保护页被所述越界程序访问之后，将所述越界程序所访问的保护页的属性修改为允许访问。
本公开还公开了一种电子设备，图4示出根据本公开一实施方式的电子设备的结构框图，如图4所示，该电子设备400包括存储器401和处理器402；其中，
该存储器401用于存储一条或多条计算机指令，其中，该一条或多条计算机指令被处理器402执行以实现上述方法步骤。
图5是适于用来实现根据本公开一实施方式的内存越界检测方法的计算机***的结构示意图。
如图5所示，计算机***500包括处理单元501，其可以根据存储在只读存储器（ROM）502中的程序或者从存储部分508加载到随机访问存储器（RAM）503中的程序而执行上述实施方式中的各种处理。在RAM 503中，还存储有计算机***500操作所需的各种程序和数据。处理单元501、ROM 502以及RAM 503通过总线504彼此相连。输入/输出（I/O）接口505也连接至总线504。
以下部件连接至I/O接口505：包括键盘、鼠标等的输入部分506；包括诸如阴极射线管（CRT）、液晶显示器（LCD）等以及扬声器等的输出部分507；包括硬盘等的存储部分508；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分509。通信部分509经由诸如因特网的网络执行通信处理。驱动器510也根据需要连接至I/O接口505。可拆卸介质511，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器510上，以便于从其上读出的计算机程序根据需要被安装入存储部分508。其中，所述处理单元501可实现为CPU、GPU、TPU、FPGA、NPU等处理单元。
附图中的流程图和框图，图示了按照本公开各种实施方式的***、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，路程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的***来实现，或者可以用专用硬件与计算机指令的组合来实现。
描述于本公开实施方式中所涉及到的单元或模块可以通过软件的方式实现，也可以通过硬件的方式来实现。所描述的单元或模块也可以设置在处理器中，这些单元或模块的名称在某种情况下并不构成对该单元或模块本身的限定。
作为另一方面，本公开还提供了一种芯片，该芯片包括至少一个处理器，可用于实现上述方法实施例中CPU所涉及的功能。
在一种可能的设计中，该芯片还包括存储器，该存储器用于保存程序指令和数据，存储器位于处理器之内或处理器之外。
作为另一方面，本公开还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施方式中所述装置中所包含的计算机可读存储介质；也可以是单独存在，未装配入设备中的计算机可读存储介质。计算机可读存储介质存储有一个或者一个以上程序，所述程序被一个或者一个以上的处理器用来执行描述于本公开的方法。
作为另一方面，本公开还提供一种计算机程序产品，包括计算机程序/指令，当计算机程序/指令被允许时，实现内存越界检测方法。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的（但不限于）具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (8)

1.一种内存越界检测方法，其特征在于，包括：
确定包括***可用内存中一部分内存的内存池，所述内存池包括至少一个正常页和位于每个正常页两侧的保护页；
将所述内存池中的至少一个正常页分配给目标程序；
响应于分配给所述目标程序的任一个正常页两侧的保护页被越界程序访问，获取用于指示所述越界程序的越界程序指示信息，以及用于指示被所述越界程序访问的保护页的越界访问保护页指示信息；
其中，所述确定包括***可用内存中一部分内存的内存池，包括：
确定当前***可用内存的内存容量，并根据所述当前***可用内存的内存容量以及内存池容量比，获取所述内存池的内存容量，所述内存池容量比小于1；
根据所述内存池的内存容量，以及预设的正常页内存容量与保护页内存容量，确定所述内存池；
其中，所述将所述内存池中的至少一个正常页分配给目标程序，包括：
获取上一次分配所述内存池中的至少一个正常页的正常页分配时刻；
响应于当前时刻与所述正常页分配时刻之间的时间差大于或等于时间差阈值，将所述内存池中的至少一个正常页分配给所述目标程序。
2.如权利要求1所述的方法，其特征在于，所述响应于当前时刻与所述正常页分配时刻之间的时间差大于或等于时间差阈值，将所述内存池中的至少一个正常页分配给所述目标程序，包括：
响应于当前时刻与所述正常页分配时刻之间的时间差大于或等于时间差阈值，且所述内存池包括至少一个未分配的正常页，将所述内存池中的至少一个未分配的正常页分配给所述目标程序。
3.如权利要求1或2所述的方法，其特征在于，所述响应于分配给所述目标程序的任一个正常页两侧的保护页被所述越界程序访问之后，所述方法还包括：
将所述越界程序所访问的保护页的属性修改为允许访问。
4.一种内存越界检测装置，其特征在于，包括：
确定模块，被配置为确定包括***可用内存中一部分内存的内存池，所述内存池包括至少一个正常页和位于每个正常页两侧的保护页；
分配模块，被配置为将所述内存池中的至少一个正常页分配给目标程序；
响应模块，被配置为响应于分配给所述目标程序的任一个正常页两侧的保护页被越界程序访问，获取用于指示所述越界程序的越界程序指示信息，以及用于指示被所述越界程序访问的保护页的越界访问保护页指示信息；
其中，所述确定模块，包括：
第一确定模块，被配置为确定当前***可用内存的内存容量，并根据所述当前***可用内存的内存容量以及内存池容量比，获取所述内存池的内存容量，所述内存池容量比小于1；
第二确定模块，被配置为根据所述内存池的内存容量，以及预设的正常页内存容量与保护页内存容量，确定所述内存池；
其中，所述分配模块，包括：
获取子模块，被配置为获取上一次分配所述内存池中的至少一个正常页的正常页分配时刻；
分配子模块，被配置为响应于当前时刻与所述正常页分配时刻之间的时间差大于或等于时间差阈值，将所述内存池中的至少一个正常页分配给所述目标程序。
5.如权利要求4所述的装置，其特征在于，所述分配子模块，被具体配置为响应于当前时刻与所述正常页分配时刻之间的时间差大于或等于时间差阈值，且所述内存池包括至少一个未分配的正常页，将所述内存池中的至少一个未分配的正常页分配给所述目标程序。
6.如权利要求4或5所述的装置，其特征在于，所述装置还包括：
修改模块，被配置为响应于分配给所述目标程序的任一个正常页两侧的保护页被所述越界程序访问之后，将所述越界程序所访问的保护页的属性修改为允许访问。
7.一种电子设备，其特征在于，包括：存储器和至少一个处理器；其中，所述存储器用于存储一条或多条计算机指令，所述一条或多条计算机指令被所述处理器执行，以实现如权利要求1至3中任一项所述的方法步骤。
8.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，该计算机指令被处理器执行时实现如权利要求1至3中任一项所述的方法步骤。
CN202211305648.0A 2022-10-24 2022-10-24 内存越界检测方法、装置、设备及介质 Active CN115373964B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211305648.0A CN115373964B (zh) 2022-10-24 2022-10-24 内存越界检测方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211305648.0A CN115373964B (zh) 2022-10-24 2022-10-24 内存越界检测方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN115373964A CN115373964A (zh) 2022-11-22
CN115373964B true CN115373964B (zh) 2023-01-20

Family

ID=84074101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211305648.0A Active CN115373964B (zh) 2022-10-24 2022-10-24 内存越界检测方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN115373964B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117648196B (zh) * 2024-01-29 2024-04-26 苏州元脑智能科技有限公司 一种内存分配的保护方法、装置、设备及介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581108A (zh) * 2003-07-31 2005-02-16 深圳市中兴通讯股份有限公司南京分公司 一种具有内存保护功能的内存管理方法
CN103514068A (zh) * 2012-06-28 2014-01-15 北京百度网讯科技有限公司 内存故障自动定位方法
WO2016123908A1 (zh) * 2015-02-06 2016-08-11 中兴通讯股份有限公司 一种内存越界的检测方法及装置
CN110674050A (zh) * 2019-10-08 2020-01-10 腾讯科技（深圳）有限公司 内存越界检测方法、装置、电子设备及计算机存储介质
CN114996064A (zh) * 2022-05-19 2022-09-02 阿里巴巴（中国）有限公司 内存检测方法、装置、设备及存储介质
CN115080343A (zh) * 2022-06-15 2022-09-20 北京航空航天大学 基于紧凑内存池的内存访问异常监控方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8028148B2 (en) * 2006-09-06 2011-09-27 Microsoft Corporation Safe and efficient allocation of memory
WO2012107988A1 (ja) * 2011-02-07 2012-08-16 富士通株式会社 メモリ管理プログラム、メモリ管理方法及び情報処理装置
CN103885830B (zh) * 2014-04-16 2017-02-15 中国科学院软件研究所 一种虚拟机跨数据中心动态迁移中的数据处理方法
US9804975B2 (en) * 2014-06-23 2017-10-31 The Johns Hopkins University Hardware-enforced prevention of buffer overflow
US10120709B2 (en) * 2016-02-29 2018-11-06 Red Hat Israel, Ltd. Guest initiated atomic instructions for shared memory page host copy on write
CN106919454B (zh) * 2017-01-25 2020-02-21 安科讯(福建)科技有限公司 基于lte协议栈的内存池问题定位方法及其***
US11126485B2 (en) * 2019-04-19 2021-09-21 Red Hat, Inc. Risk assessment for run-time patches
CN111124921B (zh) * 2019-12-25 2023-09-26 抖音视界有限公司 内存越界的检测方法、装置、设备和存储介质
CN115080223A (zh) * 2021-03-16 2022-09-20 华为技术有限公司 内存读写指令的执行方法及计算设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581108A (zh) * 2003-07-31 2005-02-16 深圳市中兴通讯股份有限公司南京分公司 一种具有内存保护功能的内存管理方法
CN103514068A (zh) * 2012-06-28 2014-01-15 北京百度网讯科技有限公司 内存故障自动定位方法
WO2016123908A1 (zh) * 2015-02-06 2016-08-11 中兴通讯股份有限公司 一种内存越界的检测方法及装置
CN110674050A (zh) * 2019-10-08 2020-01-10 腾讯科技（深圳）有限公司 内存越界检测方法、装置、电子设备及计算机存储介质
CN114996064A (zh) * 2022-05-19 2022-09-02 阿里巴巴（中国）有限公司 内存检测方法、装置、设备及存储介质
CN115080343A (zh) * 2022-06-15 2022-09-20 北京航空航天大学 基于紧凑内存池的内存访问异常监控方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
Elastos内存管理对软件调试的支持;陈俞飞等;《计算机技术与发展》;20100410(第04期);全文 *
Handling index-out-of-bounds in safety-critical embedded C code using model-based development;Gunter Blache;《Software & Systems Modeling》;20181009;全文 *
HeapCheck：Low-cost Hardware Support for Memory Safety;Gururaj Saileshwar等;《ACM Transaction on Architecture and Code Optimization》;20220123;第19卷(第01期);全文 *
kfence源码分析 - 摩斯电码 - 博客园;[email protected];《《http://cnblogs.com/pengdonglin137/p/16342898.html》》;20220604;第1页实现分析段第8-11行，第11页缺页异常段第1行和图1 *
Stack Bounds Protection with Low Fat Pointers;Gregory J.Duck等;《Network and Distributed.System Security Symposium》;20170226;全文 *
一种基于VxWorks的内存管理封装层的设计与实现;何先波;《西华师范大学学报(自然科学版)》;20050620(第02期);全文 *

Also Published As

Publication number Publication date
CN115373964A (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
US20170083435A1 (en) Dynamic Multithreaded Cache Allocation
CN100543703C (zh) 利用转换后备缓冲器选中的多处理器***和方法
CN100461112C (zh) 动态改善逻辑分区的存储器亲和性的装置和方法
CN110083494B (zh) 在多核心环境中管理硬件错误的方法和装置
US20230196502A1 (en) Dynamic kernel memory space allocation
US8332611B2 (en) Method and system for managing memory
US9032482B2 (en) Information processing apparatus and control method
US6895508B1 (en) Stack memory protection
US11275618B2 (en) Method, device and medium for allocating resource based on type of PCI device
US9710372B2 (en) Virtual machine based huge page balloon support
CN104252419B (zh) 一种内存分配的方法及装置
CN115373964B (zh) 内存越界检测方法、装置、设备及介质
KR20080052339A (ko) 임베디드 시스템을 위한 메모리 부족상황 관리 방법 및장치
US20180292988A1 (en) System and method for data access in a multicore processing system to reduce accesses to external memory
JP2007095072A (ja) マルチノードコンピュータのメモリ割当て方法、装置、およびプログラム
US9720722B2 (en) Hypervisor driven gradual balloon inflation
CN116342365A (zh) 用于经由使用可用设备存储器扩展***存储器的技术
US10007434B1 (en) Proactive release of high performance data storage resources when exceeding a service level objective
US10747450B2 (en) Dynamic virtual machine memory allocation
US8151086B2 (en) Early detection of an access to de-allocated memory
GB2609696A (en) Error information processing method and device, and storage medium
KR20170122090A (ko) 저장 장치의 메모리 컨트롤러가 수행하는 가비지 컬렉션 방법 및 메모리 컨트롤러
CN113849311B (zh) 内存空间管理方法、装置、计算机设备和存储介质
US20130014123A1 (en) Determination of running status of logical processor
US20080072009A1 (en) Apparatus and method for handling interrupt disabled section and page pinning apparatus and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant