JP2007095072A - マルチノードコンピュータのメモリ割当て方法、装置、およびプログラム - Google Patents
マルチノードコンピュータのメモリ割当て方法、装置、およびプログラム Download PDFInfo
- Publication number
- JP2007095072A JP2007095072A JP2006262791A JP2006262791A JP2007095072A JP 2007095072 A JP2007095072 A JP 2007095072A JP 2006262791 A JP2006262791 A JP 2006262791A JP 2006262791 A JP2006262791 A JP 2006262791A JP 2007095072 A JP2007095072 A JP 2007095072A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- node
- page
- affinity
- page frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 641
- 238000000034 method Methods 0.000 title claims abstract description 122
- 238000011156 evaluation Methods 0.000 claims abstract description 42
- 238000004590 computer program Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 description 36
- 238000004891 communication Methods 0.000 description 15
- 238000013507 mapping Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 239000000306 component Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010606 normalization Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 235000005282 vitamin D3 Nutrition 0.000 description 1
- 239000011647 vitamin D3 Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5033—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering data affinity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
【解決手段】ページフレームデマンドの正規化された尺度、すなわちノードからのメモリ割当ての好ましさを表すメモリ親和性の重み付けされた係数に基づいて計算することと、メモリを割当てることを含む、マルチノードコンピュータのメモリ割当てを評価することは、メモリ親和性の重み付けされた係数に基づいてメモリを割当てることを含むことができる。
【選択図】図1
Description
・メモリチップにアクセスするプロセッサ(214)と同じノード上のメモリチップ(216)の中にある物理メモリ
・同じバックプレーン(208)上の他のノード上のメモリチップ(218)の中にある物理メモリ
・または他のバックプレーン(206)上の他のノード上のメモリチップ(220)の中にある物理メモリ。
・ノード0:(0.75のノード0に対する評価されたメモリ親和性)÷(1.5の評価されたメモリ親和性の合計)×5MB=2.5MB
・ノード1:(0.60のノード1に対する評価されたメモリ親和性)÷(1.5の評価されたメモリ親和性の合計)×5MB=2.0MB
・ノード2:(0.15のノード0に対する評価されたメモリ親和性)÷(1.5の評価されたメモリ親和性の合計)×5MB=0.5MB
・ノード0:2.5MB÷2KB/ページフレーム=1280ページフレーム
・ノード1:2.0MB÷2KB/ページフレーム=1024ページフレーム
・ノード2:0.5MB÷2KB/ページフレーム=256ページフレーム
・ノード0:(0.75のノード0に対する評価されたメモリ親和性)÷(1.5の評価されたメモリ親和性の合計)×500割当て=250割当て
・ノード1:(0.60のノード1に対する評価されたメモリ親和性)÷(1.5の評価されたメモリ親和性の合計)×500割当て=200割当て
・ノード2:(0.15のノード0に対する評価されたメモリ親和性)÷(1.5の評価されたメモリ親和性の合計)×500割当て=50割当て
Claims (14)
- マルチノードコンピュータのメモリ割当ての方法であって、
ノード上のページフレームに対するページフレームデマンドに基づいて、ノードに対するメモリ親和性を評価するステップと、
前記評価に基づいてメモリを割当てるステップとを有する方法。 - メモリ親和性を評価するステップが、ページフレームデマンドの正規化された尺度に基づいて前記ノードからのメモリ割当ての好ましさを表すメモリ親和性の重み付けされた係数を計算するステップをさらに有し、
かつメモリを割当てるステップが、メモリ親和性の前記重み付けされた係数に基づいて、メモリを割当てるステップを有する、請求項1に記載の方法。 - 前記評価に基づいてメモリを割当てるステップが、割当てられるメモリの総量の比率として、前記ノードからメモリを割当てるステップをさらに含む、請求項1に記載の方法。
- 前記評価に基づいてメモリを割当てるステップが、メモリ割当ての総数の比率として、前記ノードからメモリを割当てるステップをさらに有する、請求項1に記載の方法。
- ノードに対するメモリ親和性を評価するステップが、ページフォールトの正規化された尺度に基づいてメモリ親和性を評価するステップをさらに有する、請求項1に記載の方法。
- ノードに対するメモリ親和性を評価するステップが、ページスワップの正規化された尺度に基づいてメモリ親和性を評価するステップをさらに有する、請求項1に記載の方法。
- ノードに対するメモリ親和性を評価するステップが、ページアウトの正規化された尺度に基づいてメモリ親和性を評価するステップをさらに有する、請求項1に記載の方法。
- マルチノードコンピュータのメモリ割当てのコンピュータプログラムであって、コンピュータを
ノード上のページフレームに対するページフレームデマンドに基づいて、ノードに対するメモリ親和性を評価することができ、
かつ前記評価に基づいてメモリを割当てるように機能させる、コンピュータプログラム。 - メモリ親和性を評価することが、ページフレームデマンドの正規化された尺度、すなわち前記ノードからのメモリ割当ての好ましさを表すメモリ親和性の重み付けされた係数に基づいて計算することをさらに含み、
かつメモリを割当てることが、メモリ親和性の前記重み付けされた係数に基づいて、メモリを割当てることをさらに含む、請求項8に記載のコンピュータプログラム。 - 前記評価に基づいてメモリを割当てることが、割当てられるメモリの総量の比率として、前記ノードからメモリを割当てることをさらに含む、請求項12に記載のコンピュータプログラム。
- 前記評価に基づいてメモリを割当てることが、メモリ割当ての総数の比率として、前記ノードからメモリを割当てることをさらに含む、請求項8に記載のコンピュータプログラム。
- ノードに対するメモリ親和性を評価することが、ページフォールトの正規化された尺度に基づいてメモリ親和性を評価することをさらに含む、請求項12に記載のコンピュータプログラム。
- ノードに対するメモリ親和性を評価することが、ページスワップの正規化された尺度に基づいてメモリ親和性を評価することをさらに含む、請求項8に記載のコンピュータプログラム。
- ノードに対するメモリ親和性を評価することが、ページアウトの正規化された尺度に基づいてメモリ親和性を評価することをさらに含む、請求項8に記載のコンピュータプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/239596 | 2005-09-29 | ||
US11/239,596 US8806166B2 (en) | 2005-09-29 | 2005-09-29 | Memory allocation in a multi-node computer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007095072A true JP2007095072A (ja) | 2007-04-12 |
JP5063069B2 JP5063069B2 (ja) | 2012-10-31 |
Family
ID=37895563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006262791A Expired - Fee Related JP5063069B2 (ja) | 2005-09-29 | 2006-09-27 | マルチノードコンピュータのメモリ割当て方法、装置、およびプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8806166B2 (ja) |
JP (1) | JP5063069B2 (ja) |
CN (1) | CN100465920C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010122805A (ja) * | 2008-11-18 | 2010-06-03 | Hitachi Ltd | 仮想サーバシステム並びに物理cpu及び物理メモリの割り当て方法 |
JP2011238278A (ja) * | 2011-07-22 | 2011-11-24 | Hitachi Ltd | 仮想計算機の制御方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7673114B2 (en) * | 2006-01-19 | 2010-03-02 | International Business Machines Corporation | Dynamically improving memory affinity of logical partitions |
TWM309149U (en) * | 2006-06-23 | 2007-04-01 | Genesys Logic Inc | Data cache device of flash memory |
US10474369B2 (en) * | 2012-02-06 | 2019-11-12 | Vmware, Inc. | Mapping guest pages to disk blocks to improve virtual machine management processes |
US10152450B2 (en) * | 2012-08-09 | 2018-12-11 | International Business Machines Corporation | Remote processing and memory utilization |
US9037669B2 (en) * | 2012-08-09 | 2015-05-19 | International Business Machines Corporation | Remote processing and memory utilization |
US9052932B2 (en) | 2012-12-17 | 2015-06-09 | International Business Machines Corporation | Hybrid virtual machine configuration management |
CN104166596B (zh) * | 2013-05-17 | 2018-06-26 | 华为技术有限公司 | 一种内存分配方法及节点 |
US10223282B2 (en) * | 2017-05-23 | 2019-03-05 | International Business Machines Corporation | Memory affinity management |
DE102020207616A1 (de) * | 2020-06-19 | 2021-12-23 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zum Betreiben einer Recheneinheit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005251184A (ja) * | 2004-03-04 | 2005-09-15 | Internatl Business Mach Corp <Ibm> | マルチノード型コンピュータ・システムにおいてリソースを管理する装置、方法、およびプログラム |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4718008A (en) * | 1986-01-16 | 1988-01-05 | International Business Machines Corporation | Method to control paging subsystem processing in a virtual memory data processing system during execution of critical code sections |
US5452440A (en) * | 1993-07-16 | 1995-09-19 | Zitel Corporation | Method and structure for evaluating and enhancing the performance of cache memory systems |
EP0703534B1 (de) * | 1994-09-19 | 2002-05-02 | Siemens Aktiengesellschaft | Speicherverwaltungssystem eines Rechnersystems |
US6167490A (en) * | 1996-09-20 | 2000-12-26 | University Of Washington | Using global memory information to manage memory in a computer network |
US6289424B1 (en) * | 1997-09-19 | 2001-09-11 | Silicon Graphics, Inc. | Method, system and computer program product for managing memory in a non-uniform memory access system |
US6249802B1 (en) * | 1997-09-19 | 2001-06-19 | Silicon Graphics, Inc. | Method, system, and computer program product for allocating physical memory in a distributed shared memory network |
US6701421B1 (en) * | 2000-08-17 | 2004-03-02 | International Business Machines Corporation | Application-level memory affinity control |
US6871219B2 (en) * | 2001-03-07 | 2005-03-22 | Sun Microsystems, Inc. | Dynamic memory placement policies for NUMA architecture |
US7143412B2 (en) * | 2002-07-25 | 2006-11-28 | Hewlett-Packard Development Company, L.P. | Method and apparatus for optimizing performance in a multi-processing system |
US20040088498A1 (en) * | 2002-10-31 | 2004-05-06 | International Business Machines Corporation | System and method for preferred memory affinity |
US6912625B2 (en) * | 2003-01-09 | 2005-06-28 | International Business Machines Corporation | Method, system, and computer program product for creating and managing memory affinity in logically partitioned data processing systems |
US7472246B2 (en) * | 2003-04-30 | 2008-12-30 | International Business Machines Corporation | Method and system for automated memory reallocating and optimization between logical partitions |
US6965978B2 (en) * | 2003-05-15 | 2005-11-15 | Microsoft Corporation | Memory tracking tool |
JP2006079495A (ja) * | 2004-09-13 | 2006-03-23 | Hitachi Ltd | ストレージシステム及び論理区画の設定方法 |
US20070073993A1 (en) * | 2005-09-29 | 2007-03-29 | International Business Machines Corporation | Memory allocation in a multi-node computer |
-
2005
- 2005-09-29 US US11/239,596 patent/US8806166B2/en active Active
-
2006
- 2006-07-18 CN CNB2006101015014A patent/CN100465920C/zh active Active
- 2006-09-27 JP JP2006262791A patent/JP5063069B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005251184A (ja) * | 2004-03-04 | 2005-09-15 | Internatl Business Mach Corp <Ibm> | マルチノード型コンピュータ・システムにおいてリソースを管理する装置、方法、およびプログラム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010122805A (ja) * | 2008-11-18 | 2010-06-03 | Hitachi Ltd | 仮想サーバシステム並びに物理cpu及び物理メモリの割り当て方法 |
JP2011238278A (ja) * | 2011-07-22 | 2011-11-24 | Hitachi Ltd | 仮想計算機の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US8806166B2 (en) | 2014-08-12 |
CN1940890A (zh) | 2007-04-04 |
US20070073992A1 (en) | 2007-03-29 |
CN100465920C (zh) | 2009-03-04 |
JP5063069B2 (ja) | 2012-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5063069B2 (ja) | マルチノードコンピュータのメモリ割当て方法、装置、およびプログラム | |
US20070073993A1 (en) | Memory allocation in a multi-node computer | |
US8212832B2 (en) | Method and apparatus with dynamic graphics surface memory allocation | |
US9292437B2 (en) | Optimizing virtual memory allocation in a virtual machine based upon a previous usage of the virtual memory blocks | |
US8214577B2 (en) | Method of memory management for server-side scripting language runtime system | |
CN109582600B (zh) | 一种数据处理方法及装置 | |
US20080288718A1 (en) | Method and apparatus for managing memory for dynamic promotion of virtual memory page sizes | |
US20070022416A1 (en) | Execution device and application program | |
US20040250041A1 (en) | Heap allocation | |
US8793444B2 (en) | Managing large page memory pools | |
US6961840B2 (en) | Method and apparatus for managing a dynamic alias page table | |
US8055876B2 (en) | Selectively mark free frames as unused for cooperative memory over-commitment | |
US8996834B2 (en) | Memory class based heap partitioning | |
US7783849B2 (en) | Using trusted user space pages as kernel data pages | |
GB2516435A (en) | Embedded memory management scheme for real-time applications | |
US9405470B2 (en) | Data processing system and data processing method | |
US20230033029A1 (en) | Optimized memory tiering | |
Goglin et al. | Using performance attributes for managing heterogeneous memory in hpc applications | |
US11836525B2 (en) | Dynamic last level cache allocation for cloud real-time workloads | |
CN111902804B (zh) | 用于管理存储设备的资源并量化i/o请求成本的***和方法 | |
US20230031304A1 (en) | Optimized memory tiering | |
US6289435B1 (en) | Re-use of special purposed registers as general purpose registers | |
US20230400981A1 (en) | System and method for managing queues in systems with high parallelism | |
KR20110125937A (ko) | 사용자 응답 시간을 고려한 메모리 관리 장치 및 방법 | |
US10579392B2 (en) | System and method for mapping physical memory with mixed storage class memories |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120127 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20120127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5063069 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |