CN115359744B - 多通道mipi模组点屏方法、设备及存储介质 - Google Patents

多通道mipi模组点屏方法、设备及存储介质 Download PDF

Info

Publication number
CN115359744B
CN115359744B CN202210979286.7A CN202210979286A CN115359744B CN 115359744 B CN115359744 B CN 115359744B CN 202210979286 A CN202210979286 A CN 202210979286A CN 115359744 B CN115359744 B CN 115359744B
Authority
CN
China
Prior art keywords
mipi
module
screen
singlechip
main control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210979286.7A
Other languages
English (en)
Other versions
CN115359744A (zh
Inventor
朱广淞
张瑞
卜佳平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hideame Electronic Technology Suzhou Co ltd
Original Assignee
Hideame Electronic Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hideame Electronic Technology Suzhou Co ltd filed Critical Hideame Electronic Technology Suzhou Co ltd
Priority to CN202210979286.7A priority Critical patent/CN115359744B/zh
Publication of CN115359744A publication Critical patent/CN115359744A/zh
Application granted granted Critical
Publication of CN115359744B publication Critical patent/CN115359744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0004—Parallel ports, e.g. centronics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Digital Computer Display Output (AREA)

Abstract

本申请涉及一种多通道MIPI模组点屏方法、设备及存储介质，该方法适用于具有多个MIPI接口的点屏装置，其能够自动为各种型号的待测MIPI模组配置对应的初始化代码和点屏数据，同时点亮不同型号的多个MIPI模组，有助于降低MIPI模组烧屏风险以及提升MIPI模组的点屏检测效率。其中，点屏装置包括主控芯片、与主控芯片连接的单片机、与单片机连接的多个MIPI桥接芯片、与多个MIPI桥接芯片分别连接的多个MIPI接口，单片机中存储有多组初始化代码，多组初始化代码分别对应多种型号的MIPI模组，主控芯片用于接收并存储来自上位机的分别对应多种型号MIPI模组的多组点屏数据。

Description

多通道MIPI模组点屏方法、设备及存储介质
技术领域
本申请涉及显示模组尤其是MIPI模组的点屏检测领域，具体涉及一种多通道MIPI模组点屏方法、设备及存储介质。
背景技术
显示模组是显示装置的重要部件之一，显示模组的质量的优劣直接影响显示装置整体的使用性能，其中MIPI(Mobile Industry Processor Interface，移动产业处理器接口)模组是众多显示模组中的一种。
在MIPI模组投入使用之前，需要利用点屏装置对其进行点屏检测，以测试MIPI模组是否合格，例如测试MIPI模组能否能够正常显示。
相关技术提供的一种点屏装置配置有多个MIPI接口，在使用时，可将这些接口中的每一个分别连接一个待点屏检测的MIPI模组，从而一次点亮多个MIPI模组，提高检测效率。不同型号的MIPI模组因设计结构存在差别，故而所需要的初始化代码(例如Vcom值、Power值、GOA参数、gamma参数等)和点屏数据(例如图像数据、分辨率、前后肩、电源及电源时序、刷新率等)不同。然而，现有技术中的多接口点屏装置在进行多MIPI模组点屏时，受点屏装置自身结构和内部程序的限制，各个MIPI接口输出的初始化代码及点屏数据是相同的，并且各个MIPI接口输出的初始化代码及点屏数据需要由工作人员人为地选择，故而这要求点屏装置各个MIPI接口连接的MIPI模组型号必须保持一致，否则，将存在至少一部分MIPI模组(即便该模组为合格品)因配置的初始化代码或点屏数据不匹配而无法点亮的误判问题，甚至会导致原本正常的某个MIPI模组因配置的初始化代码与之不匹配而烧屏。此外，这种方式对工作人员的专业能力依耐程度高，其要求工作人员必须能够准确地判断出当前接入的各个MIPI模组的型号一致以及为何种型号，并在上位机中准确地选择与之对应的初始化代码或点屏数据，否则，将存在接入的所有MIPI模组因人为原因无法点亮而造成误判问题，甚至可能导致原本正常的所有MIPI模组因人为配置的初始化代码不匹配而烧屏。
发明内容
有鉴于此，本申请提出一种多通道MIPI模组点屏方法、设备及存储介质，该方法适用于具有多个MIPI接口的点屏装置，其能够自动为各种型号的待测MIPI模组配置对应的初始化代码和点屏数据，同时点亮不同型号的多个MIPI模组，且有助于降低MIPI模组烧屏风险以及提升MIPI模组的点屏检测效率。
第一方面，本申请提出一种多通道MIPI模组点屏方法，应用于包括N个MIPI接口的点屏装置，N为不小于2的整数，在所述N个MIPI接口分别一一对应地连接N个MIPI模组时，所述点屏方法包括：
接收并存储来自上位机的多组点屏数据，其中，所述多组点屏数据分别对应多种型号的MIPI模组；
向所述N个MIPI模组中的第i个MIPI模组发送获取所述第i个MIPI模组的第i型号信息的请求，其中，i依次在{1,2,3，……N}中取值；
在接收到所述第i型号信息后，从所述多组点屏数据中查找与所述第i型号信息对应的第i点屏数据；
响应于查找到所述第i点屏数据，向所述第i个MIPI模组发送所述第i点屏数据。
结合第一方面，在一种可能的实现方式中，所述点屏装置中存储有多组初始化代码，所述多组初始化代码分别对应多种型号的MIPI模组；
在所述从所述多组点屏数据中查找与所述第i型号信息对应的第i点屏数据之前，所述点屏方法还包括：
从所述多组初始化代码中查找与所述第i型号信息对应的第i点初始化代码；
响应于查找到所述第i点初始化代码，向所述第i个MIPI模组发送所述第i点初始化代码。
第二方面，本申请提出一种多通道MIPI模组点屏方法，应用于点屏装置，所述点屏装置包括主控芯片、与所述主控芯片连接的单片机、与所述单片机连接的多个MIPI桥接芯片、以及与所述多个MIPI桥接芯片分别连接的多个MIPI接口，其中，所述单片机中存储有多组初始化代码，所述多组初始化代码分别对应多种型号的MIPI模组；所述点屏方法包括：
所述主控芯片接收并存储来自上位机的多组点屏数据，其中，所述多组点屏数据分别对应多种型号的MIPI模组；
所述单片机通过第一MIPI桥接芯片向第一MIPI模组发送获取所述第一MIPI模组的第一型号信息的请求，其中，所述第一MIPI模组为当前与所述多个MIPI接口中的第一MIPI接口连接的MIPI模组，所述第一MIPI桥接芯片为所述多个MIPI桥接芯片中与所述第一MIPI接口连接的MIPI桥接芯片；
所述第一MIPI桥接芯片接收来自所述第一MIPI模组的所述第一型号信息，并将所述第一型号信息以及所述第一MIPI桥接芯片的第一标识信息发送给所述单片机；
所述单片机从所述多组初始化代码中查找与所述第一型号信息对应的第一初始化代码；
所述单片机响应于查找到所述第一初始化代码，则基于所述第一标识信息，通过所述第一MIPI桥接芯片向所述第一MIPI模组发送所述第一初始化代码；
所述单片机向所述主控芯片发送所述第一型号信息和所述第一标识信息；
所述主控芯片从所述多组点屏数据中查找与所述第一型号信息对应的第一点屏数据；
所述主控芯片响应于查找到所述第一点屏数据，则基于所述第一标识信息，通过所述第一MIPI桥接芯片向所述第一MIPI模组发送所述第一点屏数据。
结合第二方面，在一种可能的实现方式中，所述第一MIPI接口为所述多个MIPI接口中的任意一个。
结合第二方面，在一种可能的实现方式中，
在所述单片机通过所述第一MIPI桥接芯片向所述第一MIPI模组发送所述第一初始化代码之后，在所述单片机向所述主控芯片发送所述第一型号信息和所述第一标识信息之前，所述点屏方法还包括：
所述单片机通过第二MIPI桥接芯片向第二MIPI模组发送获取所述第二MIPI模组的第二型号信息的请求，其中，所述第二MIPI模组为当前与所述多个MIPI接口中的第二MIPI接口连接的MIPI模组，所述第二MIPI接口与所述第一MIPI接口为不同的MIPI接口，所述第二MIPI桥接芯片为所述多个MIPI桥接芯片中与所述第二MIPI接口连接的MIPI桥接芯片；
所述第二MIPI桥接芯片接收来自所述第二MIPI模组的所述第二型号信息，并将所述第二型号信息以及所述第二MIPI桥接芯片的第二标识信息发送给所述单片机；
所述单片机从所述多组初始化代码中查找与所述第二型号信息对应的第二初始化代码；
所述单片机响应于查找到所述第二初始化代码，则基于所述第二标识信息，通过所述第二MIPI桥接芯片向所述第二MIPI模组发送所述第二初始化代码；
在所述单片机向所述主控芯片发送所述第一型号信息和所述第一标识信息之后，所述点屏方法还包括：
所述单片机向所述主控芯片发送所述第二型号信息和所述第二标识信息；
所述主控芯片从所述多组点屏数据中查找与所述第二型号信息对应的第二点屏数据；
所述主控芯片响应于查找到所述第二点屏数据，则基于所述第二标识信息，通过所述第二MIPI桥接芯片向所述第二MIPI模组发送所述第二点屏数据。
结合第二方面，在一种可能的实现方式中，
在所述单片机通过所述第二MIPI桥接芯片向所述第二MIPI模组发送所述第二初始化代码之后，在所述单片机向所述主控芯片发送所述第一型号信息和所述第一标识信息之前，所述点屏方法还包括：
所述单片机通过第三MIPI桥接芯片向第三MIPI模组发送获取所述第三MIPI模组的第三型号信息的请求，其中，所述第三MIPI模组为当前与所述多个MIPI接口中的第三MIPI接口连接的MIPI模组，所述第三MIPI接口与所述第二MIPI接口和所述第一MIPI接口为不同的MIPI接口，所述第三MIPI桥接芯片为所述多个MIPI桥接芯片中与所述第三MIPI接口连接的MIPI桥接芯片；
所述第三MIPI桥接芯片接收来自所述第三MIPI模组的所述第三型号信息，并将所述第三型号信息以及所述第三MIPI桥接芯片的第三标识信息发送给所述单片机；
所述单片机从所述多组初始化代码中查找与所述第三型号信息对应的第三初始化代码；
所述单片机响应于查找到所述第三初始化代码，则基于所述第三标识信息，通过所述第三MIPI桥接芯片向所述第二MIPI模组发送所述第三初始化代码；
在所述单片机向所述主控芯片发送所述第二型号信息和所述第二标识信息之后，所述点屏方法还包括：
所述单片机向所述主控芯片发送所述第三型号信息和所述第三标识信息；
所述主控芯片从所述多组点屏数据中查找与所述第三型号信息对应的第三点屏数据；
所述主控芯片响应于查找到所述第三点屏数据，则基于所述第三标识信息，通过所述第三MIPI桥接芯片向所述第三MIPI模组发送所述第三点屏数据。
结合第二方面，在一种可能的实现方式中，所述主控芯片为FPGA芯片，所述单片机为串行通讯结构。
第三方面，本申请提出一种点屏装置，包括：
主控芯片，
与所述主控芯片连接的单片机，
与所述单片机连接的多个MIPI桥接芯片，以及
与所述多个MIPI桥接芯片分别连接的多个MIPI接口；
所述主控芯片用于接收和存储来自上位机的多组点屏数据，其中，所述多组点屏数据分别对应多种型号的MIPI模组；
所述单片机中存储有多组初始化代码，所述多组初始化代码分别对应多种型号的MIPI模组，所述单片机用于：
通过第一MIPI桥接芯片向所述第一MIPI模组发送获取所述第一MIPI模组的第一型号信息的请求，其中，所述第一MIPI模组为当前与所述多个MIPI接口中的任一个第一MIPI接口连接的MIPI模组，所述第一MIPI桥接芯片为所述多个MIPI桥接芯片中与所述第一MIPI接口连接的MIPI桥接芯片；
接收由所述第一MIPI桥接芯片发来的所述第一型号信息和所述第一MIPI桥接芯片的标识信息；
从所述多组初始化代码中查找与所述第一型号信息对应的第一初始化代码；
响应于查找到所述第一初始化代码，基于所述第一标识信息，通过所述第一MIPI桥接芯片向所述第一MIPI模组发送所述第一初始化代码；
向所述主控芯片发送所述第一型号信息和所述第一标识信息；
所述主控芯片还用于：
从所述多组点屏数据中查找与所述第一型号信息对应的第一点屏数据；
响应于查找到所述第一点屏数据，则基于所述第一标识信息，通过所述第一MIPI桥接芯片向所述第一MIPI模组发送所述第一点屏数据。
第四方面，本申请提出一种点屏装置，包括：
存储器，
处理器，以及
存储在所述存储器中并可被所述处理器执行的程序；
其中，所述处理器执行所述程序时以实现如第一方面或第二方面所述的点屏方法。
第五方面，本申请提出一种计算机可读存储介质，所述存储介质中存储有指令，当所述指令在计算机设备上运行时，使得所述计算机设备执行如第一方面或第二方面所述的点屏方法。
本申请第一方面提供的多通道MIPI模组点屏方法，当点屏装置的各个MIPI接口均连接待点屏检测的MIPI模组时，能够自动为每个待测MIPI模组准确地配置对应的点屏数据，同时点屏不同型号的多个MIPI模组，提升点屏检测效率并降低烧屏风险。
本申请第二方面提供的多通道MIPI模组点屏方法，当点屏装置的某一个或多个MIPI接口连接待点屏检测的MIPI模组时，能够自动为每个待测MIPI模组准确地配置对应的初始化代码和点屏数据，同时点屏不同型号的多个MIPI模组，提升点屏检测效率并降低烧屏风险。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本申请的一些实施例，而非对本申请的限制。
图1是本申请一实施例提供的多通道MIPI模组点屏方法流程图。
图2是本申请一实施例提供的点屏装置的应用框图。
图3是本申请另一实施例提供的点屏装置的应用框图。
图4是本申请一实施例提供的点屏装置的结构示意图。
图5是本申请另一实施例提供的多通道MIPI模组点屏方法流程图。
图6是本申请另一实施例提供的点屏装置的结构示意图。
附图标记说明：
1-主控芯片，2-单片机，3-第一MIPI桥接芯片，4-第一MIPI接口，5-第二MIPI桥接芯片，6-第二MIPI接口，7-第三MIPI桥接芯片，8-第三MIPI接口，9-上位机，10-第一MIPI模组，11-第二MIPI模组，12-第三MIPI模组。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请实施例的附图，对本申请实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于所描述的本申请的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。可以理解，在不冲突的情况下，本文所描述的各个实施例的一些技术手段可相互替换或结合。
在本申请说明书和权利要求书的描述中，若存在术语“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。由此，限定有“第一”、“第二”等的对象可以明示或者隐含地包括一个或者多个该对象。并且，“一个”或者“一”等类似词语，不表示数量限制，而是表示存在至少一个，“多个”表示不少于两个。
在本申请说明书和权利要求书的描述中，若存在术语“基于”、“根据”，用于描述影响确定的一个或多个因素。该术语不排除影响确定的附加因素。即，确定可仅基于这些因素或至少部分地基于这些因素。例如短语“基于A来确定B”，这种情况下，A为影响B的确定的因素，此短语不排除B的确定可能还基于C。
在本申请说明书和权利要求书的描述中，若存在术语“如果”，取决于上下文，通常可以与“当…时”或“在…时”或“响应于确定”或“响应于检测到”互换。
在本申请说明书的描述中，参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。
下面结合图1描述根据本申请实施例提供的多通道MIPI模组点屏方法，该方法应用于点屏装置，该点屏装置包括主控芯片1、与主控芯片1连接的单片机2、与单片机2连接的多个MIPI桥接芯片、与多个MIPI桥接芯片分别连接的多个MIPI接口。单片机2中存储有多组初始化代码，该多组初始化代码分别对应多种型号的MIPI模组。前述主控芯片1、单片机2、多个MIPI桥接芯片和多个MIPI接口安装在同一个壳体中，而且MIPI接口具有暴露于壳体外表面的插接部。
在一些实施例中，上述MIPI桥接芯片和MIPI接口的数据分别为八个，单片机2中烧录的初始化代码共有二十组，这二十组初始化代码分别对应不同的二十种型号的MIPI模组。
单片机2可以通过SPI协议与MIPI桥接芯片通信，MIPI桥接芯片通过MIPI协议和MIPI模组通信，SPI通信的时钟信号由单片机2产生，MIPI通信的时钟信号由MIPI桥接芯片产生。
在本实施例中，主控芯片1为FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)芯片，其为并行通讯结构，可以在同一时刻传输多位数据。而单片机2为串行通讯结构，其在同一时刻只能传输一组数据，不过单片机2相比于主控芯片1具有价格低廉的优势。
请参见图1并结合图2，上述点屏方法可以包括以下步骤：
S101，主控芯片1接收并存储来自上位机9的多组点屏数据，其中，多组点屏数据分别对应多种型号的MIPI模组。
点屏数据是点亮MIPI模组用的数据(不包括初始化代码)，一般包括图像数据、分辨率、前后肩、电源及电源时序、刷新率等。不同型号的MIPI模组所用的点屏数据不同，例如800×2560分别率的MIPI模组和720×1544分别率的MIPI模组所用的图像分辨率不同(显然，800×2560分别率的MIPI模组和720×1544分别率的MIPI模组的型号必然不同)，即便同为800×2560分别率但是不同型号的MIPI模组在点屏数据方面也有所不同。
在一些实施例中，用户将预存有十五组点屏数据(分别对应十五种型号的MIPI模组)的上位机9连接至上述主控芯片1，而后对该上位机9进行操作，例如通过鼠标点击上位机9的显示屏上的“点屏”控件，则上位机9响应于该操作而将这十五组点屏数据全部发送至上述主控芯片1。主控芯片1接收到该十五组点屏数据后，将它们分别存储在主控芯片1的不同的十五个存储空间内。
S102，单片机2通过第一MIPI桥接芯片3向第一MIPI模组10发送获取第一MIPI模组10的第一型号信息的请求，其中，第一MIPI模组10为当前与上述多个MIPI接口中的第一MIPI接口4连接的MIPI模组，第一MIPI桥接芯片3为多个MIPI桥接芯片中与第一MIPI接口4连接的MIPI桥接芯片。
示例性地，在第一MIPI接口4与待点屏检测的第一MIPI模组10处于通信连接的状态下，如果对单片机2上电，则无需工作人员的特别操作，单片机2便自动地经由第一MIPI桥接芯片3(例如SSD2828，SSD2832)向与待点屏检测的第一MIPI模组10发送获取该第一MIPI模组10的型号信息的请求，即，单片机2先发送前述请求至第一MIPI桥接芯片3，第一MIPI桥接芯片3再将该请求转发至第一MIPI模组10。
在一些实施例中，第一MIPI模组10可以是当前与上述多个MIPI接口中的任一个MIPI接口连接的MIPI模组，或者说，第一MIPI接口4可以是上述多个MIPI接口中的任一个。即，无论多个MIPI接口中的哪一个MIPI接口接入了MIPI模组，那么单片机2都通过会通过对应的MIPI桥接芯片向接入的MIPI模组发送获取该MIPI模组的型号信息的请求。由此，使得该点屏装置能够自动获取接入各个MIPI接口的MIPI模组的型号信息。
可以理解，该步骤S102与上述步骤S101之间并不要求必须具有严格的时序关系，S102可以在S101之后进行，也可以在S101之前进行，或者二者同时进行。不过，当S101与S102同时进行或者S101在S102之后进行时，宜保证在执行下述步骤S111时，已经留出了足够长的时间完成了步骤S101。
S103，第一MIPI桥接芯片3接收来自第一MIPI模组10的第一型号信息，并将第一型号信息以及第一MIPI桥接芯片3的第一标识信息发送给单片机2。
示例性地，第一MIPI模组10接收到上述请求之后，响应于该请求，将自身的型号信息(即第一型号信息)经由第一MIPI桥接芯片3反向传送给第一MIPI模组10。而且，在第一MIPI桥接芯片3收到前述第一型号信息时，其不仅将第一型号信息转发给单片机2，而且还会将自身的标识信息(即第一标识信息，例如第一标识信息可以是该第一MIPI桥接芯片3的唯一标识码UID)也发送给单片机2。在一些实施方式中，第一MIPI桥接芯片3将第一标识信息和第一型号信息打包后发送给单片机2。
可以理解，多个MIPI桥接芯片的型号可以相同，但是它们的标识信息(例如芯片的唯一标识码UID)并不相同。
MIPI模组的型号信息通常存储在其04h寄存器中，故单片机2可通过第一MIPI桥接芯片3访问该第一MIPI模组10的04h寄存器而获知第一MIPI模组10的型号信息。
S104，单片机2从多组初始化代码中查找与第一型号信息对应的第一初始化代码。
当单片机2接收到由第一MIPI桥接芯片3发送来的第一型号信息及第一标识信息后，单片机2自动从预存的上述多组初始化代码中查找与该第一型号信息对应的第一初始化代码。
S105，单片机2响应于查找到第一初始化代码，则基于第一标识信息，通过第一MIPI桥接芯片3向第一MIPI模组10发送第一初始化代码。
在一些实施例中，单片机2中不仅存储有多组初始化代码，而且还存储有与各组初始化代码分别绑定的多个不同的MIPI模组型号信息，当单片机2接收到第一型号信息后，从其预存的多个型号信息中查找第一型号信息，若单片机2从其预存的多个型号信息中查找了第一型号信息，也即说明其查找到了对应的第一初始化代码，则随后向第一MIPI模组10发送与第一型号信息绑定的那组初始化代码——第一初始化代码，从而使第一MIPI模组10进行初始化处理，为第一MIPI模组10后序的点屏做好准备。
S106，单片机2通过第二MIPI桥接芯片5向第二MIPI模组11发送获取第二MIPI模组11的第二型号信息的请求，其中，第二MIPI模组11为当前与上述多个MIPI接口中的第二MIPI接口6连接的MIPI模组，第二MIPI桥接芯片5为多个MIPI桥接芯片中与第二MIPI接口6连接的MIPI桥接芯片。
第二MIPI模组11是当前连接到该点屏装置的某另一个MIPI接口(即上述第二MIPI接口6)的待点屏检测的MIPI模组。
在一些实施例中，在第二MIPI接口6与待点屏检测的第二MIPI模组11处于通信连接的状态下，如果对单片机2上电，则无需工作人员的特别操作，单片机2便自动地经由第二MIPI桥接芯片5(例如SSD2828，SSD2832)向与待点屏检测的第二MIPI模组11发送获取该第二MIPI模组11的型号信息的请求。
需要说明的是，如果在某时间有两个以上的MIPI接口都接入了对应的MIPI模组，例如第一MIPI接口4和第二MIPI接口6分别连接了第一MIPI模组10和第二MIPI模组11，那么当串行通讯结构的单片机2上电后，可以先向其中一个MIPI模组例如第一MIPI模组10发送获取型号信息的请求，并在将第一初始化代码发送给第一MIPI模组10之后，再向另一个MIPI模组例如第二MIPI模组11发送获取型号信息的请求。当然，单片机2在上电后，也可以依次向第一MIPI模组10和第二MIPI模组11发送获取型号信息的请求，而后再依次向第一MIPI模组10和第二MIPI模组11发送初始化代码。单片机2的动作顺序可由写入该单片机2的代码决定。
单片机2为串行通讯结构，其不能够同时向第一MIPI模组10和第二MIPI模组11发送请求信号，所以在本实施例中，单片机2在依次向第一MIPI模组10发送请求信号和第一初始化代码之后，再依次向第二MIPI模组11发送请求信号和第二初始化代码。
在另一些实施例中，单片机2也可以依次向第一MIPI模组10和第二模组(乃至下述的第三模组)发送请求信号，然后再依次向第一MIPI模组10和第二模组发送第一初始化代码，而后依次向上位机9发送第一型号信息和第二型号信息。
S107，第二MIPI桥接芯片5接收来自第二MIPI模组11的第二型号信息，并将第二型号信息以及第二MIPI桥接芯片5的第二标识信息发送给单片机2。
在一些实施例中，第二MIPI模组11接收到上述请求之后，响应于该请求，将自身的型号信息(即第二型号信息)经由第二MIPI桥接芯片5反向传送给第二MIPI模组11。在第二MIPI桥接芯片5收到前述第二型号信息时，其不仅将第二型号信息转发给单片机2，而且还会将自身的标识信息(即第二标识信息，例如第二标识信息可以是该第二MIPI桥接芯片5的唯一标识码UID)也发送给单片机2。在一个实施例中，第二MIPI桥接芯片5将第二标识信息和第二型号信息打包后发送给单片机2。
S108，单片机2从多组初始化代码中查找与第二型号信息对应的第二初始化代码。
当单片机2接收到由第二MIPI桥接芯片5发送来的第二型号信息及标识信息后，单片机2自动从预存的上述多组初始化代码中查找与该第二型号信息对应的第二初始化代码。
S109，单片机2响应于查找到第二初始化代码，则基于第二标识信息，通过第二MIPI桥接芯片5向第二MIPI模组11发送第二初始化代码。
示例性地，单片机2中不仅存储有多组初始化代码，而且还存储有与各组初始化代码分别绑定的多个不同的MIPI模组型号信息，当单片机2接收到第二型号信息后，从其预存的多个型号信息中查找是否存在第二型号信息，若单片机2从其预存的多个型号信息中查找了第二型号信息，也即说明其查找到了对应的第二初始化代码，则随后向第二MIPI模组11发送与第二型号信息绑定的那组初始化代码——第二初始化代码，从而使第二MIPI模组11进行初始化处理，为第二MIPI模组11后序的点屏检测做好准备。
S110，单片机2向主控芯片1发送第一型号信息和第一标识信息。
具体地，单片机2在发送完第二初始化代码之后，向主控芯片1发送第一型号信息也即第一MIPI模组10的型号信息和第一标识信息也即第一MIPI芯片的标识信息，从而告知主控芯片1第一MIPI模组10的型号，并通过第一标识信息告知第一MIPI模组10所在的通道(或称路径)——具有第一标识信息的那个MIPI桥接芯片(也即第一MIPI桥接芯片3)所在的通道。
S111，主控芯片1从多组点屏数据中查找与第一型号信息对应的第一点屏数据。
示例性地，当主控芯片1接收到由单片机2发来的第一型号信息和第一标识信息后，主控芯片1从预先获取并存储的多组点屏数据中查找与该第一型号信息对应的第一点屏数据。
S112，主控芯片1响应于查找到第一点屏数据，则基于第一标识信息，通过第一MIPI桥接芯片3向第一MIPI模组10发送第一点屏数据。
在一些实施例中，S101中介绍的上位机9不仅向主控芯片1发送了多组点屏数据，而且还连带地发送有与该多组点屏数据分别一一对应的多个MIPI模组型号信息。由此，主控芯片1中不仅存储有多组点屏数据，而且还存储有与各组点屏数据分别绑定的多个不同的MIPI模组型号信息。当主控芯片1接收到第一型号信息后，从其预存的多个型号信息中查找是否存在第一型号信息，若主控芯片1从其预存的多个型号信息中查找了第一型号信息，也即表明其查找到了对应的第一点屏数据，则随后向第一MIPI模组10发送与第一型号信息绑定的那组点屏数据——第一点屏数据，从而对第一MIPI模组10进行点屏。
主控芯片1之所以能够准确地将第一点屏数据发送给第一MIPI模组10而非上述第二MIPI模组11，是因为主控芯片1可以根据其在步骤S110中收到的第一标识信息来选择发送通道——只有具有该第一标识信息的第一MIPI桥接芯片3才能接收和转发第一点屏数据，而第一MIPI桥接芯片3恰好对应第一MIPI模组10。
众所周知，MIPI模组必须在进行初始化处理之后才能接收点屏数据而点屏，并且，MIPI模组的初始化需要一定的时长，如果MIPI模组无时长间隔地先后接收初始化代码和点屏数据，还必须等待初始化完成之后才能够基于点屏数据进行点屏。可见，这种情况下，点屏数据的快速发送(发送完初始化代码之后立即发送点屏数据)并不会使得MIPI模组快速点屏(点屏可理解为：在MIPI模组上显示出点屏数据中的图像数据)。
由上述描述可知，在本实施例中，主控芯片1向第一MIPI模组10发送第一点屏数据(对应该步骤S112)在单片机2向第一MIPI模组10发送第一初始化代码(对应步骤S105)之后进行，二者之间间隔有执行S106至S111所用的时长。因此，在一些实施例中，在执行该步骤S112时，第一MIPI模组10已经在足够长的前述时长下完成了初始化处理，故而当主控芯片1将第一点屏数据发送给第一MIPI模组10时，第一MIPI模组10已经做好了点屏准备，可立即执行点屏指令。
S113，单片机2向主控芯片1发送第二型号信息和第二标识信息。
单片机2在发送完第一型号信息和第一标识信息之后，便可向主控芯片1发送第二型号信息也即第二MIPI模组11的型号信息和第二标识信息也即第二MIPI芯片的标识信息，从而告知主控芯片1第二MIPI模组11的型号，并通过第二标识信息告知第二MIPI模组11所在的通道——即具有第二标识信息的那个MIPI桥接芯片(也即第二MIPI桥接芯片5)所在的通道。
可以理解，该步骤S113的执行主体为单片机2，而上述步骤S111和S112的执行主体为主控芯片1，主控芯片1为并行通讯结构，因此，主控芯片1可以一边接收第二型号信息和第二标识信息，一边查找第一型号信息或者向第一MIPI模组10发送第一点屏数据。可见，在本实施例中，无需要求步骤S113与步骤S111和S112之间具有严格的时序关系。通常情况下，会在某一时间段内，该步骤S113和上述步骤S111或S112均在进行。
S114，主控芯片1从多组点屏数据中查找与第二型号信息对应的第二点屏数据。
示例性地，当主控芯片1接收到由单片机2发来的第二型号信息和第二标识信息后，主控芯片1从预先获取并存储的多组点屏数据中查找与该第二型号信息对应的第二点屏数据。
S115，主控芯片1响应于查找到第二点屏数据，则基于第二标识信息，通过第二MIPI桥接芯片5向第二MIPI模组11发送第二点屏数据。
在一些实施例中，S101中介绍的上位机9不仅向主控芯片1发送了多组点屏数据，而且还连带地发送有与该多组点屏数据分别对应的多个MIPI模组型号信息。由此，主控芯片1中不仅存储了多组点屏数据，而且还存储有与各组点屏数据分别绑定的多个不同的MIPI模组型号信息。当主控芯片1接收到第二型号信息后，从其预存的多个型号信息中查找是否存在第二型号信息，若主控芯片1从其预存的多个型号信息中查找到了第二型号信息，也即表明其查找到了对应的第二点屏数据，则随后向第二MIPI模组11发送与第二型号信息绑定的那组点屏数据——第二点屏数据，从而对第二MIPI模组11进行点屏。
主控芯片1之所以能够准确地将第二点屏数据发送给第二MIPI模组11而非上述第一MIPI模组10，是因为主控芯片1可以根据其收到的第二标识信息选择发送通道——只有具有该第二标识信息的第二MIPI桥接芯片5才能接收和转发第二点屏数据，而第二MIPI桥接芯片5恰好对应第二MIPI模组11。
由上述描述可知，主控芯片1向第二MIPI模组11发送第二点屏数据(对应该步骤S115)是在单片机2向第二MIPI模组11发送第二初始化代码(对应步骤S109)之后进行，而且二者之间至少间隔有执行S110至S114所用的时长。因此，在一些实施例中，在执行该步骤S115时，第二MIPI模组11已经在足够长的前述时长下完成了初始化处理，故而当主控芯片1将第二点屏数据发送给第二MIPI模组11时，第二MIPI模组11已经完成了初始化而做好了点屏准备，可立即执行点屏指令。
一些不同型号的MIPI模组在初始化代码上会存在相同的部分(例如，多种不同型号MIPI模组中用来配置延时调整参数的初始化代码是一致的)和不同的部分。基于此，在一些实施例中，可以将预存的多组初始化代码划分为一个公共代码部分和多个差异代码部分。每组初始化代码均包括一个共同的公共代码部分和一个不同的差异代码部分，其中，公共代码部分能够适配各种待测型号(可以是预先已知的某几种)的MIPI模组。相比于将每组初始化代码完全独立地存储在点屏装置中，这种方式下初始化代码的总数据量更小，减少了点屏装置的数量存储量，降低了点屏装置的资源使用率。
考虑到在上一段落的这些实施例中，已知公共代码部分能够适配当前各种待测型号的MIPI模组，只是不同待测型号的MIPI模组对应的差异代码部分有所差别，故而这些实施例中的步骤S102可以进一步优化成：单片机2通过第一MIPI桥接芯片3向第一MIPI模组10发送获取第一MIPI模组10的第一型号信息的请求，并通过第一MIPI桥接芯片3向第一MIPI模组10发送公共代码部分。这些实施例中的步骤S104可以进一步优化成：如果查找到第一初始化代码，向第一MIPI模组10发送第一初始化代码的差异代码部分。也就是说，点屏装置在向第一MIPI模组10发送获取型号信息请求时，便可以先将公共代码部分发送给待点屏检测的MIPI模组，在收到该待测MIPI模组的型号信息之后，再将与之对应的余下的差异代码部分发送给该MIPI模组，公共代码部分不需要等点屏装置获知待测模组的型号信息之后再发送，这节省了初始化代码的配置时间，有助于提升模组的点屏检测效率。
对应地，在上一段落的这些实施例中，步骤S106可以进一步优化成：单片机2通过第二MIPI桥接芯片5向第二MIPI模组11发送获取第二MIPI模组11的第二型号信息的请求，并通过第二MIPI桥接芯片5向第二MIPI模组11发送公共代码部分。步骤S109可以进一步优化成：单片机2响应于查找到第二初始化代码，则基于第二标识信息，通过第二MIPI桥接芯片5向第二MIPI模组11发送第二初始化代码的差异代码部分。
在又一些实施例中，除了第一MIPI接口4和第二MIPI接口6连接有待点屏检测的MIPI模组之外，在另外的一个或两个以上的MIPI接口也连接有待点屏检测的MIPI模组。比如，如图3所示，在一个实施例中，上述多个MIPI接口中的第三MIPI接口8连接有第三MIPI模组12，这种情况下，请参见图3并结合图1，点屏方法还可以包括以下步骤：
S116，单片机2通过第三MIPI桥接芯片7向第三MIPI模组12发送获取第三MIPI模组12的第三型号信息的请求，其中，第三MIPI桥接芯片7为上述多个MIPI桥接芯片中与第三MIPI接口8连接的MIPI桥接芯片；
该步骤S116以及下述S117至S119宜在上述步骤S109之后，步骤S110之前进行。如此设计的优势在于：可以在向第一MIPI模组10、第二MIPI模组11乃至该第三MIPI模组12发送点屏数据之前，为第一MIPI模组10、第二MIPI模组11和该第三MIPI模组12留出更充足时间进行初始化处理。而且，在这段时间内，该单片机2始终处于工作状态，故而并不会导致处理效率的下降。
S117，第三MIPI桥接芯片7接收来自第三MIPI模组12的第三型号信息，并将第三型号信息以及第三MIPI桥接芯片7的第三标识信息发送给单片机2。
示例性地，第三MIPI模组12接收到上述请求之后，响应于该请求，将自身的型号信息(即第三型号信息)经由第三MIPI桥接芯片7反向传送给第三MIPI模组12。在第三MIPI桥接芯片7收到前述第三型号信息时，其不仅将第三型号信息转发给单片机2，而且还会将自身的标识信息(即第三标识信息，例如第三标识信息可以是该第三MIPI桥接芯片7的唯一标识码UID)也发送给单片机2。例如，第三MIPI桥接芯片7将第三标识信息和第三型号信息打包后发送给单片机2。
S118，单片机2从多组初始化代码中查找与第三型号信息对应的第三初始化代码。
当单片机2接收到由第三MIPI桥接芯片7发送来的第三型号信息及标识信息后，单片机2自动从预存的上述多组初始化代码中查找与该第三型号信息对应的第三初始化代码。
S119，单片机2响应于查找到第三初始化代码，则基于第三标识信息，通过第三MIPI桥接芯片7向第三MIPI模组12发送第三初始化代码。
示例性地，单片机2中不仅存储有多组初始化代码，而且还存储有与各组初始化代码分别绑定的多个不同的MIPI模组型号信息，当单片机2接收到第三型号信息后，从其预存的多个型号信息中查找是否存在第三型号信息，若单片机2从其预存的多个型号信息中查找了第三型号信息，也即说明其查找到了对应的第三初始化代码，则随后向第三MIPI模组12发送与第三型号信息绑定的那组初始化代码——第三初始化代码，从而使第三MIPI模组12进行初始化处理，为第二MIPI模组11后序的点屏检测做好准备。
S120，单片机2向主控芯片1发送第三型号信息和第三标识信息。
该步骤S120宜在上述步骤S113之后进行。如此设计步骤时序的优势在于：可以在向第一MIPI模组10、第二MIPI模组11乃至该第三MIPI模组12发送点屏数据之前，为第一模组、第二模组和第三模组均留出足够长的且相对平衡的时长进行初始化处理。
具体地，单片机2在发送完第二型号信息和第二标识信息之后，向主控芯片1发送第三型号信息也即第三MIPI模组12的型号信息和第三标识信息也即第三MIPI芯片的标识信息，从而告知主控芯片1第三MIPI模组12的型号以及第三MIPI模组12所在的通道——具有第三标识信息的那个MIPI桥接芯片(也即第三MIPI桥接芯片7)所在的通道。
S121，主控芯片1从多组点屏数据中查找与第三型号信息对应的第三点屏数据。
示例性地，当主控芯片1接收到由单片机2发来的第三型号信息和第三标识信息后，主控芯片1从预先获取并存储的多组点屏数据中查找与该第三型号信息对应的第三点屏数据。
S122，主控芯片1响应于查找到第三点屏数据，则基于第三标识信息，通过第三MIPI桥接芯片7向第三MIPI模组12发送第三点屏数据。
在一些实施例中，S101中介绍的上位机9不仅向主控芯片1发送了多组点屏数据，而且还连带地发送有与该多组点屏数据分别对应的多个MIPI模组型号信息。由此，主控芯片1中不仅存储有多组点屏数据，而且还存储有与各组点屏数据分别绑定的多个不同的MIPI模组型号信息。当主控芯片1接收到第三型号信息后，从其预存的多个型号信息中查找是否存在第三型号信息，若主控芯片1从其预存的多个型号信息中查找了第三型号信息，也即表明其查找到了对应的第三点屏数据，则随后向第三MIPI模组12发送与第一型号信息绑定的那组点屏数据——第三点屏数据，从而对第三MIPI模组12进行点屏。
主控芯片1之所以能够准确地将第三点屏数据发送给第三MIPI模组12而非上述第一MIPI模组10或第二MIPI模组11，是因为主控芯片1可以根据其收到的第三标识信息选择发送通道——只有具有该第三标识信息的第三MIPI桥接芯片7才能接收和转发第三点屏数据，而第三MIPI桥接芯片7恰好对应第三MIPI模组12。
由上述描述可知，在本实施例中，主控芯片1向第三MIPI模组12发送第三点屏数据(对应该步骤S122)是在单片机2向第三MIPI模组12发送第三初始化代码(对应步骤S118)之后进行，而且二者之间至少间隔有执行S119、S110至S114所用的时长。因此，在一些实施例中，在执行该步骤S122时，第三MIPI模组12已经在足够长的前述时长下完成了初始化处理，故而当主控芯片1将第三点屏数据发送给第三MIPI模组12时，第三MIPI模组12已经做好了点屏准备，可立即执行点屏指令。
请再参见图4，本申请实施例还提供了一种点屏装置，包括：主控芯片，与主控芯片连接的单片机，与单片机连接的多个MIPI桥接芯片，与多个MIPI桥接芯片分别连接的多个MIPI接口。
主控芯片用于连接上位机，以接收和存储来自上位机的多组点屏数据，其中，多组点屏数据分别对应多种型号的MIPI模组。
单片机中存储有多组初始化代码，多组初始化代码分别对应多种型号的MIPI模组，单片机用于：
通过第一MIPI桥接芯片向第一MIPI模组发送获取第一MIPI模组的第一型号信息的请求，其中，第一MIPI模组为当前与多个MIPI接口中的任一个第一MIPI接口连接的MIPI模组，第一MIPI桥接芯片为多个MIPI桥接芯片中与所述第一MIPI接口连接的MIPI桥接芯片；
接收由所述第一MIPI桥接芯片发来的所述第一型号信息和所述第一MIPI桥接芯片的标识信息；
从多组初始化代码中查找与第一型号信息对应的第一初始化代码；
响应于查找到第一初始化代码，基于第一标识信息，通过第一MIPI桥接芯片向第一MIPI模组发送第一初始化代码；
向主控芯片发送第一型号信息和第一标识信息；
主控芯片还用于：
从多组点屏数据中查找与第一型号信息对应的第一点屏数据；
响应于查找到第一点屏数据，则基于第一标识信息，通过第一MIPI桥接芯片向第一MIPI模组发送第一点屏数据。
点屏装置还可以包括上位机，上位机中存储有组点屏数据，上位机用于：
接收用户的操作；
响应于所述操作，向主控芯片发送所述多组点屏数据。
此外，请参见图5，图5示出了本申请另一实施例提供的多通道MIPI模组点屏方法，该方法应用于包括N个MIPI接口的点屏装置，N为不小于2的整数，例如，N可以是4或8。当N＝4时，点屏装置可同时对4台MIPI模组进行点屏检测，当N＝8时，点屏装置可同时对8台MIPI模组进行点屏检测。在上述N个MIPI接口分别一一对应地连接N个MIPI模组时，即每个MIPI接口均对应地连接一个MIPI模组时，该点屏方法包括：
S201，接收并存储来自上位机的多组点屏数据，其中，多组点屏数据分别对应多种型号的MIPI模组；
S202，向N个MIPI模组中的第i个MIPI模组发送获取第i个MIPI模组的第i型号信息的请求，其中，i依次在{1,2,3，……N}中取值；
S203，在接收到第i型号信息后，从多组点屏数据中查找与第i型号信息对应的第i点屏数据；
S204，响应于查找到第i点屏数据，向第i个MIPI模组发送第i点屏数据。
在一些实施例中，点屏装置中还存储有多组初始化代码，多组初始化代码分别对应多种型号的MIPI模组，例如图1至图4所示的实施例，其点屏装置的单片机中就存储有多组初始化代码。这种情况下，在S203中所说的从多组点屏数据中查找与第i型号信息对应的第i点屏数据之前，点屏方法还可以包括：
从多组初始化代码中查找与第i型号信息对应的第i点初始化代码；
响应于查找到第i点初始化代码，向第i个MIPI模组发送第i点初始化代码。
不难理解，图5所示的点屏方法与图1所示的点屏方法类似，二者都可以通过图2至图4的点屏装置执行，图5可以被视为图2至图4中每个MIPI接口分别连接一个MIPI模组时的点屏方法的特例，故而图5所示的点屏方法可以参照图1以及对图1所示实施例的上述描述进行理解。二者主要区别在于，执行图1点屏方法的点屏装置一般需要具有如图2至图4所示的结构，而执行图5点屏方法的点屏装置还可以采用明显区别于图2至图4的结构。
另外，请再参见图6，本申请另一实施例也提供一种点屏装置，它包括：存储器，处理器，存储在存储器中并可被处理器执行的程序；其中，处理器执行前述程序时以实现上述的点屏方法。
此外，本申请另一实施例提供了一种计算机可读存储介质，存储介质中存储有指令，当指令在计算机设备上运行时，使得计算机设备执行上述的点屏方法。

Claims (8)

1.一种多通道MIPI模组点屏方法，应用于点屏装置，其特征在于，所述点屏装置包括主控芯片、与所述主控芯片连接的单片机、与所述单片机连接的多个MIPI桥接芯片、以及与所述多个MIPI桥接芯片分别连接的多个MIPI接口，其中，所述单片机中存储有多组初始化代码，所述多组初始化代码分别对应多种型号的MIPI模组，所述多组初始化代码包括一个共用代码部分和多个差异代码部分，每组所述初始化代码均包括所述共用代码部分和一个不同的所述差异代码部分；所述点屏方法包括：
所述主控芯片接收并存储来自上位机的多组点屏数据，其中，所述多组点屏数据分别对应多种型号的MIPI模组；
所述单片机通过第一MIPI桥接芯片向第一MIPI模组发送获取所述第一MIPI模组的第一型号信息的请求，并向所述第一MIPI模组发送所述共用代码部分，其中，所述第一MIPI模组为当前与所述多个MIPI接口中的第一MIPI接口连接的MIPI模组，所述第一MIPI桥接芯片为所述多个MIPI桥接芯片中与所述第一MIPI接口连接的MIPI桥接芯片；
所述第一MIPI桥接芯片接收来自所述第一MIPI模组的所述第一型号信息，并将所述第一型号信息以及所述第一MIPI桥接芯片的第一标识信息发送给所述单片机；
所述单片机从所述多组初始化代码中查找与所述第一型号信息对应的第一初始化代码；
所述单片机响应于查找到所述第一初始化代码，则基于所述第一标识信息，通过所述第一MIPI桥接芯片向所述第一MIPI模组发送所述第一初始化代码的所述差异代码部分；
所述单片机向所述主控芯片发送所述第一型号信息和所述第一标识信息；
所述主控芯片从所述多组点屏数据中查找与所述第一型号信息对应的第一点屏数据；
所述主控芯片响应于查找到所述第一点屏数据，则基于所述第一标识信息，通过所述第一MIPI桥接芯片向所述第一MIPI模组发送所述第一点屏数据。
2.根据权利要求1所述的点屏方法，其特征在于，所述第一MIPI接口为所述多个MIPI接口中的任意一个。
3.根据权利要求2所述的点屏方法，其特征在于，
在所述单片机通过所述第一MIPI桥接芯片向所述第一MIPI模组发送所述第一初始化代码的所述差异代码部分之后，在所述单片机向所述主控芯片发送所述第一型号信息和所述第一标识信息之前，所述点屏方法还包括：
所述单片机通过第二MIPI桥接芯片向第二MIPI模组发送获取所述第二MIPI模组的第二型号信息的请求，其中，所述第二MIPI模组为当前与所述多个MIPI接口中的第二MIPI接口连接的MIPI模组，所述第二MIPI接口与所述第一MIPI接口为不同的MIPI接口，所述第二MIPI桥接芯片为所述多个MIPI桥接芯片中与所述第二MIPI接口连接的MIPI桥接芯片；
所述第二MIPI桥接芯片接收来自所述第二MIPI模组的所述第二型号信息，并将所述第二型号信息以及所述第二MIPI桥接芯片的第二标识信息发送给所述单片机；
所述单片机从所述多组初始化代码中查找与所述第二型号信息对应的第二初始化代码；
所述单片机响应于查找到所述第二初始化代码，则基于所述第二标识信息，通过所述第二MIPI桥接芯片向所述第二MIPI模组发送所述第二初始化代码；
在所述单片机向所述主控芯片发送所述第一型号信息和所述第一标识信息之后，所述点屏方法还包括：
所述单片机向所述主控芯片发送所述第二型号信息和所述第二标识信息；
所述主控芯片从所述多组点屏数据中查找与所述第二型号信息对应的第二点屏数据；
所述主控芯片响应于查找到所述第二点屏数据，则基于所述第二标识信息，通过所述第二MIPI桥接芯片向所述第二MIPI模组发送所述第二点屏数据。
4.根据权利要求3所述的点屏方法，其特征在于，
在所述单片机通过所述第二MIPI桥接芯片向所述第二MIPI模组发送所述第二初始化代码之后，在所述单片机向所述主控芯片发送所述第一型号信息和所述第一标识信息之前，所述点屏方法还包括：
所述单片机通过第三MIPI桥接芯片向第三MIPI模组发送获取所述第三MIPI模组的第三型号信息的请求，其中，所述第三MIPI模组为当前与所述多个MIPI接口中的第三MIPI接口连接的MIPI模组，所述第三MIPI接口与所述第二MIPI接口和所述第一MIPI接口为不同的MIPI接口，所述第三MIPI桥接芯片为所述多个MIPI桥接芯片中与所述第三MIPI接口连接的MIPI桥接芯片；
所述第三MIPI桥接芯片接收来自所述第三MIPI模组的所述第三型号信息，并将所述第三型号信息以及所述第三MIPI桥接芯片的第三标识信息发送给所述单片机；
所述单片机从所述多组初始化代码中查找与所述第三型号信息对应的第三初始化代码；
所述单片机响应于查找到所述第三初始化代码，则基于所述第三标识信息，通过所述第三MIPI桥接芯片向所述第二MIPI模组发送所述第三初始化代码；
在所述单片机向所述主控芯片发送所述第二型号信息和所述第二标识信息之后，所述点屏方法还包括：
所述单片机向所述主控芯片发送所述第三型号信息和所述第三标识信息；
所述主控芯片从所述多组点屏数据中查找与所述第三型号信息对应的第三点屏数据；
所述主控芯片响应于查找到所述第三点屏数据，则基于所述第三标识信息，通过所述第三MIPI桥接芯片向所述第三MIPI模组发送所述第三点屏数据。
5.根据权利要求1至4中任一项所述的点屏方法，其特征在于，所述主控芯片为FPGA芯片，所述单片机为串行通讯结构。
6.一种点屏装置，其特征在于，包括：
主控芯片，
与所述主控芯片连接的单片机，所述单片机中存储有多组初始化代码，所述多组初始化代码分别对应多种型号的MIPI模组，所述多组初始化代码包括一个共用代码部分和多个差异代码部分，每组所述初始化代码均包括所述共用代码部分和一个不同的所述差异代码部分；
与所述单片机连接的多个MIPI桥接芯片，以及
与所述多个MIPI桥接芯片分别连接的多个MIPI接口；
所述主控芯片用于接收和存储来自上位机的多组点屏数据，其中，所述多组点屏数据分别对应多种型号的MIPI模组；
所述单片机中存储有多组初始化代码，所述多组初始化代码分别对应多种型号的MIPI模组，所述单片机用于：
通过第一MIPI桥接芯片向第一MIPI模组发送获取所述第一MIPI模组的第一型号信息的请求，并向所述第一MIPI模组发送所述共用代码部分，其中，所述第一MIPI模组为当前与所述多个MIPI接口中的任一个第一MIPI接口连接的MIPI模组，所述第一MIPI桥接芯片为所述多个MIPI桥接芯片中与所述第一MIPI接口连接的MIPI桥接芯片；
接收由所述第一MIPI桥接芯片发来的所述第一型号信息和所述第一MIPI桥接芯片的第一标识信息；
从所述多组初始化代码中查找与所述第一型号信息对应的第一初始化代码；
响应于查找到所述第一初始化代码，基于所述第一标识信息，通过所述第一MIPI桥接芯片向所述第一MIPI模组发送所述第一初始化代码的所述差异代码部分；
向所述主控芯片发送所述第一型号信息和所述第一标识信息；
所述主控芯片还用于：
从所述多组点屏数据中查找与所述第一型号信息对应的第一点屏数据；
响应于查找到所述第一点屏数据，则基于所述第一标识信息，通过所述第一MIPI桥接芯片向所述第一MIPI模组发送所述第一点屏数据。
7.一种点屏装置，其特征在于，包括：
存储器，
处理器，以及
存储在所述存储器中并可被所述处理器执行的程序；
其中，所述处理器执行所述程序时以实现如权利要求1至5中任一项所述的点屏方法。
8.一种计算机可读存储介质，其特征在于，所述存储介质中存储有指令，当所述指令在计算机设备上运行时，使得所述计算机设备执行如权利要求1至5中任一项所述的点屏方法。
CN202210979286.7A 2022-08-16 2022-08-16 多通道mipi模组点屏方法、设备及存储介质 Active CN115359744B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210979286.7A CN115359744B (zh) 2022-08-16 2022-08-16 多通道mipi模组点屏方法、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210979286.7A CN115359744B (zh) 2022-08-16 2022-08-16 多通道mipi模组点屏方法、设备及存储介质

Publications (2)

Publication Number Publication Date
CN115359744A CN115359744A (zh) 2022-11-18
CN115359744B true CN115359744B (zh) 2023-04-28

Family

ID=84033975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210979286.7A Active CN115359744B (zh) 2022-08-16 2022-08-16 多通道mipi模组点屏方法、设备及存储介质

Country Status (1)

Country Link
CN (1) CN115359744B (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470462B (zh) * 2012-05-03 2015-01-21 Mstar Semiconductor Inc 設定面板參數的方法及相關之控制晶片
CN103105684B (zh) * 2013-01-22 2015-09-16 北京京东方光电科技有限公司 液晶显示模块测试方法、装置、***及测试设备
CN103677912B (zh) * 2013-12-06 2017-12-01 华为技术有限公司 芯片及其启动方法
CN104360511B (zh) * 2014-11-25 2017-01-18 武汉精测电子技术股份有限公司 实现两种模式的mipi模组测试方法和测试***
CN104517554B (zh) * 2014-12-17 2017-07-07 武汉精测电子技术股份有限公司 基于FPGA的MIPI液晶模组Vcom调校装置及方法
CN104714914B (zh) * 2015-04-02 2017-07-21 武汉精测电子技术股份有限公司 Mipi液晶模组初始化配置方法
CN104796653B (zh) * 2015-04-30 2018-07-03 武汉精测电子集团股份有限公司 基于fpga实现的在lpdt模式下传输mipi信号的方法和装置
CN105895004B (zh) * 2016-05-25 2019-08-27 深圳创维－Rgb电子有限公司 显示屏驱动方法及装置
CN107358899A (zh) * 2017-08-29 2017-11-17 深圳市佳彩光电科技有限公司 一种基于lvds传输的多路复用的点屏装置与方法
CN111221489B (zh) * 2019-12-31 2022-08-30 瑞芯微电子股份有限公司 一种兼容多种型号显示屏的方法、装置、设备和介质
CN214251464U (zh) * 2021-03-11 2021-09-21 深圳市创元微电子科技有限公司 一种支持mipi c-phy显示模组老化测试装置
CN113641316A (zh) * 2021-07-08 2021-11-12 瑞芯微电子股份有限公司 一种屏自适应兼容方法和存储设备

Also Published As

Publication number Publication date
CN115359744A (zh) 2022-11-18

Similar Documents

Publication Publication Date Title
US7457900B2 (en) Method for discovering and partitioning PCI devices
TWI436204B (zh) 測試系統及測試方法
US7114112B2 (en) Method, system, and program for simulating Input/Output (I/O) requests to test a system
CN109557460B (zh) 一种基于fpga的卷积神经网络算法的测试方法及设备
CN112131156B (zh) 一种数据传输方法、***及电子设备和存储介质
CN102798833B (zh) 诊断仪自动测试***与方法
US6148384A (en) Decoupled serial memory access with passkey protected memory areas
US11409636B2 (en) Processor including debug unit and debug system
JPH11194977A (ja) 周辺装置の集積回路のデータ送信機能をテスト及び表示するシミュレーション・システム
CN115359744B (zh) 多通道mipi模组点屏方法、设备及存储介质
CN113364747B (zh) 调试方法、装置、***及数据集生成方法、装置
CN116627861B (zh) 基于扩展器的数据处理方法、***、电子设备及存储介质
CN115658415A (zh) 一种芯片调试装置和方法
CN110955566A (zh) 侦错方法
US7293167B2 (en) Method and apparatus for driving a non-native SATA hard disk
CN115081366A (zh) 寄存器突发访问的建模方法
CN114995919B (zh) 自适应配置mipi模组初始化代码的方法及设备
US7020600B2 (en) Apparatus and method for improvement of communication between an emulator unit and a host device
CN112986806A (zh) 一种接口测试方法、测试***及计算机存储介质
CN100426234C (zh) 测量基本输入输出***的自我开机测试时间的方法
US7818627B2 (en) Systems and methods for gathering debug information
CN114546917B (zh) 一种fpga侧辅助ip***
US20240241851A1 (en) Data transmission system and data transmission method
CN109597787B (zh) Sio uart配置方法、***、装置及可读存储介质
CN116343898A (zh) 一种nvme控制器的验证平台、方法、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant