CN115346577A - 数据读写方法、阻变随机存储器及电子设备 - Google Patents

数据读写方法、阻变随机存储器及电子设备 Download PDF

Info

Publication number
CN115346577A
CN115346577A CN202210863272.9A CN202210863272A CN115346577A CN 115346577 A CN115346577 A CN 115346577A CN 202210863272 A CN202210863272 A CN 202210863272A CN 115346577 A CN115346577 A CN 115346577A
Authority
CN
China
Prior art keywords
data
memory cell
write
bit
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210863272.9A
Other languages
English (en)
Inventor
仇圣棻
潘国华
李晓波
杨芸
陈亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyuan Semiconductor Shanghai Co ltd
Original Assignee
Xinyuan Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinyuan Semiconductor Shanghai Co ltd filed Critical Xinyuan Semiconductor Shanghai Co ltd
Priority to CN202210863272.9A priority Critical patent/CN115346577A/zh
Publication of CN115346577A publication Critical patent/CN115346577A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种数据读写方法、阻变随机存储器及电子设备。所述方法包括：在接收到数据读取指令时，依次读取读目标存储单元中n个存储元的数据作为第一数据，通过所述数据转换器将所述第一数据转换为m位的第二数据并输出，其中，所述第一数据的各位数据至多有一个为1，m为小于或等于
Figure DDA0003756018490000011
的正整数；和/或在接收到数据写入指令时，通过所述数据转换器将m位的第三数据转换为n位的第四数据，将所述第四数据的各位数据写入写目标存储单元的n个存储元中，其中，所述第四数据的各位数据至多有一个为1。所述方法能够适用于具有1TnR结构的阻变随机存储器。

Description

数据读写方法、阻变随机存储器及电子设备
技术领域
本发明涉及一种读写方法，特别是涉及一种数据读写方法、阻变随机存储器及电子设备。
背景技术
阻变随机存储器(ReRAM，Resistive Random Access Memory)以其低压、高速、低功耗、结构简单、与CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)传统工艺兼容、低成本、高密度等优势而受到越来越多的关注，被认为是下一代可能取代闪存而成为主流存储产品的一种新型存储器。传统阻变随机存储器多为1T1R结构，其示意图如图1A所示。然而，这种1T1R结构的阻变随机存储器由于引进的MOSFET(Metal-Oxide Semiconductor Field-Effect Transistor，金氧半场效晶体管)具有较大的尺寸，随着半导体技术节点的不断向前推进，其很难满足存储密度的持续提高。
为了提高阻变随机存储器的存储密度，工业界和学术界对阻变随机存储器开展了大量的研究，其中，具有1TnR结构的阻变随机存储器受到了业界的广泛关注。图1B显示为具有1TnR结构的阻变随机存储器的示意图，如图所示，此类阻变随机存储器通过1个晶体管控制多个阻变存储器以达到提升存储密度的目的。然而，传统适用于1T1R结构阻变随机存储器的读写方法并不能适用于具有1TnR结构的阻变随机存储器，因此，如何提供一种适用于具有1TnR结构的阻变随机存储器的数据读写方法已成为相关领域技术人员亟需解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种数据读写方法、阻变随机存储器及电子设备，用于解决现有数据读写方法难以适用于具有1TnR结构的阻变随机存储器的问题。
为实现上述目的及其他相关目的，本发明的第一方面提供一种应用于具有1TnR结构的阻变随机存储器的数据读写方法，所述阻变随机存储器包括数据转换器、多个存储单元以及n个灵敏放大器，各所述存储单元包括n个存储元以及一个晶体管，每一所述存储单元中的各所述存储元均通过一个对应的灵敏放大器与所述数据转换器相连，所述方法包括：在接收到数据读取指令时，依次读取读目标存储单元中n个存储元的数据作为第一数据，通过所述数据转换器将所述第一数据转换为m位的第二数据并输出，其中，所述第一数据的各位数据至多有一个为1，m为小于或等于
Figure BDA0003756018470000021
的正整数；和/或在接收到数据写入指令时，通过所述数据转换器将m位的第三数据转换为n位的第四数据，将所述第四数据的各位数据写入写目标存储单元的n个存储元中，其中，所述第四数据的各位数据至多有一个为1。
于所述第一方面的一实施例中，在接收到数据读取指令时依次读取读目标存储单元中n个存储元的数据作为第一数据包括：根据所述数据读取指令通过字线选中所述读目标存储单元；打开所述读目标存储单元的晶体管并将其源极线接地；依次读取所述读目标存储单元中各所述存储元存储的数据并根据读取到的数据获取所述第一数据。
于所述第一方面的一实施例中，对于所述读目标存储单元中的任一所述存储元，读取该存储元存储的数据包括：将该存储元对应的灵敏放大器配置为开启并将其余灵敏放大器配置为关闭；在该存储元的位线上施加读取电压以获取该存储元的电流，该存储元的电流被该存储元对应的灵敏放大器放大并锁存。
于所述第一方面的一实施例中，当所述第四数据的各位数据均为零时，将所述第四数据的各位数据写入写目标存储单元的n个存储元中包括：根据所述数据写入指令通过字线选中所述写目标存储单元；打开所述写目标存储单元的晶体管并在其源极线施加写零电压；将所述写目标存储单元中各所述存储元对应的灵敏放大器配置为开启；为所述写目标存储单元中各所述存储元的位线施加零电压。
于所述第一方面的一实施例中，该方法还包括：在将所述第四数据写入所述写目标存储单元以前，对所述写目标存储单元进行读操作验证，若读操作验证通过，则不向所述写目标存储单元中写入所述第四数据，否则，将所述第四数据的各位数据写入所述写目标存储单元的n个存储元中；和/或在将所述第四数据的各位数据写入所述写目标存储单元的n个存储元以后，对所述写目标存储单元进行读操作验证，若读操作验证失败，则再次将所述第四数据的各位数据写入所述写目标存储单元的n个存储元中。
于所述第一方面的一实施例中，当所述第四数据中存在一个非零数据位时，将所述第四数据的各位数据写入写目标存储单元的n个存储元中包括：根据所述数据写入指令通过字线选中所述写目标存储单元；向所述写目标存储单元的n个存储元中写入零；打开所述写目标存储单元的晶体管并将其源极线接地；将目标存储元对应的灵敏放大器配置为开启并将其余灵敏放大器配置为关闭，所述目标存储元是指用于存储所述第四数据中的非零数据的存储元；为所述目标存储元的位线施加写一电压。
于所述第一方面的一实施例中，所述数据转换器包括第一转换模块和第二转换模块，其中：在接收到所述数据读取指令时，所述第一转换模块用于将第一端口输入的所述第一数据转换为所述第二数据后经第二端口输出；在接收到所述数据写入指令时，所述第二转换模块用于将所述第二端口输入的所述第三数据转换为所述第四数据后经所述第一端口输出。
于所述第一方面的一实施例中，所述阻变随机存储器具有1T3R结构，其中：所述第一转换模块的第一输出数据为其第一输入数据和第二输入数据或操作的结果，所述第一转换模块的第二输出数据为其第一输入数据和第三输入数据或操作的结果；所述第二转换模块的第一输出数据为其第一输入数据和第二输入数据与操作的结果，所述第二转换模块的第二输出数据为其第二输入数据的非值与其第一输入数据与操作的结果，所述第二转换模块的第三输出数据为其第一输入数据的非值与其第二输入数据与操作的结果。
本发明的第二方面提供一种具有1TnR结构的阻变随机存储器，所述阻变随机存储器包括多个存储单元、数据转换器以及n个灵敏放大器，各所述存储单元包括n个存储元以及一个晶体管，每一所述存储单元中的各所述存储元均通过一个对应的灵敏放大器与所述数据转换器相连，所述阻变随机存储器被配置为采用本发明第一方面中任一项所述的方法进行数据读取和/或写入。
本发明的第三方面提供一种电子设备，所述电子设备包括：存储器，存储有一计算机程序；处理器，与所述存储器通信相连，调用所述计算机程序时执行本发明第一方面任一项所述的方法。
如上所述，本发明一个或多个实施例中提供的数据读写方法、阻变随机存储器及电子设备具有以下有益效果：
在接收到数据读取指令时，所述数据读写方法能够读取读目标存储单元中各存储元的数据作为第一数据，并通过数据转换器将第一数据转换为第二数据后输出。在接收到数据写入指令时，所述数据读写方法能够通过数据转换器将第三数据转换为第四数据并将第四数据分别写入写目标存储单元的各存储元中。因此，所述数据读写方法能够适用于具有1TnR结构的阻变随机存储器。
此外，在数据读取过程中，从读目标存储单元中读取的第一数据的各位数据至多有一个为1。在数据写入过程中，写入写目标存储单元的第四数据的各位数据至多有一个为1。因此，在数据读写过程中，最多只能有一个存储元处于on态，通过此种方式可以避免晶体管中的电流过大，确保其可以正常工作。
进一步地，在一些实施例中还提供了数据转换器的具体结构，通过该数据转换器能够实现存储单元存储的n位数据和输入(或输出)的m位数据之间的转换。
附图说明
图1A显示为1T1R结构的阻变随机存储器的结构示意图。
图1B显示为1TnT结构的阻变随机存储器的结构示意图。
图2A显示为1T1R结构的阻变随机存储器中存储单元的结构示意图。
图2B显示为1TnR结构的阻变随机存储器中存储单元的结构示意图。
图3A显示为本发明实施例中1T3R结构的阻变随机存储器的结构示意图。
图3B显示为本发明实施例中数据读写方法的流程图。
图4A显示为本发明实施例中数据读取方法的流程图。
图4B显示为本发明实施例中步骤S43的详细流程图。
图5显示为本发明实施例中写零操作的流程图。
图6显示为本发明实施例中写一操作的流程图。
图7A显示为本发明实施例中数据转换器的结构示意图。
图7B显示为本发明实施例中数据转换器的结构示例图。
图8显示为本发明实施例中电子设备的结构示意图。
元件标号说明
3 阻变随机存储器
31 数据转换器
311 第一转换模块
3111，3112 或门
312 第二转换模块
3121，3122，3123 与门
3124，3125 非门
321，322，323 灵敏放大器
331 存储单元
8 电子设备
81 存储器
82 处理器
S1～Sn 步骤
S31～S32 步骤
S41～S43 步骤
S431～S432 步骤
S51～S54 步骤
S61～S65 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。此外，在本文中，诸如“第一”、“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
如图2A所示，1T1R结构的阻变随机存储器中每个存储元(ReRAM Cell)都可以看作一个存储单元，也即，每个存储单元都可以存储1Bit数据。因此，对于1T1R结构的阻变随机存储器而言，其读写方式相对较为简单。具体地，在对其进行数据写入时，只需要对选中的存储单元(包含单个存储元)施加相应的写入电压即可完成数据的写入。在对其进行数据读取时，只需要对选中的存储单元(包含单个存储元)施加相应的读取电压即可完成数据的读取。然而，如图2B所示，对于1TnR结构的阻变随机存储器而言，一个晶体管需要同时控制多个存储元，适用于1T1R结构阻变随机存储器的数据读写方法并不能适用于具有1TnR结构的阻变随机存储器。
至少针对上述问题，本发明提供一种应用于具有1TnR结构的阻变随机存储器的数据读写方法。接下来将通过具体实施例结合附图的方式对该数据读写方法进行介绍。
于本发明的一实施例中，阻变随机存储器包括数据转换器、多个存储单元以及n个灵敏放大器，其中n为正整数。各存储单元均包括n个存储元以及一个晶体管。对于任一存储单元而言，其中的n个存储元与n个灵敏放大器一一对应，并且，该存储单元中的任一存储元均通过对应的灵敏放大器与数据转换器的一个端口相连。
例如，图3A显示为n＝3时阻变随机存储器3的结构示例图。如图3A所示，阻变随机存储器3包括一个数据转换器31、1024个存储单元以及3个灵敏传感器321、322和323，其中，每个存储单元包含3个存储元以及一个晶体管。以存储单元331为例，其中包含三个存储元Cell_1、Cell_2和Cell_3，存储元Cell_1与灵敏传感器321相对应，存储元Cell_2与灵敏传感器322相对应，存储元Cell_3与灵敏传感器323相对应。存储元Cell_1通过灵敏传感器321与数据转换器31的端口A相连，存储元Cell_2通过灵敏传感器322与数据转换器31的端口B相连，存储元Cell_1通过灵敏传感器323与数据转换器31的端口C相连。
图3B显示为本实施例中数据读写方法的流程图。如图3B所示，本实施例中数据读写方法包括以下步骤S31和步骤S32。
S31，在接收到数据读取指令时，依次读取读目标存储单元中n个存储元的数据作为第一数据，通过数据转换器将第一数据转换为m位(Bit)的第二数据并输出。其中，第一数据的各位数据至多有一个为1，m为小于或等于
Figure BDA0003756018470000061
的正整数。例如，当n＝3时，m可以为2。
S32，在接收到数据写入指令时，通过数据转换器将m位的第三数据转换为n位的第四数据，将第四数据的各位数据写入写目标存储单元的n个存储元中。其中，第四数据的各位数据至多有一个为1。
根据以上描述可知，本实施例在接收到数据读取指令时，所述数据读写方法能够读取读目标存储单元中各存储元的数据作为第一数据，并通过数据转换器将第一数据转换为第二数据后输出。在接收到数据写入指令时，所述数据读写方法能够通过数据转换器将第三数据转换为第四数据并将第四数据分别写入写目标存储单元的各存储元中。因此，所述数据读写方法能够适用于具有1TnR结构的阻变随机存储器。此外，在数据读取过程中，从读目标存储单元中读取的第一数据的各位数据至多有一个为1。在数据写入过程中，写入写目标存储单元的第四数据的各位数据至多有一个为1。因此，在数据读写过程中，最多只能有一个存储元处于on态，通过此种方式可以避免晶体管中的电流过大，确保其可以正常工作。
另外，需要说明的是，在一些实施例中可以只采用步骤S31对阻变随机存储器中的数据进行读操作，在另外一些实施例中也可以只采用步骤S32对阻变随机存储器中的存储单元进行写操作。
请参阅图4A，于本发明的一实施例中，在接收到数据读取指令时依次读取读目标存储单元中n个存储元的数据作为第一数据包括以下步骤S41至步骤S43。
S41，根据数据读取指令通过字线选中读目标存储单元。
S42，打开读目标存储单元的晶体管并将其源极线接地。
S43，依次读取读目标存储单元中各存储元存储的数据并根据读取到的数据获取第一数据。
例如，对于图3A所示的阻变随机存储器3，于步骤S41中可以通过字线WL0选中存储单元331作为读目标存储单元。于步骤S42中可以打开存储单元331的晶体管M0并将其源极线SL接地。于步骤S43中可以按照先后顺序依次读取存储单元331中各存储元Cell_1、Cell_2和Cell_3的数据并根据读取到的数据获取第一数据。
以存储单元331中的存储元Cell_1为例，图4B显示为本实施例中读取存储元Cell_1存储的数据的流程图。如图4B所示，本实施例中读取存储元Cell_1存储的数据包括以下步骤S431和S432。
S431，将存储元Cell_1对应的灵敏放大器321配置为开启(enable)并将其余灵敏放大器322和323配置为关闭(disable)。
S432，在存储元Cell_1的位线BL0上施加读取电压Vbl_rd以获取存储元Cell_1的电流，该电流被灵敏放大器321放大并锁存，通过此种方式可以获取存储元Cell_1中存储的1位数据。
此外，本实施例可以采用上述步骤S431和S432类似的方式，通过灵敏放大器322放大并锁存存储元Cell_2的电流，通过灵敏放大器323放大并锁存存储元Cell_3的电流。在获取到所有存储元的数据以后，于本实施例中可以将锁存在灵敏放大器321、322和323中的3位数据同时经过数据转换器31转换为对应的2位数据输出。
请参阅图5，于本发明的一实施例中，当第四数据的各位数据均为零时，将第四数据的各位数据写入写目标存储单元的n个存储元中包括以下步骤S51至步骤S54。
S51，根据数据写入指令通过字线选中写目标存储单元。
S52，打开写目标存储单元的晶体管并在其源极线施加写零电压。
S53，将写目标存储单元中各存储元对应的灵敏放大器配置为开启。
S54，为写目标存储单元中各存储元的位线施加零电压。
例如，对于图3A所示的阻变随机存储器3，于步骤S51中可以通过字线WL0选中存储单元331为写目标存储单元。于步骤S52中可以打开存储单元331的晶体管M0并在其源极线SL施加写零电压Vsl_w0。于步骤S53中可以将所有的灵敏放大器321、322和323均配置为开启。于步骤S54中可以为存储单元331中的所有存储元Cell_1、Cell_2和Cell_3的位线BL0、BL1和BL2同时施加零电压，从而实现对存储单元331中三个存储元Cell_1、Cell_2和Cell_3的写零操作。
可选地，在步骤S52以前，所述数据读写方法还可以包括：对写目标存储单元进行读操作验证。若读操作验证通过，则不向写目标存储单元中写入第四数据，也即，不执行上述步骤S52至步骤S54；否则，执行上述步骤S52至步骤S54以将第四数据重新写入写目标存储单元。
可选地，在步骤S54以后，所述数据读写方法还可以包括：对写目标存储单元进行读操作验证。若读操作验证失败，则再次将第四数据的各位数据写入写目标存储单元的各存储元中，也即，再次执行上述步骤S52至步骤S54；否则，对写目标存储单元的写入操作完成。
请参阅图6，于本发明的一实施例中，当第四数据中心存在一个非零数据位时，将第四数据的各位数据写入写目标存储单元的n个存储元中包括以下步骤S61至S64。
S61，根据数据写入指令通过字线选中写目标存储单元。
S62，对写目标存储单元的n个存储元进行写零操作。
S63，打开写目标存储单元的晶体管并将其源极线接地。
S64，将目标存储元对应的灵敏放大器配置为开启并将其余灵敏放大器配置为关闭，其中，目标存储元是指用于存储第四数据中的非零数据的存储元。例如，若第四数据中的第k位数据为1，则目标存储元可以为写目标存储单元中的第k个存储元，其中k为正整数且k≤n。
S65，为目标存储元的位线施加写一电压Vbl_w1。
例如，对于图3A所示的阻变随机存储器3，若第四数据为010，则目标存储元为Cell_2。于步骤S61中可以通过字线WL0选中存储单元331作为写目标存储单元。于步骤S62中可以采用与步骤S51至S54类似的方式对Cell_1、Cell_2和Cell_3进行写零操作。于步骤S63中可以打开存储单元331的晶体管M0并将其源极线SL接地。于步骤S64中可以将存储元Cell_2对应的灵敏放大器322配置为开启并将灵敏放大器321和323配置为关闭。于步骤S65中可以为存储元Cell_2的位线BL1施加写一电压从而完成对Cell_2的写一操作。
可选地，在步骤S62以前，所述数据读写方法还可以包括：对写目标存储单元进行读操作验证。若读操作验证通过，则不向写目标存储单元中写入第四数据，也即，不执行步骤S62至步骤S65；否则，执行步骤S62至步骤S65以将第四数据写入写目标存储单元。
可选地，在步骤S65以后，所述数据读写方法还可以包括：对写目标存储单元进行读操作验证。若读操作验证失败，则再次执行步骤S62至步骤S65以将第四数据重新写入写目标存储单元；否则，对写目标存储单元的写入操作完成。
请参阅图7A，于本发明的一实施例中，数据转换器31包括第一转换模块311和第二转换模块312。在接收到数据读取指令时，第一转换模块311用于将第一端口输入的第一数据转换为第二数据后经第二端口输出。在接收到数据写入指令时，第二转换模块312用于将第二端口输入的第三数据转换为第四数据后经第一端口输出。
可选地，阻变随机存储器具有1T3R结构。此时，数据转换器31包括三个第一端口A、B和C以及两个第二端口X和Y。第一转换模块311的第一输出数据(即，端口X输出的数据)为其第一输入数据(即，端口A输入的数据)和第二输入数据(即，端口B输入的数据)或操作的结果。第一转换模块311的第二输出数据(即，端口Y输出的数据)为其第一输入数据和第三输入数据(即，端口C输入的数据)或操作的结果。第二转换模块312的第一输出数据(即，端口A输出的数据)为其第一输入数据(即，端口X输入的数据)和第二输入数据(即，端口Y输入的数据)与操作的结果。第二转换模块312的第二输出数据(即，端口B输出的数据)为其第二输入数据的非值与其第一输入数据与操作的结果。第二转换模块312的第三输出数据(即，端口C输出的数据)为其第一输入数据的非值与其第二输入数据与操作的结果。
可选地，如图7B所示，第一转换模块311具有两个或门3111和3112。第一转换模块311的第一输入数据和第二输入数据经过或门3111后形成第一输出数据。第一转换模块311的第一输入数据和第三输入数据经过或门3112后形成第二输出数据。第二转换模块312包括三个与门3121、3122、3123和两个非门3124和3125。第二转换模块312的第一输入数据和第二输入数据经过与门3121后形成第一输出数据。第二转换模块312的第一输入数据以及经过非门3124后的第二输入数据通过与门3122形成第二输出数据。第二转换模块312的第二输入数据以及经过非门3125后的第一输入数据通过与门3123形成第三输出数据。
根据以上描述可知，对于阻变随机存储器3而言，数据转换器31可以实现存储单元331中三个存储元的数据与输入或输出的2位数据的转换，具体转换关系如表1所示。
表1转换关系对应表
Figure BDA0003756018470000091
基于以上对数据读写方法的描述，本发明还提供一种具有1TnR结构的阻变随机存储器。该阻变随机存储器包括多个存储单元、数据转换器以及n个灵敏放大器。各存储单元包括n个存储元以及一个晶体管，每一存储单元中的各存储元均通过一个对应的灵敏放大器与数据转换器相连。该阻变随机存储器被配置为采用上述实施例中提供的方法进行数据读取和/或写入。
基于以上对数据读写方法的描述，本发明还提供一种电子设备。图8显示为本发明的一实施例中电子设备8的结构示意图。如图8所示，电子设备8包括存储器81和处理器82。其中，存储器81存储有计算机程序。处理器82与存储器81通信相连，调用该计算机程序时执行上述实施例中提供的方法。
优选地，处理器82可以是通用处理器，包括中央处理器(Central ProcessingUnit，CPU)、网络处理器(Network Processor，NP)等，还可以是数字信号处理器(DigitalSignal Processor，简称DSP)、专用集成电路(Application Specific IntegratedCircuit，简称ASIC)、现场可编程门阵列(Field Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
此外，电子设备8中的总线表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器、***总线、图形加速端口、处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构(IndustryStandard Architecture，简称ISA)总线，微通道体系结构(Micro Channel Architecture，简称MCA)总线，增强型ISA总线、视频电子标准协会(Video Electronics StandardsAssociation，简称VESA)局域总线以及***组件互连(Peripheral ComponentInterconnect，简称PCI)总线。
本发明所述的数据读写方法的保护范围不限于本实施例列举的步骤执行顺序，凡是根据本发明的原理所做的现有技术的步骤增减、步骤替换所实现的方案都包括在本发明的保护范围内。
综上所述，本发明的一个或多个实施例中提供一种应用于具有1TnR结构的阻变随机存储器的数据读写方法。在接收到数据读取指令时，所述数据读写方法能够读取读目标存储单元中各存储元的数据作为第一数据，并通过数据转换器将第一数据转换为第二数据后输出。在接收到数据写入指令时，所述数据读写方法能够通过数据转换器将第三数据转换为第四数据并将第四数据分别写入写目标存储单元的各存储元中。因此，所述数据读写方法能够适用于具有1TnR结构的阻变随机存储器。
此外，在数据读取过程中，从读目标存储单元中读取的第一数据的各位数据至多有一个为1。在数据写入过程中，写入写目标存储单元的第四数据的各位数据至多有一个为1。因此，在数据读写过程中，最多只能有一个存储元处于on态，通过此种方式可以避免晶体管中的电流过大，确保其可以正常工作。
进一步地，在一些实施例中还提供了数据转换器的具体结构，通过该数据转换器能够实现存储单元存储的位数据和输入(或输出)的位数据之间的转换。
因此，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种应用于具有1TnR结构的阻变随机存储器的数据读写方法，其特征在于，所述阻变随机存储器包括数据转换器、多个存储单元以及n个灵敏放大器，各所述存储单元包括n个存储元以及一个晶体管，每一所述存储单元中的各所述存储元均通过一个对应的灵敏放大器与所述数据转换器相连，所述方法包括：
在接收到数据读取指令时，依次读取读目标存储单元中n个存储元的数据作为第一数据，通过所述数据转换器将所述第一数据转换为m位的第二数据并输出，其中，所述第一数据的各位数据至多有一个为1，m为小于或等于
Figure FDA0003756018460000011
的正整数；和/或
在接收到数据写入指令时，通过所述数据转换器将m位的第三数据转换为n位的第四数据，将所述第四数据的各位数据写入写目标存储单元的n个存储元中，其中，所述第四数据的各位数据至多有一个为1。
2.根据权利要求1所述的方法，其特征在于，在接收到数据读取指令时依次读取读目标存储单元中n个存储元的数据作为第一数据包括：
根据所述数据读取指令通过字线选中所述读目标存储单元；
打开所述读目标存储单元的晶体管并将其源极线接地；
依次读取所述读目标存储单元中各所述存储元存储的数据并根据读取到的数据获取所述第一数据。
3.根据权利要求2所述的方法，其特征在于，对于所述读目标存储单元中的任一所述存储元，读取该存储元存储的数据包括：
将该存储元对应的灵敏放大器配置为开启并将其余灵敏放大器配置为关闭；
在该存储元的位线上施加读取电压以获取该存储元的电流，该存储元的电流被该存储元对应的灵敏放大器放大并锁存。
4.根据权利要求1所述的方法，其特征在于，当所述第四数据的各位数据均为零时，将所述第四数据的各位数据写入写目标存储单元的n个存储元中包括：
根据所述数据写入指令通过字线选中所述写目标存储单元；
打开所述写目标存储单元的晶体管并在其源极线施加写零电压；
将所述写目标存储单元中各所述存储元对应的灵敏放大器配置为开启；
为所述写目标存储单元中各所述存储元的位线施加零电压。
5.根据权利要求4所述的方法，其特征在于，还包括：
在将所述第四数据写入所述写目标存储单元以前，对所述写目标存储单元进行读操作验证，若读操作验证通过，则不向所述写目标存储单元中写入所述第四数据，否则，将所述第四数据的各位数据写入所述写目标存储单元的n个存储元中；和/或
在将所述第四数据的各位数据写入所述写目标存储单元的n个存储元以后，对所述写目标存储单元进行读操作验证，若读操作验证失败，则再次将所述第四数据的各位数据写入所述写目标存储单元的n个存储元中。
6.根据权利要求1所述的方法，其特征在于，当所述第四数据中存在一个非零数据位时，将所述第四数据的各位数据写入写目标存储单元的n个存储元中包括：
根据所述数据写入指令通过字线选中所述写目标存储单元；
对所述写目标存储单元的n个存储元进行写零操作；
打开所述写目标存储单元的晶体管并将其源极线接地；
将目标存储元对应的灵敏放大器配置为开启并将其余灵敏放大器配置为关闭，所述目标存储元是指用于存储所述第四数据中的非零数据的存储元；
为所述目标存储元的位线施加写一电压。
7.根据权利要求1所述的方法，其特征在于，所述数据转换器包括第一转换模块和第二转换模块，其中：
在接收到所述数据读取指令时，所述第一转换模块用于将第一端口输入的所述第一数据转换为所述第二数据后经第二端口输出；
在接收到所述数据写入指令时，所述第二转换模块用于将所述第二端口输入的所述第三数据转换为所述第四数据后经所述第一端口输出。
8.根据权利要求7所述的方法，其特征在于，所述阻变随机存储器具有1T3R结构，其中：
所述第一转换模块的第一输出数据为其第一输入数据和第二输入数据或操作的结果，所述第一转换模块的第二输出数据为其第一输入数据和第三输入数据或操作的结果；
所述第二转换模块的第一输出数据为其第一输入数据和第二输入数据与操作的结果，所述第二转换模块的第二输出数据为其第二输入数据的非值与其第一输入数据与操作的结果，所述第二转换模块的第三输出数据为其第一输入数据的非值与其第二输入数据与操作的结果。
9.一种具有1TnR结构的阻变随机存储器，其特征在于，所述阻变随机存储器包括多个存储单元、数据转换器以及n个灵敏放大器，各所述存储单元包括n个存储元以及一个晶体管，每一所述存储单元中的各所述存储元均通过一个对应的灵敏放大器与所述数据转换器相连，所述阻变随机存储器被配置为采用权利要求1-8中任一项所述的方法进行数据读取和/或写入。
10.一种电子设备，其特征在于，所述电子设备包括：
存储器，存储有一计算机程序；
处理器，与所述存储器通信相连，调用所述计算机程序时执行权利要求1-8任一项所述的方法。
CN202210863272.9A 2022-07-20 2022-07-20 数据读写方法、阻变随机存储器及电子设备 Pending CN115346577A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210863272.9A CN115346577A (zh) 2022-07-20 2022-07-20 数据读写方法、阻变随机存储器及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210863272.9A CN115346577A (zh) 2022-07-20 2022-07-20 数据读写方法、阻变随机存储器及电子设备

Publications (1)

Publication Number Publication Date
CN115346577A true CN115346577A (zh) 2022-11-15

Family

ID=83949695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210863272.9A Pending CN115346577A (zh) 2022-07-20 2022-07-20 数据读写方法、阻变随机存储器及电子设备

Country Status (1)

Country Link
CN (1) CN115346577A (zh)

Similar Documents

Publication Publication Date Title
US10877752B2 (en) Techniques for current-sensing circuit design for compute-in-memory
CN110364203B (zh) 一种支撑存储内计算的存储***及计算方法
US10108370B2 (en) Methods of reading nonvolatile memory devices
US9727459B2 (en) Non-volatile, solid-state memory configured to perform logical combination of two or more blocks sharing series-connected bit lines
EP3382565B1 (en) Selective noise tolerance modes of operation in a memory
CN106448718B (zh) 存储器器件和操作存储器器件的方法
US8416617B2 (en) Semiconductor device, semiconductor system having the same, and method for operating the semiconductor device
CN101828233B (zh) 多值存储设备、***和方法
US10956813B2 (en) Compute-in-memory circuit having a multi-level read wire with isolated voltage distributions
US8085584B1 (en) Memory to store user-configurable data polarity
JP6935356B2 (ja) 半導体装置、情報処理システム、および情報処理方法
KR20200108774A (ko) 순환 큐 기반의 명령어 메모리를 포함하는 메모리 장치 및 그 동작방법
US11984164B2 (en) Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
US7945723B2 (en) Apparatus and method of managing mapping table of non-volatile memory
TW201443650A (zh) 在非揮發性記憶體中之失序命令執行
CN110021328A (zh) 存储装置
CN113785290A (zh) 基于存储器的矢量-矩阵乘法
JP4932273B2 (ja) 強誘電体キャパシタを用いた演算処理回路および演算方法
US20130208535A1 (en) Resistive memory device and method of writing data using multi-mode switching current
US10558255B2 (en) Hybrid hardware/firmware power management controller for media devices
CN104575598A (zh) 电阻式存储器件、其操作方法以及具有该电阻式存储器件的***
CN115346577A (zh) 数据读写方法、阻变随机存储器及电子设备
JPH04228187A (ja) ランダム・アクセス・メモリ・アレイ
CN112086111A (zh) 非易失性存储器设备及其编程方法
JPH01138694A (ja) メモリ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination