CN115332322B - 一种多沟道GaN HEMT器件及制作方法 - Google Patents
一种多沟道GaN HEMT器件及制作方法 Download PDFInfo
- Publication number
- CN115332322B CN115332322B CN202211268736.8A CN202211268736A CN115332322B CN 115332322 B CN115332322 B CN 115332322B CN 202211268736 A CN202211268736 A CN 202211268736A CN 115332322 B CN115332322 B CN 115332322B
- Authority
- CN
- China
- Prior art keywords
- layer
- channel
- mask
- etching
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 67
- 238000002955 isolation Methods 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims description 74
- 229910052751 metal Inorganic materials 0.000 claims description 72
- 239000002184 metal Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 63
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 230000008569 process Effects 0.000 claims description 35
- 238000001259 photo etching Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 20
- 229910002704 AlGaN Inorganic materials 0.000 claims description 18
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 15
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 15
- 239000000460 chlorine Substances 0.000 claims description 15
- 229910052801 chlorine Inorganic materials 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 15
- 229910052731 fluorine Inorganic materials 0.000 claims description 15
- 239000011737 fluorine Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 7
- 150000002739 metals Chemical class 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000000969 carrier Substances 0.000 claims description 5
- 239000011777 magnesium Substances 0.000 claims description 5
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000012298 atmosphere Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 229910052749 magnesium Inorganic materials 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000002360 preparation method Methods 0.000 abstract description 3
- 210000002381 plasma Anatomy 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 10
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种多沟道GaN HEMT器件及制作方法，多层沟道结构为交替的势垒层与沟道层，且多层沟道结构的底层和顶层均为势垒层；高阻缓冲层的上表面位于多层沟道结构的底层势垒层中生长有底栅控制层，多层沟道结构的顶层势垒层的上表面位于介质掩膜层中生长有顶栅控制层，栅电极用于连通底栅控制层和顶栅控制层，栅电极外包裹有用于隔离多层沟道结构的隔离介质层。多沟道GaN HEMT器件进一步降低了器件导通电阻，同时引入底栅控制结构，解决了顶栅结构对多沟道结构控制能力差的问题，相对于Fin结构提升栅对多沟道控制能力的结构，器件传输截面显著提升，更加有利于高压大电流器件的制备。
Description
技术领域
本发明涉及GaN HEMT器件技术领域，特别涉及一种多沟道GaN HEMT器件及制作方法。
背景技术
GaN HEMT器件具有低导通电阻、高开关频率的优势，成为高效小型化电源***研制的优选器件。GaN HEMT采用AlGaN/GaN异质结结构，可以通过调整AlGaN势垒层的组分和厚度来调制沟道载流子的浓度。然而对于p-GaN帽层结构，由于p-GaN无法获得高浓度的掺杂，为保证获得常关型器件，AlGaN/GaN异质结中不能有非常高的载流子浓度，从而制约了器件导通电阻的降低。
增加沟道层数可以成倍增加沟道载流子浓度，从而显著降低沟道导通电阻。然而，由于电场屏蔽效应的存在，单个栅很难实现对下层多个沟道的有效控制，因此大部分GaNHEMT产品均采用单沟道结构。为了开发多沟道结构，有研究人员开发了Fin结构，采用在沟道的侧面增加栅结构来提升栅对多层沟道的控制作用。而为满足Fin结构的工作要求，栅包裹区域多沟道材料的宽度被限制在1um以内，导致器件的有效导通面积受到严重制约。
发明内容
本发明所要解决的技术问题是如何解决单栅控制在多沟道结构中遇到的电场屏蔽问题，以及如何提升栅对多沟道结构的控制能力。
本发明解决上述技术问题的技术方案如下：
一种多沟道GaN HEMT器件，包括从下至上依次生长的衬底、高阻缓冲层、多层沟道结构、介质掩膜层和隔离介质层；多层沟道结构为交替的势垒层与沟道层，且多层沟道结构的底层和顶层均为势垒层；还包括底栅控制层、顶栅控制层、栅电极、源电极和漏电极；高阻缓冲层的上表面位于多层沟道结构的底层势垒层中生长有底栅控制层，多层沟道结构的顶层势垒层的上表面位于介质掩膜层中生长有顶栅控制层，栅电极用于连通底栅控制层和顶栅控制层，栅电极外包裹有用于隔离多层沟道结构的隔离介质层，源电极和漏电极位于多层沟道结构的两侧，且贯穿多层沟道结构的顶层势垒层、中间沟道层和中间势垒层延伸至底层势垒层的上表面；隔离介质层和介质掩膜层开设有裸露栅电极、源电极和漏电极的窗口。
本发明的有益效果是：多沟道GaN HEMT器件进一步降低了器件导通电阻，同时引入底栅控制结构，解决了顶栅结构对多沟道结构控制能力差的问题，相对于Fin结构提升栅对多沟道控制能力的结构，器件传输截面显著提升，更加有利于高压大电流器件的制备。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，衬底为硅、GaN、SiC或蓝宝石；高阻缓冲层为AlGaN或GaN，电阻率大于1E6Ω.m。
进一步，栅控制层包括底栅控制层和顶栅控制层，栅控制层为掺杂GaN材料，掺镁、硅或锗元素形成n型或者p型材料，掺杂后离化载流子浓度大于1E17cm-3。
进一步，介质掩膜层为SiO2或Si3N4等氟基等离子体或含氟湿法溶液可以刻蚀的介质材料。
进一步，势垒层为AlGaN材料；沟道层为非故意掺杂GaN材料，沟道层厚度小于100nm。
进一步，源电极和漏电极均为欧姆接触金属，欧姆接触金属为Ti、Al、Ni、Au、Si及TiN组成的多层金属，其中Ti金属层或TiN金属层与底层势垒层的上表面接触。
进一步，隔离介质层为沉积的AlO、HfO或AlN介质。
进一步，栅电极为栅接触金属，栅接触金属为可与GaN材料形成良好肖特基接触的金属。
本发明另一技术方案如下：
一种沟道GaN HEMT器件的制作方法，制作方法包括如下步骤：
步骤1，在衬底上依次沉积高阻缓冲层、底栅控制层以及介质掩膜层；
步骤2，采用标准光刻工艺定义底栅控制层的光刻胶掩膜，刻蚀光刻胶掩膜以外的步骤1中生成的介质掩膜层，去除光刻胶掩膜，然后采用剩余介质掩膜层作为刻蚀掩膜，刻蚀掉刻蚀掩膜以外的底栅控制层；
步骤3，去除步骤2剩余的介质掩膜层后，在样品上依次沉积多层沟道结构和顶栅控制层的多层结构，然后沉积一层介质掩膜层；
步骤4，采用标准光刻工艺定义顶栅控制层的光刻胶掩膜，刻蚀光刻胶掩膜以外的步骤3中生成的介质掩膜层，去除光刻胶掩膜，然后采用剩余介质掩膜层作为刻蚀掩膜，刻蚀掉刻蚀掩膜以外的顶栅控制层；
步骤5，去除步骤4剩余的介质掩膜层后，在样品上重新沉积一层介质掩膜层，采用标准光刻工艺定义欧姆接触金属区域，刻蚀掉欧姆接触金属区域的介质掩膜层，利用剩余的介质掩膜层做刻蚀掩膜，刻蚀掉剩余的介质掩膜层以外的顶层势垒层、中间沟道层、中间势垒层直到底层势垒层；
步骤6，在欧姆接触金属区域，制备欧姆接触金属，然后将欧姆接触金属进行退火，生成源电极和漏电极；
步骤7，再在样品上沉积一层介质掩膜层，利用标准光刻工艺定义底栅接触孔区域，刻蚀掉底栅接触孔区域的介质掩膜层，利用剩余的介质掩膜层作为刻蚀掩膜，刻蚀掉剩余的介质掩膜层以外的顶层势垒层、中间沟道层、中间势垒层和底层势垒层直到底栅控制层，然后再生长一层隔离介质层；
步骤8，采用标准光刻工艺定义顶栅接触孔区域，刻蚀掉顶栅接触孔区域的隔离介质层和介质掩膜层；在底栅接触孔区域刻蚀掉隔离介质层；
步骤9，采用标准光刻工艺定义栅接触孔区域，刻蚀掉栅接触孔区域部分隔离介质层，以使栅接触孔区域连通底栅接触孔区域和顶栅接触孔区域形成栅金属区域，在栅金属区域制备栅接触金属，生成栅电极；然后再生长一层隔离介质层；
步骤10，采用标准光刻工艺定义台面隔离区域，采用光刻胶做掩膜刻蚀器件位于源电极和漏电极连线方向两侧的隔离介质层、介质掩膜层、多层沟道结构和部分高阻缓冲层；采用标准光刻工艺定义金属接触孔区域，利用光刻胶做掩膜刻蚀金属接触孔区域对应的隔离介质层和介质掩膜层裸露栅电极、源电极和漏电极。
进一步，高阻缓冲层、势垒层和沟通层均采用氯基等离子进行刻蚀；栅控制层采用氯基干法刻蚀方法进行刻蚀；隔离介质层采用氟基或氯基等离子进行刻蚀；采用有机清洗的方法去除光刻胶掩膜；采用正胶剥离的方法制备欧姆接触金属和栅接触金属；欧姆接触金属的退火温度在400度到900度，气氛为惰性气体。
附图说明
图1为本发明一种多沟道GaN HEMT器件的制作方法第一示意图；
图2为本发明一种多沟道GaN HEMT器件的制作方法第二示意图；
图3为本发明一种多沟道GaN HEMT器件的制作方法第三示意图；
图4为本发明一种多沟道GaN HEMT器件的制作方法第四示意图；
图5为本发明一种多沟道GaN HEMT器件的制作方法第五示意图；
图6为本发明一种多沟道GaN HEMT器件的制作方法第六示意图；
图7为本发明一种多沟道GaN HEMT器件的制作方法第七示意图；
图8为本发明一种多沟道GaN HEMT器件的制作方法第八示意图；
图9为本发明一种多沟道GaN HEMT器件的制作方法第九示意图；
图10为本发明一种多沟道GaN HEMT器件的制作方法第十示意图；
图11为本发明一种多沟道GaN HEMT器件的制作方法第十一示意图；
图12为本发明一种多沟道GaN HEMT器件的制作方法第十二示意图；
图13为本发明一种多沟道GaN HEMT器件的制作方法第十三示意图；
图14为本发明一种多沟道GaN HEMT器件的制作方法第十四示意图；
图15为本发明一种多沟道GaN HEMT器件的第一结构示意图；
图16为本发明一种多沟道GaN HEMT器件的第二结构示意图。
附图中，各标号所代表的部件列表如下：
1、衬底，2、高阻缓冲层，3、栅控制层，31、底栅控制层，32、顶栅控制层，4、介质掩膜层，5、势垒层，6、沟道层，7、欧姆接触金属，8、隔离介质层，9、栅接触金属。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1～16所示，本发明实施例1一种多沟道GaN HEMT器件，包括从下至上依次生长的衬底1、高阻缓冲层2、多层沟道结构、介质掩膜层4和隔离介质层8；多层沟道结构为交替的势垒层5与沟道层6，且多层沟道结构的底层和顶层均为势垒层5；还包括底栅控制层31、顶栅控制层32、栅电极、源电极和漏电极；高阻缓冲层2的上表面位于多层沟道结构的底层势垒层5中生长有底栅控制层31，多层沟道结构的顶层势垒层5的上表面位于介质掩膜层4中生长有顶栅控制层32，栅电极用于连通底栅控制层31和顶栅控制层32，栅电极外包裹有用于隔离多层沟道结构的隔离介质层8，源电极和漏电极位于多层沟道结构的两侧，且贯穿多层沟道结构的顶层势垒层5、中间沟道层6和中间势垒层5延伸至底层势垒层5的上表面；隔离介质层8和介质掩膜层4开设有裸露栅电极、源电极和漏电极的窗口。
多沟道GaN HEMT器件进一步降低了器件导通电阻，同时引入底栅控制结构，解决了顶栅结构对多沟道结构控制能力差的问题，相对于Fin结构提升栅对多沟道控制能力的结构，器件传输截面显著提升，更加有利于高压大电流器件的制备。
本发明实施例2一种多沟道GaN HEMT器件，在实施例1的基础上，衬底1为硅、GaN、SiC或蓝宝石；高阻缓冲层2为AlGaN或GaN，电阻率大于1E6Ω.m。
本发明实施例3一种多沟道GaN HEMT器件，在实施例1的基础上，栅控制层3包括底栅控制层31和顶栅控制层32，栅控制层3为掺杂GaN材料，掺镁、硅或锗元素形成n型或者p型材料，掺杂后离化载流子浓度大于1E17cm-3。
本发明实施例4一种多沟道GaN HEMT器件，在实施例1的基础上，介质掩膜层4为SiO2或Si3N4等氟基等离子体或含氟湿法溶液可以刻蚀的介质材料。
本发明实施例5一种多沟道GaN HEMT器件，在实施例1的基础上，势垒层5为AlGaN材料；沟道层6为非故意掺杂GaN材料，沟道层6厚度小于100nm。
本发明实施例6一种多沟道GaN HEMT器件，在实施例1的基础上，源电极和漏电极均为欧姆接触金属7，欧姆接触金属7为Ti、Al、Ni、Au、Si及TiN组成的多层金属，其中Ti金属层或TiN金属层与底层势垒层5的上表面接触。
本发明实施例7一种多沟道GaN HEMT器件，在实施例1的基础上，隔离介质层8为沉积的AlO、HfO或AlN介质。沉积采用ALD方法。
本发明实施例8一种多沟道GaN HEMT器件，在实施例1的基础上，栅电极为栅接触金属9，栅接触金属9为可与GaN材料形成良好肖特基接触的金属。如n型GaN所用Ni/Au、Pt/Au等，p型GaN所用 Ti/Au、TiN/Al/Ti等。
本发明实施例9，在实施例1至8任一实施例的基础上，用于制作实施例 1至8任一实施例的多沟道GaN HEMT器件，制作方法包括如下步骤：
步骤1，如图1所示，在衬底1上依次沉积高阻缓冲层2、底栅控制层31以及介质掩膜层4；
步骤2，如图2所示，采用标准光刻工艺定义底栅控制层31的光刻胶掩膜，刻蚀光刻胶掩膜以外的步骤1中生成的介质掩膜层4，去除光刻胶掩膜，然后采用剩余介质掩膜层4作为刻蚀掩膜，刻蚀掉刻蚀掩膜以外的底栅控制层31；
步骤3，如图3所示，去除步骤2剩余的介质掩膜层4后，在样品上依次沉积多层沟道结构和顶栅控制层32的多层结构，然后沉积一层介质掩膜层4；
步骤4，如图4所示，采用标准光刻工艺定义顶栅控制层32的光刻胶掩膜，刻蚀光刻胶掩膜以外的步骤3中生成的介质掩膜层4，去除光刻胶掩膜，然后采用剩余介质掩膜层4作为刻蚀掩膜，刻蚀掉刻蚀掩膜以外的顶栅控制层32；
步骤5，如图5所示，去除步骤4剩余的介质掩膜层4后，在样品上重新沉积一层介质掩膜层4，采用标准光刻工艺定义欧姆接触金属区域，刻蚀掉欧姆接触金属区域的介质掩膜层4，利用剩余的介质掩膜层4做刻蚀掩膜，刻蚀掉剩余的介质掩膜层4以外的顶层势垒层5、中间沟道层6、中间势垒层5直到底层势垒层5；
步骤6，如图6所示，在欧姆接触金属区域，制备欧姆接触金属7，然后将欧姆接触金属7进行退火，生成源电极和漏电极；
步骤7，再在样品上沉积一层介质掩膜层4，利用标准光刻工艺定义底栅接触孔区域，刻蚀掉底栅接触孔区域的介质掩膜层4，利用剩余的介质掩膜层4作为刻蚀掩膜，刻蚀掉剩余的介质掩膜层4以外的顶层势垒层5、中间沟道层6、中间势垒层5和底层势垒层5直到底栅控制层31，然后再生长一层隔离介质层8，底栅接触区域以外如图7，底栅接触孔区域如图8；
步骤8，采用标准光刻工艺定义顶栅接触孔区域，刻蚀掉顶栅接触孔区域的隔离介质层8和介质掩膜层4；在底栅接触孔区域刻蚀掉隔离介质层8，底栅接触区域以外如图9，底栅接触孔区域如图10；
步骤9，采用标准光刻工艺定义栅接触孔区域，刻蚀掉栅接触孔区域部分隔离介质层8，以使栅接触孔区域连通底栅接触孔区域和顶栅接触孔区域形成栅金属区域，在栅金属区域制备栅接触金属9，生成栅电极；然后再生长一层隔离介质层8，顶栅接触孔区域以外如图11，顶栅接触孔区域以内如图12；
步骤10，采用标准光刻工艺定义台面隔离区域，采用光刻胶做掩膜刻蚀器件位于源电极和漏电极连线方向两侧的隔离介质层8、介质掩膜层4、多层沟道结构和部分高阻缓冲层2；采用标准光刻工艺定义金属接触孔区域，利用光刻胶做掩膜刻蚀金属接触孔区域对应的隔离介质层8和介质掩膜层4裸露栅电极、源电极和漏电极，顶栅接触孔区域如图13，底栅接触孔区域如图14。
本发明实施例10一种多沟道GaN HEMT器件的制作方法，在实施例9的基础上，高阻缓冲层2、势垒层5和沟通层6均采用氯基等离子进行刻蚀；栅控制层3采用氯基干法刻蚀方法进行刻蚀；隔离介质层8采用氟基或氯基等离子进行刻蚀；采用有机清洗的方法去除光刻胶掩膜；采用正胶剥离的方法制备欧姆接触金属7和栅接触金属9；欧姆接触金属7的退火温度在400度到900度，气氛为惰性气体。
具体实施例1
1、在洁净的Si衬底1上采用MOCVD依次沉积碳掺杂AlGaN高阻缓冲层2和200nm的Mg掺杂p型GaN底栅控制层31，掺杂后p型GaN空穴载流子浓度达到1E17cm-3，采用PECVD沉积SiN介质掩膜层4。
2、采用标准光刻工艺定义底栅控制层31的光刻胶掩膜，采用氟基等离子体刻蚀光刻胶掩膜以外的SiN介质掩膜层4，采用丙酮和乙醇有机清洗的方式去除光刻胶掩膜，然后用剩余SiN介质掩膜层4作为刻蚀掩膜，刻蚀掉介质掩膜层4以外的p-GaN底栅控制层31。
3、采用BOE溶液湿法刻蚀SiN介质掩膜层4后，在样品上利用MOCVD依次沉积20nmAl0.2Ga0.8N势垒层5、50nm GaN沟道层6、20 nm Al0.2Ga0.8N势垒层5、50 nmGaN沟道层6、20 nmAl0.2Ga0.8N势垒层5和100nm p-GaN顶栅控制层32，其中p-GaN顶栅控制层32采用Mg掺杂，掺杂后空穴载流子浓度达到1E17cm-3，最后采用PECVD生长一层SiN介质掩膜层4。
4、采用标准光刻工艺定义顶栅控制层32的光刻胶掩膜，采用氟基等离子体刻蚀光刻胶掩膜以外的步骤3中生成的SiN介质掩膜层4，采用丙酮和乙醇有机清洗的方式去除光刻胶掩膜，然后用SiN介质掩膜层4作为刻蚀掩膜，刻蚀掉刻蚀掩膜以外的p-GaN顶栅控制层32。
5、采用BOE溶液湿法刻蚀工艺去除SiN介质掩膜层4后，在样品上重新沉积一层SiN介质掩膜层4，采用标准光刻工艺定义欧姆接触金属区域，利用氟基等离子体刻蚀掉欧姆接触区域SiN介质掩膜4，然后利用有丙酮和乙醇机清洗工艺去除光刻胶，在此基础上利用剩余的SiN介质掩膜层4刻蚀掉SiN介质掩膜层4以外的AlGaN势垒层5、GaN沟道层6、AlGaN势垒层5和GaN沟道层6的多层结构。
6、利用标准光刻工艺定义欧姆接触金属区域，采用正胶剥离的方法制备Ti/Al/Ti欧姆接触金属7，然后在氮气气氛下600度进行金属退火。
7、再在样品上沉积一层SiN介质掩膜，利用标准光刻工艺定义底栅接触孔区域，刻蚀掉底栅接触孔区域以外的SiN介质掩膜层4，采用丙酮和乙醇有机清洗的方式去除光刻胶掩膜，再以SiN介质掩膜层4作为刻蚀掩膜，刻蚀掉剩余的SiN介质掩膜层4以外的AlGaN势垒层5、GaN沟道层6、AlGaN势垒层5、GaN沟道层6的多层结构，并刻蚀多层结构下方的部分AlGaN势磊层5，直到p-GaN栅控制层31，然后再用ALD生长一层AlO隔离介质层8。
8、采用标准光刻工艺定义顶栅接触孔区域，采用氟基等离子体刻蚀掉SiN介质掩膜层4，采用氯基等离子体刻蚀掉AlO隔离介质层8；在底栅控制孔区域采用氯基等离子体刻蚀掉AlO隔离介质层8。
9、采用标准光刻工艺定义栅接触孔区域，采用氯基等离子体刻蚀掉栅接触孔其区域部分AlO隔离介质层8，以使栅接触孔区域连通底栅控制孔区域和顶栅接触孔区域形成栅金属区域，采用正胶剥离的方法，在栅金属区域制备Ti/Au栅接触金属9，生成栅电极，然后再用ALD生长一层AlO隔离介质层8。
10、采用标准光刻工艺定义台面隔离区域，采用光刻胶做掩膜刻蚀基于氯基等离子体刻蚀AlO隔离介质层8，采用氟基等离子体刻蚀SiN介质掩膜层4，再利用氯基等离子体刻蚀AlGaN势垒层5、GaN沟道层6、AlGaN势垒层5、GaN沟道层6和AlGaN势垒层5的多层结构，然后刻蚀部分AlGaN高阻缓冲层2材料，采用丙酮和乙醇有机清洗去除光刻胶，从而形成台面隔离。
利用标准光刻工艺定义金属接触孔区域，利用光刻胶掩膜基于氯基等离子体刻蚀AlO隔离介质层8，利用氟基等离子体刻蚀SiN介质掩膜层4，露出栅电极、源电极和漏电极。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种多沟道GaN HEMT器件，其特征在于，包括从下至上依次生长的衬底（1）、高阻缓冲层（2）、多层沟道结构、介质掩膜层（4）和隔离介质层（8）；所述多层沟道结构为交替的势垒层（5）与沟道层（6），且所述多层沟道结构的底层和顶层均为势垒层（5）；还包括底栅控制层（31）、顶栅控制层（32）、栅电极、源电极和漏电极；所述高阻缓冲层（2）的上表面位于所述多层沟道结构的底层势垒层（5）中生长有所述底栅控制层（31），所述底栅控制层（31）的底面与底层势垒层（5）的底面共平面，且内嵌于底层势垒层（5）中，所述多层沟道结构的顶层势垒层（5）的上表面位于所述介质掩膜层（4）中生长有所述顶栅控制层（32），所述栅电极用于连通所述底栅控制层（31）和所述顶栅控制层（32），所述栅电极外包裹有用于隔离所述多层沟道结构的隔离介质层（8），所述源电极和所述漏电极位于所述多层沟道结构的两侧，且贯穿所述多层沟道结构的顶层势垒层（5）、中间沟道层（6）和中间势垒层（5）延伸至底层势垒层（5）的上表面；所述隔离介质层（8）和所述介质掩膜层（4）开设有裸露所述栅电极、所述源电极和所述漏电极的窗口；通过引入底栅控制层（31），相对于鳍式栅结构提升栅对多沟道的控制能力。
2.根据权利要求1所述一种多沟道GaN HEMT器件，其特征在于，所述衬底（1）为硅、GaN、SiC或蓝宝石；所述高阻缓冲层（2）为AlGaN或GaN，电阻率大于1E6Ω.m。
3.根据权利要求1所述一种多沟道GaN HEMT器件，其特征在于，栅控制层（3）包括所述底栅控制层（31）和所述顶栅控制层（32），所述栅控制层（3）为掺杂GaN材料，掺镁、硅或锗元素形成n型或者p型材料，掺杂后离化载流子浓度大于1E17cm-3。
4.根据权利要求1所述一种多沟道GaN HEMT器件，其特征在于，所述介质掩膜层（4）为SiO2或Si3N4等氟基等离子体或含氟湿法溶液可以刻蚀的介质材料。
5.根据权利要求1所述一种多沟道GaN HEMT器件，其特征在于，所述势垒层（5）为AlGaN材料；所述沟道层（6）为非故意掺杂GaN材料，所述沟道层（6）厚度小于100nm。
6.根据权利要求1所述一种多沟道GaN HEMT器件，其特征在于，所述源电极和所述漏电极均为欧姆接触金属（7），所述欧姆接触金属（7）为Ti、Al、Ni、Au、Si及TiN组成的多层金属，其中Ti金属层或TiN金属层与底层势垒层（5）的上表面接触。
7.根据权利要求1所述一种多沟道GaN HEMT器件，其特征在于，所述隔离介质层（8）为沉积的AlO、HfO或AlN介质。
8.根据权利要求1所述一种多沟道GaN HEMT器件，其特征在于，所述栅电极为栅接触金属（9），所述栅接触金属（9）为可与GaN材料形成良好肖特基接触的金属。
9.一种多沟道GaN HEMT器件的制作方法，其特征在于，用于制作权利要求1至8任一所述的多沟道GaN HEMT器件，制作方法包括如下步骤：
步骤1，在衬底（1）上依次沉积高阻缓冲层（2）、底栅控制层（31）以及介质掩膜层（4）；
步骤2，采用标准光刻工艺定义所述底栅控制层（31）的光刻胶掩膜，刻蚀光刻胶掩膜以外的步骤1中生成的所述介质掩膜层（4），去除光刻胶掩膜，然后采用剩余介质掩膜层（4）作为刻蚀掩膜，刻蚀掉刻蚀掩膜以外的所述底栅控制层（31）；
步骤3，去除步骤2剩余的所述介质掩膜层（4）后，在样品上依次沉积多层沟道结构和所述顶栅控制层（32）的多层结构，然后沉积一层所述介质掩膜层（4）；
步骤4，采用标准光刻工艺定义所述顶栅控制层（32）的光刻胶掩膜，刻蚀光刻胶掩膜以外的步骤3中生成的所述介质掩膜层（4），去除光刻胶掩膜，然后采用剩余介质掩膜层（4）作为刻蚀掩膜，刻蚀掉刻蚀掩膜以外的所述顶栅控制层（32）；
步骤5，去除步骤4剩余的所述介质掩膜层（4）后，在样品上重新沉积一层所述介质掩膜层（4），采用标准光刻工艺定义欧姆接触金属区域，刻蚀掉欧姆接触金属区域的所述介质掩膜层（4），利用剩余的所述介质掩膜层（4）做刻蚀掩膜，刻蚀掉剩余的所述介质掩膜层（4）以外的顶层势垒层（5）、中间沟道层（6）、中间势垒层（5）直到底层势垒层（5）；
步骤6，在所述欧姆接触金属区域，制备欧姆接触金属（7），然后将所述欧姆接触金属（7）进行退火，生成源电极和漏电极；
步骤7，再在样品上沉积一层所述介质掩膜层（4），利用标准光刻工艺定义底栅接触孔区域，刻蚀掉所述底栅接触孔区域的所述介质掩膜层（4），利用剩余的所述介质掩膜层（4）作为刻蚀掩膜，刻蚀掉剩余的所述介质掩膜层（4）以外的顶层势垒层（5）、中间沟道层（6）、中间势垒层（5）和底层势垒层（5）直到底栅控制层（31），然后再生长一层隔离介质层（8）；
步骤8，采用标准光刻工艺定义顶栅接触孔区域，刻蚀掉所述顶栅接触孔区域的所述隔离介质层（8）和所述介质掩膜层（4）；在底栅接触孔区域刻蚀掉所述隔离介质层（8）；
步骤9，采用标准光刻工艺定义栅接触孔区域，刻蚀掉所述栅接触孔区域部分所述隔离介质层（8），以使所述栅接触孔区域连通所述底栅接触孔区域和所述顶栅接触孔区域形成栅金属区域，在所述栅金属区域制备栅接触金属（9），生成栅电极；然后再生长一层所述隔离介质层（8）；
步骤10，采用标准光刻工艺定义台面隔离区域，采用光刻胶做掩膜刻蚀器件位于所述源电极和所述漏电极连线方向两侧的所述隔离介质层（8）、所述介质掩膜层（4）、所述多层沟道结构和部分所述高阻缓冲层（2）；采用标准光刻工艺定义金属接触孔区域，利用光刻胶做掩膜刻蚀所述金属接触孔区域对应的所述隔离介质层（8）和所述介质掩膜层（4）裸露所述栅电极、所述源电极和所述漏电极。
10.根据权利要求9所述一种多沟道GaN HEMT器件的制作方法，其特征在于，所述高阻缓冲层（2）、所述势垒层（5）和所述沟道层（6）均采用氯基等离子进行刻蚀；所述栅控制层（3）采用氯基干法刻蚀方法进行刻蚀；所述隔离介质层（8）采用氟基或氯基等离子进行刻蚀；采用有机清洗的方法去除所述光刻胶掩膜；采用正胶剥离的方法制备所述欧姆接触金属（7）和所述栅接触金属（9）；所述欧姆接触金属（7）的退火温度在400度到900度，气氛为惰性气体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211268736.8A CN115332322B (zh) | 2022-10-17 | 2022-10-17 | 一种多沟道GaN HEMT器件及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211268736.8A CN115332322B (zh) | 2022-10-17 | 2022-10-17 | 一种多沟道GaN HEMT器件及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115332322A CN115332322A (zh) | 2022-11-11 |
| CN115332322B true CN115332322B (zh) | 2023-12-19 |
Family
ID=83915422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211268736.8A Active CN115332322B (zh) | 2022-10-17 | 2022-10-17 | 一种多沟道GaN HEMT器件及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115332322B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117976708A (zh) * | 2023-11-30 | 2024-05-03 | 润新微电子(大连)有限公司 | 半导体器件的外延结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130158A (zh) * | 2011-01-05 | 2011-07-20 | 西安电子科技大学 | 阶梯型凹槽栅高电子迁移率晶体管 |
| US20120292665A1 (en) * | 2011-05-16 | 2012-11-22 | Fabio Alessio Marino | High performance multigate transistor |
| CN105405878A (zh) * | 2015-11-27 | 2016-03-16 | 西安电子科技大学 | 多沟道侧栅结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 |
| CN109817712A (zh) * | 2019-03-26 | 2019-05-28 | 电子科技大学 | 一种具有多导电沟道及鳍式栅的增强型hemt器件 |
-
2022
- 2022-10-17 CN CN202211268736.8A patent/CN115332322B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130158A (zh) * | 2011-01-05 | 2011-07-20 | 西安电子科技大学 | 阶梯型凹槽栅高电子迁移率晶体管 |
| US20120292665A1 (en) * | 2011-05-16 | 2012-11-22 | Fabio Alessio Marino | High performance multigate transistor |
| CN105405878A (zh) * | 2015-11-27 | 2016-03-16 | 西安电子科技大学 | 多沟道侧栅结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 |
| CN109817712A (zh) * | 2019-03-26 | 2019-05-28 | 电子科技大学 | 一种具有多导电沟道及鳍式栅的增强型hemt器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115332322A (zh) | 2022-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9704968B2 (en) | Method of forming a high electron mobility transistor | |
| EP2065925B1 (en) | Field-effect transistor | |
| CN101211969B (zh) | 高速大功率氮化物半导体器件及其制造方法 | |
| JP5707786B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US9419093B2 (en) | Method of forming a high electron mobility transistor | |
| CN105932041B (zh) | N面GaN基鳍式高电子迁移率晶体管及制作方法 | |
| CN108365008B (zh) | 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法 | |
| JP2009059946A (ja) | 化合物半導体装置およびその製造方法 | |
| JP2017069565A (ja) | 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法 | |
| JP2016174140A (ja) | 高電子移動度トランジスタ装置及びその製造方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN115332322B (zh) | 一种多沟道GaN HEMT器件及制作方法 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| KR101172857B1 (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
| CN111755330A (zh) | 一种半导体结构及其制造方法 | |
| CN114361121B (zh) | 一种带有p-SnO栅帽层的新型金刚石基垂直GaN-HEMT器件及其制备方法 | |
| TWI740554B (zh) | 高電子遷移率電晶體 | |
| CN109755301B (zh) | 一种高质量栅界面的GaN MISFET器件及其制备方法 | |
| CN117133806B (zh) | 一种天然超结GaN HEMT器件及其制备方法 | |
| TWI832676B (zh) | 高電子遷移率電晶體之製造方法 | |
| TWI755277B (zh) | 高電子遷移率電晶體及其製作方法 | |
| CN114823850B (zh) | P型混合欧姆接触的氮化镓晶体管 | |
| KR102544338B1 (ko) | 금속 산화물 반도체 소자 및 그 제조방법 | |
| CN113826212B (zh) | 一种半导体结构的制备方法 | |
| CN108695383B (zh) | 实现高频mis-hemt的方法及mis-hemt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |