CN115331616A - 一种像素电路、显示面板及显示装置 - Google Patents

一种像素电路、显示面板及显示装置 Download PDF

Info

Publication number
CN115331616A
CN115331616A CN202211051618.1A CN202211051618A CN115331616A CN 115331616 A CN115331616 A CN 115331616A CN 202211051618 A CN202211051618 A CN 202211051618A CN 115331616 A CN115331616 A CN 115331616A
Authority
CN
China
Prior art keywords
transistor
coupled
signal terminal
electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211051618.1A
Other languages
English (en)
Inventor
黄耀
胡明
刘庭良
董向丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202211051618.1A priority Critical patent/CN115331616A/zh
Publication of CN115331616A publication Critical patent/CN115331616A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种像素电路、显示面板及显示装置，包括数据写入电路和驱动晶体管；数据写入电路包括：第一数据写入晶体管、第二数据写入晶体管以及分布电容；第一数据写入晶体管的栅极与第一扫描信号端耦接，第二数据写入晶体管的栅极与第二扫描信号端耦接，第一数据写入晶体管的第一极与数据线耦接，第一数据写入晶体管的第二极与第二数据写入晶体管的第一极耦接，第二数据写入晶体管的第二极与驱动晶体管的第一极耦接；分布电容的第一电极与第一数据写入晶体管的第二极耦接，分布电容的第二电极与固定电压信号端耦接。

Description

一种像素电路、显示面板及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种像素电路、显示面板及显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)、微型发光二极管(Micro Light EmittingDiode，Micro LED)等电致发光二极管具有自发光、低能耗等优点，是当今电致发光显示装置应用研究领域的热点之一。一般电致发光显示装置中采用像素电路来驱动电致发光二极管发光。
发明内容
本发明实施例提供的像素电路，包括数据写入电路和驱动晶体管；
所述数据写入电路包括：第一数据写入晶体管、第二数据写入晶体管以及分布电容；
所述第一数据写入晶体管的栅极与第一扫描信号端耦接，所述第二数据写入晶体管的栅极与第二扫描信号端耦接，所述第一数据写入晶体管的第一极与数据线耦接，所述第一数据写入晶体管的第二极与所述第二数据写入晶体管的第一极耦接，所述第二数据写入晶体管的第二极与所述驱动晶体管的第一极耦接；
所述分布电容的第一电极与所述第一数据写入晶体管的第二极耦接，所述分布电容的第二电极与固定电压信号端耦接。
在一些可能的实施方式中，所述第一扫描信号端传输第一扫描信号，所述第二扫描信号端传输第二扫描信号，所述第一扫描信号的有效电平与所述第二扫描信号的有效电平不重叠。
在一些可能的实施方式中，所述第一扫描信号的有效电平的时长大于所述第二扫描信号的有效电平的时长。
在一些可能的实施方式中，所述的像素电路还包括初始化电路、阈值补偿电路、发光控制电路；
所述初始化电路被配置为在第一复位信号端的信号的控制下对所述驱动晶体管的栅极进行初始化，以及在第二复位信号端的信号的控制下对发光器件的阳极进行初始化；
所述阈值补偿电路被配置为在第三扫描信号端的信号的控制下，对所述驱动晶体管的阈值电压进行补偿；
所述发光控制电路被配置为在发光控制信号端的信号的控制下，将第一电源端与所述驱动晶体管的第一极导通，以及将所述驱动晶体管的第二极与所述发光器件的阳极导通，驱动所述发光器件发光。
在一些可能的实施方式中，所述初始化电路包括：第一晶体管、第二晶体管；
所述第一晶体管的栅极与所述第一复位信号端耦接，所述第一晶体管的第一极与所述第一初始电压信号端耦接，所述第一晶体管的第二极与所述驱动晶体管的栅极耦接；
所述第二晶体管的栅极与所述第二复位信号端耦接，所述第二晶体管的第一极与所述第二初始电压信号端耦接，所述第二晶体管的第二极与所述发光器件的阳极耦接。
在一些可能的实施方式中，所述第一复位信号端与所述第二复位信号端为不同信号端；
所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管。
在一些可能的实施方式中，所述阈值补偿电路包括：存储电容和第三晶体管；
所述存储电容的第一电极与所述驱动晶体管的栅极耦接，所述存储电容的第二电极与所述第一电源端耦接；
所述第三晶体管的栅极与所述第三扫描信号端耦接，所述第三晶体管的第一极与所述驱动晶体管的第二极耦接，所述第三晶体管的第二极与所述驱动晶体管的栅极耦接。
所述发光控制电路包括：第一发光晶体管、第二发光晶体管；
所述第一发光晶体管的栅极与所述发光控制信号端耦接，所述第一发光晶体管的第一极与所述第一电源端耦接，所述第一发光晶体管的第二极与所述驱动晶体管的第一极耦接；
所述第二发光晶体管的栅极与所述发光控制信号端耦接，所述第二发光晶体管的第一极与所述驱动晶体管的第二极耦接，所述第二发光晶体管的第二极与所述发光器件的阳极耦接。
在一些可能的实施方式中，在上述的像素电路中，所述第三扫描信号端传输第三扫描信号，所述第三扫描信号的有效电平的时长大于所述第二扫描信号的有效电平的时长。
在一些可能的实施方式中，所述像素电路还包括：降噪电路；
所述降噪电路被配置为在所述降噪信号端的信号的控制下，将所述固定电压信号端的信号提供给所述驱动晶体管的第一极。
在一些可能的实施方式中，所述降噪电路包括第四晶体管；
所述第四晶体管的栅极与所述降噪信号端耦接，所述第四晶体管的第一极与所述驱动晶体管第一极耦接，所述第四晶体管的第二极与所述固定电压信号端耦接。
在一些可能的实施方式中，所述降噪信号端与所述第二复位信号端为同一信号端。
本发明实施例还提供了显示面板，包括上述的像素电路。
在一些可能的实施方式中，所述显示面板包括多个子像素和多条数据线；
每个所述子像素包括所述像素电路；
一列子像素对应两条数据线；
一列中的第奇数行子像素的像素电路与对应的所述两条数据线中的一条数据线耦接，第偶数行子像素的像素电路与对应的所述两条数据线中的另一条数据线耦接。
本发明实施例还提供了显示装置，包括上述的显示面板。
在一些可能的实施方式中，所述的像素电路的驱动方法包括：数据写入阶段、初始化阶段、阈值补偿阶段以及发光阶段；
在所述数据写入阶段，所述第一数据写入晶体管将耦接的数据线上的数据电压输入所述分布电容；
在所述初始化阶段，初始化电路在第一复位信号端的信号的控制下对所述驱动晶体管的栅极进行初始化，以及在第二复位信号端的信号的控制下对发光器件的阳极进行初始化；
在所述阈值补偿阶段，所述第二数据写入晶体管将所述分布电容存储的数据电压输入所述驱动晶体管的栅极，并对所述驱动晶体管的阈值电压进行补偿；
在所述发光阶段，发光控制电路在发光控制信号端的信号的控制下，将第一电源端与所述驱动晶体管的第一极导通，以及将所述驱动晶体管的第二极与所述发光器件的阳极导通，驱动所述发光器件发光。
附图说明
图1为本发明实施例中的像素电路的一些结构示意图；
图2a为本发明实施例中的像素电路的另一些结构示意图；
图2b为本发明实施例中的像素电路的又一些结构示意图；
图3a为本发明实施例中的显示面板的又一些结构示意图；
图3b为本发明实施例中的显示面板的又一些结构示意图；
图4为本发明实施例中的像素电路的驱动方法的流程图；
图5为本发明实施例中的一些信号时序图；
图6为本发明实施例中的另一些信号时序图；
图7为本发明实施例中的又一些信号时序图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
本发明实施例提供的显示装置，可以包括显示面板。显示面板可以包括衬底基板。其中，衬底基板可以包括显示区域和非显示区域(即衬底基板中除显示区域包围区域之外的区域)。其中，显示区域可以包括多个阵列排布的像素单元。示例性地，每个像素单元包括同一种颜色的子像素或多种不同颜色的子像素。例如，像素单元可以包括红色子像素，绿色子像素以及蓝色子像素，这样可以通过红绿蓝进行混色，以实现彩色显示。或者，像素单元也可以包括红色子像素，绿色子像素、蓝色子像素以及白色子像素，这样可以通过红绿蓝白进行混色，以实现彩色显示。当然，在实际应用中，像素单元中的子像素的发光颜色可以根据实际应用环境来设计确定，在此不作限定。
在本发明实施例中，各子像素中可以包括像素电路和与像素电路耦接的发光器件，像素电路可以包括驱动晶体管，以控制发光器件发光，从而使显示面板实现画面显示的功能。由于工艺、老化等原因会造成驱动晶体管的阈值电压Vth漂移，对产生的驱动电流造成影响，从而导致显示效果不佳。因此会对驱动晶体管的阈值电压Vth进行补偿，但是现有技术采用的是在数据充电的同时对阈值电压Vth进行补偿，就会导致补偿与充电速度过慢的现象，从而无法适用于高频的电路。
基于此，本发明实施例提供了像素电路，如图1所示，包括：驱动晶体管M0，数据写入电路10。其中，数据写入电路10分别与驱动晶体管M0、固定电压信号端REF、数据电压端DA、第一扫描信号端SS1以及第二扫描信号端SS2耦接。并且，驱动晶体管M0可以被配置为根据数据电压产生驱动发光器件L发光的电流。数据写入电路10可以被配置为响应于加载的信号，输入数据电压。
在本发明实施例中，如图1所示，数据写入电路10包括：第一数据写入晶体管M1、第二数据写入晶体管M2以及分布电容C1；其中，第一数据写入晶体管M1的栅极与第一扫描信号端SS1耦接，第二数据写入晶体管M2的栅极与第二扫描信号端SS2耦接，第一数据写入晶体管M1的第一极与数据电压端DA耦接，第一数据写入晶体管M1的第二极与第二数据写入晶体管M2的第一极耦接，第二数据写入晶体管M2的第二极与驱动晶体管M0的第一极耦接；分布电容C1的第一电极与第一数据写入晶体管M1的第二极耦接，分布电容C1的第二电极与固定电压信号端REF耦接。
示例性的，第一数据写入晶体管M1可以在第一扫描信号端SS1上传输的第一扫描信号的有效电平的控制下导通，可以在第一扫描信号的无效电平的控制下截止。例如，第一数据写入晶体管M1可以设置为P型晶体管，则第一扫描信号的有效电平为低电平，第一扫描信号的无效电平为高电平。或者，第一数据写入晶体管M1也可以设置为N型晶体管，则第一扫描信号的有效电平为高电平，第一扫描信号的无效电平为低电平。并且第一数据写入晶体管M1的第一极可以为其源极，第一数据写入晶体管M1的第二极可以为其漏极，或者第一数据写入晶体管M1的第一极为其漏极，第一数据写入晶体管M1的第二极为其源极。
示例性的，第二数据写入晶体管M2可以在第二扫描信端SS2上传输的第二扫描信号的有效电平的控制下导通，可以在第二扫描信号的无效电平的控制下截止。例如，第二数据写入晶体管M2可以设置为P型晶体管，则第二扫描信号的有效电平为低电平，第二扫描信号的无效电平为高电平。或者，第二数据写入晶体管M2也可以设置为N型晶体管，则第二扫描信号的有效电平为高电平，第二扫描信号的无效电平为低电平。并且第二数据写入晶体管M2的第一极可以为其源极，第二数据写入晶体管M2的第二极可以为其漏极，或者第二数据写入晶体管M2的第一极为其漏极，第二数据写入晶体管M2的第二极为其源极。
示例性的，在一显示帧的刷新范围内，第一扫描信号的有效电平与第二扫描信号的有效电平不重叠。其中，不重叠是指第一数据写入晶体管M1与第二数据写入晶体管M2不同时导通，从而能进一步提高补偿与充电速度。
示例性的，在一显示帧的刷新范围内，第一扫描信号的有效电平的时长大于第二扫描信号的有效电平的时长，即第一数据写入晶体管M1的导通时间大于第二数据写入晶体管M2的导通时间，从而能够使数据信号充分写入并存储到分布电容C1中。
本发明实施例提供的像素电路，通过在数据写入电路中设置第一数据写入晶体管、第二数据写入晶体管以及分布电容，可以在对驱动晶体管的阈值电压Vth进行补偿之前，先将数据线上的数据电压输入分布电容中，对分布电容进行数据充电，分布电容对数据电压进行存储。之后，再通过分布电容中存储的数据电压进行阈值电压Vth的补偿过程，实现阈值电压Vth补偿与数据充电分时进行，从而使阈值电压Vth补偿不再受限制，有更多的时间进行补偿，提高了补偿效果，提高了低灰阶下的显示效果。
在本发明一些实施例中，如图1所示，驱动晶体管M0可以设置为P型晶体管；其中，驱动晶体管M0的第一极可以为其源极，驱动晶体管M0的第二极可以为其漏极，并且该驱动晶体管M0处于饱和状态时，电流由驱动晶体管M0的源极流向其漏极。当然，驱动晶体管M0也可以设置为N型晶体管，在此不作限定。
并且，发光器件L一般在驱动晶体M0处于饱和状态时的电流的作用下实现发光。当然，在本发明实施例中，仅是以驱动晶体M0为P型晶体管为例进行说明的，对于驱动晶体M0为N型晶体管的情况，设计原理与本发明相同，也属于本发明保护的范围。
在本发明实施例提供的像素电路中，如图1所示，像素电路还包括：初始化电路20、阈值补偿电路30、发光控制电路40；
其中，初始化电路20分别与第一复位信号端CS1、第一初始电压信号端VINIT1、第二复位信号端CS2、第二初始电压信号端VINIT2，驱动晶体管M0的栅极以及发光器件L的阳极耦接。初始化电路20被配置为与第一复位信号端CS1耦接，在第一复位信号端CS1的信号的控制下对驱动晶体管M0的栅极进行初始化；以及与第二复位信号端CS2耦接，在第二复位信号端CS2的信号的控制下对发光器件L的阳极进行初始化。
其中，阈值补偿电路30分别与第三扫描信号端SS3，第一电源端VDD，以及驱动晶体管M0的栅极及第二极耦接。阈值补偿电路30被配置为与第三扫描信号端SS3耦接，在第三扫描信号端SS3的信号的控制下，对驱动晶体管M0的阈值电压Vth进行补偿。
其中，发光控制电路40分别与第一电源端VDD、驱动晶体管M0的第一极及第二极以及发光器件L耦接。发光控制电路40被配置为与发光信号端EM耦接，在发光控制信号端EM的信号的控制下，将第一电源端VDD与驱动晶体管M0的第一极导通，以及将驱动晶体管M0的第二极与发光器件L的阳极导通，驱动发光器件L发光。
在本发明一些实施例中，如图2a和2b所示，初始化电路20包括：第一晶体管M3、第二晶体管M4；其中，第一晶体管M3的栅极与第一复位信号端CS1耦接，第一晶体管M3的第一极与第一初始电压信号端VINIT1耦接，第一晶体管M3的第二极与驱动晶体管M0的栅极耦接；第二晶体管M4的栅极与第二复位信号端CS2耦接，第二晶体管M4的第一极与第二初始电压信号端VINIT2耦接，第二晶体管M4的第二极与发光器件L的阳极耦接。
示例性地，第一晶体管M3可以在第一复位信号端CS1上传输的第一复位信号的有效电平的控制下导通，可以在第一复位信号的无效电平的控制下截止。示例性地，第一晶体管M3设置为N型晶体管，则第一复位信号的有效电平为高电平，第一复位信号的无效电平为低电平。
示例性地，第二晶体管M4可以在第二复位信号端CS2上传输的第二复位信号的有效电平的控制下导通，可以在第二复位信号的无效电平的控制下截止。示例性地，第二晶体管M4设置为P型晶体管，则第二复位信号的有效电平为低电平，第二复位信号的无效电平为高电平。
在本发明一些实施例中，如图2a和2b所示，与第一晶体管M3耦接的第一复位信号端CS1以及与第二晶体管M4耦接的第二复位信号端CS2可以为不同信号端。示例性地，可以使第一复位信号端CS1和第二复位信号端CS2加载的信号不同。
在具体实施时，在本发明实施例中，如图2a和2b所示，第一晶体管M3设置为N型晶体管。其中，第一晶体管M3的第一极作为其漏极，第一晶体管M3的第二极作为其源极，或者第一晶体管M3的第一极作为其源极，第一晶体管M3的第二极作为其漏极。
第二晶体管M4设置为P型晶体管。其中，第二晶体管M4的第一极作为其漏极，第二晶体管M4的第二极作为其源极，或者第二晶体管M4的第一极作为其源极，第二晶体管M4的第二极作为其漏极。
在本发明一些实施例中，如图2a和2b所示，阈值补偿电路30包括：存储电容C2和第三晶体管M5；其中，存储电容C2的第一电极与驱动晶体管M0的栅极耦接，存储电容C2的第二电极与第一电源端VDD耦接；第三晶体管M5的栅极与第三扫描信号端SS3耦接，第三晶体管M5的第一极与驱动晶体管M0的第二极耦接，第三晶体管M5的第二极与驱动晶体管M0的栅极耦接。
示例性地，第三晶体管M5可以在第三扫描信号端SS3上传输的第三扫描信号的有效电平的控制下导通，可以在第三扫描信号的无效电平的控制下截止。例如，第三晶体管M5可以设置为P型晶体管，则第三扫描信号的有效电平为低电平，第三扫描信号的无效电平为高电平。或者，第三晶体管M5也可以设置为N型晶体管，则第三扫描信号的有效电平为高电平，第三扫描信号的无效电平为低电平。其中，第三晶体管M5的第一极作为其漏极，第三晶体管M5的第二极作为其源极，或者第三晶体管M5的第一极作为其源极，第三晶体管M5的第二极作为其漏极。
示例性的，第三扫描信号的有效电平的时长大于第二扫描信号的有效电平的时长，即第三晶体管M5的导通时间大于第二数据写入晶体管M2的导通时间。
在本发明一些实施例中，如图2a和2b所示，发光控制电路40包括：第一发光晶体管M6、第二发光晶体管M7；其中，第一发光晶体管M6的栅极与发光控制信号端EM耦接，第一发光晶体管M6的第一极与第一电源端VDD耦接，第一发光晶体管M6的第二极与驱动晶体管M0的第一极耦接；第二发光晶体管M7的栅极与发光控制信号端EM耦接，第二发光晶体管M7的第一极与驱动晶体管M0的第二极耦接，第二发光晶体管M7的第二极与发光器件L的阳极耦接。
示例性地，第一发光晶体管M6和第二发光晶体管M7可以在发光控制信号端EM上传输的发光控制信号的有效电平的控制下导通，可以在发光控制信号的无效电平的控制下截止。例如，第一发光晶体管M6和第二发光晶体管M7可以设置为P型晶体管，则发光控制信号的有效电平为低电平，发光控制信号的无效电平为高电平。或者，第一发光晶体管M6和第二发光晶体管M7也可以设置为N型晶体管，则发光控制信号的有效电平为高电平，发光控制信号的无效电平为低电平。
其中，第一发光晶体管M6的第一极作为其漏极，第一发光晶体管M6的第二极作为其源极，或者第一发光晶体管M6的第一极作为其源极，第一发光晶体管M6的第二极作为其漏极。第二发光晶体管M7的第一极作为其漏极，第二发光晶体管M7的第二极作为其源极，或者第二发光晶体管M7的第一极作为其源极，第二发光晶体管M7的第二极作为其漏极。
在本发明一些实施例中，发光器件L的阳极可以与第二发光晶体管M7的第二极耦接，发光器件L的阴极可以与第二电源端VSS耦接。示例性地，发光器件L可以为电致发光二极管。例如，发光器件L可以包括：微型发光二极管(Micro Light Emitting Diode，MicroLED)、有机电致发光二极管(Organic Light Emitting Diode，OLED)以及量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)中的至少一种。示例性地，发光器件L可以包括层叠设置的阳极、发光层、阴极。进一步地，发光层还可以包括空穴注入层、空穴传输层、电子传输层、电子注入层等膜层。当然，在实际应用中，可以根据实际应用的需求确定发光器件L的具体结构，在此不作限定。
本发明实施例提供了一些像素电路，如图2b所示，还包括：降噪电路50；其中，降噪电路50分别与驱动晶体管M0、固定电压信号端REF以及降噪信号端CS3耦接。降噪电路50被配置为在降噪信号端CS3的信号的控制下，将固定电压信号端REF的信号提供给驱动晶体管M0的第一极。
在本发明一些实施例中，如图2b所示，降噪电路50包括第四晶体管M8；其中，第四晶体管M8的栅极与降噪信号端CS3耦接，第四晶体管M8的第一极与驱动晶体管M0第一极耦接，第四晶体管M8的第二极与固定电压信号端REF耦接。示例性的，第四晶体管M8的第一极作为其漏极，第四晶体管M8的第二极作为其源极，或者第四晶体管M8的第一极作为其源极，第四晶体管M8的第二极作为其漏极。
示例性的，降噪信号端CS3可以与第二复位信号端CS2为同一信号端，以降低信号端的数量，降低信号走线的布局难度。
当然，降噪信号端CS3也可以与第二复位信号端CS2为相互独立的信号端，在此不作限定。
一般采用低温多晶硅(Low Temperature Poly-Silicon，LTPS)材料作为有源层的晶体管的迁移率高且可以做得更薄更小、功耗更低等，在具体实施时，上述至少一个晶体管的有源层的材料可以设置为低温多晶硅材料。这样可以将上述晶体管设置为LTPS型晶体管，以使像素电路实现迁移率高且可以做得更薄更小、功耗更低等。
一般采用金属氧化物半导体材料作为有源层的晶体管的漏电流较小，因此为了降低漏电流，在本发明一些实施例中，也可以使上述至少一个晶体管的有源层的材料包括金属氧化物半导体材料，例如可以为IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)，当然，也可以为其他金属氧化物半导体材料，在此不作限定。这样可以将上述晶体管设置为氧化物型晶体管(Oxide Thin Film Transistor)，以使像素电路的漏电流减小。
示例性地，可以将所有晶体管均设置为LTPS型晶体管。或者，可以将所有晶体管均设置为氧化物型晶体管。或者，也可以使部分晶体管设置为氧化物型晶体管，其余晶体管设置为LTPS型晶体管。通过将LTPS型晶体管与氧化物型晶体管，这两种制备晶体管的工艺进行结合制备低温多晶硅氧化物的LTPO像素电路，可以使驱动晶体管M0的栅极的漏电流较小，以及使功耗较低。从而将该像素电路应用于显示面板中，在显示面板降低刷新频率进行显示时，可以保证显示的均一性。
示例性地，本发明实施例中，N型晶体管(例如，第一晶体管M3，第三晶体管M5)可以设置为LTPS型晶体管，P型晶体管(例如，第一数据写入晶体管M1，第二数据写入晶体管M2，第二晶体管M4、第一发光晶体管M6，第二发光晶体管M7，第四晶体管M8)可以设置为氧化物型晶体管。
在本发明的一些实施例中，第一电源端VDD可以被配置为加载恒定的第一电源电压，并且第一电源电压一般为正值。以及，第二电源端VSS可以加载恒定的第二电源电压，并且第二电源电压一般可以为接地电压或为负值。如，如图1所示的实施例中，第一电源端VDD可以加载恒定的第一电源电压Vdd，且第一电源电压Vdd为正电压。而第二电源端VSS可以加载恒定的第二电源电压Vss，且第二电源电压Vss为负电压或接地等。在实际应用中，第一电源电压和第二电源电压的具体数值可以根据实际应用环境来设计确定，在此不作限定。
以上仅是举例说明本发明实施例提供的像素电路中的各电路的具体结构，在具体实施时，上述电路的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，这些均在本发明的保护范围之内，具体在此不作限定。
在本发明实施例中，本发明实施例提供的显示面板包含多个子像素和多条数据线，各子像素中包括像素电路，一列子像素对应至少两条数据线，一列中的部分子像素的像素电路与对应的至少两条数据线中的一条数据线耦接。示例性地，一列子像素对应两条数据线；一列中的第奇数行子像素的像素电路与对应的两条数据线中的一条数据线耦接，第偶数行子像素的像素电路与对应的两条数据线中的另一条数据线耦接。
在本发明实施例中，如图3a和3b所示，第奇数行子像素的像素电路(如图3a和3b中的第一行子像素中的像素电路)Row1的数据电压端(或第一数据写入晶体管M1的第一极)与数据线DA1耦接，第偶数行子像素的像素电路(如图3a和3b中的第二行子像素中的像素电路)Row2的数据电压端(或第一数据写入晶体管M1的第一极)与数据线DA2耦接。需要说明的是，Row1和Row2代表同一列中第一行和第二行子像素中的像素电路。
本申请实施例提供的上述显示面板可以实现高刷新频率的刷新过程。尤其是大尺寸的显示面板。例如，刷新频率为240Hz的32寸6K显示面板，其子像素的行数高达3000行，1行子像素的刷新时间1H＝1/240/3000＝1.38us，考虑到数据线上的RC延迟(即RC Delay)，现有技术中的显示面板难以满足240Hz的数据充电。为了解决该问题，本发明实施例将本发明中的像素电路与双数据线结合，实现2H充电，使充电时间由原有的1.38us，增加到2.76us。并且，进一步搭配本发明实施例提供的像素电路的预充方式，使得240Hz得以实现。
在本发明实施例中，如图4所示，本发明实施例提供的像素电路的驱动方法，可以包括如下步骤：
S100、数据写入阶段，第一数据写入晶体管将耦接的数据线上的数据电压输入分布电容；
S200、初始化阶段，初始化电路在第一复位信号端的信号的控制下对驱动晶体管的栅极进行初始化，以及在第二复位信号端的信号的控制下对发光器件的阳极进行初始化；
S300、阈值补偿阶段，第二数据写入晶体管将分布电容存储的数据电压输入驱动晶体管的栅极，并对驱动晶体管的阈值电压进行补偿；
S400、发光阶段，发光控制电路在发光控制信号端的信号的控制下，将第一电源端与驱动晶体管的第一极导通，以及将驱动晶体管的第二极与发光器件的阳极导通，驱动发光器件发光。
下面以图2b所示的像素电路为例，结合图5所示的信号时序图，对本发明实施例提供的像素电路的工作过程作以描述。
其中，如图5所示，em代表发光控制信号端EM的发光控制信号，ss1代表第一扫描信号端SS1的第一扫描信号，ss2代表第二扫描信号端SS2的第二扫描信号，ss3代表第三扫描信号端SS3的第三扫描信号，cs1代表第一复位信号端CS1的第一复位信号，cs2代表第二复位信号端CS2的第二复位信号，cs3代表降噪信号端CS3的降噪信号。
并且，选取一个显示帧中的数据写入阶段T1、初始化阶段T2、阈值补偿阶段T3以及发光阶段T4。
在数据写入阶段T1，第一数据写入晶体管M1在第一扫描信号ss1的低电平的控制下导通。第二数据写入晶体管M2在第二扫描信号ss2的高电平的控制下截止。第一晶体管M3在第一复位信号cs1的低电平的控制下截止。第二晶体管M4在第二复位信号cs2的高电平的控制下截止。第三晶体管M5在第三扫描信号ss3的低电平的控制下截止。第一发光晶体管M6在发光控制信号em低电平的控制下导通。第二发光晶体管M7在发光控制信号em低电平的控制下导通。第四晶体管M8在降噪信号cs3高电平的控制下截止。导通的第一数据写入晶体管M1将加载到数据电压端DA的数据电压Vda输入分布电容C1的第一电极，对分布电容C1进行充电。
在初始化阶段T2，第一数据写入晶体管M1在第一扫描信号ss1的高电平的控制下截止。第二数据写入晶体管M2在第二扫描信号ss2的高电平的控制下截止。第一晶体管M3在第一复位信号cs1的高电平的控制下导通。第二晶体管M4在第二复位信号cs2的低电平的控制下导通。第三晶体管M5在第三扫描信号ss3的低电平的控制下截止。第一发光晶体管M6在发光控制信号em高电平的控制下截止。第二发光晶体管M7在发光控制信号em高电平的控制下截止。第四晶体管M8在降噪信号cs3低电平的控制下导通。导通的第一晶体管M3将第一初始电压信号端VINIT1的第一初始电压输入驱动晶体管M0的栅极，对驱动晶体管M0的栅极进行初始化。导通的第二晶体管M4将第二初始电压信号端VINIT2的第二初始电压输入发光器件L的阳极，对发光器件L的阳极进行初始化。导通的第四晶体管M8将固定电压信号端REF的信号提供给驱动晶体管M0的第一极，对驱动晶体管M0的第一极进行初始化。
在阈值补偿阶段T3，第一数据写入晶体管M1在第一扫描信号ss1的高电平的控制下截止。第二数据写入晶体管M2在第二扫描信号ss2的低电平的控制下导通。第一晶体管M3在第一复位信号cs1的低电平的控制下截止。第二晶体管M4在第二复位信号cs2的高电平的控制下截止。第三晶体管M5在第三扫描信号ss3的高电平的控制下导通。第一发光晶体管M6在发光控制信号em高电平的控制下截止。第二发光晶体管M7在发光控制信号em高电平的控制下截止。第四晶体管M8在降噪信号cs3高电平的控制下截止。导通的第二数据写入晶体管M2将分布电容C1存储的数据电压Vda输入驱动晶体管M0的第一极。由于导通的第三晶体管M5，可以使驱动晶体管M0形成二极管连接方式，则输入驱动晶体管M0的第一极的数据电压Vda可以经过形成二极管连接方式的驱动晶体管M0，输入驱动晶体管M0的栅极，并对驱动晶体管M0的阈值电压Vth进行补偿，以使驱动晶体管M0的栅极电压为Vda+Vth。
在发光阶段T4，第一数据写入晶体管M1在第一扫描信号ss1的高电平的控制下截止。第二数据写入晶体管M2在第二扫描信号ss2的高电平的控制下截止。第一晶体管M3在第一复位信号cs1的低电平的控制下截止。第二晶体管M4在第二复位信号cs2的高电平的控制下截止。第三晶体管M5在第三扫描信号ss3的低电平的控制下截止。第一发光晶体管M6在发光控制信号em低电平的控制下导通。第二发光晶体管M7在发光控制信号em低电平的控制下导通。第四晶体管M8在降噪信号cs3高电平的控制下截止。导通的第一发光晶体管M6将第一电源端VDD与驱动晶体管M0的第一极导通。驱动晶体管M0处于饱和状态下，并产生驱动发光器件发光的电流I，I＝k(Vdd-Vda)2。导通的第二发光晶体管M7将驱动晶体管M0的第二极与发光器件L的阳极导通，电流I输入发光器件L，驱动发光器件L发光。
下面以图3b所示的像素电路为例，结合图6所示的信号时序图，对本发明实施例提供的像素电路的工作过程作以描述。需要说明的是，可以采用逐行扫描子像素的方式，对显示面板中的所有子像素先输入数据电压后，再逐行扫描子像素实现对阈值电压Vth进行阈值补偿。
如图6所示，em代表像素电路Row1耦接的发光控制信号端EM的发光控制信号，ss1-1代表像素电路Row1耦接的第一扫描信号端SS1的第一扫描信号，ss2代表像素电路Row1耦接的第二扫描信号端SS2的第二扫描信号，ss3代表像素电路Row1耦接的第三扫描信号端SS3的第三扫描信号，cs1代表像素电路Row1耦接的第一复位信号端CS1的第一复位信号，cs2代表像素电路Row1耦接的第二复位信号端CS2的第二复位信号，cs3代表像素电路Row1耦接的降噪信号端CS3的降噪信号。ss1-2代表像素电路Row2耦接的第一扫描信号端SS1的第一扫描信号。需要说明的是，像素电路Row2对应的发光控制信号端EM、第二扫描信号端SS2、第三扫描信号端SS3、第一复位信号端CS1、第二复位信号端CS2以及降噪信号端CS3的信号可以参照上述描述，在此不作赘述。
在数据写入阶段T1，首先，对于Row1子像素，第一数据写入晶体管M1在第一扫描信号ss1-1的低电平的控制下导通。第二数据写入晶体管M2在第二扫描信号ss2的高电平的控制下截止。第一晶体管M3在第一复位信号cs1的低电平的控制下截止。第二晶体管M4在第二复位信号cs2的高电平的控制下截止。第三晶体管M5在第三扫描信号ss3的低电平的控制下截止。第一发光晶体管M6在发光控制信号em低电平的控制下导通。第二发光晶体管M7在发光控制信号em低电平的控制下导通。第四晶体管M8在降噪信号cs3高电平的控制下截止。导通的第一数据写入晶体管M1将加载到数据线DA1的数据电压Vda1输入分布电容C1的第一电极，对分布电容C1进行充电。并且，对于Row2子像素，第一数据写入晶体管M1在第一扫描信号ss1-2的高电平的控制下截止。第二数据写入晶体管M2在第二扫描信号ss2的高电平的控制下截止。
之后，对于Row1子像素，第一数据写入晶体管M1在第一扫描信号ss1-1的低电平的控制下导通。第二数据写入晶体管M2在第二扫描信号ss2的高电平的控制下截止。第一晶体管M3在第一复位信号cs1的低电平的控制下截止。第二晶体管M4在第二复位信号cs2的高电平的控制下截止。第三晶体管M5在第三扫描信号ss3的低电平的控制下截止。第一发光晶体管M6在发光控制信号em低电平的控制下导通。第二发光晶体管M7在发光控制信号em低电平的控制下导通。第四晶体管M8在降噪信号cs3高电平的控制下截止。导通的第一数据写入晶体管M1将加载到数据线DA1的数据电压Vda1输入分布电容C1的第一电极，对分布电容C1进行充电。并且，对于Row2子像素，第一数据写入晶体管M1在第一扫描信号ss1-2的低电平的控制下导通。第二数据写入晶体管M2在第二扫描信号ss2的高电平的控制下截止。导通的第一数据写入晶体管M1将加载到数据线DA2的数据电压Vda2输入分布电容C1的第一电极，对分布电容C1进行充电。
之后，对于Row1子像素，第一数据写入晶体管M1在第一扫描信号ss1-1的高电平的控制下截止。第二数据写入晶体管M2在第二扫描信号ss2的高电平的控制下截止。第一晶体管M3在第一复位信号cs1的低电平的控制下截止。第二晶体管M4在第二复位信号cs2的高电平的控制下截止。第三晶体管M5在第三扫描信号ss3的低电平的控制下截止。第一发光晶体管M6在发光控制信号em低电平的控制下导通。第二发光晶体管M7在发光控制信号em低电平的控制下导通。第四晶体管M8在降噪信号cs3高电平的控制下截止。并且，对于Row2子像素，第一数据写入晶体管M1在第一扫描信号ss1-2的低电平的控制下导通。第二数据写入晶体管M2在第二扫描信号的高电平的控制下截止。导通的第一数据写入晶体管M1将加载到数据线DA2的数据电压Vda2输入分布电容C1的第一电极，对分布电容C1进行充电。
在初始化阶段T2、在阈值补偿阶段T3、以及在发光阶段T4的工作过程可以参照上述描述，在此不作赘述。
下面以图3b所示的像素电路为例，结合图7所示的信号时序图，对本发明实施例提供的像素电路的工作过程作以描述。需要说明的是，可以采用同时扫描相邻两行子像素的模式，对显示面板中的所有子像素先输入数据电压后，再逐行扫描子像素实现对阈值电压Vth进行阈值补偿。
如图7所示，em代表像素电路Row1耦接的发光控制信号端EM的发光控制信号，ss1-1代表像素电路Row1耦接的第一扫描信号端SS1的第一扫描信号，ss2代表像素电路Row1耦接的第二扫描信号端SS2的第二扫描信号，ss3代表像素电路Row1耦接的第三扫描信号端SS3的第三扫描信号，cs1代表像素电路Row1耦接的第一复位信号端CS1的第一复位信号，cs2代表像素电路Row1耦接的第二复位信号端CS2的第二复位信号，cs3代表像素电路Row1耦接的降噪信号端CS3的降噪信号。ss1-2代表像素电路Row2耦接的第一扫描信号端SS1的第一扫描信号。需要说明的是，像素电路Row2对应的发光控制信号端EM、第二扫描信号端SS2、第三扫描信号端SS3、第一复位信号端CS1、第二复位信号端CS2以及降噪信号端CS3的信号可以参照上述描述，在此不作赘述。
在数据写入阶段T1，对于Row1子像素，第一数据写入晶体管M1在第一扫描信号ss1-1的低电平的控制下导通。第二数据写入晶体管M2在第二扫描信号ss2的高电平的控制下截止。第一晶体管M3在第一复位信号cs1的低电平的控制下截止。第二晶体管M4在第二复位信号cs2的高电平的控制下截止。第三晶体管M5在第三扫描信号ss3的低电平的控制下截止。第一发光晶体管M6在发光控制信号em低电平的控制下导通。第二发光晶体管M7在发光控制信号em低电平的控制下导通。第四晶体管M8在降噪信号cs3高电平的控制下截止。导通的第一数据写入晶体管M1将加载到数据线DA1的数据电压Vda1输入分布电容C1的第一电极，对分布电容C1进行充电。
并且，对于Row2子像素，第一数据写入晶体管M1在第一扫描信号ss1-2的低电平的控制下导通。第二数据写入晶体管M2在第二扫描信号ss2的高电平的控制下截止。第一晶体管M3在第一复位信号cs1的低电平的控制下截止。第二晶体管M4在第二复位信号cs2的高电平的控制下截止。第三晶体管M5在第三扫描信号ss3的低电平的控制下截止。第一发光晶体管M6在发光控制信号em低电平的控制下导通。第二发光晶体管M7在发光控制信号em低电平的控制下导通。第四晶体管M8在降噪信号cs3高电平的控制下截止。导通的第一数据写入晶体管M1将加载到数据线DA2的数据电压Vda2输入分布电容C1的第一电极，对分布电容C1进行充电。
在初始化阶段T2、在阈值补偿阶段T3、以及在发光阶段T4的工作过程可以参照上述描述，在此不作赘述。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述显示面板。该显示面板解决问题的原理与前述像素电路相似，因此该显示面板的实施可以参见前述像素电路的实施，重复之处在此不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。
在具体实施时，在本发明实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种像素电路，其特征在于，包括数据写入电路和驱动晶体管；
所述数据写入电路包括：第一数据写入晶体管、第二数据写入晶体管以及分布电容；
所述第一数据写入晶体管的栅极与第一扫描信号端耦接，所述第二数据写入晶体管的栅极与第二扫描信号端耦接，所述第一数据写入晶体管的第一极与数据线耦接，所述第一数据写入晶体管的第二极与所述第二数据写入晶体管的第一极耦接，所述第二数据写入晶体管的第二极与所述驱动晶体管的第一极耦接；
所述分布电容的第一电极与所述第一数据写入晶体管的第二极耦接，所述分布电容的第二电极与固定电压信号端耦接。
2.如权利要求1所述的像素电路，其特征在于，所述第一扫描信号端传输第一扫描信号，所述第二扫描信号端传输第二扫描信号，所述第一扫描信号的有效电平与所述第二扫描信号的有效电平不重叠。
3.如权利要求2所述的像素电路，其特征在于，所述第一扫描信号的有效电平的时长大于所述第二扫描信号的有效电平的时长。
4.如权利要求1所述的像素电路，其特征在于，还包括初始化电路、阈值补偿电路、发光控制电路；
所述初始化电路被配置为在第一复位信号端的信号的控制下对所述驱动晶体管的栅极进行初始化，以及在第二复位信号端的信号的控制下对发光器件的阳极进行初始化；
所述阈值补偿电路被配置为在第三扫描信号端的信号的控制下，对所述驱动晶体管的阈值电压进行补偿；
所述发光控制电路被配置为在发光控制信号端的信号的控制下，将第一电源端与所述驱动晶体管的第一极导通，以及将所述驱动晶体管的第二极与所述发光器件的阳极导通，驱动所述发光器件发光。
5.如权利要求4所述的像素电路，其特征在于，所述初始化电路包括：第一晶体管、第二晶体管；
所述第一晶体管的栅极与所述第一复位信号端耦接，所述第一晶体管的第一极与所述第一初始电压信号端耦接，所述第一晶体管的第二极与所述驱动晶体管的栅极耦接；
所述第二晶体管的栅极与所述第二复位信号端耦接，所述第二晶体管的第一极与所述第二初始电压信号端耦接，所述第二晶体管的第二极与所述发光器件的阳极耦接。
6.如权利要求5所述的像素电路，其特征在于，所述第一复位信号端与所述第二复位信号端为不同信号端；
所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管。
7.如权利要求4所述的像素电路，其特征在于，所述阈值补偿电路包括：存储电容和第三晶体管；所述存储电容的第一电极与所述驱动晶体管的栅极耦接，所述存储电容的第二电极与所述第一电源端耦接；所述第三晶体管的栅极与所述第三扫描信号端耦接，所述第三晶体管的第一极与所述驱动晶体管的第二极耦接，所述第三晶体管的第二极与所述驱动晶体管的栅极耦接；
所述发光控制电路包括：第一发光晶体管、第二发光晶体管；所述第一发光晶体管的栅极与所述发光控制信号端耦接，所述第一发光晶体管的第一极与所述第一电源端耦接，所述第一发光晶体管的第二极与所述驱动晶体管的第一极耦接；所述第二发光晶体管的栅极与所述发光控制信号端耦接，所述第二发光晶体管的第一极与所述驱动晶体管的第二极耦接，所述第二发光晶体管的第二极与所述发光器件的阳极耦接。
8.如权利要求4-7任一项所述的像素电路，其特征在于，所述第三扫描信号端传输第三扫描信号，所述第三扫描信号的有效电平的时长大于所述第二扫描信号的有效电平的时长。
9.如权利要求1-7任一项所述的像素电路，其特征在于，所述像素电路还包括：降噪电路；
所述降噪电路被配置为在所述降噪信号端的信号的控制下，将所述固定电压信号端的信号提供给所述驱动晶体管的第一极。
10.如权利要求9所述的像素电路，其特征在于，所述降噪电路包括第四晶体管；
所述第四晶体管的栅极与所述降噪信号端耦接，所述第四晶体管的第一极与所述驱动晶体管第一极耦接，所述第四晶体管的第二极与所述固定电压信号端耦接。
11.如权利要求9所述的像素电路，其特征在于，所述降噪信号端与所述第二复位信号端为同一信号端。
12.一种显示面板，其特征在于，包括如权利要求1-11任一项所述的像素电路。
13.如权利要求12所述的显示面板，其特征在于，所述显示面板包括多个子像素和多条数据线；
每个所述子像素包括所述像素电路；
一列子像素对应两条数据线；
一列中的第奇数行子像素的像素电路与对应的所述两条数据线中的一条数据线耦接，第偶数行子像素的像素电路与对应的所述两条数据线中的另一条数据线耦接。
14.一种显示装置，其特征在于，包括如权利要求12或13所述的显示面板。
15.一种驱动如权利要求1-11任一项所述的像素电路的驱动方法，其特征在于，包括：数据写入阶段、初始化阶段、阈值补偿阶段以及发光阶段；
在所述数据写入阶段，所述第一数据写入晶体管将耦接的数据线上的数据电压输入所述分布电容；
在所述初始化阶段，初始化电路在第一复位信号端的信号的控制下对所述驱动晶体管的栅极进行初始化，以及在第二复位信号端的信号的控制下对发光器件的阳极进行初始化；
在所述阈值补偿阶段，所述第二数据写入晶体管将所述分布电容存储的数据电压输入所述驱动晶体管的栅极，并对所述驱动晶体管的阈值电压进行补偿；
在所述发光阶段，发光控制电路在发光控制信号端的信号的控制下，将第一电源端与所述驱动晶体管的第一极导通，以及将所述驱动晶体管的第二极与所述发光器件的阳极导通，驱动所述发光器件发光。
CN202211051618.1A 2022-08-31 2022-08-31 一种像素电路、显示面板及显示装置 Pending CN115331616A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211051618.1A CN115331616A (zh) 2022-08-31 2022-08-31 一种像素电路、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211051618.1A CN115331616A (zh) 2022-08-31 2022-08-31 一种像素电路、显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN115331616A true CN115331616A (zh) 2022-11-11

Family

ID=83927339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211051618.1A Pending CN115331616A (zh) 2022-08-31 2022-08-31 一种像素电路、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN115331616A (zh)

Similar Documents

Publication Publication Date Title
CN110268465B (zh) 像素电路、显示面板及像素电路的驱动方法
CN110660360B (zh) 像素电路及其驱动方法、显示面板
US10417960B2 (en) Organic electroluminescent display panel and display device
CN109523956B (zh) 像素电路及其驱动方法、显示装置
CN107358915B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
US11657759B2 (en) Pixel circuit and method of driving the same, display panel
CN110246459B (zh) 像素电路及其驱动方法、显示面板及显示装置
US20240062721A1 (en) Pixel Circuit and Driving Method Thereof, and Display Panel
CN113950715B (zh) 像素电路及其驱动方法、显示装置
US20230343286A1 (en) Pixel structure, method for driving the same and display substrate
GB2620507A (en) Pixel circuit and driving method therefor and display panel
CN115735244A (zh) 像素电路及驱动方法、显示基板及驱动方法、显示装置
CN113990259A (zh) 像素驱动电路及显示面板
CN113658554B (zh) 像素驱动电路、像素驱动方法及显示装置
US11322090B2 (en) Pixel driving circuit and method, and display device
CN218849052U (zh) 像素电路及显示装置
CN207966467U (zh) 像素电路及显示面板
CN115376463A (zh) 像素电路、驱动方法及显示装置
CN112863436B (zh) 一种像素电路、驱动方法、电致发光显示面板及显示装置
CN113994416B (zh) 阵列基板、显示面板以及阵列基板的驱动方法
CN110969986B (zh) 像素电路及其驱动方法、显示装置及其驱动方法
CN115331616A (zh) 一种像素电路、显示面板及显示装置
CN112365837A (zh) 一种像素电路、其驱动方法及显示装置
CN114677957B (zh) 一种像素电路、其驱动方法及显示装置
WO2022099648A1 (zh) 驱动电路、其驱动方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination