CN115328392A - VPX接口的NVMe双主控可视存储***、方法、设备及介质 - Google Patents
VPX接口的NVMe双主控可视存储***、方法、设备及介质 Download PDFInfo
- Publication number
- CN115328392A CN115328392A CN202210842429.XA CN202210842429A CN115328392A CN 115328392 A CN115328392 A CN 115328392A CN 202210842429 A CN202210842429 A CN 202210842429A CN 115328392 A CN115328392 A CN 115328392A
- Authority
- CN
- China
- Prior art keywords
- module
- nvme
- vpx
- nand
- ddr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供了一种VPX接口的NVMe双主控可视存储***、方法、设备及介质,包括:VPX连接器以及两个NVMe存储模块;VPX连接器包括P1和P0,通过VPX连接器中P1给NVMe存储模块输入PCIE X8信号;其中,NVMe存储模块包括:IPMI模块、NVMe主控模块、NAND FLASH模块、DDR模块、电源模块、DDR及NAND保护模块。本发明在散热、可靠性、速率、成本、扩展性等方面均得到提升。
Description
技术领域
本发明涉及计算机技术领域,具体地,涉及一种VPX接口的NVMe双主控可视存储***、方法、设备及介质。
背景技术
随着服务器各种运用软件不断增加,其产生的信息数据量也急剧增加,原有服务器主板自带的1T或2T存储容量已无法满足其要求,需要加载更大速率更快的存储设备。与本发明相似方案有:通过增加载板,在载板上扩展存储接口,增加更多的硬盘数量。因接口数量增加,整个模块的可靠性下降,同时每增加一层接口传输速率都会存在一定延时。
术语解释:
NVME:一种逻辑设备接口规范,与AHCI类似的,基于设备逻辑接口的总线传输协议规范,快速非易失性存储(Non-Volatile Memory express,NVMe)。于NVMe标准的PCIe设备可以称为NVMe存储设备(或者NVMe SSD),NVMe存储设备具有低能耗、高性能的特性。
VPX:VPX是VITA组织基于VME总线,根据业界对带宽日益增长的需要,将高速串行总线技术引入后实现的一种嵌入式***总线标准。
IPMI:一种智能平台管理接口,能够跨越不同OS、Fireware及硬件平台,可智能的监控设备的电压、电流、温度等运行信息。
发明内容
针对现有技术中的缺陷,本发明提供一种VPX接口的NVMe双主控可视存储***、方法、设备及介质。
根据本发明提供的一种VPX接口的NVMe双主控可视存储***、方法、设备及介质,所述方案如下:
第一方面,提供了一种VPX接口的NVMe双主控可视存储***,所述***包括:VPX连接器以及NVMe存储模块;
所述NVMe存储模块设置为两路;所述VPX连接器包括P1和P0,通过VPX连接器中P1给NVMe存储模块输入PCIE X8信号;
其中,NVMe存储模块包括:IPMI模块、NVMe主控模块、NAND FLASH模块、DDR模块、电源模块、DDR及NAND保护模块;
所述VPX连接器P1与NVMe主控模块电连接,所述VPX连接器P0与IPMI模块电连接,所述NVMe主控模块分别与DDR模块、NAND FLASH模块以及电源模块相连接;所述IPMI模块分别与NAND保护模块、电源模块连接;所述NAND保护模块则分别与DDR模块、NAND FLASH模块以及NVMe主控模块连接。
优选地,所述***使用了两路NVMe主控模块电路,两路NVMe主控模块能够单独挂载,或逻辑组合后整体挂载在服务器CPU上,整个模块的容量达16T。
优选地,所述NAND FLASH模块使用16颗512G NAND Flash颗粒,型号为MT29E4T08CTHBBM5_3_1,标称存储容量为8T。
优选地,所述NVMe主控模块核心器件为IC-TAI-EN316801控制器,遵循NVMe1.2.1标准,支持PCIe Gen3 x8/x4 8GT/s,支持16路NAND通道。
优选地,所述DDR及NAND保护电路模块选用TPS51200DRCR芯片构建memoryRegulator电路。
优选地,所述IPMI模块的核心芯片选用STC8F2K64S2-LQFP44单片机,温度采集芯片选用MAX6625,电流电压采集芯片选用LTC2991。
第二方面,提供了一种VPX接口的NVMe双主控可视存储方法,所述方法包括:
步骤S1:将直流电通过VPX连接器中的P0输入,经由IMPI模块后给电源模块、DDR及NAND保护模块供DC 12V电;
步骤S2:电源模块把IPMI模块输入的12V电压转换成不同档位电压分给NVMe主控模块供电;同时,电源模块把IPMI模块输入的12V电压转换成其他模块所需电压档位,同时,IPMI模块给其他模块供3V3辅助电压。
优选地,所述步骤S2具体包括:电源模块把12V电转换成1.35V、1.1V、3.0V、1.8V不同档位电压分给NVMe主控模块供电;其中,给NAND FLASH模块供3.0V、1.8V电,DDR模块供1.35V电;同时,电源模块把12V电转换成DC 3V3,经由IPMI模块给其他模块供辅助电压。
第三方面,提供了一种设备,所述设备包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序,
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现所述方法中的步骤。
第四方面,提供了一种存储有计算机程序的计算机可读存储介质,所述计算机程序被处理器执行时实现所述方法中的步骤。
与现有技术相比,本发明具有如下的有益效果:
1、本发明采用标准6U尺寸,有很好通用性、扩展性,采用VPX连接器有更强的机械属性,在恶劣环境下可稳定运行,其传输速率性能不受影响;满足服务器大量数据存储的需求,相比AHCI/SATA/SAS存储设备具备更高的性能、更低的功耗;
2、本发明相比以往为增加存储容量,通过不断扩展存储接口增加硬盘数量的方案有了更高的速率及散热效果,同时可对其工作情况进行有效实时监控。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为VPX存储模块整体架构图;
图2为VPX存储模块单个NVMe主控电路示意图;
图3为NVMe主控模块与电源模块连通信号示意图;
图4为NVMe主控模块与DDR模块连通信号示意图;
图5为NVMe主控模块与NAND FLASH模块连通信号示意图;
图6为NAND保护电路示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变化和改进。这些都属于本发明的保护范围。
本发明实施例提供了一种VPX接口的NVMe双主控可视存储***,综合考虑散热、可靠性、速率、成本、扩展性等方面,参照图1所示,为VPX存储模块的整体架构示图,通过VPX连接器中P1给NVMe存储模块输入PCIE X8信号,1路NVMe存储模块只需要PCIE X4信号即可,故在设计时设计了2路NVMe存储模块,增加了存储容量,同时有效利用了6U模块空间。PCIE X8信号通过时钟、复位缓存器,分为2路PCIE X4信号。
本发明模块的NVMe存储模块电路原理示意图如图2所示,NVMe存储模块设置为两路;VPX连接器包括P1和P0,通过VPX连接器中P1给NVMe存储模块输入PCIE X8信号,每路NVMe存储模块取PCIE X4信号;其中,每路NVMe存储模块包括:IPMI模块、NVMe主控模块、NAND FLASH模块、DDR模块、电源模块(power模块)、DDR及NAND保护模块。
VPX连接器P1与NVMe主控模块电连接,VPX连接器P0与IPMI模块电连接,NVMe主控模块分别与DDR模块、NAND FLASH模块以及电源模块相连接;IPMI模块分别与NAND保护模块、电源模块连接;NAND保护模块则分别与与DDR模块、NAND FLASH模块以及NVMe主控模块连接。
目前服务器一般是进行模块化、结构化设计,机箱内部包含AC转DC功能等多个3U或6U标准功能模块,服务器内AC-DC模块把交流220V电转成12V直流电,给服务器机箱内部其他模块供电,服务器内有底板或背板作为各个模块的通讯桥梁,本发明是基于这样的应用场景。
具体如图2所示,本发明中直流电由VPX连接器中的P0输入,经由IMPI模块后给电源模块(power模块)、保护模块供DC 12V电,POWER模块把12V电转换成1.35V、1.1V、3.0V、1.8V等档位电压给NVMe主控模块供电,给NAND FLASH模块供3.0V、1.8V电,DDR模块供1.35V电;同时,POWER模块把12V电转换成DC 3V3,给其他模块供辅助电压(地址信号或I2C信号的上拉等)。NVMe主控模块与电源模块的交互信号有如图3所示。NVMe主控模块与DDR模块的交互信号如图4所示。NVMe主控模块与NAND FLASH模块的交互信号如图5所示。
NVMe主控模块核心器件为IC-TAI-EN316801控制器,遵循NVMe1.2.1标准,支持PCIe Gen3 x8/x4 8GT/s。IC-TAI-EN316801控制器支持NVMe协议,支持16路NAND通道,可挂载更多的NAND颗粒增加存储容量,同时具有很好的售后技术支持。
NVMe主控模块支持16路NAND通道,最高性能可实现顺序读5GB/s、顺序写4GB/s,4KB随机读1M IOPS,本设计中NAND FLASH模块使用了16颗512G NAND Flash颗粒,型号为MT29E4T08CTHBBM5_3_1,标称存储容量为8T。因使用了2路NVMe主控模块电路,2路NANDFLASH模块可单独挂载,也可逻辑组合后整体挂载在服务器CPU上,整个模块的容量达16T。
NVMe主控模块支持双通道40bit DDR控制器,支持DDR3L 1333MT/s,最大DRAM容量16GB,DDR模块采用了10颗MT41K1G8RKB-107_1颗粒,缓存容量为10GB。为数据高速存储提供可靠保障。NAND颗粒就是存储的最小单元,存储颗粒可选不同厂家及型号,DDR颗粒缓存功能类似,都是计算机必不可少的部分。
DDR及NAND保护电路模块选用TI公司TPS51200DRCR芯片构建memory Regulator电路,如图6所示,DDR保护电路与此同理。
IPMI模块的核心芯片选用宏晶科技的STC8系列单片机,温度采集芯片选用MAX6625,电流电压采集芯片选用LTC2991,将采集到得实时数据通过I2C传给STC8单片机。STC8单片机将采集到的电流、电压、温度等信息,通过I2C总线上传到服务器的BMC模块,以便实时监控此模块的状态。
本发明还提供了一种VPX接口的NVMe双主控可视存储方法,具体包括:
步骤S1:将直流电通过VPX连接器中的P0输入,经由IMPI模块后给电源模块、NAND保护模块供DC 12V电。
步骤S2:POWER模块把12V电转换成1.35V、1.1V、3.0V、1.8V等档位电压给NVMe主控模块供电,给NAND FLASH模块供3.0V、1.8V电,DDR模块供1.35V电;同时,POWER模块把12V电转换成DC 3V,给其他模块供辅助电压。
本发明实施例提供了一种VPX接口的NVMe双主控可视存储***、方法、设备及介质,采用标准6U尺寸,有很好通用性、扩展性,采用VPX连接器有更强的机械属性,在恶劣环境下可稳定运行,其传输速率性能不受影响;满足服务器大量数据存储的需求,相比AHCI/SATA/SAS存储设备具备更高的性能、更低的功耗。相比以往为增加存储容量,通过不断扩展存储接口增加硬盘数量的方案有了更高的速率及散热效果,同时可对其工作情况进行有效实时监控。
本领域技术人员知道,除了以纯计算机可读程序代码方式实现本发明提供的***及其各个装置、模块、单元以外,完全可以通过将方法步骤进行逻辑编程来使得本发明提供的***及其各个装置、模块、单元以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以,本发明提供的***及其各项装置、模块、单元可以被认为是一种硬件部件,而对其内包括的用于实现各种功能的装置、模块、单元也可以视为硬件部件内的结构;也可以将用于实现各种功能的装置、模块、单元视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变化或修改,这并不影响本发明的实质内容。在不冲突的情况下,本申请的实施例和实施例中的特征可以任意相互组合。
Claims (10)
1.一种VPX接口的NVMe双主控可视存储***,其特征在于,包括:VPX连接器以及NVMe存储模块;
所述NVMe存储模块设置为两路;所述VPX连接器包括P1和P0,通过VPX连接器中P1给NVMe存储模块输入PCIE X8信号;
其中,NVMe存储模块包括:IPMI模块、NVMe主控模块、NAND FLASH模块、DDR模块、电源模块、DDR及NAND保护模块;
所述VPX连接器P1与NVMe主控模块电连接,所述VPX连接器P0与IPMI模块电连接,所述NVMe主控模块分别与DDR模块、NAND FLASH模块以及电源模块相连接;所述IPMI模块分别与NAND保护模块、电源模块连接;所述NAND保护模块则分别与DDR模块、NAND FLASH模块以及NVMe主控模块连接。
2.根据权利要求1所述的VPX接口的NVMe双主控可视存储***,其特征在于,所述***使用了两路NVMe主控模块电路,两路NVMe主控模块能够单独挂载,或逻辑组合后整体挂载在服务器CPU上,整个模块的容量达16T。
3.根据权利要求1所述的VPX接口的NVMe双主控可视存储***,其特征在于,所述NANDFLASH模块使用16颗512G NAND Flash颗粒,型号为MT29E4T08CTHBBM5_3_1,标称存储容量为8T。
4.根据权利要求1所述的VPX接口的NVMe双主控可视存储***,其特征在于,所述NVMe主控模块核心器件为IC-TAI-EN316801控制器,遵循NVMe1.2.1标准,支持PCIe Gen3 x8/x48GT/s,支持16路NAND通道。
5.根据权利要求1所述的VPX接口的NVMe双主控可视存储***,其特征在于,所述DDR及NAND保护电路模块选用TPS51200DRCR芯片构建memory Regulator电路。
6.根据权利要求1所述的VPX接口的NVMe双主控可视存储***,其特征在于,所述IPMI模块的核心芯片选用STC8F2K64S2-LQFP44单片机,温度采集芯片选用MAX6625,电流电压采集芯片选用LTC2991。
7.一种VPX接口的NVMe双主控可视存储方法,其特征在于,基于权利要求1-6中任意一项所述的VPX接口的NVMe双主控可视存储***,包括:
步骤S1:将直流电通过VPX连接器中的P0输入,经由IMPI模块后给电源模块、DDR及NAND保护模块供DC 12V电;
步骤S2:电源模块把IPMI模块输入的12V电压转换成不同档位电压分给NVMe主控模块供电;同时,电源模块把IPMI模块输入的12V电压转换成其他模块所需电压档位,同时,IPMI模块给其他模块供3V3辅助电压。
8.根据权利要求7所述的VPX接口的NVMe双主控可视存储方法,其特征在于,所述步骤S2具体包括:电源模块把12V电转换成1.35V、1.1V、3.0V、1.8V不同档位电压分给NVMe主控模块供电;其中,给NAND FLASH模块供3.0V、1.8V电,DDR模块供1.35V电;同时,电源模块把12V电转换成DC 3V3,经由IPMI模块给其他模块供辅助电压。
9.一种设备,其特征在于,所述设备包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序,
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如权利要求7至8中任一项所述的方法的步骤。
10.一种存储有计算机程序的计算机可读存储介质,其特征在于,所述计算机程序被处理器执行时实现权利要求7至8中任一项所述的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210842429.XA CN115328392A (zh) | 2022-07-18 | 2022-07-18 | VPX接口的NVMe双主控可视存储***、方法、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210842429.XA CN115328392A (zh) | 2022-07-18 | 2022-07-18 | VPX接口的NVMe双主控可视存储***、方法、设备及介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115328392A true CN115328392A (zh) | 2022-11-11 |
Family
ID=83916822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210842429.XA Pending CN115328392A (zh) | 2022-07-18 | 2022-07-18 | VPX接口的NVMe双主控可视存储***、方法、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115328392A (zh) |
-
2022
- 2022-07-18 CN CN202210842429.XA patent/CN115328392A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11816054B2 (en) | Scalable communication switch system | |
US10990553B2 (en) | Enhanced SSD storage device form factors | |
US11687480B2 (en) | Modular unit network interface card | |
US10983941B2 (en) | Stacked storage drives in storage apparatuses | |
US10459855B2 (en) | Load reduced nonvolatile memory interface | |
KR101592374B1 (ko) | 공유 어드레스 및 별도의 데이터 에러 보정을 가지는 ddr 컨트롤러 유닛 | |
TWI788495B (zh) | 供電設備和包括該供電設備的電子設備 | |
CN116189728A (zh) | 在存储器插槽中支持多个存储器类型 | |
CN104571442A (zh) | 一种基于power平台的内存板上电时序的控制方法 | |
JP2022172443A (ja) | メモリチップロウハンマー脅威バックプレッシャー信号およびホスト側応答に関する方法および装置 | |
US11093419B2 (en) | System and method for cost and power optimized heterogeneous dual-channel DDR DIMMs | |
WO2015164794A1 (en) | Power handling in a scalable storage system | |
CN111475113A (zh) | 基于fpga和raid技术的大容量存储刀片及存取方法 | |
CN208224988U (zh) | 一种服务器输入输出io板卡 | |
CN115328392A (zh) | VPX接口的NVMe双主控可视存储***、方法、设备及介质 | |
CN211554918U (zh) | 基于fpga和raid技术的大容量存储刀片 | |
CN214175092U (zh) | 一种基于sw3231处理器实现的计算机控制板 | |
US20210279128A1 (en) | Buffer that supports burst transfers having parallel crc and data transmissions | |
JP2022100221A (ja) | マザーボードの配線空間を節約する改良されたメモリモジュール | |
KR101512181B1 (ko) | 내부 저장모듈을 구비한 sas 데이터 컨버팅 시스템 | |
GB2546843A (en) | Memory module having a memory controller for controlling non-volatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |