CN115312581B - 快恢复二极管及其制备方法 - Google Patents
快恢复二极管及其制备方法 Download PDFInfo
- Publication number
- CN115312581B CN115312581B CN202211233564.0A CN202211233564A CN115312581B CN 115312581 B CN115312581 B CN 115312581B CN 202211233564 A CN202211233564 A CN 202211233564A CN 115312581 B CN115312581 B CN 115312581B
- Authority
- CN
- China
- Prior art keywords
- type
- doped region
- groove
- region
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title claims description 6
- 239000002184 metal Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 239000000969 carrier Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及功率半导体器件技术领域，具体涉及一种快恢复二极管，包括阳极金属、P型轻掺杂区、P型重掺杂区、P型掺杂区、沟槽、N型漂移区、N型衬底和阴极金属；P型轻掺杂区的顶部与阳极金属连接，P型重掺杂区的顶部与阳极金属连接；沟槽位于P型轻掺杂区与P型重掺杂区之间，沟槽的深度大于P型轻掺杂区的深度，沟槽的深度大于P型重掺杂区的深度；沟槽内设有介质层；P型掺杂区设置于P型重掺杂区下方，并与沟槽底部连接；沟槽与P型掺杂区配合，形成相对于P型重掺杂区的半包围结构。本发明提供的快恢复二极管的半包围结构可保护结深较浅的P型重掺杂区，从而快恢复二极管能获得较宽的安全工作区。
Description
技术领域
本发明属于功率半导体器件技术领域，具体涉及快恢复二极管及其制备方法。
背景技术
功率半导体器件广泛应用于电力电子领域，比如工业焊机、变频、光伏等，其中，快恢复二极管发挥着重要的续流作用。一般这种二极管采用传统的平面结构，工艺制造先后形成P型轻掺杂区域和P型重掺杂区域，并结合Pt（铂）掺杂或电子辐照的方式控制少子寿命，从而实现预期的导通压降及反向恢复损耗。
为进一步提高软度，减小损耗，通过减少P型轻掺杂区域的面积，并在相互分离的P型轻掺杂区域之间形成部分P型重掺杂区域实现动态优化；此类结构虽然损耗得以降低，但该结构会引起RBSOA（reverse biased safe operating area，反向偏置安全工作区）降低的问题，从而导致快恢复二极管器件安全工作区缩小。
发明内容
本发明针对现有技术的快恢复二极管安全工作区小的问题，提供一种快恢复二极管及其制备方法。
本发明的第一方面，提供一种快恢复二极管，包括阳极金属、P型轻掺杂区、P型重掺杂区、P型掺杂区、沟槽、N型漂移区、N型衬底和阴极金属；
所述P型轻掺杂区的顶部与阳极金属连接，所述P型重掺杂区的顶部与阳极金属连接；
所述N型漂移区位于P型重掺杂区下方；
所述N型衬底位于N型漂移区下方；
所述阴极金属与N型衬底的底部连接；
所述沟槽位于P型轻掺杂区与P型重掺杂区之间，沟槽的深度大于P型轻掺杂区的深度，沟槽的深度大于P型重掺杂区的深度；沟槽内设有介质层；
所述P型掺杂区设置于P型重掺杂区下方，并与沟槽底部连接；沟槽与P型掺杂区配合，形成相对于P型重掺杂区的半包围结构。
可选的，所述沟槽底部朝远离所述P型轻掺杂区的方向延伸，沟槽的截面为“L”型。
可选的，所述P型轻掺杂区为两个，两个所述P型轻掺杂区分别位于P型重掺杂区的两侧；P型重掺杂区两侧分别设有沟槽，两个沟槽的底部分别设有P型掺杂区，两个P型掺杂区配合形成电流通道，载流子自P型重掺杂区内，经电流通道流向N型漂移区。
可选的，所述介质层的材料为多晶硅或SiO2。
可选的，所述P型重掺杂区的深度小于所述P型轻掺杂区的深度。
可选的，所述P型重掺杂区的掺杂浓度大于P型轻掺杂区的掺杂浓度。
可选的，所述P型掺杂区为轻掺杂。
本发明的第二方面，提供一种快恢复二极管的制备方法，包括以下步骤：
S1、制备N型衬底，在N型衬底上外延生长N型漂移区；
S2、在N型漂移区上方刻蚀，形成沟槽；在沟槽的底部的一侧进行离子注入，形成P型掺杂区；在沟槽内填充介质层；
S3、在沟槽远离P型掺杂区的一侧形成P型轻掺杂区；在沟槽靠近P型掺杂区的一侧形成P型重掺杂区，P型重掺杂区的深度小于沟槽的深度，沟槽与P型掺杂区配合，形成相对于P型重掺杂区的半包围结构；
S4、淀积金属层，形成阳极金属和阴极金属。
有益效果：本发明的方案中，通过设置沟槽，并在沟槽内填充介质层，隔离P型轻掺杂区与P型重掺杂区，并在沟槽底部设置P型掺杂区，沟槽与P型掺杂区对P型重掺杂区进行半包围，半包围结构可保护结深较浅的P型重掺杂区，在动态反向恢复过程中将P型重掺杂区屏蔽起来，从而快恢复二极管能获得较宽的安全工作区。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了现有技术的一种快恢复二极管的结构示意图。
图2示出了本公开实施例提供的一种快恢复二极管的结构示意图。
图3示出了本公开实施例提供的另一种快恢复二极管的结构示意图。
附图标记：1、阳极金属；2、P型轻掺杂区；3、P型重掺杂区；4、P型掺杂区；5、沟槽；51、介质层；6、N型漂移区；7、N型衬底；8、阴极金属；9、电流通道。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
实施例1
如图2、图3所示，本发明公开实施例所提供的一种快恢复二极管，其从上至下依次包括阳极金属1、N型漂移区6、N型衬底7和阴极金属8；所述阳极金属1与N型漂移区6之间设有P型轻掺杂区2和P型重掺杂区3。
P型轻掺杂区2与P型重掺杂区3相邻，所述P型轻掺杂区2的顶部与阳极金属1连接，所述P型重掺杂区3的顶部与阳极金属1连接；所述P型重掺杂区3的深度小于所述P型轻掺杂区2的深度；所述P型重掺杂区3的掺杂浓度大于P型轻掺杂区2的掺杂浓度。
P型轻掺杂区2和P型重掺杂区3之间设有沟槽5，沟槽5的深度大于P型轻掺杂区2的深度；沟槽5内填充介质层51，介质层51用于隔离P型轻掺杂区2和P型重掺杂区3；此实施例中，介质层51的材料为多晶硅或SiO2，此实施例中，SiO2介质层51填满所述沟槽5。
所述沟槽5底部设有P型掺杂区4，P型掺杂区4与沟槽5底部连接，并延伸至P型重掺杂区3下方，P型掺杂区4与沟槽5配合形成相对于P型重掺杂区3的半包围结构，P型掺杂区4通常为注入后推结扩散形成；此实施例中，快恢复二极管的截面为对称结构，即快恢复二极管包括一个P型重掺杂区3与两个P型轻掺杂区2；P型重掺杂区3两侧分别设有沟槽5，以隔离两侧的P型轻掺杂区2；两个沟槽5的底部分别设有P型掺杂区4，由于P型掺杂区4对P型重掺杂区3半包围，两个P型掺杂区4配合形成电流通道9，载流子从P型重掺杂区3内，经电流通道9流向N型漂移区6。
所述P型掺杂区4为轻掺杂，轻掺杂的掺杂浓度范围为1e14~1e16cm-3。
本实施例中，参考图2所示，沟槽5可为从阳极金属1向N型漂移区6竖直延伸的“I”型条状结构；参考图3所示，沟槽5还可为“L”型结构，即沟槽5可为从阳极金属1向N型漂移区6竖直延伸后，沟槽5底部往远离P型轻掺杂区2的方向横向延伸。“L”型结构相比“I”形条状结构，可进一步减少空穴通路，借助P型掺杂区4，在反向偏置时能更好地屏蔽高电场，降低漏电流。
本实施例提供的快恢复二极管，通过设置沟槽5，并在沟槽5内填充介质层51，隔离P型轻掺杂区2与P型重掺杂区3，并在沟槽5底部设置P型掺杂区4，沟槽5与P型掺杂区4对P型重掺杂区3进行半包围，半包围结构可保护结深较浅的P型重掺杂区3，在动态反向恢复过程中将P型重掺杂区3屏蔽起来，从而快恢复二极管能获得较宽的安全工作区。
实施例2
本发明公开实施例所提供的一种快恢复二极管的制备方法，其包括以下步骤：
S1、制备N型衬底7，在N型衬底7上外延生长N型漂移区6；
S2、在N型漂移区6表面生长场氧，然后在N型漂移区6光刻后去除场氧，在N型漂移区6上方刻蚀，形成沟槽5；在沟槽5的底部的一侧进行离子注入，形成P型掺杂区4；在沟槽5内填充介质层51；
S3、在沟槽5远离P型掺杂区4的一侧进行第一次光刻及第一次离子注入，形成P型轻掺杂区2；在沟槽5靠近P型掺杂区4的一侧进行第二次光刻及第二次离子注入，形成P型重掺杂区3，P型重掺杂区3的深度小于沟槽5的深度，沟槽5与P型掺杂区4配合，形成相对于P型重掺杂区3的半包围结构；
S4、淀积金属层、钝化层，刻孔，掺Pt，形成阳极金属1和阴极金属8。
可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
需要说明的是，在本发明的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是指至少两个。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行***执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (8)
1.一种快恢复二极管，其特征在于，包括阳极金属（1）、P型轻掺杂区（2）、P型重掺杂区（3）、P型掺杂区（4）、沟槽（5）、N型漂移区（6）、N型衬底（7）和阴极金属（8）；
所述阳极金属（1）与N型漂移区（6）之间设有P型轻掺杂区（2）和P型重掺杂区（3）；
所述P型轻掺杂区（2）的顶部与阳极金属（1）连接，所述P型重掺杂区（3）的顶部与阳极金属（1）连接；
所述N型漂移区（6）位于P型重掺杂区（3）下方；
所述N型衬底（7）位于N型漂移区（6）下方；
所述阴极金属（8）与N型衬底（7）的底部连接；
所述沟槽（5）位于P型轻掺杂区（2）与P型重掺杂区（3）之间，沟槽（5）在N型漂移区上方，沟槽（5）的深度大于P型轻掺杂区（2）的深度，沟槽（5）的深度大于P型重掺杂区（3）的深度；沟槽（5）内设有介质层（51），介质层（51）用于隔离P型轻掺杂区（2）和P型重掺杂区（3）；
在沟槽（5）的底部的一侧进行离子注入，形成P型掺杂区（4），所述P型掺杂区（4）设置于P型重掺杂区（3）下方，并与沟槽（5）底部连接；沟槽（5）与P型掺杂区（4）配合，形成相对于P型重掺杂区（3）的半包围结构。
2.根据权利要求1所述一种快恢复二极管，其特征在于，所述沟槽（5）底部朝远离所述P型轻掺杂区（2）的方向延伸，沟槽（5）的截面为“L”型。
3.根据权利要求1或2所述一种快恢复二极管，其特征在于，所述P型轻掺杂区（2）为两个，两个所述P型轻掺杂区（2）分别位于P型重掺杂区（3）的两侧；P型重掺杂区（3）两侧分别设有沟槽（5），两个沟槽（5）的底部分别设有P型掺杂区（4），两个P型掺杂区（4）配合形成电流通道（9），载流子自P型重掺杂区（3）内，经电流通道（9）流向N型漂移区（6）。
4.根据权利要求3所述一种快恢复二极管，其特征在于，所述介质层（51）的材料为多晶硅或SiO2。
5.根据权利要求3所述一种快恢复二极管，其特征在于，所述P型重掺杂区（3）的深度小于所述P型轻掺杂区（2）的深度。
6.根据权利要求3所述一种快恢复二极管，其特征在于，所述P型重掺杂区（3）的掺杂浓度大于P型轻掺杂区（2）的掺杂浓度。
7.根据权利要求3所述一种快恢复二极管，其特征在于，所述P型掺杂区（4）为轻掺杂。
8.一种快恢复二极管的制备方法，其特征在于，包括以下步骤：
S1、制备N型衬底（7），在N型衬底（7）上外延生长N型漂移区（6）；
S2、在N型漂移区（6）上方刻蚀，形成沟槽（5）；在沟槽（5）的底部的一侧进行离子注入，形成P型掺杂区（4）；在沟槽（5）内填充介质层（51），介质层（51）用于隔离P型轻掺杂区（2）和P型重掺杂区（3）；
S3、在沟槽（5）远离P型掺杂区（4）的一侧形成P型轻掺杂区（2）；在沟槽（5）靠近 P型掺杂区（4）的一侧形成P型重掺杂区（3），P型重掺杂区（3）的深度小于沟槽（5）的深度，沟槽（5）与P型掺杂区（4）配合，形成相对于P型重掺杂区（3）的半包围结构；
S4、淀积金属层，形成阳极金属（1）和阴极金属（8）；
所述快恢复二极管从上至下依次包括阳极金属（1）、N型漂移区（6）、N型衬底（7）和阴极金属（8），所述阳极金属（1）与N型漂移区（6）之间设有P型轻掺杂区（2）和P型重掺杂区（3）；
所述P型轻掺杂区（2）的顶部与阳极金属（1）连接，所述P型重掺杂区（3）的顶部与阳极金属（1）连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211233564.0A CN115312581B (zh) | 2022-10-10 | 2022-10-10 | 快恢复二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211233564.0A CN115312581B (zh) | 2022-10-10 | 2022-10-10 | 快恢复二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115312581A CN115312581A (zh) | 2022-11-08 |
| CN115312581B true CN115312581B (zh) | 2023-01-03 |
Family
ID=83867658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211233564.0A Active CN115312581B (zh) | 2022-10-10 | 2022-10-10 | 快恢复二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115312581B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101366124A (zh) * | 2005-12-27 | 2009-02-11 | 美商科斯德半导体股份有限公司 | 超快恢复二极管 |
| CN102544114A (zh) * | 2012-02-29 | 2012-07-04 | 电子科技大学 | 一种积累型槽栅二极管 |
| CN104393055A (zh) * | 2014-11-10 | 2015-03-04 | 电子科技大学 | 一种具有浮岛结构的沟槽型二极管 |
| JP2016063119A (ja) * | 2014-09-19 | 2016-04-25 | トヨタ自動車株式会社 | ダイオード |
| CN114300543A (zh) * | 2022-03-10 | 2022-04-08 | 安建科技(深圳)有限公司 | 一种电子抽取型续流二极管器件及其制备方法 |
| CN114883417A (zh) * | 2022-07-04 | 2022-08-09 | 深圳市威兆半导体有限公司 | 一种具有导通压降自钳位的半导体器件及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007075996A2 (en) * | 2005-12-27 | 2007-07-05 | Qspeed Semiconductor Inc. | Apparatus and method for a fast recovery rectifier structure |
-
2022
- 2022-10-10 CN CN202211233564.0A patent/CN115312581B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101366124A (zh) * | 2005-12-27 | 2009-02-11 | 美商科斯德半导体股份有限公司 | 超快恢复二极管 |
| CN102544114A (zh) * | 2012-02-29 | 2012-07-04 | 电子科技大学 | 一种积累型槽栅二极管 |
| JP2016063119A (ja) * | 2014-09-19 | 2016-04-25 | トヨタ自動車株式会社 | ダイオード |
| CN104393055A (zh) * | 2014-11-10 | 2015-03-04 | 电子科技大学 | 一种具有浮岛结构的沟槽型二极管 |
| CN114300543A (zh) * | 2022-03-10 | 2022-04-08 | 安建科技(深圳)有限公司 | 一种电子抽取型续流二极管器件及其制备方法 |
| CN114883417A (zh) * | 2022-07-04 | 2022-08-09 | 深圳市威兆半导体有限公司 | 一种具有导通压降自钳位的半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115312581A (zh) | 2022-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10418441B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| US8841699B2 (en) | Semiconductor device including insulated gate bipolar transistor and diode | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN116072710B (zh) | 双沟槽型SiC MOSFET元胞结构、器件及制备方法 | |
| CN114823886B (zh) | 提升转换效率的沟槽型rc-igbt器件及制备方法 | |
| CN111211169A (zh) | 屏蔽型igbt结构及其制造方法 | |
| CN114883417B (zh) | 一种具有导通压降自钳位的半导体器件及其制备方法 | |
| JP2987040B2 (ja) | 絶縁ゲート型半導体装置 | |
| CN116598358A (zh) | 一种沟槽型功率mosfet器件及工艺流程 | |
| CN115312591B (zh) | 一种快恢复二极管及其制备方法 | |
| CN115312581B (zh) | 快恢复二极管及其制备方法 | |
| CN117116937A (zh) | 一种rc-igbt器件结构及制备方法 | |
| CN111312814A (zh) | 屏蔽型绝缘栅双极型晶体管结构 | |
| CN113745339B (zh) | 高可靠性功率半导体器件及其制作方法 | |
| WO2023070703A1 (zh) | 一种功率半导体器件及其制作方法 | |
| CN110061047B (zh) | 一种igbt结构及其制作方法 | |
| CN211265485U (zh) | 屏蔽型igbt结构 | |
| CN209747516U (zh) | 一种igbt结构 | |
| CN219123242U (zh) | 高压二极管 | |
| CN210607270U (zh) | 一种基于肖特基结构的屏蔽栅型功率器件 | |
| CN210607269U (zh) | 一种内置肖特基结构的屏蔽栅型半导体功率器件 | |
| CN217544626U (zh) | 可快速反向恢复的屏蔽栅功率器件 | |
| CN114975620B (zh) | 低输入电容的沟槽型igbt器件及制备方法 | |
| CN116072702A (zh) | 高压二极管 | |
| CN116454119A (zh) | 一种快恢复二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |