CN115296632A - 具有双模连续增益调节和高鲁棒性的自动增益控制电路 - Google Patents

Abstract

本发明提供一种具有双模连续增益调节和高鲁棒性的自动增益控制电路，其中包括至少一级可变增益放大器单元和电流偏置电路。可变增益放大器单元包括两个输入差分管和两个并联的分流差分管，调节电压Vc通过控制流经分流差分管的电流以调节流经输入差分管的电流。负载电路包括两个共栅极且漏极连接至电源电压的NMOS负载管以及两路并联的由PMOS组成的负载分流支路。电流偏置电路连接于每路负载分流支路内的PMOS负载管，控制每一负载分流支路的负载分流比K以调节流经对应的NMOS负载管的电流。可变增益放大器单元通过控制调节电压和电流偏置电路形成基于差分主电路和负载电路的双模连续增益调节。

Description

具有双模连续增益调节和高鲁棒性的自动增益控制电路

技术领域

本发明涉及无线通信技术领域，且特别涉及一种具有双模连续增益调节和高鲁棒性的自动增益控制电路。

背景技术

AGC(Auto Gain Control，自动增益控制)是无线通讯领域的一部分信号处理电路，它利用线性放大和线性衰减的有效组合对输出信号进行调整。VGA（可变增益放大器）是AGC环的主要部分，用以提供可调的增益。对于开环VGA而言，其单级增益为：

其中，

为VGA内输入管的跨导，而

为VGA内负载管的跨导。

为了实现较大的增益，一方面要求输入管的尺寸比

/

远大于负载管的尺寸 比

/

。然而，由于流经输入管的电流

小于流经负载管的总电流

，为了保证输入 管和负载管均处于饱和态，最大可以实现(

/

)/(

/

) = 4，由此将限制了VGA 的最大增益；此外，输入管与负载管尺寸差异的增大也会极大地削弱VGA对工艺的鲁棒性； 另一方面基于负载电流

的增益调节还会受带宽的限制。故基于架构原因，现有开环VGA的 增益难以实现大于14dB的高增益且其增益调节范围也非常有限，通常只有45dB。

发明内容

本发明为了克服现有技术的不足，提供一种具有双模连续增益调节和高鲁棒性的自动增益控制电路。

为了实现上述目的，本发明提供一种具有双模连续增益调节和高鲁棒性的自动增益控制电路，其包括至少一级可变增益放大器单元和电流偏置电路。可变增益放大器单元包括差分主电路和负载电路。差分主电路包括两组晶体管，第一组晶体管包括栅极分别连接至正负输入信号的两个输入差分管；第二组晶体管包括栅极均连接调节电压的两个分流差分管，两个分流差分管分别与两个输入差分管对应并联，调节电压Vc通过控制流经分流差分管的电流以调节流经输入差分管的电流。负载电路包括两个共栅极的NMOS负载管和两路由PMOS组成的负载分流支路，两个NMOS负载管分别与两个输入差分管串联且每一NMOS负载管的漏极均连接至电源电压，两路负载分流支路分别并联于两个NMOS负载管以进行分流。电流偏置电路连接于可变增益放大器上每路负载分流支路中PMOS负载管的栅极，控制每一负载分流支路的负载分流比K以调节流经与其对应的NMOS负载管的电流；可变增益放大器单元通过控制调节电压和电流偏置电路形成基于差分主电路和负载电路的双模连续增益调节。

根据本发明的一实施例，每一负载分流支路均包括两个串联的PMOS负载管，第一PMOS负载管的源极连接于电源电压，其漏极连接于第二PMOS负载管的源极，第二PMOS负载管的漏极连接至输入差分管的漏极。

根据本发明的一实施例，电流偏置电路包括电流镜电路和偏置电流源，电流镜电路与负载分流支路对称镜像，偏置电流源连接于电流镜电路和地之间。

根据本发明的一实施例，具有双模连续增益调节和高鲁棒性的自动增益控制电路还包括产生调节电压的控制电路，控制电路包括总电流模拟支路、控制主电路、与差分主电路镜像的镜像差分支路以及两个运放；

第一运放连接于总电流模拟支路和控制主电路之间，将总电流模拟支路上的总电流复制至控制主电路的基准管上；

第二运放连接于控制主电路和镜像差分支路之间，将控制主电路的控制管产生的电流复制至镜像差分支路上，第二运放的输出形成调节电压Vc；

基于控制电路，与增益调节相关的输入差分管电流与支路总电流I₀的比值随基准管和控制管上的控制电压差呈指数变化。

根据本发明的一实施例，控制主电路上，基准管和控制管均为工作在亚阈值区的NMOS管，两者的漏极分别经两个上拉电阻连接至电源电压，两者的源极均经电流尾管连接至地；

第一运放的反向输入端连接至总电流模拟支路的输出，其同向输入端连接基准管的漏极，其输出端连接至电流尾管的栅极；

第二运放的反向输入端连接至镜像差分支路上镜像的输入差分管的漏极，其同向输入端连接于控制管的漏极，其输出端形成调节电压Vc并输出至差分主电路上两个分流差分管的栅极和镜像差分支路上两个镜像的分流差分管的栅极。

根据本发明的一实施例，具有双模连续增益调节和高鲁棒性的自动增益控制电路还包括连接于最后一级可变增益放大器单元输出端的峰值检测电路、积分电路以及误差放大电路，峰值检测电路检测最后一级可变增益放大器单元输出的峰值电压，经积分电路积分后输出一与峰值电压的振幅成正比的电压V_PD并输入至误差放大电路，经放大后形成与调节电压Vc相关的增益控制电压V_CTL。

根据本发明的一实施例，峰值检测电路的结构与可变增益放大器单元相同，最后一级可变增益放大器单元的两个输出电压形成峰值检测电路的两个输入电压，峰值检测电路上输入差分管的源极形成输出端并接入积分电路。

根据本发明的一实施例，具有双模连续增益调节和高鲁棒性的自动增益控制电路还包括温度补偿电路和直流失配相减电路，温度补偿电路连接于误差放大电路和控制电路之间；直流失配相减电路连接于可变增益放大器单元的输入端。

根据本发明的一实施例，具有双模连续增益调节和高鲁棒性的自动增益控制电路包括多级依次连接且结构相同的可变增益放大器单元，每一可变增益放大器单元的差分主电路均连接至调节电压Vc，负载电路均连接至电流偏置电路。

根据本发明的一实施例，具有双模连续增益调节和高鲁棒性的自动增益控制电路还包括将每一级可变增益放大器单元的直流输出电压钳位至固定电压V_CM的共模电压控制电路；共模电压控制电路包括电路结构与可变增益放大器单元相同的共模主电路和一共模负反馈放大器，共模主电路的两个输入端均连接至固定电压V_CM，其两个输出端共同连接至共模负反馈放大器反向输入端；共模负反馈放大器的同向输入端连接至固定电压V_CM，其输出端与共模主电路上两个NMOS负载管的栅极共同形成反馈电压V_FB并输出至可变增益放大器单元内负载电路上两个NMOS负载管的栅极。

综上所述，本发明提供一种具有双模连续增益调节和高鲁棒性的自动增益控制电路，其中核心的可变增益放大器单元为电流舵架构。其在通过调节流经差分主电路上分流差分管的电流来实现增益调节的基础上采用NMOS管作为有源负载且并联由PMOS管所形成的负载分流支路，通过调节负载分流支路对支路总电流I₀的负载分流比K来提升可变增益放大器的最大增益并进一步扩展增益的调节范围；且增益的调节随分流差分管电流和负载分流支路上的电流连续变化，故实现双模连续增益调节。此外，负载分流比K的引入使得可变增益放大器单元可采用小的输入差分管和负载管尺寸比来实现高增益控制，具有很好的工艺鲁棒性。而采用NMOS作为有源负载，则使得作用于NMOS负载管漏端的电源电压对于NMOS负载管跨导的影响几乎可以忽略，由此可以实现电源电压的鲁棒性。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1所示为本发明一实施例提供的具有双模连续增益调节和高鲁棒性的自动增益控制电路的原理框图。

图2所示为图1中可变增益放大器单元、电流偏置电路以及共模电压控制电路的具体原理图。

图3为图2中可变增益放大器单元的电路符号表示。

图4所示为图1中控制电路的具体原理图。

图5所示为图1中峰值检测、积分电路以及误差放大电路的具体原理图。

图6所示为图1中温度补偿电路的具体原理图。

图7所示为包含三级可变增益放大器的具有双模连续增益调节和高鲁棒性的自动增益控制电路增益仿真图。

图8所示为△V_CTL=0时，不同工艺条件下增益随分流比K变化的仿真示意图。

图9所示为K=0.5时，不同工艺条件下增益和线性度误差随△V_CTL变化的仿真示意图。

图10所示为K=0.5时，不同电源电压下增益和线性度误差随△V_CTL变化的仿真示意图。

术语解释：

VGA: Variable-gain amplifier 可变增益放大器；

AGC:Automaticgaincontrol自动增益控制；

PVT: Process, voltage, temperature 工艺、电源电压和温度；

dB: Decibel分贝。

具体实施方式

如图1和图2所示，本实施例提供的具有双模连续增益调节和高鲁棒性的自动增益控制电路，其包括至少一级可变增益放大器单元（后文简称VGA单元）1和电流偏置电路2。VGA单元1包括差分主电路11和负载电路12。差分主电路11包括两组晶体管，第一组晶体管包括栅极分别连接至正负输入信号V_in+，V _in-的两个输入差分管M11。第二组晶体管包括栅极均连接调节电压Vc的两个分流差分管M12，两个分流差分管M12分别与两个输入差分管M11对应并联，调节电压Vc通过控制流经分流差分管M12的电流以调节流经输入差分管M11的电流。负载电路12包括两个共栅极的NMOS负载管M13和两路由PMOS组成的负载分流支路，两个NMOS负载管M13分别与两个输入差分管M11串联且每一NMOS负载管M13的漏极均连接至电源电压VDD。两路负载分流支路分别并联于两个NMOS负载管M13以进行分流。电流偏置电路2连接于可变增益放大器1上每路负载分流支路中PMOS负载管的栅极，控制每一负载分流支路的负载分流比K以调节流经与其对应的NMOS负载管M13的电流。可变增益放大器通过控制调节电压Vc和电流偏置电路2形成基于差分主电路11和负载电路12的双模连续增益调节。

于本实施例中，如图2所示，每一负载分流支路均包括两个串联的PMOS负载管M14，M15，第一PMOS负载管M15的源极连接于电源电压VDD，其漏极连接于第二PMOS负载管M14的源极，第二PMOS负载管M14的漏极连接至输入差分管M11的漏极。两个PMOS负载管M14，M15的栅极分别连接于电流偏置电路2。基于第一PMOS负载管M15和第二PMOS负载管M14的负载分流支路不仅有效提升了电流偏置电路2内电流镜复制的准确度，防止恶化增益的dB线性。与此同时，两个PMOS负载管还增大了负载分流支路的输出阻抗，防止在电流变化过程中支路负载对整个VGA单元1的负载造成影响，从而影响增益简化公式的准确性。具体而言，在负载电路中，VGA单元1的负载为1/gm3（设为RN）与两个PMOS负载管M14，M15所组成的负载分流支路的输出阻抗（设为RP）的并联。在负载分流比K变化的时候，RN和RP都会变化；但只有RN的变化是对增益调节所需要的。因此，本实施例采用两个PMOS负载管来组成负载分流支路以尽量增大RP（若仅采用单个PMOS管M14进行分流其输出阻抗仅为ro14），进而使得在负载分流比K的整个变化范围内都有RP//RN≈RN，避免RP对VGA单元1的增益造成影响。于本实施例中，RP=gm14*ro14*ro15，其中gm14为第二PMOS负载管M14的跨导，ro14为其沟道电阻；ro15为第一PMOS负载管M15的沟道电阻。

如图2所示，VGA单元1为电流舵架构，提供电流分流I₀=I₁+I₂，其中I₀为VGA单元1中输入差分管M11和与其并联的分流差分管M12所组成的支路的总电流，I₁为流经输入差分管M11的电流，I₂为流经分流差分管M12的电流，VGA单元1的总电流为2I₀。连接在分流差分管M12栅极的调节电压V_C控制分流差分管M12的电流I₂，从而影响输入差分管M11的电流I₁，进而实现增益的调节。本实施例提供的具有双模连续增益调节和高鲁棒性的自动增益控制电路在电流舵架构的基础上增加负载分流结构，形成I₀=I₁+I₂=I₃+I₄。其中，I₃与I₄分别为其中一NMOS负载管M13和与其对应的负载分流支路上流经两个PMOS负载管M14，M15的电流。由于负载分流支路上两个PMOS负载管M14，M15的栅极均连接于电流偏置电路2，基于电流偏置电路2上偏置电流I_CTL的调节可改变负载分流支路的电流I₄，进而影响流经NMOS负载管M13的电流I₃。于本实施例中，调节电压V_C与偏置电流I_CTL形成双模连续增益调节且两者对增益的调节相互独立，从而极大地扩展了VGA单元1的增益调节范围。

具体而言，对于负载分流，设负载分流比K（0< K < 1），令I₄=K*I₀，I₃= (1-K)*I₀。由此，VGA单元1的单极增益可以计算为：

（公式1）

其中，g_m1为输入差分管M11的跨导；g_m3为NMOS负载管M13的跨导；W₁/L₁为输入差分管M11的宽长比；W₃/L₃则为NMOS负载管M13的宽长比。于本实施例提供的电路中，设置(W₁/L₁)/(W₃/L₃) = 2，则可VGA单元1的单级增益可以简化为：

（公式2）

对于输入差分管M11和NMOS负载管M13的尺寸比，本实施例仅仅是以(W₁/L₁)/(W₃/L₃) = 2这一工艺鲁棒性好的典型条件为例来对VGA单元1的性能进行仿真说明，本发明对此不作任何限定。

由公式2可得，在输入差分管M11和NMOS负载管M13尺寸确定的情况下，VGA单元1的增益仅受负载分流比K与I₁/I₀的控制，与其它工艺参数（如衬底掺杂浓度）无关；而负载分流比K的引入极大的削弱了输入差分管M11和NMOS负载管M13的尺寸比对增益调节的影响，因此具有很好的工艺鲁棒性。除了具有很好的工艺鲁棒性外，本实施例提供的自动增益控制电路还具有很高的电源电压鲁棒性。具体而言，如图2所示，电源电压VDD作用于负载电路12上的两个NMOS负载管M13和包括PMOS负载管M14，M5的两路负载分流支路。结合公式1和2可知，对于负载电路12和电源电压VDD而言，其对增益的影响主要体现在负载分流比K和NMOS负载管的跨导g_m3。对于负载分流比K，于本实施例中，电流偏置电路2为电流镜结构，其包括电流镜电路21和偏置电流源22，负载分流比K受偏置电流源22的偏置电流I_CTL控制并经电流镜电路21传入VGA单元1中，故负载分流比K与电源电压VDD无关。而对于NMOS负载管M13的跨导g_m3，作用于NMOS负载管M3漏端的电源电压VDD对于跨导g_m3的影响也基本可以忽略，由此可以实现电源电压高鲁棒性。

于本实施例中，VGA单元1的增益可通过控制负载分流比K和I₁/I₀来实现。对于负载分流比K而言，其由电流偏置电路2控制。于本实施例中，如图2所示，电流偏置电路2内具有两个偏置电流源22，电流镜电路21包括三个PMOS管M21，M22，M23；其中，PMOS管M21的源极连接至电源电压VDD，其漏极、栅极以及PMOS管M22的栅极三者一同连接至其中一个偏置电流源22且作为输出连接至VGA单元1中的第二PMOS负载管M14的栅极。PMOS管M22的漏极连接至另一偏置电流源22，其源极连接至PMOS管M23的漏极。PMOS管M23的源极连接至电源电压VDD，其栅极与PMOS管M22的漏极一同连接至另一偏置电流源22并输出至可VGA单元1中的第一PMOS负载管M15的栅极。在电流偏置电路2中，PMOS管M22，M23与VGA单元1中的两个PMOS负载M14，M15管形成镜像，两个偏置电流源22通过控制PMOS管M22，M23的偏置电流I_CTL来实现VGA单元1内流经两个PMOS负载管M14，M15的电流I₄的调节，进而实现负载分流比K的调节。然而，本发明对电流偏置电路的具体电路结构不作任何限定。其它基于NMOS负载及负载分流以实现高鲁棒性VGA单元的电路结构均在本发明的保护范围内。譬如，于其它实施例中，当负载分流支路内仅具有一个PMOS负载管时，对应的电流偏置电路内也可只设置一个镜像的PMOS管来形成偏置电流的控制。

而对于I₁/I₀，其则由调节电压V_C控制。于本实施例中，调节电压V_C来自于控制电路3。如图4所示，控制电路3包括总电流模拟支路31、控制主电路32、与差分主电路11镜像的镜像差分支路33以及两个运放A1，A2。第一运放A1连接于总电流模拟支路31和控制主电路32之间，将总电流模拟支路31上的总电流I₀复制至控制主电路32的基准管M35上。第二运放A2连接于控制主电路32和镜像差分支路33之间，将控制主电路32的控制管M36上的电流复制至镜像差分支路33上，第二运放A2的输出形成调节电压Vc。基于该控制电路3，输入差分管电流I₁与支路总电流I₀的比值（与增益调节相关）随基准管M35和控制管M36栅极上的控制电压差△V_CTL呈指数变化，即实现了VGA增益的指数调节（dB线性调节）。

图4所示为控制电路的具体结构示意图。其中，总电流模拟支路31包括两个依次串联的NMOS管M33，M34。其中NMOS管M33的漏极经上拉电阻R₀/2连接至电源电压VDD，其源极与NMOS管M34的漏极相连；NMOS管M34作为该支路的尾管，其源极接地。在总电流模拟支路31中，基于NMOS管M34上偏置的控制，流经NMOS管M34的电流为2I₀。而对于控制主电路32而言，基准管M35和控制管M36均为NMOS管，两者的漏极分别经两个上拉电阻R₀连接至电源电压VDD，两者的源极均经该支路的电流尾管M37连接至地。基准管M35的栅极输入基准电压V_REF，控制管M36的栅极输入调节电压V_CTL。而对于镜像差分支路33，其结构与VGA单元1内差分主电路11的结构镜像，两个镜像的输入差分管M31分别经两个上拉电阻R₀连接至电源电压VDD；两个镜像的分流差分管M32分别与两个镜像的输入差分管M31并联。四个晶体管的源极均经镜像差分支路的尾管M30连接至地。

第一运放A1的反向输入端连接至总电流模拟支路31上NMOS管M33的漏极，其同向输入端连接至基准管M35的漏极，其输出连接至控制主电路32的电流尾管M37的栅极。而对于第二运放A2，其反向输入端连接至镜像差分支路33上两个镜像的输入差分管M31的漏极，其同向输入端连接于控制管M36的漏极，其输出端通过负反馈，形成调节电压Vc。

在该电路结构中，基准管M35和控制管M36均为亚阈值管，I-V特性如下：

其中

为和工艺与温度均相关的参数；

为亚阈值管的热电压；

为连接至 基准管M35栅极的基准电压，n为亚阈值斜率参数，

为连接至控制管M36栅极的控制电 压。

在总电流模拟支路31内，NMOS管M33漏极的电压（连接至第一运放A1反向输入端的电压）为：

VDD-2I₀* R₀/2=VDD- I₀* R₀；

基于第一运放A1的虚短路特性，第一运放A1同向输入端的电压为：

VDD- I₀* R₀；

故流经基准管M35的电流：

I_M35=[VDD- (VDD -I₀* R₀)]/R₀= I₀；

同样的，基于第二运放A2的虚短路特性I_M36= I₁；且由于基准管M35和控制管M36的尺寸相同，因此上述I-V特性的公式可以化为：

由此可得到：I₁/I₀随控制电压差

=

呈指数变化，从而实现VGA 单元1增益的指数调节，即dB线性调节。

于本实施例中，如图1所示，具有双模连续增益调节和高鲁棒性的自动增益控制电路包括三级依次连接且结构相同的VGA单元1，每一VGA单元1的差分主电路11均连接至调节电压Vc，负载电路12均连接至电流偏置电路2。然而，本发明对此不作任何限定。于其它实施例中，具有双模连续增益调节和高鲁棒性的自动增益控制电路也可仅包含一级或两级VGA单元。

将公式3代入上文中可变增益放大器增益的计算公式2，可以得到三级可变增益放大器级联后的总增益如下：

（公式4）

由公式4亦可直观得到：三级可变增益放大器级联后的总增益A _Vtotal （dB）随控制电压差△V_CTL线性调节。

于本实施例中，控制电路3采用复制偏置技术，电流模拟支路31、控制主电路32以及镜像差分支路33上的尾管电流均与VGA单元1中的尾管M10上的电流相同，均为2I₀。于本实施例中，控制电路3在产生调节电压Vc与负载分流比K形成双模增益连续调节的基础上还实现了VGA增益的dB线性调节，从而进一步提升了VGA单元的性能。然而，本发明对控制电路的具体结构不作任何限定。于其它实施例中，控制电路也可仅输出调节电压Vc以实现I₁/I₀的调节，而无需兼顾VGA增益的dB线性关系。进一步的，基于公式4的表达可知：VGA增益的调节仅仅与负载分流比K和控制电压差△V_CTL相关，而不受支路总电流I₀的影响；在可变增益放大器中，可通过调节支路总电流I₀来实现带宽的调节。因此，本实施例提供的具有双模连续增益调节和高鲁棒性的自动增益控制电路还实现了增益和带宽的独立调节；即调节带宽的同时保持增益不变。

图7和图8所示为本实施例提供的具有双模连续增益调节和高鲁棒性的自动增益控制电路的增益仿真图。在图7中，纵坐标为增益（Gain）的变化，横坐标分别为负载分流比K和控制电压差△V_CTL，其反应了增益随负载分流比K和控制电压差△V_CTL的变化趋势。本实施例中提供的自动增益控制电路在(W₁/L1)/(W₃/L₃) = 2、K=0.75时，根据公式2计算可知，三级VGA单元可以实现27.1dB的最大三级级联增益。负载分流比例K的引入扩展了VGA增益的调节范围，从图7的仿真可知该设计的增益调节范围为68.2dB（-41.4dB~ 26.8dB）；与现有的可变增益放大器相比将具有更高的增益和更宽的增益调节范围。

图8为控制电压差△V_CTL=0V时增益随负载分流比K的变化图。根据P掺杂和N掺杂中电子漂移速度的不同，存在S（slow）、T（typical）、F（fast）三种典型的工艺偏差，选取三种极限条件下的工艺SS、TT、FF（例如SS代表slow NMOS slow PMOS；tt代表typical typical；ff代表fast NMOS fast PMOS），比较工艺变化对于增益影响。与此同时，还比较了同一种工艺条件下不同电源电压（2.25V、2.5V以及2.75V）对增益的影响。从图8中可以看到九条曲线基本重合，证明了工艺条件和电源电压的变化对增益的影响非常小，增益的变化基本只受负载分流比K变化；即具有很好的工艺和电源电压鲁棒性。

图9为K=0.5时，比较三种极限工艺变化对于增益及其dB线性度的影响。图9中三条增益曲线基本重合且具有很好的线性度，这不仅表明本实施例提供的自动增益控制电路的dB增益随△V_CTL线性变化且还进一步证明了增益的变化受工艺条件的影响很小，即具有很好的工艺鲁棒性。而三条误差曲线则表明自动增益控制电路在△V_CTL调节范围内的最大线性度误差仅为±0.4dB，具有很好的dB线性度。

图10为K=0.5时，比较三种电源电压VDD对于增益及其dB线性度的影响。图10中三条增益曲线基本重合且具有很好的线性度，这同样表明dB增益随△V_CTL线性变化且亦进一步证明了增益的变化受电源电压VDD的影响很小，即具有很好的电源电压鲁棒性。而三条误差曲线则同样表明自动增益控制电路在△V_CTL调节范围内的最大线性度误差仅为±0.5dB，具有很好的dB线性度。

本实例提供的具有双模连续增益调节和高鲁棒性的自动增益控制电路在电流舵架构的基础上增加负载分流结构以实现双模增益连续调节，提高增益上限的同时进一步扩展了增益的调节范围。与此同时，负载分流比K的引入还极大地削弱了(W₁/L₁)/(W₃/L₃)这一工艺条件对增益调节的影响，减小了输入差分管M11和负载管M13的尺寸差异从而优化工艺鲁棒性。而负载分流支路上PMOS负载分流则进一步提升了NMOS负载管漏端对电源电压VDD变化的鲁棒性。此外，控制电路3在生成调节电压Vc以控制I₁/I₀的基础上还进一步实现了VGA增益的dB线性控制，从而使得增益调节和带宽调节相互独立。

如图1和图5所示，本实施例提供的具有双模连续增益调节和高鲁棒性的自动增益控制电路还包括依次连接于第三级可变增益放大器1输出端的峰值检测电路4、积分电路5以及误差放大电路6，峰值检测电路4检测第三级可变增益放大器3输出的峰值电压，经积分电路5积分后输出一与峰值电压振幅成正比的电压V_PD并输入至误差放大电路6，经放大后形成与调节电压Vc相关的增益控制电压V_CTL。于本实施例中，增益控制电压V_CTL为输出至控制电路3上控制管M36栅极的电压。如图5所示，峰值检测电路4的结构与VGA单元1相同，第三级VGA单元1的两个输出电压V_{VGA_out+}和V_{VGA_out-}形成峰值检测电路4的两个输入电压，峰值检测电路4上输入差分管M41的源级形成输出并接入积分电路5。积分电路为RC积分电路，包括电阻R1和电容C1。在误差放大电路6中，V_REF0为误差基准电压。于本实施例中，峰值检测电路4的结构基于可变增益放大器单元（VGA单元）可进一步优化AGC环路的工艺与电压鲁棒性。

由于输入差分管M11和NMOS负载管M13上电流的变化，VGA单元1的直流输出电压也会发生改变。为了不影响级联VGA的性能，需要将VGA单元1的直流输出电压固定为V_CM。于本实施例中，如图2所示，共模电压控制电路7包括电路结构与VGA单元1相同的共模主电路71和一共模负反馈放大器72，共模主电路71的两个输入端均连接至固定电压V_CM，其两个输出端共同连接至共模负反馈放大器72的反向输入端。共模负反馈放大器72的同向输入端连接至固定电压V_CM，其输出端与共模主电路71上两个NMOS负载管的栅极共同形成反馈电压V_FB并输出至VGA单元1两个NMOS负载管M13的栅极。即基于VGA结构的共模主电路71与共模负反馈放大器72共同产生反馈电压V_FB，反馈电压V_FB同时将三级VGA单元1的直流输出电压钳位至V_CM，从而使得后一级VGA单元的输入共模电压不再受前一级的电流变化影响，节省了级联电路之间的大面积隔直电容。

于本实施例中，控制电路3内基准管M35和控制管M36均为亚阈值管，公式3和公式4中存在与温度相关的热电压V_T，为使VGA的dB线性增益和温度无关，本实施例提供的具有双模连续增益调节和高鲁棒性的自动增益控制电路还包括温度补偿电路8。误差放大电路6输出的增益控制电压V_CTL和施加于控制电路3上基准管M35栅极的基准电压V_REF均输入至温度补偿电路8进行温度补偿，以提高温度的鲁棒性。图6给出了温度补偿电路的一种形式，其中与温度无关的电流I_B和I_PTAT可采用带隙基准电路产生。然而，本发明对温度补偿电路的具体结构不作任何限定。

于本实施例中，具有双模连续增益调节和高鲁棒性的自动增益控制电路还包括连接至VGA单元1输入端的用于消除直流失配的直流失配相减电路(DCOC)9，从而抵消VGA单元1内差分结构所引起的直流失配。

综上所述，本发明提供一种具有双模连续增益调节和高鲁棒性的自动增益控制电路，其中核心的可变增益放大器单元为电流舵架构。其在通过调节流经差分主电路上分流差分管的电流来实现增益调节的基础上采用NMOS管作为有源负载且并联由PMOS管所形成的负载分流支路，通过调节负载分流支路对支路总电流I₀的负载分流比K来提升可变增益放大器的最大增益并进一步扩展增益的调节范围；且增益的调节随分流差分管电流和负载分流支路上的电流连续变化，故实现双模连续增益调节。此外，负载分流比K的引入使得可变增益放大器可采用小的输入差分管和负载管尺寸比来实现高增益控制，具有很好的工艺鲁棒性。而采用NMOS作为有源负载，则使得作用于NMOS负载管漏端的电源电压对于NMOS负载管跨导的影响几乎可以忽略，由此可以实现电源电压的鲁棒性。

虽然本发明已由较佳实施例揭露如上，然而并非用以限定本发明，任何熟知此技艺者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所要求保护的范围为准。

Claims (10)

1.一种具有双模连续增益调节和高鲁棒性的自动增益控制电路，其特征在于，包括至少一级可变增益放大器单元和电流偏置电路；

所述可变增益放大器单元包括：

差分主电路，包括两组晶体管，第一组晶体管包括栅极分别连接至正负输入信号的两个输入差分管；第二组晶体管包括栅极均连接调节电压Vc的两个分流差分管，两个分流差分管分别与两个输入差分管对应并联，调节电压Vc通过控制流经分流差分管的电流以调节流经输入差分管的电流；

负载电路，包括两个共栅极的NMOS负载管和两路由PMOS组成的负载分流支路，两个NMOS负载管分别与两个输入差分管串联且每一NMOS负载管的漏极均连接至电源电压，两路负载分流支路分别并联于两个NMOS负载管以进行分流；

电流偏置电路，连接于可变增益放大器单元上每路负载分流支路中PMOS负载管的栅极，控制每一负载分流支路的负载分流比K以调节流经与其对应的NMOS负载管的电流；所述可变增益放大器单元通过控制调节电压和电流偏置电路形成基于差分主电路和负载电路的双模连续增益调节。

2.根据权利要求1所述的具有双模连续增益调节和高鲁棒性的自动增益控制电路，其特征在于，每一负载分流支路均包括两个串联的PMOS负载管，第一PMOS负载管的源极连接于电源电压，其漏极连接于第二PMOS负载管的源极，第二PMOS负载管的漏极连接至输入差分管的漏极。

3.根据权利要求2所述的具有双模连续增益调节和高鲁棒性的自动增益控制电路，其特征在于，所述电流偏置电路包括电流镜电路和偏置电流源，所述电流镜电路与负载分流支路对称镜像，所述偏置电流源连接于电流镜电路和地之间。

4.根据权利要求1所述的具有双模连续增益调节和高鲁棒性的自动增益控制电路，其特征在于，具有双模连续增益调节和高鲁棒性的自动增益控制电路还包括产生调节电压的控制电路，所述控制电路包括总电流模拟支路、控制主电路、与差分主电路镜像的镜像差分支路以及两个运放；

第一运放连接于总电流模拟支路和控制主电路之间，将总电流模拟支路上的总电流复制至控制主电路的基准管上；

第二运放连接于控制主电路和镜像差分支路之间，将控制主电路的控制管产生的电流复制至镜像差分支路上，第二运放的输出形成调节电压Vc；

基于所述控制电路，与增益调节相关的输入差分管电流与支路总电流I₀的比值随基准管和控制管上的控制电压差呈指数变化。

5.根据权利要求4所述的具有双模连续增益调节和高鲁棒性的自动增益控制电路，其特征在于，控制主电路上，基准管和控制管均为工作在亚阈值区的NMOS管，两者的漏极分别经两个上拉电阻连接至电源电压，两者的源极均经电流尾管连接至地；

第一运放的反向输入端连接至总电流模拟支路的输出，其同向输入端连接基准管的漏极，其输出端连接至电流尾管的栅极；

第二运放的反向输入端连接至镜像差分支路上镜像的输入差分管的漏极，其同向输入端连接于控制管的漏极，其输出端形成调节电压Vc并输出至差分主电路上两个分流差分管的栅极和镜像差分支路上两个镜像的分流差分管的栅极。

6.根据权利要求1或4所述的具有双模连续增益调节和高鲁棒性的自动增益控制电路，其特征在于，具有双模连续增益调节和高鲁棒性的自动增益控制电路还包括连接于最后一级可变增益放大器单元输出端的峰值检测电路、积分电路以及误差放大电路，所述峰值检测电路检测最后一级可变增益放大器单元输出的峰值电压，经积分电路积分后输出一与峰值电压的振幅成正比的电压V_PD并输入至误差放大电路，经放大后形成与调节电压Vc相关的增益控制电压V_CTL。

7.根据权利要求6所述的具有双模连续增益调节和高鲁棒性的自动增益控制电路，其特征在于，所述峰值检测电路的结构与可变增益放大器单元相同，最后一级可变增益放大器单元的两个输出电压形成峰值检测电路的两个输入电压，峰值检测电路上输入差分管的源极形成输出端并接入积分电路。

8.根据权利要求6所述的具有双模连续增益调节和高鲁棒性的自动增益控制电路，其特征在于，所述具有双模连续增益调节和高鲁棒性的自动增益控制电路还包括温度补偿电路和直流失配相减电路，温度补偿电路连接于误差放大电路和控制电路之间；直流失配相减电路连接于可变增益放大器单元的输入端。

9.根据权利要求1所述的具有双模连续增益调节和高鲁棒性的自动增益控制电路，其特征在于，具有双模连续增益调节和高鲁棒性的自动增益控制电路包括多级依次连接且结构相同的可变增益放大器单元，每一可变增益放大器单元的差分主电路均连接至调节电压Vc，负载电路均连接至电流偏置电路。

10.根据权利要求9所述的具有双模连续增益调节和高鲁棒性的自动增益控制电路，其特征在于，具有双模连续增益调节和高鲁棒性的自动增益控制电路还包括将每一级可变增益放大器单元的直流输出电压钳位至固定电压V_CM的共模电压控制电路；所述共模电压控制电路包括电路结构与可变增益放大器单元相同的共模主电路和一共模负反馈放大器，共模主电路的两个输入端均连接至固定电压V_CM，其两个输出端共同连接至共模负反馈放大器反向输入端；共模负反馈放大器的同向输入端连接至固定电压V_CM，其输出端与共模主电路上两个NMOS负载管的栅极共同形成反馈电压V_FB并输出至可变增益放大器单元内负载电路上两个NMOS负载管的栅极。

Images