CN115295451A - 键合装置及键合方法 - Google Patents

键合装置及键合方法 Download PDF

Info

Publication number
CN115295451A
CN115295451A CN202210975978.4A CN202210975978A CN115295451A CN 115295451 A CN115295451 A CN 115295451A CN 202210975978 A CN202210975978 A CN 202210975978A CN 115295451 A CN115295451 A CN 115295451A
Authority
CN
China
Prior art keywords
chip
wafer
bonding
carrier film
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210975978.4A
Other languages
English (en)
Inventor
王力
龙俊舟
陶超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202210975978.4A priority Critical patent/CN115295451A/zh
Publication of CN115295451A publication Critical patent/CN115295451A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供了一种键合装置及键合方法，用于将芯片键合于晶圆上，所述键合装置包括：承载膜，第一面粘结有多个芯片；压着单元，设置于晶圆上方，压着单元包括压着头，压着头用于将承载膜的第一面粘结的芯片向下压向晶圆，以使得芯片键合于晶圆上。本发明的技术方案能够减少对芯片键合面的污染以及芯片传送过程中的掉落，从而提高产品良率。

Description

键合装置及键合方法
技术领域
本发明涉及半导体领域，特别涉及一种键合装置及键合方法。
背景技术
芯片-晶圆三维键合集成技术相对于使用封装工艺的三维堆叠芯片采用了无凸点(Bumpless)工艺，突破凸点尺寸导致的输入/输出密度限制和寄生效应，为目前最前沿的三维集成技术。
目前，芯片-晶圆三维键合集成技术采用在已经切好的晶圆上取合格的芯片，再进行机械手臂的交互，最后定位键合到所需的晶圆上。具体步骤包括：首先，如图1a所示，切割好的芯片12位于蓝膜11上，并对芯片12与蓝膜11之间进行解胶，第一机械手臂13定位到待抓取的芯片12；然后，如图1b所示，第一机械手臂13抓取芯片12；然后，如图1c所示，第一机械手臂13将抓取的芯片12进行逆时针90°翻转后，采用第二机械手臂14吸附第一机械手臂13上的芯片12；然后，如图1d所示，第二机械手臂14将吸附的芯片12进行逆时针90°翻转，并将吸附的芯片12移动到待键合的晶圆15上方，以将芯片12键合于晶圆15上。
但是，在上述步骤中，第一机械手臂13抓取芯片12的键合面，导致芯片12的键合面存在污染风险，由于芯片与晶圆键合对键合面的要求非常高，因此，芯片12键合面的污染导致键合后的产品不良；并且，在采用第二机械手臂14吸附第一机械手臂13上的芯片12时，可能会因为机械原因导致芯片12掉落。
因此，可以对键合装置及键合方法作进一步的优化。
发明内容
本发明的目的在于提供一种键合装置及键合方法，能够减少对芯片键合面的污染以及芯片传送过程中的掉落，从而提高产品良率。
为实现上述目的，本发明提供了一种键合装置，用于将芯片键合于晶圆上，所述键合装置包括：
承载膜，所述承载膜的第一面粘结有多个所述芯片；
压着单元，设置于所述晶圆上方，所述压着单元包括压着头，所述压着头用于将所述承载膜的第一面粘结的所述芯片向下压向所述晶圆，以使得所述芯片键合于所述晶圆上。
可选地，所述键合装置还包括：
传送单元，包括翻转部、传送部和移动部，所述翻转部用于将所述承载膜从所述第一面向上翻转为第二面向上，所述传送部用于将翻转后的所述承载膜移动到所述晶圆上方，所述移动部用于控制所述压着头的位置移动。
可选地，所述压着单元还包括：
紫外灯，用于在键合之后对所述承载膜执行解胶，以使得所述芯片脱离所述承载膜。
可选地，所述芯片上形成有对准标记；所述键合装置还包括：
对准模块，用于在所述压着头将所述承载膜的第一面粘结的所述芯片向下压向所述晶圆之前识别所述对准标记，并通过控制所述承载膜的位置调整，以使得所述芯片与所述晶圆对准。
可选地，所述对准标记位于部分厚度或全部厚度的所述芯片中。
可选地，所述对准标记的形状包含十字形、圆形、多边形、圆弧形和L形中的至少一种。
本发明还提供一种键合方法，用于将芯片键合于晶圆上，所述键合方法包括：
提供一承载膜，所述承载膜的第一面粘结有多个所述芯片；
采用设置于所述晶圆上方的压着头将所述承载膜的第一面粘结的所述芯片向下压向所述晶圆，以使得所述芯片键合于所述晶圆上。
可选地，在采用设置于所述晶圆上方的压着头将所述承载膜的第一面粘结的所述芯片向下压向所述晶圆之前，所述键合方法还包括：
采用翻转部将所述承载膜从所述第一面向上翻转为第二面向上；
采用传送部将翻转后的所述承载膜移动到所述晶圆上方；
采用移动部控制所述压着头的位置移动。
可选地，所述键合方法还包括：
采用紫外灯照射所述承载膜，以对所述承载膜执行解胶后使得所述芯片脱离所述承载膜。
可选地，在采用所述翻转部将所述承载膜从所述第一面向上翻转为第二面向上之前，所述键合方法还包括：
采用等离子体刻蚀工艺形成对准标记于所述芯片上。
可选地，所述对准标记位于部分厚度或全部厚度的所述芯片中。
可选地，所述对准标记的形状包含十字形、圆形、多边形、圆弧形和L形中的至少一种。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的键合装置，包括：第一面粘结有多个所述芯片的承载膜；设置于所述晶圆上方的压着单元，所述压着单元中的压着头用于将所述承载膜的第一面粘结的所述芯片向下压向所述晶圆，以使得所述芯片键合于所述晶圆上。本发明提供的键合装置，在将所述芯片键合于所述晶圆上之前，所述芯片的键合面并未与其他部件接触，使得减少了对所述芯片键合面的污染，从而提高了键合后产品的良率；并且，直接通过所述承载膜作为载体将所述芯片传送到所述晶圆上方，避免导致传送过程中的芯片掉落。
2、本发明的键合方法，包括：采用设置于所述晶圆上方的压着头将所述承载膜的第一面粘结的所述芯片向下压向所述晶圆，以使得所述芯片键合于所述晶圆上。本发明提供的键合方法，在将所述芯片键合于所述晶圆上之前，所述芯片的键合面并未与其他部件接触，使得减少了对所述芯片键合面的污染，从而提高了键合后产品的良率；并且，直接采用所述承载膜作为载体将所述芯片传送到所述晶圆上方，避免导致传送过程中的芯片掉落。
附图说明
图1a～图1d是一种键合方法中的各个步骤的示意图；
图2是本发明一实施例的键合方法的流程图；
图3a～图3g是图2所示的键合方法中的各个步骤的示意图；
图4是本发明一实施例的芯片上的对准标记的示意图；
图5是本发明另一实施例的芯片上的对准标记的示意图。
其中，附图1a～图5的附图标记说明如下：
11-蓝膜；12-芯片；13-第一机械手臂；14-第二机械手臂；15-晶圆；21-芯片；211-对准标记；22-晶圆；23-承载膜；24-压着头。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的键合装置及键合方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种键合装置，用于将芯片键合于晶圆上，所述键合装置包括：承载膜，所述承载膜的第一面粘结有多个所述芯片；压着单元，设置于所述晶圆上方，所述压着单元包括压着头，所述压着头用于将所述承载膜的第一面粘结的所述芯片向下压向所述晶圆，以使得所述芯片键合于所述晶圆上。
下面参阅图3a～图3g以及图4～图5更为详细的介绍本实施例提供的键合装置。
所述承载膜23的第一面涂覆有粘性胶，通过所述粘性胶使得所述承载膜23的第一面粘结有多个所述芯片21。
所述承载膜23可以为蓝膜等涂覆有粘性胶的膜，且所述承载膜23为能够透光的半透明或透明材料。
并且，为了避免后续将芯片21键合于待键合的晶圆22上的过程中导致相邻的芯片21之间产生干扰，可以利用所述承载膜23的弹性，采用扩晶机拉扯所述承载膜23，以使得相邻所述芯片21之间的间距增大，并且使得所述芯片21能够与待键合晶圆22上对应位置处的芯片对准。
所述键合装置还包括扩晶环(未图示)，在对所述承载膜23进行扩晶之后，所述扩晶环用于固定所述承载膜23且将所述承载膜23绷紧，所述扩晶环位于所述承载膜23的边缘，所述扩晶环环绕所有的芯片21。
所述键合装置还包括机械手臂(未图示)，所述扩晶环固定于所述机械手臂上，从而使得所述承载膜23固定于所述机械手臂上。
优选的，所述承载膜23的第一面粘结所述芯片21的背面，以使得所述芯片21的正面能够与晶圆22键合，并且能够避免对所述承载膜23与所述芯片21之间解胶时，所述承载膜23粘结所述芯片21正面而导致的无法将所述芯片21正面附着的粘性胶去除干净，进而避免导致影响芯片21的性能。其中，所述芯片21包含衬底以及形成于衬底上的绝缘介质层，绝缘介质层中形成有器件结构，所述芯片21的背面为所述衬底的远离所述绝缘介质层的一面，所述芯片21的正面和背面为相对的面。
如图3a所示，初始状态时，所述承载膜23的第一面向上，若所述承载膜23的第一面粘结所述芯片21的背面，则所述芯片21的正面向上。
所述键合装置还包括传送单元(未图示)，所述传送单元包括翻转部、传送部和移动部，如图3b所示，所述翻转部用于翻转所述承载膜23，以将所述承载膜23从所述第一面向上翻转为第二面向上，所述第一面和所述第二面为相对的面；如图3c所示，所述传送部用于将翻转后的所述承载膜23移动到待键合的所述晶圆22的上方，并控制所述承载膜23的位置移动，使所述承载膜23的第一面粘结的所述芯片21与所述晶圆22的对应位置对准；所述移动部用于控制所述压着头24在垂直和水平方向进行位置移动。
其中，若所述承载膜23粘结所述芯片21的背面，则所述芯片21从正面向上翻转为背面向上。
其中，所述机械手臂与所述翻转部和所述传送部连接，所述翻转部通过所述机械手臂翻转所述承载膜23，所述传送部通过所述机械手臂移动所述承载膜23。
因此，与图1a～图1d中所示的传送芯片12的过程相比，本实施例中的所述传送部在移动所述芯片21到所述晶圆22上方的过程中，直接采用所述承载膜23作为载体传送所述芯片21，避免了所述传送部和所述机械手臂等部件直接接触并传送所述芯片21；且在所述芯片21移动到所述晶圆22上方之前，无需将所述芯片21从所述承载膜23上中转到其他部件上，从而避免导致传送过程中芯片21掉落。
所述压着单元设置于所述晶圆22上方，所述压着单元包括压着头24，如图3c～图3e所示，所述压着头24设置于所述晶圆22上方，所述压着头24可以垂向下移至接触所述承载膜23的第二面后，继续将所述承载膜23的第一面粘结的待键合的所述芯片21向下压向所述晶圆22，以使得所述芯片21键合于所述晶圆22上。其中，所述压着头24可以从所述承载膜23的中心到所述承载膜23的外边缘逐次向下压所述芯片21，且所述压着头24每次向下压的所述芯片21的数量可以为一个或至少两个，即所述压着头24每向下压一次可以使得至少一个芯片21键合于所述晶圆22上。
并且，如图3f所示，在将所有的所述芯片21键合于所述晶圆22上之后，可以将所述压着头24移走。
如图4～图5所示，所述芯片21上形成有对准标记211。
所述对准标记211位于部分厚度的所述芯片21中，此时，所述对准标记211可以位于所述芯片21的正面或背面；或者，所述对准标记211位于全部厚度的所述芯片21中，即所述对准标记211贯穿所述芯片21。
所述对准标记211位于所述芯片21边缘的非功能区，例如位于切割道上，以避免影响所述芯片21的性能。
所述对准标记211可以位于所述芯片21的边上或者位于所述芯片21的角上。
所述对准标记211的形状可以包含十字形、圆形、多边形、圆弧形和L形等中的至少一种。
如图4所示，在一个具体实施例中，所述芯片21的四个角处均形成有一个十字形的对准标记211，四个所述对准标记211可以位于部分厚度或全部厚度的所述芯片21中；如图5所示，在另一个具体实施例中，所述芯片21的每个角被切割掉一个四边形的区域，使得所述芯片21的四个角处均形成有一个L形的对准标记211，所述对准标记211贯穿所述芯片21。
所述键合装置还包括对准模块(未图示)，所述对准模块用于在所述压着头24将所述承载膜23的第一面粘结的所述芯片21向下压向所述晶圆22之前识别所述芯片21上的所述对准标记211以及所述晶圆22上的对准标记(未图示)，以使得所述芯片21与所述晶圆22对准。其中，所述对准模块仅需识别所述承载膜23上的部分芯片21上的对准标记211，通过所述传送部控制所述承载膜23的位置移动，将部分芯片21与晶圆22进行对准操作即可实现所有的所述芯片21与所述晶圆22的对准。
并且，如图3d所示，在将所述承载膜23上待键合的芯片21移动到所述晶圆22上的待键合位置的上方之后，采用所述对准模块识别待键合的所述芯片21上的对准标记211，使得所述压着头24与待键合的所述芯片21对准，进而使得所述压着头24能够将待键合的所述芯片21准确地键合于所述晶圆22上的待键合位置上。
因此，与图1a～图1d中所示的从蓝膜11上每次抓取单颗芯片12，并将抓取的单颗芯片12与晶圆15对准后再进行键合相比，本实施例中将所述承载膜23上所有的芯片21整体移动到所述晶圆22上方，并采用压着头24将所有的芯片21与晶圆22依次完成键合，使得无需在键合前将每颗芯片21与晶圆22进行对准操作，从而简化了工艺步骤。
其中，在识别所述对准标记211时，若所述对准标记211位于部分厚度的所述芯片21中，当所述对准标记211位于所述芯片21的远离所述承载膜23的一面时，所述对准模块发出的光能够穿过所述承载膜23和部分厚度的所述芯片21后识别到所述对准标记211；当所述对准标记211位于所述芯片21的与所述承载膜23接触的一面时，所述对准模块发出的光能够穿过所述承载膜23后识别到所述对准标记211。若所述对准标记211位于全部厚度的所述芯片21中，所述对准模块发出的光能够穿过所述承载膜23后识别到所述对准标记211。
所述压着单元还包括紫外灯组件(未图示)，用于在将所有的所述芯片21键合于所述晶圆22上之后对所述承载膜23执行解胶，以使得所述芯片21脱离所述承载膜23。其中，可以采用所述紫外灯组件同时照射整个所述承载膜23，以使得所有的所述芯片21与所述承载膜23之间解胶。如图3g所示，解胶之后，可以将所述承载膜23移走。
综上所述，本发明提供的键合装置，包括：承载膜，所述承载膜的第一面粘结有多个所述芯片；压着单元，设置于所述晶圆上方，所述压着单元包括压着头，所述压着头用于将所述承载膜的第一面粘结的所述芯片向下压向所述晶圆，以使得所述芯片键合于所述晶圆上。本发明提供的键合装置，在将所述芯片键合于所述晶圆上之前，所述芯片的键合面并未与其他部件接触，使得减少了对所述芯片键合面的污染，从而提高了键合后产品的良率；并且，直接通过所述承载膜作为载体将所述芯片传送到所述晶圆上方，避免导致传送过程中的芯片掉落。
本发明一实施例提供了一种键合方法，用于将芯片键合于晶圆上，参阅图2，图2是本发明一实施例的键合方法的流程图，从图2中可看出，所述键合方法包括：
步骤S1，提供一承载膜，所述承载膜的第一面粘结有多个所述芯片；
步骤S2，采用设置于所述晶圆上方的压着头将所述承载膜的第一面粘结的所述芯片向下压向所述晶圆，以使得所述芯片键合于所述晶圆上。
下面参阅图3a～图3g以及图4～图5更为详细的介绍本实施例提供的键合方法：
按照步骤S1，参阅图3a，提供一承载膜23，所述承载膜23的第一面涂覆有粘性胶，通过所述粘性胶使得所述承载膜23的第一面粘结有多个所述芯片21。
所述承载膜23可以为蓝膜等涂覆有粘性胶的膜，且所述承载膜23为能够透光的半透明或透明材料。
通过将一器件晶圆(未图示)粘附于所述承载膜23的第一面上，再对器件晶圆进行切割后获得多个所述芯片21，使得所述承载膜23的第一面粘结有多个所述芯片21。
为了避免后续将芯片21键合于待键合的晶圆22上的过程中导致相邻的芯片21之间产生干扰，在切割器件晶圆之后，可以利用所述承载膜23的弹性，采用扩晶机拉扯所述承载膜23，以对所述承载膜23进行扩晶，使得相邻所述芯片21之间的间距增大，并且使得所述芯片21能够与待键合晶圆22上对应位置处的芯片对准。
在对所述承载膜23进行扩晶之后，可以将所述承载膜23固定于扩晶环(未图示)上，所述扩晶环位于所述承载膜23的边缘，所述扩晶环环绕所有的芯片21，所述扩晶环用于将所述承载膜23绷紧；并且，将所述扩晶环固定于一机械手臂(未图示)上，从而将所述承载膜23固定于所述机械手臂上。
优选的，所述承载膜23的第一面粘结所述芯片21的背面，以使得所述芯片21的正面能够与晶圆22键合，并且能够避免后续对所述承载膜23与所述芯片21之间解胶时，所述承载膜23粘结所述芯片21正面而导致的无法将所述芯片21正面附着的粘性胶去除干净，进而避免导致影响芯片21的性能。其中，所述芯片21包含衬底以及形成于衬底上的绝缘介质层，绝缘介质层中形成有器件结构，所述芯片21的背面为所述衬底的远离所述绝缘介质层的一面，所述芯片21的正面和背面为相对的面。
如图3a所示，所述承载膜23的第一面向上，若所述承载膜23的第一面粘结所述芯片21的背面，则所述芯片21的正面向上。
并且，提供一传送单元(未图示)，所述传送单元包括翻转部、传送部和移动部；在后续采用设置于所述晶圆22上方的压着头24将所述承载膜23的第一面粘结的所述芯片21向下压向所述晶圆22之前，所述键合方法还可包括：首先，参阅图3b，采用翻转部翻转所述承载膜23，以将所述承载膜23从所述第一面向上翻转为第二面向上，所述第一面和所述第二面为相对的面；然后，如图3c所示，采用传送部将翻转后的所述承载膜23移动到待键合的所述晶圆22上方；然后，采用移动部控制所述压着头24在垂直和水平方向进行位置移动。
其中，若所述承载膜23粘结所述芯片21的背面，则所述芯片21从正面向上翻转为背面向上。
其中，所述机械手臂与所述翻转部和所述传送部连接，所述翻转部通过所述机械手臂翻转所述承载膜23，所述传送部通过所述机械手臂移动所述承载膜23。
因此，与图1a～图1d中所示的传送芯片12的过程相比，本实施例中在移动所述芯片21到所述晶圆22上方的过程中，直接采用所述承载膜23作为载体传送所述芯片21，避免了所述传送部和所述机械手臂等部件直接接触并传送所述芯片21；且在所述芯片21移动到所述晶圆22上方之前，无需将所述芯片21从所述承载膜23上中转到其他部件上，从而避免导致传送过程中芯片21掉落。
按照步骤S2，参阅图3d～图3f，采用设置于所述晶圆22上方的压着头24垂向下移至接触所述承载膜23的第二面，并继续将所述承载膜23的第一面粘结的所述芯片21向下压向所述晶圆22，以使得所述芯片21键合于所述晶圆22上。其中，所述压着头24可以从所述承载膜23的中心到所述承载膜23的外边缘逐次向下压所述芯片21，且所述压着头24每次向下压的所述芯片21的数量可以为一个或至少两个，即所述压着头24每向下压一次可以使得至少一个芯片21键合于所述晶圆22上。
并且，如图3f所示，在将所有的所述芯片21键合于所述晶圆22上之后，可以将所述压着头24移走。
并且，参阅图4～图5，在采用所述翻转部将所述承载膜23从所述第一面向上翻转为第二面向上之前，所述键合方法还可包括：采用等离子体刻蚀工艺刻蚀所述芯片21，以形成对准标记211于所述芯片21上。并且，可在对器件晶圆切割形成多个所述芯片21之前或之后，采用等离子体刻蚀工艺刻蚀形成所述对准标记211。
需要说明的是，在其他实施例中，还可以采用激光照射在所述芯片21上形成所述对准标记211。
所述对准标记211位于部分厚度的所述芯片21中，此时，所述对准标记211可以位于所述芯片21的正面或背面；或者，所述对准标记211位于全部厚度的所述芯片21中，即所述对准标记211贯穿所述芯片21。
所述对准标记211位于所述芯片21边缘的非功能区，例如位于切割道上，以避免影响所述芯片21的性能。
所述对准标记211可以位于所述芯片21的边上或者位于所述芯片21的角上。
所述对准标记211的形状可以包含十字形、圆形、多边形、圆弧形和L形等中的至少一种。
如图4所示，在一个具体实施例中，所述芯片21的四个角处均形成有一个十字形的对准标记211，四个所述对准标记211可以位于部分厚度或全部厚度的所述芯片21中；如图5所示，在另一个具体实施例中，所述芯片21的每个角被切割掉一个四边形的区域，使得所述芯片21的四个角处均形成有一个L形的对准标记211，所述对准标记211贯穿所述芯片21。
并且，在采用所述传送部将翻转后的所述承载膜23移动到所述晶圆22上方之后且在采用所述移动部垂向下移所述压着头24之前，所述键合方法还包括：如图3d所示，采用对准模块(未图示)识别所述对准标记211以及所述晶圆22上的对准标记(未图示)，并通过所述传送部对所述承载膜23位置进行调整，以使得所述芯片21与所述晶圆22对准。其中，所述对准模块仅需识别所述承载膜23上的部分芯片21上的对准标记211，将部分芯片21与晶圆22进行对准操作即可实现所有的所述芯片21与所述晶圆22的对准。
并且，在将所述芯片21与所述晶圆22对准之后，还可以采用所述对准模块识别待键合的所述芯片21上的对准标记211，使得所述压着头24与待键合的所述芯片21对准，进而使得所述压着头24能够将待键合的所述芯片21准确地键合于所述晶圆22上的待键合位置上。
因此，与图1a～图1d中所示的从蓝膜11上每次抓取单颗芯片12，并将抓取的单颗芯片12与晶圆15对准后再进行键合相比，本实施例中将所述承载膜23上所有的芯片21整体移动到所述晶圆22上方，并采用压着头24将所有的芯片21与晶圆22依次完成键合，使得无需在键合前将每颗芯片21与晶圆22进行对准操作，从而简化了工艺步骤。
其中，在识别所述对准标记211时，若所述对准标记211位于部分厚度的所述芯片21中，当所述对准标记211位于所述芯片21的远离所述承载膜23的一面时，所述对准模块发出的光能够穿过所述承载膜23和部分厚度的所述芯片21后识别到所述对准标记211；当所述对准标记211位于所述芯片21的与所述承载膜23接触的一面时，所述对准模块发出的光能够穿过所述承载膜23后识别到所述对准标记211。若所述对准标记211位于全部厚度的所述芯片21中，所述对准模块发出的光能够穿过所述承载膜23后识别到所述对准标记211。
在将所有的所述芯片21键合于所述晶圆22上之后，所述键合方法还包括：采用紫外灯组件同时照射整个所述承载膜23，以对所述承载膜23执行解胶后使得所述芯片21脱离所述承载膜23。如图3g所示，解胶之后，可以将所述承载膜23移走。
综上所述，本发明提供的键合方法，包括：提供一承载膜，所述承载膜的第一面粘结有多个所述芯片；采用设置于所述晶圆上方的压着头将所述承载膜的第一面粘结的所述芯片向下压向所述晶圆，以使得所述芯片键合于所述晶圆上。本发明提供的键合方法，在将所述芯片键合于所述晶圆上之前，所述芯片的键合面并未与其他部件接触，使得减少了对所述芯片键合面的污染，从而提高了键合后产品的良率；并且，直接采用所述承载膜作为载体将所述芯片传送到所述晶圆上方，避免导致传送过程中的芯片掉落。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种键合装置，用于将芯片键合于晶圆上，其特征在于，所述键合装置包括：
承载膜，所述承载膜的第一面粘结有多个所述芯片；
压着单元，设置于所述晶圆上方，所述压着单元包括压着头，所述压着头用于将所述承载膜的第一面粘结的所述芯片向下压向所述晶圆，以使得所述芯片键合于所述晶圆上。
2.如权利要求1所述的键合装置，其特征在于，所述键合装置还包括：
传送单元，包括翻转部、传送部和移动部，所述翻转部用于将所述承载膜从所述第一面向上翻转为第二面向上，所述传送部用于将翻转后的所述承载膜移动到所述晶圆上方，所述移动部用于控制所述压着头的位置移动。
3.如权利要求1所述的键合装置，其特征在于，所述压着单元还包括：
紫外灯，用于在键合之后对所述承载膜执行解胶，以使得所述芯片脱离所述承载膜。
4.如权利要求1所述的键合装置，其特征在于，所述芯片上形成有对准标记；所述键合装置还包括：
对准模块，用于在所述压着头将所述承载膜的第一面粘结的所述芯片向下压向所述晶圆之前识别所述对准标记，并通过控制所述承载膜的位置调整，以使得所述芯片与所述晶圆对准。
5.如权利要求4所述的键合装置，其特征在于，所述对准标记位于部分厚度或全部厚度的所述芯片中。
6.如权利要求4所述的键合装置，其特征在于，所述对准标记的形状包含十字形、圆形、多边形、圆弧形和L形中的至少一种。
7.一种键合方法，用于将芯片键合于晶圆上，其特征在于，所述键合方法包括：
提供一承载膜，所述承载膜的第一面粘结有多个所述芯片；
采用设置于所述晶圆上方的压着头将所述承载膜的第一面粘结的所述芯片向下压向所述晶圆，以使得所述芯片键合于所述晶圆上。
8.如权利要求7所述的键合方法，其特征在于，在采用设置于所述晶圆上方的压着头将所述承载膜的第一面粘结的所述芯片向下压向所述晶圆之前，所述键合方法还包括：
采用翻转部将所述承载膜从所述第一面向上翻转为第二面向上；
采用传送部将翻转后的所述承载膜移动到所述晶圆上方；
采用移动部控制所述压着头的位置移动。
9.如权利要求7所述的键合方法，其特征在于，还包括：
采用紫外灯照射所述承载膜，以对所述承载膜执行解胶后使得所述芯片脱离所述承载膜。
10.如权利要求8所述的键合方法，其特征在于，在采用所述翻转部将所述承载膜从所述第一面向上翻转为第二面向上之前，所述键合方法还包括：
采用等离子体刻蚀工艺形成对准标记于所述芯片上。
11.如权利要求10所述的键合方法，其特征在于，所述对准标记位于部分厚度或全部厚度的所述芯片中。
12.如权利要求10所述的键合方法，其特征在于，所述对准标记的形状包含十字形、圆形、多边形、圆弧形和L形中的至少一种。
CN202210975978.4A 2022-08-15 2022-08-15 键合装置及键合方法 Pending CN115295451A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210975978.4A CN115295451A (zh) 2022-08-15 2022-08-15 键合装置及键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210975978.4A CN115295451A (zh) 2022-08-15 2022-08-15 键合装置及键合方法

Publications (1)

Publication Number Publication Date
CN115295451A true CN115295451A (zh) 2022-11-04

Family

ID=83830444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210975978.4A Pending CN115295451A (zh) 2022-08-15 2022-08-15 键合装置及键合方法

Country Status (1)

Country Link
CN (1) CN115295451A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276781A (zh) * 2007-03-26 2008-10-01 国家半导体公司 用于ic封装的组合倒置
KR20150019434A (ko) * 2013-08-14 2015-02-25 코스텍시스템(주) 디바이스 웨이퍼와 캐리어 웨이퍼의 본딩/디본딩 방법 및 본딩/디본딩 장치
CN207250462U (zh) * 2016-07-06 2018-04-17 半导体元件工业有限责任公司 晶片规模的标记***
CN109534283A (zh) * 2018-11-15 2019-03-29 赛莱克斯微***科技（北京）有限公司 一种微机电器件制备方法及装置
CN109904105A (zh) * 2019-01-29 2019-06-18 长江存储科技有限责任公司 晶圆键合装置以及晶圆对准方法
JP2019114660A (ja) * 2017-12-22 2019-07-11 東レエンジニアリング株式会社 実装方法および実装装置
US20190348392A1 (en) * 2018-05-10 2019-11-14 International Business Machines Corporation High Speed Handling of Ultra-Small Chips by Selective Laser Bonding and Debonding
CN110875205A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN113380610A (zh) * 2021-06-02 2021-09-10 西安交通大学 一种基于自对准工艺的条形沟槽结构GaN垂直肖特基二极管电学性能改善方法
CN113972143A (zh) * 2021-10-18 2022-01-25 长鑫存储技术有限公司 半导体结构的键合方法和半导体设备

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276781A (zh) * 2007-03-26 2008-10-01 国家半导体公司 用于ic封装的组合倒置
KR20150019434A (ko) * 2013-08-14 2015-02-25 코스텍시스템(주) 디바이스 웨이퍼와 캐리어 웨이퍼의 본딩/디본딩 방법 및 본딩/디본딩 장치
CN207250462U (zh) * 2016-07-06 2018-04-17 半导体元件工业有限责任公司 晶片规模的标记***
JP2019114660A (ja) * 2017-12-22 2019-07-11 東レエンジニアリング株式会社 実装方法および実装装置
US20190348392A1 (en) * 2018-05-10 2019-11-14 International Business Machines Corporation High Speed Handling of Ultra-Small Chips by Selective Laser Bonding and Debonding
CN110875205A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN109534283A (zh) * 2018-11-15 2019-03-29 赛莱克斯微***科技（北京）有限公司 一种微机电器件制备方法及装置
CN109904105A (zh) * 2019-01-29 2019-06-18 长江存储科技有限责任公司 晶圆键合装置以及晶圆对准方法
CN113380610A (zh) * 2021-06-02 2021-09-10 西安交通大学 一种基于自对准工艺的条形沟槽结构GaN垂直肖特基二极管电学性能改善方法
CN113972143A (zh) * 2021-10-18 2022-01-25 长鑫存储技术有限公司 半导体结构的键合方法和半导体设备

Similar Documents

Publication Publication Date Title
CN102623402B (zh) 半导体集成电路装置的制造方法
WO2014002535A1 (ja) 半導体装置の製造方法
KR20180007674A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
US10804131B2 (en) Carrier plate removing method
WO2019029602A1 (zh) 半导体制造装置
JP2021027239A (ja) 保護部材形成方法及び保護部材形成装置
KR20190032180A (ko) 반도체 제조 장치, 반도체 장치의 제조 방법 및 콜릿
JP2018006487A (ja) 支持体分離方法、および基板処理方法
JP6622661B2 (ja) 支持体分離装置、及び支持体分離方法
TWI686895B (zh) 晶片移轉機台
TWI758990B (zh) 黏晶裝置及半導體裝置的製造方法
CN101752269B (zh) 集成电路结构及其形成方法
JP2009253060A (ja) 半導体集積回路装置の製造方法
TWI655707B (zh) Chip universal batch bonding device and method
CN115295451A (zh) 键合装置及键合方法
US11479030B2 (en) Apparatus for supporting debonding and debonding method using the same
KR20190042419A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
CN216120346U (zh) 一种用于led芯片巨量转移焊接制程的组件
JP4945339B2 (ja) 半導体集積回路装置の製造方法
JPH10163274A (ja) チップの実装装置
KR102547027B1 (ko) 다이 본딩 방법
US20240051068A1 (en) Transfer apparatus and transfer method
TWM630271U (zh) 巨量轉移的系統
CN115360100A (zh) 混合式固晶方法
JP6616457B2 (ja) チップの接合方法及びチップの接合装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China

CB02 Change of applicant information