JP6616457B2 - チップの接合方法及びチップの接合装置 - Google Patents
チップの接合方法及びチップの接合装置 Download PDFInfo
- Publication number
- JP6616457B2 JP6616457B2 JP2018118273A JP2018118273A JP6616457B2 JP 6616457 B2 JP6616457 B2 JP 6616457B2 JP 2018118273 A JP2018118273 A JP 2018118273A JP 2018118273 A JP2018118273 A JP 2018118273A JP 6616457 B2 JP6616457 B2 JP 6616457B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- sheet
- semiconductor chip
- pressing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
- Wire Bonding (AREA)
Description
実施形態にかかる半導体チップの接合方法について説明する。半導体チップの接合方法は、半導体チップを基板上に搭載させるための方法である。
半導体チップの裏面がシートに貼り付けられた状態で前記半導体チップの活性化された表面と基板の活性化された表面とを対向させて配置することと、
前記シートを介して前記半導体チップの裏面を押圧して前記半導体チップの活性化された表面を前記基板の活性化された表面に密着させることと、
前記半導体チップの活性化された表面が前記基板の活性化された表面に密着された状態を維持しながら前記シートを前記半導体チップの裏面から剥離することと、
を備えた半導体チップの接合方法。
(付記2)
前記配置の前に前記半導体チップの裏面がシートに貼り付けられた状態で前記半導体チップの表面にプラズマ又はエネルギービームを照射して活性化することをさらに備えた
付記1に記載の半導体チップの接合方法。
(付記3)
前記剥離の後に前記半導体チップの裏面を加圧した状態で前記半導体チップを加熱することをさらに備えた
付記1に記載の半導体チップの接合方法。
(付記4)
前記半導体チップの表面近傍は、シリコン、シリコン酸化物、III−V族半導体、及びIII−V族半導体の酸化物のいずれかを主成分とする材料で形成されている
付記1に記載の半導体チップの接合方法。
(付記5)
前記基板は、半導体基板又はガラス基板を含む
付記1に記載の半導体チップの接合方法。
(付記6)
前記半導体基板の表面近傍は、シリコン又はシリコン酸化物を主成分とする材料で形成されている
付記5に記載の半導体チップの接合方法。
(付記7)
前記半導体チップの表面は、1nm以下の平坦度を有する
付記1に記載の半導体チップの接合方法。
(付記8)
前記基板の表面は、1nm以下の平坦度を有する
付記1に記載の半導体チップの接合方法。
(付記9)
前記配置は、
複数の前記半導体チップの裏面がシートに貼り付けられた状態で前記複数の半導体チップの活性化された表面と前記基板の活性化された表面とを対向させて配置することを含み、
前記密着は、
前記シートを介して、前記複数の半導体チップから選択された半導体チップの裏面を押圧して前記選択された半導体チップの活性化された表面を前記基板の活性化された表面に密着させることを含み、
前記剥離は、
前記シートを前記選択された半導体チップの裏面から剥離することを含む
付記1に記載の半導体チップの接合方法。
(付記10)
前記配置の前に、前記複数の半導体チップの間隔を広げることをさらに備えた
付記9に記載の半導体チップの接合方法。
(付記11)
前記広げることは、前記複数の半導体チップの間隔を前記半導体チップの厚みより大きく広げることを含む
付記10に記載の半導体チップの接合方法。
(付記12)
前記密着は、前記シートにおける前記選択された半導体チップの周囲の領域を保持した状態で前記シートを介して前記選択された半導体チップの裏面を押圧することを含む
付記9に記載の半導体チップの接合方法。
(付記13)
前記保持は、前記シートにおける前記選択された半導体チップの周囲の領域を吸着して保持することを含む
付記12に記載の半導体チップの接合方法。
(付記14)
第2のシートに第2の半導体基板の表面を貼り付けることと、
前記第2の半導体基板を分割して前記複数の半導体チップに個片化することと、
個片化された前記複数の半導体チップの裏面を前記シートに貼り付けて、前記複数の半導体チップを前記第2のシートから前記シートへ転写することと、
をさらに備えた
付記9に記載の半導体チップの接合方法。
(付記15)
半導体チップの裏面がシートに貼り付けられた状態で前記半導体チップの活性化された表面と基板の活性化された表面とを対向させて配置する配置機構と、
前記シートを介して前記半導体チップの裏面を押圧して前記半導体チップの活性化された表面を前記基板の活性化された表面に密着させ、前記半導体チップの活性化された表面が前記基板の活性化された表面に密着された状態を維持しながら前記シートを前記半導体チップの裏面から剥離させる押圧機構と、
を備えた半導体チップの接合装置。
(付記16)
前記押圧機構は、
前記半導体チップの裏面に対応した押圧面を有する押圧ヘッドと、
前記押圧面より前記押圧ヘッド側へ引っ込んだ状態と前記押圧面から突出した状態との間で変更可能であるピンと、
を有する
付記15に記載の半導体チップの接合装置。
(付記17)
前記押圧ヘッドは、前記押圧面に緩衝部材を有する
付記16に記載の半導体チップの接合装置。
(付記18)
前記押圧ヘッドは、前記シートを吸着する吸着構造を有する
付記16に記載の半導体チップの接合装置。
(付記19)
前記押圧機構の周囲に配された保持機構をさらに備え、
前記押圧機構は、前記シートにおける前記押圧機構で押圧すべき領域の周囲の領域が前記保持機構により保持された状態で、前記シートを介して前記半導体チップの裏面を前記基板側へ押圧する
付記15に記載の半導体チップの接合装置。
(付記20)
前記基板及び前記半導体チップをそれぞれ認識する認識機構と、
前記認識機構の認識結果に基づいて、前記半導体チップ及び前記基板の相対的な位置をアライメントするアライメント機構と、
をさらに備え、
前記押圧機構は、前記半導体チップ及び前記基板の相対的な位置がアライメントされた状態で前記シートを介して前記半導体チップの裏面を押圧する
付記15に記載の半導体チップの接合装置。
Claims (37)
- チップの裏面がシートの第1の領域に貼り付けられた状態で前記チップの活性化された表面と基板の活性化された表面とを対向させて配置することと、
前記基板の表面に垂直でない方向に、前記シートに対して相対的な位置が変更可能である保持機構によって、前記シートにおける前記第1の領域の周囲の第2の領域を保持することと、
前記シートの前記第2の領域が前記保持機構で保持された状態で、前記保持機構と独立して設けられた押圧機構によって前記第1の領域を押圧して前記チップの活性化された表面を前記基板の活性化された表面に密着させることと、
前記チップの活性化された表面が前記基板の活性化された表面に密着された状態を維持しながら前記シートの前記第1の領域を介した前記チップの裏面の押圧を解除し、前記シートを前記チップの裏面から剥離することと、
前記剥離の後に前記チップを加熱することと、
を備えたことを特徴とするチップの接合方法。 - 前記押圧機構と前記保持機構とは、互いに独立させて駆動制御可能である
請求項1に記載のチップの接合方法。 - 前記保持は、
前記基板の表面に対する前記保持機構の高さが前記基板の表面に対する前記押圧機構の高さより低くなるように制御して、前記保持機構によって前記シートにおける前記第2の領域を保持することを含む
請求項2に記載のチップの接合方法。 - 前記密着は、
前記保持の後に、前記押圧機構が前記シートに接触して前記第1の領域を押圧するように制御して、前記チップの活性化された表面を前記基板の活性化された表面に密着させることを含む
請求項2に記載のチップの接合方法。 - 前記押圧機構と前記保持機構とは、互いに離間して配置可能である
請求項1に記載のチップの接合方法。 - 前記密着は、
前記押圧機構が押圧部の中心に対応する点位置を含む前記第1の領域を押圧して、前記チップの活性化された表面を前記基板の活性化された表面に密着させることを含む
請求項1に記載のチップの接合方法。 - 前記保持の前に、前記垂直でない方向に前記シートに対して前記保持機構の位置を相対的に変更させ、前記シートにおける前記第2の領域を位置決めすることをさらに備えた、
請求項1に記載のチップの接合方法。 - 前記第1の領域を介した前記チップの裏面の押圧は、前記シートに対して相対的な位置が変更可能である押圧機構によって行われ、
前記接合方法は、
前記位置決めの後に、前記垂直でない方向に前記シートに対して前記押圧機構の位置を相対的に変更させ、前記シートにおける前記第1の領域を位置決めすることをさらに備えた
請求項7に記載のチップの接合方法。 - 前記配置することは、前記シートにおける外周領域を保持することを含み、
前記第2の領域は、前記シート内の前記外周領域より内側において前記第1の領域から離間して前記第1の領域の周囲に設けられる
請求項1から8のいずれか1項に記載のチップの接合方法。 - 前記加熱は、前記チップの裏面を加圧した状態で前記チップを加熱することを含む
請求項1から9のいずれか1項に記載のチップの接合方法。 - 前記配置は、
複数の前記チップの裏面がシートに貼り付けられた状態で前記複数のチップの活性化された表面と前記基板の活性化された表面とを対向させて配置することを含み、
前記密着は、
前記第1の領域を介して、前記複数のチップから選択されたチップの裏面を押圧して前記選択されたチップの活性化された表面を前記基板の活性化された表面に密着させることを含み、
前記剥離は、
前記シートを前記選択されたチップの裏面から剥離することを含む
請求項1から10のいずれか1項に記載のチップの接合方法。 - 前記シートに半導体基板の裏面を貼り付けることと、
前記半導体基板を分割して複数の前記チップに個片化することと、
をさらに備えた
請求項1から11のいずれか1項に記載のチップの接合方法。 - 第2のシートに半導体基板の表面を貼り付けることと、
前記半導体基板を分割して複数の前記チップに個片化することと、
前記個片化された複数のチップの裏面を前記シートに貼り付けて、前記複数のチップを前記第2のシートから前記シートへ転写することと、
をさらに備えた
請求項1から11のいずれか1項に記載のチップの接合方法。 - 前記個片化の前に前記半導体基板の表面を平坦化することをさらに備えた
請求項12又は13に記載のチップの接合方法。 - 前記平坦化は、前記半導体基板の表面を1nm以下の平坦度に平坦化することを含む
請求項14に記載のチップの接合方法。 - 前記平坦化は、前記半導体基板の表面を0.3nm以下の平坦度に平坦化することを含む
請求項15に記載のチップの接合方法。 - 前記個片化の後に前記半導体基板に対して洗浄と乾燥とを順次に行うことをさらに備えた
請求項12又は13に記載のチップの接合方法。 - 前記個片化の後に複数の前記チップの間隔を広げることをさらに備えた
請求項12又は13に記載のチップの接合方法。 - 前記広げることは、複数の前記チップの間隔を前記チップの厚みより大きく広げることを含む
請求項18に記載のチップの接合方法。 - チップを配置可能なシートを固定することができるシートステージと前記シートの第1の側に設けられ、基板を提供することができる基板ステージを有する配置機構と、
前記シートに対して前記第1の側の反対側の第2の側に設けられ、前記チップに対応する第1の領域を、前記第1の側の方向に押圧することができる押圧機構と、
前記シートに対して前記第2の側に設けられ、前記第1の領域が前記押圧機構によって押圧されるとき、前記シートの前記第1の領域の周囲の第2の領域を保持することができ、前記押圧機構と独立して設けられた保持機構と、
を備え、
前記シートステージに対する前記押圧機構及び前記保持機構の相対的な位置が、前記押圧機構が前記シートを押圧する前又は後で変更可能である
ことを特徴とするチップの接合装置。 - 前記押圧機構と前記保持機構とを互いに独立させて駆動制御するコントローラをさらに備えた
請求項20に記載のチップの接合装置。 - 前記コントローラは、前記基板ステージに対する前記保持機構の高さが、前記基板ステージに対する前記押圧機構の高さよりも低くなるように制御することが可能である
請求項21に記載のチップの接合装置。 - 前記コントローラは、前記保持機構によって前記シートが保持された後に、前記押圧機構が前記シートに接触して前記第1の領域が押圧されるように制御することが可能である
請求項21に記載のチップの接合装置。 - 前記押圧機構と前記保持機構とは、互いに離間して配置可能である
請求項20に記載のチップの接合装置。 - 前記押圧機構は、押圧部の中心に対応する点位置を含む前記第1の領域を押圧する
請求項20に記載のチップの接合装置。 - 前記配置機構は、前記チップの裏面がシートに貼り付けられた状態で前記チップの表面と基板の表面とを対向させて配置し、
前記押圧機構は、前記第1の領域を介して前記チップの裏面を押圧して前記チップの表面を前記基板の表面に密着させる
請求項20に記載のチップの接合装置。 - 前記押圧機構は、前記シートにおける前記第1の領域を介した前記チップの裏面の押圧を解除して前記シートを前記チップの裏面から剥離させる
請求項26に記載のチップの接合装置。 - 前記押圧機構は、
前記チップの裏面に対応した押圧面を有する押圧ヘッドと、
前記押圧面より前記押圧ヘッドの側へ引っ込んだ状態と前記押圧面から突出した状態との間で変更可能であるピンと、
を有する
請求項20に記載のチップの接合装置。 - 前記基板及び前記チップをそれぞれ認識する認識機構と、
前記認識機構の認識結果に基づいて、前記チップ及び前記基板の相対的な位置をアライメントするアライメント機構と、
をさらに備え、
前記押圧機構は、前記チップ及び前記基板の相対的な位置がアライメントされた状態で前記シートを介して前記チップの裏面を押圧する
請求項20に記載のチップの接合装置。 - 前記保持機構は、前記シートにおける前記第2の領域を吸着する吸着構造を有する
請求項20に記載のチップの接合装置。 - 前記基板ステージ及ぶ前記シートステージは、互いに独立して駆動される
請求項20に記載のチップの接合装置。 - 前記シートステージは、前記チップが貼り付けられた前記シートを固定可能であるフラットリングを保持可能である
請求項20に記載のチップの接合装置。 - 前記チップは、前記配置機構により前記基板の上方にフェイスダウンで配される
請求項20に記載のチップの接合装置。 - 前記認識機構は、照明とカメラとを有する
請求項29に記載のチップの接合装置。 - 前記押圧機構は、前記配置機構に対して第1の側に配され、
前記照明は、前記配置機構に対して前記第1の側の反対の第2の側に配されている
請求項34に記載のチップの接合装置。 - 前記照明は、IR照明である
請求項35に記載のチップの接合装置。 - 前記配置機構は、前記配置の際に前記シートにおける外周領域を保持し、
前記第2の領域は、前記シート内の前記外周領域より内側において前記第1の領域から離間して前記第1の領域の周囲に設けられる
請求項20に記載のチップの接合装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018118273A JP6616457B2 (ja) | 2018-06-21 | 2018-06-21 | チップの接合方法及びチップの接合装置 |
JP2019202432A JP6906586B2 (ja) | 2018-06-21 | 2019-11-07 | 半導体チップの接合方法及び半導体チップの接合装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018118273A JP6616457B2 (ja) | 2018-06-21 | 2018-06-21 | チップの接合方法及びチップの接合装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014221907A Division JP6367084B2 (ja) | 2014-10-30 | 2014-10-30 | 半導体チップの接合方法及び半導体チップの接合装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019202432A Division JP6906586B2 (ja) | 2018-06-21 | 2019-11-07 | 半導体チップの接合方法及び半導体チップの接合装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018160687A JP2018160687A (ja) | 2018-10-11 |
JP2018160687A5 JP2018160687A5 (ja) | 2018-12-27 |
JP6616457B2 true JP6616457B2 (ja) | 2019-12-04 |
Family
ID=63795164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018118273A Active JP6616457B2 (ja) | 2018-06-21 | 2018-06-21 | チップの接合方法及びチップの接合装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6616457B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7289579B2 (ja) | 2020-07-31 | 2023-06-12 | ボンドテック株式会社 | チップ接合システムおよびチップ接合方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3064979B2 (ja) * | 1997-08-19 | 2000-07-12 | 日本電気株式会社 | 半導体ウェハのダイシング方法 |
JP5317712B2 (ja) * | 2008-01-22 | 2013-10-16 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
JP2012156473A (ja) * | 2011-01-28 | 2012-08-16 | Adwelds:Kk | 部品移載装置および部品移載方法 |
-
2018
- 2018-06-21 JP JP2018118273A patent/JP6616457B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018160687A (ja) | 2018-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6367084B2 (ja) | 半導体チップの接合方法及び半導体チップの接合装置 | |
WO2012056803A1 (ja) | 積層体、およびその積層体の分離方法 | |
TWI655744B (zh) | 積層元件的製造方法 | |
JP6189700B2 (ja) | ウエーハの加工方法 | |
JPWO2007074651A1 (ja) | 固体撮像素子モジュールの製造方法 | |
CN110199379B (zh) | 半导体基板的处理方法和半导体基板的处理装置 | |
JP7130323B2 (ja) | ウェーハの加工方法 | |
JP2015517201A (ja) | 極薄ウェハーの仮接合の方法及び装置 | |
WO2014002535A1 (ja) | 半導体装置の製造方法 | |
JP6616457B2 (ja) | チップの接合方法及びチップの接合装置 | |
TW201804563A (zh) | 支撐體分離裝置及支撐體分離方法 | |
JP7139048B2 (ja) | ウェーハの加工方法 | |
JP6906586B2 (ja) | 半導体チップの接合方法及び半導体チップの接合装置 | |
JP7143023B2 (ja) | ウェーハの加工方法 | |
JP7143019B2 (ja) | ウェーハの加工方法 | |
JP7139040B2 (ja) | ウェーハの加工方法 | |
TWI826983B (zh) | 轉印裝置及轉印方法 | |
TW201804541A (zh) | 支撐體分離裝置、及支撐體分離方法 | |
JPWO2022230184A5 (ja) | ||
WO2015087763A1 (ja) | 封止シート貼付け方法 | |
JP2006013073A (ja) | ボンディング装置、ボンディング方法及び半導体装置の製造方法 | |
WO2024154645A1 (ja) | 転写基板保持装置、転写装置、および転写方法 | |
JP7134562B2 (ja) | ウェーハの加工方法 | |
JP7134564B2 (ja) | ウェーハの加工方法 | |
TWI783530B (zh) | 暫時接著積層體及應用彼之晶圓薄化製備方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6616457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |