CN115293080B - 基于追踪文件的芯片调试*** - Google Patents

Abstract

本发明涉及一种基于追踪文件的芯片调试***，实现步骤S1、基于DUT_H获取每一IT_k对应的描述信息；步骤S2、从DUT_H中转存每一IT_k对应的有效总线接口数据记录；步骤S3、从ITC_Ln对应的所有IT_k的原始追踪文件中提取激励信号，并发送给对应的仿真模型；步骤S4、转存ITC_Ln中每一IT_k对应的第一有效总线接口数据记录，生成第一追踪文件，转存ITC_Ln中每一IT_k对应的第二有效总线接口数据记录，生成第二追踪文件；步骤S5、基于DUT_Ln中所有IT_k对应的第一追踪文件和第二追踪文件对DUT_Ln进行追踪调试，快速准确定位DUT_Ln中的问题点。本发明提高了芯片验证调试的效率。

Description

基于追踪文件的芯片调试***

技术领域

本发明涉及芯片技术领域，尤其涉及一种基于追踪文件的芯片调试***。

背景技术

芯片通常为多层级设计，规模巨大，芯片设计和芯片验证是研发过程中的重要阶段，在芯片设计和芯片验证过程中，需要追踪定位芯片设计问题点，进行芯片调试（Debug）。当发现高层级（High Level）的待测设计（Design Under Test ，简称DUT）出现问题时，需要进一步对高层级所包括的低层级的DUT设计进行验证，定位问题点。由于在芯片验证过程中通常由验证平台产生随机约束激励的方式进行验证，因此无法重复采用相同的激励验证低层级的设计，很难快速准确定位低层级设计的问题，导致芯片调试效率低。

发明内容

本发明目的在于，提供一种基于追踪文件的芯片调试***，能够基于高层级待测设计DUT 转存（dump）的追踪文件，以相同的激励调试低层级待测设计DUT，从而快速准确定位问题点，提高了芯片验证调试的效率。

本发明提供了一种基于追踪文件的芯片调试***，包括总线接口配置文件、高层级待测设计DUT_H、DUT_H对应的N个低层级待测设计{DUT_L1,DUT_L2,…,DUT_Ln ,…,DUT_LN}、存储有计算机程序的存储器和处理器，其中，DUT_H={U_H1,U_H2,…,U_HM}，U_H1,U_H2,…,U_HM为DUT_H的组成模块，M为DUT_H的组成模块数量，U_H1,U_H2,…,U_HM层级设置；{DUT_L1,DUT_L2,…, DUT_Ln ,…,DUT_LN}为{U_H1,U_H2,…,U_HM}的子集；DUT_Ln为DUT_H对应的第n个低层级待测设计，n的取值范围为1到N，DUT_Ln={U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ}, U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ为DUT_Ln的组成模块，f(n)为DUT_Ln包括的组成模块数量，U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ层级设置；{U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ}为{U_H1,U_H2,…,U_HM}的子集；U_i和U_j为两个具有互联关系的组成模块，U_i和U_j均属于{U_H1,U_H2,…,U_HM}或者均属于{U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ}；U_i和U_j之间通过至少一个总线接口互联，U_i和U_j为兄弟模块或者为父子模块，具有互联关系兄弟模块或者父子模块之间通过至少一个总线接口互联；所述总线接口配置文件包括{ITC_L1,ITC_L2,…, ITC_Ln,…,ITC_LN }，ITC_Ln为DUT_Ln的目标总线接口列表，每一ITC_Ln中包括至少一个目标总线接口IT_k，k的取值范围为1到K，K为目标总线接口总数；

所述处理器执行所述计算机程序时，实现以下步骤：

步骤S1、基于DUT_H获取每一IT_k对应的描述信息，所述描述信息包括IT_k对应的组成模块标识、总线接口标识、总线接口信号与IT_k的信号映射信息、数据有效标识约束信息、信号描述信息，所述总线接口标识基于总线接口对应的层级信息和总线接口实例名称生成，所述信号描述信息包括信号方向；

步骤S2、运行DUT_H，从DUT_H中转存 每一IT_k对应的有效总线接口数据记录，所述有效总线接口数据记录包括IT_k中每一信号对应的信号值、绝对时间和/或时钟周期序号，基于IT_k对应的描述信息和有效总线接口数据记录生成原始追踪文件；

步骤S3、根据信号方向和信号值从ITC_Ln对应的所有IT_k的原始追踪文件中提取激励信号，并根据绝对时间和/或时钟周期序号按预设顺序将对应的激励信号发送给DUT_Ln和DUT_Ln对应的仿真模型；

步骤S4、从DUT_Ln中转存 ITC_Ln中每一IT_k对应的第一有效总线接口数据记录，从对应的仿真模型中转存 ITC_Ln中每一IT_k对应的第二有效总线接口数据记录，基于IT_k对应的描述信息和第一有效总线接口数据记录生成第一追踪文件，基于IT_k对应的描述信息和第二有效总线接口数据记录生成第二追踪文件；

步骤S5、基于DUT_Ln中所有IT_k对应的第一追踪文件和第二追踪文件对DUT_Ln进行追踪调试，从而定位DUT_Ln中的问题点。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种基于追踪文件的芯片调试***可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点：

本发明能够基于高层级的DUT 转存的追踪文件，以相同的激励调试低层级待测设计DUT，从而快速准确定位问题点，提高了芯片验证调试的效率。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。

附图说明

图1为本发明实施例提供的基于追踪文件的芯片调试***示意图；

图2为本发明一种实施例提供的追踪文件格式示意图；

图3为本发明另一种实施例提供的追踪文件格式意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的一种基于追踪文件的芯片调试***的具体实施方式及其功效，详细说明如后。

本发明实施例提供了一种基于追踪文件的芯片调试***，如图1所示，包括总线接口配置文件、高层级待测设计DUT_H、DUT_H对应的N个低层级待测设计{DUT_L1,DUT_L2,…, DUT_Ln,…,DUT_LN}、存储有计算机程序的存储器和处理器，其中，DUT_H={U_H1,U_H2,…,U_HM}，U_H1,U_H2,…,U_HM为DUT_H的组成模块，M为DUT_H的组成模块数量，U_H1,U_H2,…,U_HM层级设置；{DUT_L1,DUT_L2,…,DUT_Ln ,…,DUT_LN}为{U_H1,U_H2,…,U_HM}的子集；DUT_Ln为DUT_H对应的第n个低层级待测设计，n的取值范围为1到N，DUT_Ln={U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ}, U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ为DUT_Ln的组成模块，f(n)为DUT_Ln包括的组成模块数量，U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ层级设置；{U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ}为{U_H1,U_H2,…,U_HM}的子集；U_i和U_j为两个具有互联关系的组成模块。需要说明的是，DUT_H为初步选定的存在问题点的高层级待测设计DUT。

U_i和U_j均属于{U_H1,U_H2,…,U_HM}或者均属于{U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ}；U_i和U_j之间通过至少一个总线接口互联，U_i和U_j为兄弟模块或者为父子模块，具有互联关系兄弟模块或者父子模块之间通过至少一个总线接口互联可以理解的是，U_i和U_j满足均属于{U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ}时，一定也满足均属于{U_H1,U_H2,…,U_HM}。U_i和U_j满足均属于{U_H1,U_H2,…,U_HM}时，不一定满足均属于{U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ}。

所述总线接口配置文件包括{ITC_L1,ITC_L2,…, ITC_Ln,…,ITC_LN}，ITC_Ln为DUT_Ln的目标总线接口列表，每一ITC_Ln中包括至少一个目标总线接口IT_k，k的取值范围为1到K，K为目标总线接口总数。需要说明的是，DUT_H为待调试的高层级芯片设计，需要在DUT_H包含的低层级的芯片设计中定位问题点。芯片设计规模巨大，因此不宜将DUT_H中所有的接口信息的数据全部转存(Dump)，因为全部转存会消耗大量的资源，导致调试过程缓慢。而在调试过程中，是可以划定可能的问题点区域的，因此可以通过设置总线接口配置文件选定目标总线接口IT_k，提高调试效率，减小资源消耗。

所述处理器执行所述计算机程序时，实现以下步骤：

步骤S1、基于DUT_H获取每一IT_k对应的描述信息，所述描述信息包括IT_k对应的组成模块标识、总线接口标识、总线接口信号与IT_k的信号映射信息、数据有效标识约束信息、信号描述信息，所述信号描述信息包括信号方向。

其中，IT_k对应的组成模块可以为IT_k的发起端组成模块或者接收端组成模块，IT_k对应的总线接口信息存储在对应的组成模块中，可以理解的是，每一总线接口信息均存储在对应的发起端组成模块，或者存储在对应的接收端组成模块。所述描述信息还包括IT_k对应的总线接口类型标识。所述信号描述信息还可以包括信号宽度。

步骤S2、运行DUT_H，从DUT_H中转存每一IT_k对应的有效总线接口数据记录，所述有效总线接口数据记录包括IT_k中每一信号对应的信号值、绝对时间和/或时钟周期（Cycle）序号，基于IT_k对应的描述信息和有效总线接口数据记录生成原始追踪文件。

其中，通过DUT_H对应的验证平台（Testbench）驱动DUT_H。时钟周期序号表示对应第几个时钟周期，绝对时间表示从初始时刻开始计时，采集一条有效总线接口数据记录对应的一组信号对应的时间。

步骤S3、根据信号方向和信号值从ITC_Ln对应的所有IT_k的原始追踪文件中提取激励信号，并根据绝对时间和/或时钟周期序号按预设顺序将对应的激励信号发送给DUT_Ln和DUT_Ln对应的仿真模型。

其中，根据信号方向能够获取信号方向为Input的激励信号，根据绝对时间和/或时钟周期序号可以确定激励信号的发送顺序和时间，将激励信号按预设顺序将对应的激励信号发送给DUT_Ln和DUT_Ln对应的仿真模型能够实现相同激励下的回放（Replay），从而能够在相同激励的条件下，快速准确地从低层次的DUT中确定问题点。

步骤S4、从DUT_Ln中转存 ITC_Ln中每一IT_k对应的第一有效总线接口数据记录，从对应的仿真模型中转存 ITC_Ln中每一IT_k对应的第二有效总线接口数据记录，基于IT_k对应的描述信息和第一有效总线接口数据记录生成第一追踪文件，基于IT_k对应的描述信息和第二有效总线接口数据记录生成第二追踪文件；

步骤S5、基于DUT_Ln中所有IT_k对应的第一追踪文件和第二追踪文件对DUT_Ln进行追踪调试，从而定位DUT_Ln中的问题点。

作为一种实施例，所述步骤S5之后还包括：

步骤S6、修改DUT_Ln中的问题点，返回重新执行步骤S3至步骤S4，生成IT_k对应的修改后第一追踪文件和修改后第二追踪文件，基于修改后第一追踪文件和修改后第二追踪文件判断DUT_Ln中的问题点是否修复。

需要说明的是，在芯片开发的前期和中期，芯片设计以及验证平台都未完善，采用本发明所述***进行相同激励下的回放，能够迅速定位问题，提高芯片调试效率，辅助芯片设计和芯片验证，进而也提高了芯片验证和设计的效率。

修改问题点之后，返回执行步骤S3至步骤S4，仍然可以采用原始追踪文件中相同的激励来运行修改后的DUT_Ln，从而快速准确地判断DUT_Ln中的问题点是否修复。

作为一种实施例，所述原始追踪文件、第一追踪文件和第二追踪文件均按照预设的追踪文件格式生成，所述预设的追踪文件格式包括第一文件区域和第二文件区域，所述第一文件区域用于存储IT_k对应的描述信息，所述第二文件区域用于存储有效总线接口数据记录。所述有效总线接口数据记录逐行存储，即每一有效总线接口数据记录占据一行，如图2所示示例。所述有效总线接口数据记录也可以逐列存储，即每一有效总线接口数据记录占据一列，如图3所示示例。通过追踪文件能够快速准确获取任意一个目标总线接口总线对应的目标数据，实现芯片性能验证，图2和图3中均为Z表示有效总线接口数据记录总条数，标号1表示第一文件区域，标号2表示第二文件区域。

作为一种实施例，设置组成模块Mod_i1为{U_H1,U_H2,…,U_HM}或{U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ}中的元素，Mod_i1具体可以为原子单元或者是由原子单元组成的模块，原子单元预先设置有对应的RTL代码，RTL代码具体可以采用Verilog、System Verilog、VHDL等硬件编程语言编写。设置 Mod_i1包括模块唯一标识MID_i1、与Mod_i1的子模块互联的Z1(i1)个模块内部总线接口（Interior Interface）列表（InI₁,InI₂,...,InI_Z1(i1)）、以及与Mod_i1的兄弟模块互联的Z2(i1)个模块外部总线接口（External Interface）列表（MExI₁,MExI₂,...,MExI_Z2(i1)）。所述Mod_i1的子模块为位于Mod_i1内部的且比Mod_i1低一个层级的组成模块。DUT中还包括基于所有组成模块对应的内部总线接口列表和外部总线接口列表可以生成K4个设计互联组装DIY（Design Interconnect assemblY）=（X₁_Y₁_CMD₁, X₂_Y₂_CMD₂,...，X_i5_Y_i5_CMD_i5,...，X_K4_Y_K4_CMD_K4），其中，X_i5和Y_i5也为{U_H1,U_H2,…,U_HM}或{U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ}中的元素，i5的取值范围为1到K4；X_i5和Y_i5互为兄弟模块，或者X_i5为Y_i5的父模块，或者Y_i5为X_i5的父模块。

作为一种实施例，X_i5和X_i6可以相同，也可以不同；Y_i5和Y_i6可以相同，也可以不同；i6的取值范围为1到K4。CMD_i5为IDF-ID，用于从总线接口描述重构库获取对应的总线接口细节信息，总线接口描述重构库包括K3个预先定义的总线接口重构结构IDF（InterfaceDescription reFactor）=(IDF₁,IDF₂,..., IDF_i3,...,IDF_K3)，K3≥0。其中，IDF_i3包括总线接口唯一标识IDF-ID_i3、Z4(i3)个信号(Sig_i3 ¹,Sig_i3 ²,..., Sig_i3 ⁱ⁴,...,Sig_i3 ^z4(i3))，Sig_i3 ⁱ⁴包括信号方向、信号宽度Wid(i3,i4)、复位（ReSeT）值（RST_i3i4 ¹，RST_i3i4 ²，...，RST_i3i4 ^{Wid(i3 ,i4)}）、默认（Default）值（Def_i3i4 ¹，Def_i3i4 ²，...，Def_i3i4 ^Wid(i3,i4)）以及数据有效标识约束信息。i3的取值为1到K3，i4的取值为1到Z4(i3)，Z4(i3)是i3的函数。

优选的，IDF-ID_i3与总线接口类型相关。总线接口类型例如是AMBA总线、PCIE总线、SATA总线、USB总线、HBM总线或自定义总线接口类型等。所述信号方向可被设置为输入方向（Input）、输出方向（Output）和双向方向（Inout）。所述信号宽度Wid(i3,i4)为信号Sig_i3 ⁱ⁴所使用的信号线（Wire）的数量。

作为一种实施例，IT_k对应的信号包括至少一个有效标识信号、追踪id信号和数据信号，所述数据有效标识约束信息包括基于所有有效标识信号生成的约束条件。以IT_k对应的信号包括{Si₁,Si₂,…,Si_R}为例，则可以仅设置Si₁为有效标识信号，当Si₁的信号值等于预设的信号值时，说明对应的Si₂,…,Si_R为有效数据。也可以为多个信号，例如Si₁,Si₂, Si₃的信号值之间满足预设的约束条件，例如相加等于一个预设的信号值时，对应的Si₁,Si₄,…,Si_R为有效数据。其中一个信号，例如Si_R为追踪id信号，具体可以设置为结构体或联合体，需要说明的是，追踪id在同一条数据链中，传递的同一数据是相同的，但是由于不同的总线接口总线对应的信号格式可能不同，因此，追踪id在不同的总线接口总线对应的形态可能不同,通过总线接口对应的编码规则对追踪信号id进行解码即可得到追踪信号id的信号值，从而追踪信号id在多个IT_k对应的追踪文件进行问题追踪。追踪id信号和有效标识信号对应不同的信号，IT_k对应的信号中除了有效标识信号、追踪id信号之外的所有信号均为数据信号。

基于上述U_i1、DIY、IDF信息可以自动生成IT_k对应的描述信息。

作为一种实施例，IT_k对应的信号包括至少一个有效标识信号、追踪id信号和数据信号，所述数据有效标识约束信息包括基于所有有效标识信号生成的约束条件。所述步骤S2中，当IT_k对应的有效标识信号满足对应的数据有效标识约束信息时，执行从DUT_H中转存每一IT_k对应的有效总线接口数据记录操作；所述步骤S4中，当DUT_Ln中IT_k对应的有效标识信号满足对应的数据有效标识约束信息时，从DUT_Ln中转存 IT_k对应的第一有效总线接口数据记录；当IT_k对应的仿真模型中对应的有效标识信号满足对应的数据有效标识约束信息时，从IT_k对应的仿真模型中转存 IT_k对应的第二有效总线接口数据记录。

作为一种实施例，所述步骤S5包括：

步骤S51、基于IT_k对应的总线接口标识获取对应的第一追踪文件和第二追踪文件。

步骤S52、基于目标追踪id确定IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录。

步骤S53、基于IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录对IT_k对应的组成模块进行功能验证。

需要说明的是，仿真模型中是可能对数据进行压缩或组包的，从而导致从仿真模型中输出的数据和从DUT_Ln中的对应组成模块输出的数据顺序、格式等不同。例如，DUT_Ln中的对应组成模块输出5个按照一定顺序排列数据，而仿真模型输出的对应5个数据的顺序和DUT_Ln中的对应组成模块输出不同，或者其中2个数据组合在一起等等。因此，需要对第一有效总线接口数据记录和第二有效总线接口数据记录进行转换后进行对比。作为一种实施例，所述步骤S53包括：

步骤S531、判断DUT_Ln中每一IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录的数据结构是否一致，若一致，则直接执行步骤S533，否则，执行步骤S532。

步骤S532、将第二目标有效总线接口数据记录转换为与第一目标有效总线接口数据记录相同的数据结构，或者将第一目标有效总线接口数据记录和第二目标有效总线接口数据记录均转换为相同的预设目标数据结构。

具体可以通过脚本以非二义化的方式进行数据结构转换。需要说明的是，现有的任何通过脚本将第一目标有效总线接口数据记录和第二目标有效总线接口数据记录的数据结构转换为相同的实施方式均落入本发明保护范围之内。通过步骤S532可以实现对第一有效总线接口数据记录和第二有效总线接口数据记录公共部分进行提取。

步骤S533、逐一对比IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录中每一信号值，若均一致，则IT_k功能验证通过，否则确定该IT_k为DUT_Ln中的问题点。

作为一种实施例，所述步骤S5包括：

步骤S51’、基于DUT_Ln中每一IT_k对应的第一追踪文件中的信号宽度、绝对时间和/或时钟周期序号、所选择的第一有效总线接口数据记录行数确定IT_k对应的吞吐量。

具体的，IT_k对应的信号列表为{Si₁,Si₂,…, Si_ik,…,Si_f(k)}, Si_ik为IT_k对应的第ik个信号，ik的取值范围为1到f(k), f(k)为k的函数，Si_ik对应的信号宽度为We_ik，所述步骤S51’包括：

步骤S511’、基于IT_k对应的总线接口标识获取对应的追踪文件。

步骤S512’、从IT_k对应的追踪文件中选取F行有效总线接口数据记录，基于 F行有效总线接口数据记录对应的绝对时间和/或时钟周期序号确定采集F行有效总线接口数据记录所需时间TF，基于TF、We_ik、F确定IT_k对应的吞吐量TH_k:

。

步骤S513’、基于DUT_Ln中每一IT_k对应的一组目标请求信息和目标响应信息对应的绝对时间和/或时钟周期序号确定IT_k对应延时。

步骤S514’、基于IT_k对应延时和吞吐量与T_k对应的预设的目标延时和目标吞吐量对比，若匹配，则IT_k性能验证通过，否则确定该IT_k为DUT_Ln中的问题点。

需要说明的是，目标延时和目标吞吐量可以通过设置一个配置文件来配置，且可直接通过更改配置文件来更改目标延时和目标吞吐量。吞吐量目标值和延时目标值可以为具体的数值，也可以为数值范围，具体根据性能测试需求来确定。若吞吐量目标值和延时目标值为具体数值，则IT_k对应的吞吐量与所述配置文件中对应的吞吐量目标值相等时确定为吞吐量匹配。IT_k对应的延时与所述配置文件中对应的延时目标值相等时确定为延时匹配。若吞吐量目标值和延时目标值为数值范围，则IT_k对应的吞吐量在吞吐量目标值的数值范围内时，确定为吞吐量匹配；若IT_k对应的延时在延时目标值的数值范围内时，确定为延时匹配。

对DUT_L进行调试时，一种可能是任何一个DUT_Ln均不确定问题点，通过逐个调试来确定。另一种可能已经确定其中一些DUT_Ln存在问题点，需要定位问题点的具***置。对于已经确定存在问题点的DUT_Ln，可以标识为指定问题DUT，若所有DUT_Ln均不是指定问题DUT，则所述步骤S5还包括：

步骤S54、若DUT_Ln中所有IT_k的功能和性能均验证通过，则DUT_Ln验证通过；

步骤S55、若所有DUT_Ln均验证通过，则生成集成预警信息。

需要说明的是，DUT_H存在问题点，而每一个DUT_Ln分别验证时都不存在问题，则即极有可能是DUT_Ln之间的集成存在问题，因此生成集成预警信息。

作为一种实施例，若DUT_Ln为指定问题DUT，若DUT_Ln中所有IT_k的功能和性能均验证通过，则执行：

步骤S56、基于DUT_Ln对应的验证平台TB_Ln生成包括TB_Ln标识的验证平台预警信息。

需要说明的是，DUT_Ln为指定问题DUT，说明一定存在问题点，而DUT_Ln中所有IT_k的功能和性能均验证通过，则能及时发现验证平台存在问题，因此生成验证平台预警信息，基于验证平台预警信息修改验证平台，提高验证平台的鲁棒性和准确性。

本发明实施例所述***能够基于高层级的DUT 转存的追踪文件，以相同的激励调试低层级待测设计DUT，从而快速准确定位问题点，提高了芯片验证调试的效率，辅助芯片设计和芯片验证及时发现问题进行修正，进而提高了芯片设计和验证的效率。

需要说明的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止，但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (6)

1.一种基于追踪文件的芯片调试***，其特征在于，

包括总线接口配置文件、高层级待测设计DUT_H、DUT_H对应的N个低层级待测设计{DUT_L1,DUT_L2,…,DUT_Ln,…,DUT_LN}、存储有计算机程序的存储器和处理器，其中，DUT_H={U_H1,U_H2,…,U_HM}，U_H1,U_H2,…,U_HM为DUT_H的组成模块，M为DUT_H的组成模块数量，U_H1,U_H2,…,U_HM层级设置；{DUT_L1,DUT_L2,…,DUT_Ln,…,DUT_LN}为{U_H1,U_H2,…,U_HM}的子集；DUT_Ln为DUT_H对应的第n个低层级待测设计，n的取值范围为1到N，DUT_Ln={U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ}, U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ为DUT_Ln的组成模块，f(n)为DUT_Ln包括的组成模块数量，U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ层级设置；{U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ}为{U_H1,U_H2,…,U_HM}的子集；U_i和U_j为两个具有互联关系的组成模块，U_i和U_j均属于{U_H1,U_H2,…,U_HM}或者均属于{U_L1 ⁿ,U_L2 ⁿ,…,U_Lf(n) ⁿ}；U_i和U_j之间通过至少一个总线接口互联，U_i和U_j为兄弟模块或者为父子模块，具有互联关系兄弟模块或者父子模块之间通过至少一个总线接口互联；所述总线接口配置文件包括{ITC_L1,ITC_L2,…,ITC_Ln,…,ITC_LN }，ITC_Ln为DUT_Ln的目标总线接口列表，每一ITC_Ln中包括至少一个目标总线接口IT_k，k的取值范围为1到K，K为目标总线接口总数；

所述处理器执行所述计算机程序时，实现以下步骤：

步骤S1、基于DUT_H获取每一IT_k对应的描述信息，所述描述信息包括IT_k对应的组成模块标识、总线接口标识、总线接口信号与IT_k的信号映射信息、数据有效标识约束信息、信号描述信息，所述总线接口标识基于总线接口对应的层级信息和总线接口实例名称生成，所述信号描述信息包括信号方向；

步骤S2、运行DUT_H，从DUT_H中转存每一IT_k对应的有效总线接口数据记录，所述有效总线接口数据记录包括IT_k中每一信号对应的信号值、绝对时间和/或时钟周期序号，基于IT_k对应的描述信息和有效总线接口数据记录生成原始追踪文件；

步骤S3、根据信号方向和信号值从ITC_Ln对应的所有IT_k的原始追踪文件中提取激励信号，并根据绝对时间和/或时钟周期序号按预设顺序将对应的激励信号发送给DUT_Ln和DUT_Ln对应的仿真模型；

步骤S4、从DUT_Ln中转存 ITC_Ln中每一IT_k对应的第一有效总线接口数据记录，从对应的仿真模型中转存 ITC_Ln中每一IT_k对应的第二有效总线接口数据记录，基于IT_k对应的描述信息和第一有效总线接口数据记录生成第一追踪文件，基于IT_k对应的描述信息和第二有效总线接口数据记录生成第二追踪文件；

步骤S5、基于DUT_Ln中所有IT_k对应的第一追踪文件和第二追踪文件对DUT_Ln进行追踪调试，从而定位DUT_Ln中的问题点；

所述步骤S5包括：

步骤S51、基于IT_k对应的总线接口标识获取对应的第一追踪文件和第二追踪文件；

步骤S52、基于目标追踪id确定IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录；

步骤S53、基于IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录对IT_k对应的组成模块进行功能验证；

所述步骤S53包括：

步骤S531、判断DUT_Ln中每一IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录的数据结构是否一致，若一致，则直接执行步骤S533，否则，执行步骤S532；

步骤S532、将第二目标有效总线接口数据记录转换为与第一目标有效总线接口数据记录相同的数据结构，或者将第一目标有效总线接口数据记录和第二目标有效总线接口数据记录均转换为相同的预设目标数据结构；

步骤S533、逐一对比IT_k对应的第一目标有效总线接口数据记录和第二目标有效总线接口数据记录中每一信号值，若均一致，则IT_k功能验证通过，否则确定该IT_k为DUT_Ln中的问题点。

2.根据权利要求1所述的***，其特征在于，

所述步骤S5之后还包括：

步骤S6、修改DUT_Ln中的问题点，返回重新执行步骤S3至步骤S4，生成IT_k对应的修改后第一追踪文件和修改后第二追踪文件，基于修改后第一追踪文件和修改后第二追踪文件判断DUT_Ln中的问题点是否修复。

3.根据权利要求1所述的***，其特征在于，

IT_k对应的信号包括至少一个有效标识信号、追踪id信号和数据信号，所述数据有效标识约束信息包括基于所有有效标识信号生成的约束条件；

所述步骤S2中，当IT_k对应的有效标识信号满足对应的数据有效标识约束信息时，执行从DUT_H中转存 每一IT_k对应的有效总线接口数据记录操作；

所述步骤S4中，当DUT_Ln中IT_k对应的有效标识信号满足对应的数据有效标识约束信息时，从DUT_Ln中转存 IT_k对应的第一有效总线接口数据记录；

当IT_k对应的仿真模型中对应的有效标识信号满足对应的数据有效标识约束信息时，从IT_k对应的仿真模型中转存 IT_k对应的第二有效总线接口数据记录。

4.根据权利要求1所述的***，其特征在于，

所述信号描述信息还包括信号宽度，所述步骤S5包括：

步骤S51’、基于DUT_Ln中每一IT_k对应的第一追踪文件中的信号宽度、绝对时间和/或时钟周期序号、所选择的第一有效总线接口数据记录行数确定IT_k对应的吞吐量；

步骤S52’、基于DUT_Ln中每一IT_k对应的一组目标请求信息和目标响应信息对应的绝对时间和/或时钟周期序号确定IT_k对应延时；

步骤S53’、基于IT_k对应延时和吞吐量与T_k对应的预设的目标延时和目标吞吐量对比，若匹配，则IT_k性能验证通过，否则确定该IT_k为DUT_Ln中的问题点。

5.根据权利要求4所述的***，其特征在于，

若所有DUT_Ln均不是指定问题DUT，则所述步骤S5还包括：

步骤S54、若DUT_Ln中所有IT_k的功能和性能均验证通过，则DUT_Ln验证通过；

步骤S55、若所有DUT_Ln均验证通过，则生成集成预警信息。

6.根据权利要求4所述的***，其特征在于，

若DUT_Ln为指定问题DUT，若DUT_Ln中所有IT_k的功能和性能均验证通过，则执行：

步骤S56、基于DUT_Ln对应的验证平台TB_Ln生成包括TB_Ln标识的验证平台预警信息。

Images