CN115291484A - 光刻套准方法及芯片制作方法 - Google Patents

光刻套准方法及芯片制作方法 Download PDF

Info

Publication number
CN115291484A
CN115291484A CN202210976828.5A CN202210976828A CN115291484A CN 115291484 A CN115291484 A CN 115291484A CN 202210976828 A CN202210976828 A CN 202210976828A CN 115291484 A CN115291484 A CN 115291484A
Authority
CN
China
Prior art keywords
wafer
photoetching
registration
reticle
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210976828.5A
Other languages
English (en)
Inventor
李京兵
石晓宇
王国峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihai Huike Semiconductor Technology Co Ltd
Original Assignee
Beihai Huike Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihai Huike Semiconductor Technology Co Ltd filed Critical Beihai Huike Semiconductor Technology Co Ltd
Priority to CN202210976828.5A priority Critical patent/CN115291484A/zh
Publication of CN115291484A publication Critical patent/CN115291484A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本申请适用于芯片制造技术领域，提出一种光刻套准方法，包括：将晶圆放置于光刻机的载台上，将光刻版放置于光刻机的载盘上，晶圆包括多个曝光区，每个曝光区内设有第一对位标记，光刻版上设有套准标记；将光刻版与晶圆进行粗对准；移动光刻版，以使套准标记与第一对位标记精细对准；将光刻版移动第一预设距离，第一对位标记与套准标记相错开，以利用光刻版对晶圆进行光刻。上述光刻套准方法能够实现多层图案层的套准，节省标记占用的芯片以及提高芯片生产量。本申请还提供了一种芯片制作方法。

Description

光刻套准方法及芯片制作方法
技术领域
本申请涉及芯片制造技术领域，特别涉及一种光刻套准方法及芯片制作方法。
背景技术
光刻机(lithography)是制造芯片的核心装备，用于把光刻版上的精细图形通过光线的曝光印制到芯片上。由于芯片在制作过程中需要制作多层膜层，而针对部分光刻机，需要通过反射波传递信息才能够识别标记，进而实现层与层之间的套准，由于标记在对准后会被蚀刻而无法重复使用，因此，需要在每一层膜层中留下标记，以便后续套准。
目前，现有利用反射波识别标记的光刻机严重依赖标记的形状与大小，标记的形状和大小需要满足光刻机横向和竖向扫描的需要，并且标记不能重复利用。对于大尺寸芯片来说，受限于光刻机的扫描范围的限制，扫描范围内没有足够的位置可以放置需要的标记，每个曝光区(block)中不得不牺牲两颗芯片来设置对位标记，增加了芯片的损失率。
发明内容
有鉴于此，本申请提供了一种光刻套准方法及芯片制作方法，以节省标记占用的芯片，降低芯片的损失率，提高生产量。
本申请第一方面的实施例提供了一种光刻套准方法，包括：
将晶圆放置于光刻机的载台上，将光刻版放置于所述光刻机的载盘上，所述晶圆包括多个曝光区，每个所述曝光区内设有第一对位标记，所述光刻版上设有套准标记；
将所述光刻版与所述晶圆进行粗对准；
移动所述光刻版，以使所述套准标记与所述第一对位标记精细对准；
将所述光刻版移动第一预设距离，所述第一对位标记与所述套准标记相错开，以利用所述光刻版对所述晶圆进行光刻；
其中，每个所述曝光区内还设有多个阵列排布的管芯、多个第一划片道和多个第二划片道，所述第一划片道设于相邻两行所述管芯之间，所述第二划片道设于相邻两列所述管芯之间，所述第一对位标记设于所述第一划片道与所述第二划片道的交点处，所述管芯待形成图案层的层数为N，N为大于0的正整数，所述光刻机用于通过反射波识别所述第一对位标记，且所述光刻机具有可识别区域，所述可识别区域内的所述第一划片道和所述第二划片道的交点的数量为M，M为大于0的正整数，M与N满足以下条件：M＜2N。
在一些实施例中，所述套准标记相对于原始设计位置偏移第二预设距离，所述原始设计位置为所述晶圆与所述光刻版的边缘对齐且处于对位状态时所述第一对位标记在所述光刻版上的投影位置，所述第二预设距离等于所述第一预设距离。
在一些实施例中，在所述将所述光刻版移动第一预设距离的步骤中，包括：沿第一方向将所述光刻版移动所述第一预设距离，所述第一方向为所述管芯排列的行方向、列方向、或所述管芯的对角线方向。
在一些实施例中，设所述管芯沿所述行方向的长度为L1、沿所述列方向的长度为L2、沿管芯的对角线方向的长度为L3；设所述第一划片道的宽度为W1、所述第二划片道的宽度为W2、所述第一划片道与所述第二划片道交点处的对角线长度为W3，所述第一预设距离为D；
当所述第一方向为行方向时，D＝P1*(L1+W2)；
当所述第一方向为列方向时，D＝P2*(L2+W1)；
当所述第一方向为所述管芯的对角线方向时，D＝P3*(L3+W3)，P1、P2、P3均为大于0的正整数。
在一些实施例中，每个所述曝光区内还设有第二对位标记，在所述将所述光刻版与所述晶圆进行粗对准的步骤之后，所述光刻套准方法还包括：
判断所述第一对位标记是否可被识别；
当所述第一对位标记无法识别时，移动所述光刻版，以使所述套准标记与所述第二对位标记精细对准。
在一些实施例中，当N＞5时，每个所述曝光区内还设有第二对位标记，在所述将所述光刻版与所述晶圆进行粗对准的步骤之后，所述光刻套准方法还包括：
判断所述管芯上已光刻的图案层的层数是否大于Q，其中Q为大于1且小于N的正整数；
当所述管芯上已光刻的图案层的层数大于Q时，移动所述光刻版，以使所述套准标记与所述第二对位标记精细对准。
在一些实施例中，所述曝光区的长度为30000um，宽度为14900um；所述管芯在行方向或列方向的长度为1500um～6000um。
在一些实施例中，所述光刻版为芯片的半导体制程中的多道光刻工序中的任一工序所采用的光刻版，多道所述光刻工序均采用所述第一对位标记来将相应的所述光刻版与所述晶圆进行对准。
本申请的第二方面提出一种芯片制作方法，包括：
采用如第一方面所述的光刻套准方法，将晶圆与光刻版对准；
利用所述光刻版在所述晶圆上进行光刻，以形成一层图案层；
重复上述对准和光刻的步骤，将多个所述光刻版依次与所述晶圆对准并依次在所述晶圆上形成多层图案层。
在一些实施例中，所述晶圆上设有光刻胶层，所述利用所述光刻版在所述晶圆上进行光刻，包括：
利用所述光刻版对所述晶圆上的光刻胶层进行曝光；
以曝光后的光刻胶层为掩膜，蚀刻所述晶圆，以在所述晶圆上得到一层图案层，其中所述第一对位标记未被蚀刻；
去除所述光刻胶层。
本申请提供的光刻套准方法中，先将光刻版与晶圆进行粗对准，然后将第一对位标记与套准标记精细对准，接着，将光刻版移动第一预设距离，使光刻版移动至预设的曝光位置，进而利用光刻版对晶圆进行光刻，此时套准标记与第一对位标记错开设置，套准标记对应的晶圆位置将被曝光和蚀刻，而第一对位标记未被蚀刻，从而第一对位标记可重复地应用于多次套准和光刻制程。本申请提供的光刻套准方法将套准和曝光在不同位置实现，能够重复利用晶圆上的第一对位标记实现层与层之间的套准，无需在每一层膜层制作标记，节省了标记占用的管芯，降低了芯片损失率，提高了生产量。
本申请提供的芯片制作方法中，先采用光刻套准方法来实现套准，然后进行光刻、形成图案层，且能够重复套准、光刻步骤以形成多层图案层。由于多次套准过程均采用第一对位标记，层与层之间对准；并且，第一对位标记可重复利用，无需在每次光刻时再在晶圆上形成的新的对位标记，进而节省了标记占用的管芯，降低了芯片损失率，提高了生产量。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请提供的光刻套准方法的流程图；
图2为本申请实施例提供的晶圆的示意图；
图3为本申请实施例提供的晶圆中一个曝光区的示意图；
图4为本申请实施例提供的光刻套准的过程示意图；
图5为本申请另一实施例提供的晶圆中一个曝光区的示意图；
图6为本申请实施例提供的芯片制作方法的流程图。
图中标记的含义为：
10、晶圆；101、曝光区；11、管芯；121、第一划片道；122、第二划片道；13、第一对位标记；14、第二对位标记；21、套准标记。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图即实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
需说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以是直接或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上，除非另有明确具体的限定。
还需说明的是，本申请实施例中以同一附图标记表示同一组成部分或同一零部件，对于本申请实施例中相同的零部件，图中可能仅以其中一个零件或部件为例标注了附图标记，应理解的是，对于其他相同的零件或部件，附图标记同样适用。
为了说明本申请的技术方案，下面结合具体附图及实施例来进行说明。
本申请第一方面的实施例提出了一种光刻套准方法，能够在光刻机上将待光刻的晶圆10与光刻版20进行对准，进而使晶圆10上的各层图案之间实现套准。如图1所示，光刻套准方法包括以下步骤。
步骤S110：将晶圆10放置于光刻机的载台上，将光刻版20放置于光刻机的载盘上。
请参照图2至图4，晶圆10用于制作多个芯片。晶圆10包括多个曝光区101，每个曝光区101内设有第一对位标记13。
每个曝光区101内还设有多个阵列排布的管芯11、多个第一划片道121和多个第二划片道122，第一划片道121设于相邻两行管芯11之间，第二划片道122设于相邻两列管芯11之间，第一对位标记13设于第一划片道121与第二划片道122的交点处。为了满足光刻机横向、竖向扫描的需要，第一对比标记11包括沿X方向延伸的部分和沿Y方向延伸的部分，例如，第一对比标记11为十字型。
管芯11待形成图案层的层数为N，N为大于0的正整数。光刻机用于通过反射波识别第一对位标记13，且光刻机具有可识别区域，可识别区域内的第一划片道121和第二划片道122的交点的数量为M，M为大于0的正整数，M与N满足以下条件：M＜2N。
具体的，由于光刻机对第一对位标记13的尺寸有要求，第一对位标记需要放置于第一划片道121与第二划片道122的交点处。
光刻机中的光学扫描机构同时在曝光区101的左右两侧进行扫描，光刻机的可识别区域分为第一子区域和第二子区域，分别扫描曝光区101的左右两侧；每个曝光区101的左右两侧分别设有一个第一对位标记11，以供光刻机同时进行识别。例如，N＝5，M＝8，则满足上述条件M＜2N。
在满足上述条件时，若采用现有的套准方法，需要在曝光区101内设置2N个对位标记，然而光刻机的可识别区域内仅有M个位置可设置对位标记，因此需要额外占用管芯11来放置剩余的对位标记，而本申请提供的方法则不需要将对位标记设置在管芯11上。
请参照图4，光刻版20即为光学掩模版(MASK)，光刻版20可为晶圆10的半导体制程中的多道光刻工序中的任一工序所采用的光刻版20，其上设有图案。光刻版20上设有套准标记21，套准标记21用于与第一对位标记13进行对准。其中，光刻版20放置于载盘上，载盘可带动光刻版20移动，以完成后续的对位动作。
步骤S120：将光刻版20与晶圆10进行粗对准。
请参照图4，图4中的(a)为光刻版20与晶圆10进行粗对准后的示意图。粗对准是大范围地移动光刻版20，使光刻版20移动至晶圆10的上方。粗对准后，第一对位标记13与套准标记21错开设置，二者不重叠或具有较小的重叠比例。
本申请对粗对准的具体手段不作限制，例如，可将光刻版20参照晶圆10进行粗对准，或将光刻版20参照光刻机进行粗对准。粗对准后，光刻版20与预设的曝光位置相接近。
步骤S130：移动光刻版20，以使套准标记21与第一对位标记13精细对准。
具体地，请参照图4中的(b)，载盘带动光刻版20移动，直至光刻版20上的套准标记21与晶圆10上的第一对位标记13精细对准，以实现光刻版20与晶圆10的精准对位。精细对准时，套准标记在晶圆10上的投影完全与第一对位标记13相重叠。当套准标记21与第一对位标记13为多个时，每个套准标记21均与相应的第一对位标记13精细对准。可以理解，载盘可利用光刻机上的机械调节***进行相对移动。
步骤S140：将光刻版20移动第一预设距离，第一对位标记13与套准标记21相错开，以利用光刻版20对晶圆10进行光刻。
请参照图4中的(c)，在精准对位后，将光刻版20移动第一预设距离，使套准标记21与对应的第一对位标记13错开，二者完全不重叠，然后利用移动后的光刻版20对晶圆10进行光刻。“光刻”包括曝光和蚀刻等制程，能够在晶圆10上形成一层图案层，图案层与光刻版20上的光刻图案相同。
在利用光刻版20对晶圆10进行光刻时，由于光刻版20上的套准标记与第一对位标记13错开设置，第一对位标记13不会被蚀刻，从而第一对位标记13可保留在晶圆10上，可用于下一层的套准。在对晶圆10进行下一次的对准时，重复上述步骤S110～S140且同样利用第一对位标记13进行套准即可。如此，第一对位标记13可重复利用。
本申请提供的光刻套准方法中，先将光刻版20与晶圆10进行粗对准，然后将第一对位标记13与套准标记21精细对准，接着，将光刻版20移动第一预设距离，使光刻版20移动至预设的曝光位置，进而利用光刻版20对晶圆10进行光刻，此时套准标记21与第一对位标记13错开设置，套准标记21对应的晶圆10位置将被曝光和蚀刻，而第一对位标记13未被蚀刻，从而第一对位标记13可重复地应用于多次套准和光刻制程。本申请提供的光刻套准方法将套准和曝光在不同位置实现，能够重复利用晶圆10上的第一对位标记实现层与层之间的套准，无需在每一层膜层制作标记，节省了标记占用的管芯，降低了芯片损失率，提高了生产量。
上述光刻套准方法可用于芯片制程，对于大尺寸芯片来说，能够明显降低芯片损失率。就尺寸为138mil的产品为例，一个曝光区101可以排24颗管芯，现有技术中，对位标记需要占用2颗芯片，芯片损失率在8.3％；而采用本申请提供的方法，节省了对位标记占用的管芯，可节省8.3％的浪费量。
以图3为例，曝光区101的长度为30000um，宽度为14000um，管芯11的长度为3500um，N＝6，M＝6，。曝光区101内共设有24个管芯11，管芯11上需要制作6层图案层且需要6道光刻制程。
若采用现有的技术方案，图3种左侧4列管芯11中有三个第一划片道121和第二划片道122的交点位于光刻机的可扫描区域内，右侧4列管芯11中有三个第一划片道121和第二划片道122的交点位于光刻机的可扫描区域内，从而曝光区的左右两侧均仅可放置3个对位标记，可用于3道光刻制程，，因此左右两侧分别占用一颗管芯11来放置其余3道光刻制程中所需的对位标记。
采用本申请提供的技术方案，只需要在左右两侧分别放置1个第一对位标记13，即可满足6道光刻制程中的对位需求，以图3为例，本实施例相较于现有技术减少了8.3％的浪费量。
可以理解，管芯11的尺寸、曝光区内管芯11的数量均可依据设计需求进行调整。
在一实施例中，套准标记21相对于原始设计位置偏移第二预设距离，原始设计位置为晶圆10与光刻版20的边缘对齐且处于对位状态时第一对位标记13在光刻版20上的投影位置，第二预设距离等于第一预设距离。由此可见，步骤S140中光刻版20的移动距离是预设的，与套准标记21的偏移距离相等。
可以理解，光刻版20上具有预设的待光刻至晶圆10上的光刻图案(版图)，套准标记21相对于光刻图案的位置关系，与第一对位标记13相对于待形成图案的位置关系不同。在曝光、蚀刻之后，光刻版20上的光刻图案可以形成于晶圆10上。
通过采用上述技术方案，套准标记21相对于原始设计位置和第一对位标记13具有偏移距离(第二预设距离)，在步骤S130实现精细对准后，再将光刻版20移动同样的距离(第一预设距离)，可将光刻版20上的光刻图案形成于晶圆10上。因此，步骤S140中光刻版20的移动距离可以精准控制，保证对位精度。可以理解，第一预设距离、第二预设距离可依据产品需求进行设置。
在一实施例中，在将光刻版20移动第一预设距离的步骤中，包括：沿第一方向将光刻版20移动第一预设距离，第一方向为管芯11排列的行方向、列方向、或管芯11的对角线方向。
通过采用上述技术方案，均可移动光刻版20，使光刻版20的套准标记21偏移于第一对位标记13，且套准标记21所对应的曝光位置仍位于第一划片道121与第二划片道122的交点处。
在一实施例中，管芯11沿行方向的长度为L1、沿列方向的长度为L2、沿管芯11的对角线方向的长度为L3；设第一划片道121的宽度为W1、第二划片道122的宽度为W2、第一划片道121与第二划片道122交点处的对角线长度为W3，第一预设距离为D；
当第一方向为行方向时，D＝P1*(L1+W2)；
当第一方向为列方向时，D＝P2*(L2+W1)；
当第一方向为管芯11的对角线方向时，D＝P3*(L3+W3)，P1、P2、P3均为大于0的正整数。
通过采用上述技术方案，可精准控制光刻版20的移动距离，保证光刻版20移动后，光刻版20的套准标记21所对应的曝光位置仍位于第一划片道121与第二划片道122的交点处。
请参照图5，在一实施例中，当N＞5时，每个曝光区101内还设有第二对位标记14。第二对位标记14位于第一划片道121、第二划片道122的交点处。第二对位标记14可与第一对位标记13同时形成，也可形成于晶圆10的任一道以第一对位标记13进行光刻的步骤中。第二对位标记14可与第一对位标记13可具有相同的形状或不同的形状。
晶圆10的某一道光刻工序可选择第一对位标记13或第二对位标记14进行套准；或者，当第一对位标记13的清晰度下降时选择第二对位标记14进行套准。
在一实施例中，在将光刻版20与晶圆10进行粗对准的步骤之后，光刻套准方法还包括：
判断第一对位标记13是否可被识别；
当第一对位标记13无法识别时，移动光刻版20，以使套准标记21与第二对位标记14精细对准。
通过采用上述技术方案，第二对位标记14可利用空余的划片道且不会占用管芯11，本实施例提供的套准方法可在第一对位标记13无法识别时转用第二对位标记14来进行套准，同样可解决对位标记需要占用管芯11的问题。
在另一实施例中，在将光刻版20与晶圆10进行粗对准的步骤之后，光刻套准方法还包括：
判断管芯11上已光刻的图案层的层数是否大于Q，其中Q为大于1且小于N的正整数；
当管芯11上已光刻的图案层的层数大于Q时，移动光刻版20，以使套准标记21与第二对位标记14精细对准。
例如，N＝6，Q＝4，在粗对准后，判断管芯11上已光刻的图案层的层数是否大于4；若为是，则使套准标记21与第二对位标记14精细对准；若为否，则继续进行步骤S130，仍使套准标记21与第一对位标记13精细对准。
通过采用上述技术方案，第二对位标记14可利用空余的划片道且不会占用管芯11，本实施例提供的套准方法可在多次使用第一对位标记13后，转用第二对位标记14来进行套准，同样可解决对位标记需要占用管芯11的问题。
在一实施例中，曝光区101的长度为30000um，宽度为14900um；管芯11在行方向或列方向的长度为1500um～6000um。
如此，上述方法适合大尺寸芯片，无需占用管芯11来设置对位标记，能够显著提升芯片的生产量，避免浪费。可以理解，对于中小尺寸芯片，上述光刻套准方法通过同样可避免占用管芯11，但是对于大尺寸芯片而言，曝光区101内的管芯11数量较少，因此节省管芯11的效果较为显著。
在一实施例中，第一对位标记13为凸起图案或凹陷图案。在现有技术中，在对准、光刻之后，凸起图案或凹陷图案会被蚀刻掉，但采用本申请的方法，第一对位标记13不会被蚀刻且可以重复使用。若第一对位标记13为凸起图案，第一对位标记13上被沉积了膜层之后，由于未被蚀刻，凸起图案被加高，在光刻制程后仍为凸起图案；若第一对位标记13为凹陷图案，例如凹槽或狭缝，第一对位标记13上被沉积了膜层之后，在光刻制程后仍为凹陷图案。第一对位标记13不会在光刻过程中被蚀刻，从而第一对位标记13可保持足够的清晰度。
在一实施例中，第一对位标记13呈十字形，套准标记21为设于光刻版20上的十字形的透光部。以图3为例，图中套准标记21周侧的四个方块均为不透光部，在四个方块之间形成了十字形的透光部。
本实施例将第一对位标记13、套准标记21设置为十字形，可同时实现X、Y方向上的对准。可以理解，第一对位标记13、套准标记21的形状不限于此，例如，第一对位标记13包括沿X方向的第一条形部和沿Y方向的第二条形部，且第一条形部与第二条形部间隔设置；又如，第一对位标记13可呈圆形或多边形。
套准标记21和第一对位标记13的尺寸可相同或不同，例如，套准标记21呈十字形但每个分枝的长度可大于第一对位标记13的长度。
本申请提供的光刻套准方法中，光刻版20为芯片的半导体制程中多道光刻工序中的任一工序所采用的光刻版，多道光刻工序均采用第一对位标记13来将光刻版20与晶圆10进行对准。
请参照图6，本申请的第二方面提出了一种芯片制作方法，包括以下步骤。
步骤S510：采用如第一方面的光刻套准方法，将晶圆10与光刻版20对准。
如第一方面，在对准后，光刻版20的曝光位置避开了第一对位标记13。
步骤S520：利用光刻版20在晶圆10上进行光刻，以形成一层图案层。
光刻后，晶圆10上所形成的图案层与光刻版20上的光刻图案相同，且第一对位标记13未被蚀刻，得以保留在晶圆10上。
步骤S530：重复上述对准和光刻步骤，将多个光刻版20依次与晶圆10对准并依次在晶圆10上形成多层图案层。
晶圆10上图案层的数量可依据需求进行设置，每层图案层均采用第一对位标记13进行对位。
本申请提供的芯片制作方法先采用上述光刻套准方法来实现套准，然后进行光刻、形成图案层，且能够重复套准、光刻步骤以形成多层图案层，由于多次套准过程均采用第一对位标记13，层与层之间实现了对准，确保各个图案层的对应关系，提高了套刻精度；并且，第一对位标记13可重复利用，无需在每次光刻时再在晶圆10上形成的新的对位标记，进而节省了标记占用的管芯，降低了芯片损失率，提高了生产量。
可选的，第一对位标记13设于晶圆10上的第一层膜层中，在制作第二层、第三层......第N层膜层时，均可以利用第一对比标记11实现与对应光刻版20的对准，进而实现各层膜层之间的套准。
在一实施例中，晶圆10上设有光刻胶层，步骤S520利用光刻版20在晶圆10上进行光刻，包括：利用光刻版20对晶圆上的光刻胶层进行曝光；以曝光后的光刻胶层为掩膜，蚀刻晶圆10，以在晶圆10上得到一层图案层，其中第一对位标记13未被蚀刻；去除光刻胶层。
光刻胶层可为正型光刻胶或负型光刻胶，以正型光刻胶为例，正型光刻胶覆盖晶圆10的表面；利用光刻版20对光刻胶层进行曝光，第一对位标记13与套准标记21错开且第一对位标记13对应于光刻版20上的不透光部，从而第一对位标记13不会被曝光，在显影后，第一对位标记13上的光刻胶保留在晶圆10上，在刻蚀的过程中保护下方的第一对位标记13，因此，第一对位标记13未被蚀刻。负型光刻胶的原理相似，不再赘述。
在一实施例中，在将多个光刻版20依次与晶圆10对准的过程中，光刻版20在精准对位后所移动的第一预设距离均相等。第一预设距离等于套准标记21相较于原始设计位置所偏移的第二预设距离。如此，上述芯片制作方法可以精准控制光刻版20的移动距离。
本申请的第三方面提出了一种芯片，采用第二方面提供的芯片制作方法进行制作。
通过上述芯片制作方法所制作的芯片包括多层图案层，层与层之间对准，保证了多层图案层之间的对应关系，性能较好。
以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种光刻套准方法，其特征在于，包括：
将晶圆放置于光刻机的载台上，将光刻版放置于所述光刻机的载盘上，所述晶圆包括多个曝光区，每个所述曝光区内设有第一对位标记，所述光刻版上设有套准标记；
将所述光刻版与所述晶圆进行粗对准；
移动所述光刻版，以使所述套准标记与所述第一对位标记精细对准；
将所述光刻版移动第一预设距离，所述第一对位标记与所述套准标记相错开，以利用所述光刻版对所述晶圆进行光刻；
其中，每个所述曝光区内还设有多个阵列排布的管芯、多个第一划片道和多个第二划片道，所述第一划片道设于相邻两行所述管芯之间，所述第二划片道设于相邻两列所述管芯之间，所述第一对位标记设于所述第一划片道与所述第二划片道的交点处，所述管芯待形成图案层的层数为N，N为大于0的正整数，所述光刻机用于通过反射波识别所述第一对位标记，且所述光刻机具有可识别区域，所述可识别区域内的所述第一划片道和所述第二划片道的交点的数量为M，M为大于0的正整数，M与N满足以下条件：M＜2N。
2.如权利要求1所述的光刻套准方法，其特征在于，所述套准标记相对于原始设计位置偏移第二预设距离，所述原始设计位置为所述晶圆与所述光刻版的边缘对齐且处于对位状态时所述第一对位标记在所述光刻版上的投影位置，所述第二预设距离等于所述第一预设距离。
3.如权利要求1所述的光刻套准方法，其特征在于，
在所述将所述光刻版移动第一预设距离的步骤中，包括：沿第一方向将所述光刻版移动所述第一预设距离，所述第一方向为所述管芯排列的行方向、列方向、或所述管芯的对角线方向。
4.如权利要求3所述的光刻套准方法，其特征在于，设所述管芯沿所述行方向的长度为L1、沿所述列方向的长度为L2、沿管芯的对角线方向的长度为L3；设所述第一划片道的宽度为W1、所述第二划片道的宽度为W2、所述第一划片道与所述第二划片道交点处的对角线长度为W3，所述第一预设距离为D；
当所述第一方向为行方向时，D＝P1*(L1+W2)；
当所述第一方向为列方向时，D＝P2*(L2+W1)；
当所述第一方向为所述管芯的对角线方向时，D＝P3*(L3+W3)，P1、P2、P3均为大于0的正整数。
5.如权利要求1所述的光刻套准方法，其特征在于，每个所述曝光区内还设有第二对位标记，在所述将所述光刻版与所述晶圆进行粗对准的步骤之后，所述光刻套准方法还包括：
判断所述第一对位标记是否可被识别；
当所述第一对位标记无法识别时，移动所述光刻版，以使所述套准标记与所述第二对位标记精细对准。
6.如权利要求1所述的光刻套准方法，其特征在于，当N＞5时，每个所述曝光区内还设有第二对位标记，在所述将所述光刻版与所述晶圆进行粗对准的步骤之后，所述光刻套准方法还包括：
判断所述管芯上已光刻的图案层的层数是否大于Q，其中Q为大于1且小于N的正整数；
当所述管芯上已光刻的图案层的层数大于Q时，移动所述光刻版，以使所述套准标记与所述第二对位标记精细对准。
7.如权利要求1-6中任一项所述的光刻套准方法，其特征在于，所述曝光区的长度为30000um，宽度为14900um；所述管芯在行方向或列方向的长度为1500um～6000um。
8.如权利要求1所述的光刻套准方法，其特征在于，所述光刻版为芯片的半导体制程中的多道光刻工序中的任一工序所采用的光刻版，多道所述光刻工序均采用所述第一对位标记来将相应的所述光刻版与所述晶圆进行对准。
9.一种芯片制作方法，其特征在于，包括：
采用如权利要求1-8中任一项所述的光刻套准方法，将晶圆与光刻版对准；
利用所述光刻版在所述晶圆上进行光刻，以形成一层图案层；
重复上述对准和光刻的步骤，将多个所述光刻版依次与所述晶圆对准并依次在所述晶圆上形成多层图案层。
10.如权利要求9所述的芯片制作方法，其特征在于，所述晶圆上设有光刻胶层，所述利用所述光刻版在所述晶圆上进行光刻，包括：
利用所述光刻版对所述晶圆上的光刻胶层进行曝光；
以曝光后的光刻胶层为掩膜，蚀刻所述晶圆，以在所述晶圆上得到一层图案层，其中所述第一对位标记未被蚀刻；
去除所述光刻胶层。
CN202210976828.5A 2022-08-15 2022-08-15 光刻套准方法及芯片制作方法 Pending CN115291484A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210976828.5A CN115291484A (zh) 2022-08-15 2022-08-15 光刻套准方法及芯片制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210976828.5A CN115291484A (zh) 2022-08-15 2022-08-15 光刻套准方法及芯片制作方法

Publications (1)

Publication Number Publication Date
CN115291484A true CN115291484A (zh) 2022-11-04

Family

ID=83830264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210976828.5A Pending CN115291484A (zh) 2022-08-15 2022-08-15 光刻套准方法及芯片制作方法

Country Status (1)

Country Link
CN (1) CN115291484A (zh)

Similar Documents

Publication Publication Date Title
KR960010026B1 (ko) 마스크가 사용되고 위상전이를 이용하는 패턴 노광 방법
CN110892331B (zh) 对准光刻掩膜板的方法和在半导体材料的晶圆中制造集成电路的相应工艺
US6114072A (en) Reticle having interlocking dicing regions containing monitor marks and exposure method and apparatus utilizing same
US7972932B2 (en) Mark forming method and method for manufacturing semiconductor device
TWI302341B (en) Improved overlay mark
US7968277B2 (en) Imaging post structures using X and Y dipole optics and a single mask
KR20080006947A (ko) 반도체 소자의 미세 패턴 형성 방법
US9513552B2 (en) Multiple-patterning photolithographic mask and method
KR100611041B1 (ko) 대면적 액정표시장치를 위한 포토마스크와 어레이기판제작방법
CN112731759A (zh) 光掩膜版的形成方法及光掩膜版
US7273761B2 (en) Box-in-box field-to-field alignment structure
CN113219800B (zh) 晶圆半导体产品、其制作方法与光刻机
CN112799279B (zh) 掩膜版
US6828071B2 (en) Method of aligning a wafer and masks
JP3461708B2 (ja) アライメントマーク装置
CN115291484A (zh) 光刻套准方法及芯片制作方法
CN113219797B (zh) 晶圆半导体产品及其制作方法
CN113296354B (zh) 应用于半导体光刻工艺中的掩膜版及光刻工艺方法
CN114600231A (zh) 利用划割道图案来减少缺陷的集成电路
JP2001102285A (ja) 位置合わせマーク
CN113219798B (zh) 晶圆半导体产品、掩膜版与光刻机
US20040105961A1 (en) Intra-cell mask alignment for improved overlay
KR20050120072A (ko) 반도체 소자의 얼라인 마크 및 그를 이용한 얼라인 방법
CN118244594A (zh) 光刻对准结构、半导体器件及光刻对准结构的形成方法
CN113219799A (zh) 晶圆半导体产品、掩膜版以及光刻机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination