CN115274828B - 一种rc-ligbt器件及其制备方法、芯片 - Google Patents

一种rc-ligbt器件及其制备方法、芯片 Download PDF

Info

Publication number
CN115274828B
CN115274828B CN202211189796.0A CN202211189796A CN115274828B CN 115274828 B CN115274828 B CN 115274828B CN 202211189796 A CN202211189796 A CN 202211189796A CN 115274828 B CN115274828 B CN 115274828B
Authority
CN
China
Prior art keywords
type
layer
region
drift
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211189796.0A
Other languages
English (en)
Other versions
CN115274828A (zh
Inventor
杨磊
刘杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xiner Semiconductor Technology Co Ltd
Original Assignee
Shenzhen Xiner Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xiner Semiconductor Technology Co Ltd filed Critical Shenzhen Xiner Semiconductor Technology Co Ltd
Priority to CN202211189796.0A priority Critical patent/CN115274828B/zh
Publication of CN115274828A publication Critical patent/CN115274828A/zh
Application granted granted Critical
Publication of CN115274828B publication Critical patent/CN115274828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请属于功率器件技术领域，提供了一种RC‑LIGBT器件及其制备方法、芯片，通过绝缘隔离层将N型漂移层划分为第一漂移区和第二漂移区，绝缘隔离层为由水平槽结构、第一垂直槽结构以及第二垂直槽结构组成的凹形结构，第二垂直槽结构将N型缓冲层划分为第一缓冲区和第二缓冲区，第一垂直槽结构将多晶硅层划分为第一多晶硅层和第二多晶硅层，从而通过引入凹形的绝缘隔离层将晶体管器件的表面电场引向器件内部，使得器件体内的电场分布更加均匀，提高器件的击穿耐压，并由绝缘隔离层将LIGBT结构与二极管结构完全隔离，增加了沟道二极管设计，完全避免了折回现象，器件反向恢复时大大增强了二极管的续流能力，并降低了器件的正向电压。

Description

一种RC-LIGBT器件及其制备方法、芯片
技术领域
本申请属于功率器件技术领域，尤其涉及一种RC-LIGBT器件及其制备方法、芯片。
背景技术
逆导型绝缘栅双极型晶体管（Reverse Conducting InsulatedGateBipolarTransistor，RC-IGBT）是一种将快恢复二极管（Fast recovery diode，FRD）集成在绝缘栅双极型晶体管（Insulate-Gate Bipolar Transistor ，IGBT）器件内部的半导体器件。绝缘栅双极型晶体管（InsulatedGateBipolar Transistor，IGBT）是一种电压控制的金属-氧化层半导体场效晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）和双极结型晶体管（Bipolar Junction Transistor，BJT）复合型器件，同时具有双极型晶体管和MOSFET的主要优点：导通压降低，开关速度快，控制电路简单等，在白色家电，工业变频，新能源等领域得到广泛应用。作为功率器件，纵向结构的IGBT在高电压，大电流领域以分立或简单集成的形式普遍存在，但在智能功率集成电路中占用面积大，工艺难以与电路中的其它器件工艺兼容。横向绝缘栅双极型晶体管 (LateralInsulatedGateBipolarTransistor，LIGBT) 具有绝缘性好、寄生电容小、较低的泄露电流及集成度高等优点，故而在功率集成电路领域成为应用最广泛的IGBT结构。
LIGBT在反向导通时等效于两个背靠背的二极管，并不具备反向导通的能力。后来人们将快恢复二极管（Fast recovery diode，FRD）集成到RC-LIGBT中。用电子收集区（N-Collector）取代集电极部分的空穴收集区（P-Collector），从而在反向导通时能够实现N-Collector向漂移区注入电子，使其具备逆向导通能力。然而，传统的RC-LIGBT器件在正向导通时，在小电流条件下，从沟道注入漂移区的电子直接从N+集电区流出，导致集电结无法开启，此时是MOSFET单极导电模式。当电子电流增大到一定值时，集电结开启，空穴集电区向漂移区注入空穴，形成电导调制效应，集电极与发射极之间的电压（VCE）迅速下降，使得电流-电压曲线呈现折回现象（Snapback 现象）。在低温条件下更明显，严重时会导致器件无法正常开启，影响电力电子***的稳定性。同时，RC-LIGBT依然存在着FRD反向恢复差，损耗大等问题。
发明内容
本申请的目的在于提供一种RC-LIGBT器件及其制备方法、芯片，旨在解决RC-LIGBT器件存在快恢复二极管反向恢复特性较差的问题。
本申请实施例第一方面提供了RC-LIGBT器件，所述RC-LIGBT器件包括：
依次层叠设置的P型衬底、埋氧化层、N型漂移层；
绝缘隔离层，设于所述N型漂移层内，将所述N型漂移层划分为第一漂移区和第二漂移区；其中，所述绝缘隔离层为由水平槽结构、第一垂直槽结构以及第二垂直槽结构组成的凹形结构；
第一多晶硅层、第二多晶硅层，所述第一多晶硅层和所述第二多晶硅层分别设于所述第一垂直槽结构的两侧；
第一栅氧层，设于所述第一多晶硅层与所述第一漂移区之间；
第二栅氧层，设于第二多晶硅层与所述第二漂移区之间
N型缓冲层，设于所述N型漂移层上，且被所述第二垂直槽结构划分为第一缓冲区和第二缓冲区；其中，所述第一缓冲区位于所述第二漂移区与所述第二垂直槽结构之间，所述第二缓冲区设于所述第一漂移区上；
P型基层，设于所述第一漂移区上，且与所述第一栅氧层接触；
P型源极区、N型源极区，设于所述P型基层上，且所述N型源极区设于所述第一栅氧层与所述P型源极区之间；
P型接触区，设于所述第二栅氧层与所述第二漂移区之间；
N型集电区，设于所述第一缓冲区与所述第二垂直槽结构之间；
P型集电区，设于所述第二缓冲区与所述第二垂直槽结构之间；
集电极金属层，设于所述N型集电区和所述P型集电区上；
隔离氧化层，设于所述第一多晶硅和所述第二多晶硅上；
发射极金属层，设于所述隔离氧化层上，且与所述P型源极区、所述N型源极区、第二多晶硅层以及所述P型接触区接触。
在一个实施例中，所述第一漂移区呈凹形结构。
在一个实施例中，所述第一栅氧层呈“L”形结构，所述P型基层和所述N型源极区与所述第一栅氧层的垂直部接触，且所述第一栅氧层的垂直部的厚度大于所述N型源极区和所述P型基层的厚度之和。
在一个实施例中，所述第二漂移区为凸形结构；
所述第二栅氧层和所述P型接触区设于所述第二漂移区的凸起部左侧，所述第一缓冲区设于所述第二漂移区的凸起部右侧。
在一个实施例中，所述第一栅氧层的厚度大于所述第二栅氧层的厚度。
在一个实施例中，所述第一多晶硅层与所述第二多晶硅层相对设置，且所述第一多晶硅层的宽度大于所述第二多晶硅层的宽度。
在一个实施例中，所述第一多晶硅层的宽度与所述第二多晶硅层的宽度比为3：2。
本申请实施例第二方面还提供了一种RC-LIGBT器件的制备方法，包括：
在P型衬底上依次形成埋氧化层、N型漂移层；
在所述N型漂移层的正面形成水平槽结构，并在所述N型漂移层的正面继续外延生长所述N型漂移层；
在所述N型漂移层上的第一预设区域注入N型掺杂离子以形成N型缓冲层，并在所述N型漂移层上的第二预设区域形成第一凹槽；其中，所述第一预设区域和所述第二预设区域互不接触；
沿所述第一凹槽的底部部分区域向下刻蚀直至所述水平槽结构形成第一沟槽，沿所述N型缓冲层上的部分区域向下刻蚀直至所述水平槽结构形成第二沟槽，并将所述N型缓冲层划分为第一缓冲区和第二缓冲区；其中，所述第一沟槽的宽度为所述第一凹槽的宽度的三分之一；
通过干法氧化在所述第一沟槽和所述第二沟槽侧壁形成氧化层；
在所述第一沟槽和所述第二沟槽内填充绝缘介质材料分别形成第一垂直槽结构和第二垂直槽结构，并对所述第一沟槽侧壁的氧化层进行刻蚀分别在所述第一沟槽的左侧内壁形成第一栅氧层，在所述第一沟槽的右侧内壁形成第二栅氧层；其中，所述第一垂直槽结构将所述第一沟槽划分为第一多晶硅沟槽和第二多晶硅沟槽，所述水平槽结构、所述第一垂直槽结构以及所述第二垂直槽结构组成凹形结构，将所述N型漂移层划分为第一漂移区和第二漂移区；
在所述第一沟槽内填充多晶硅材料，以在所述第一多晶硅沟槽内形成第一多晶硅层，在所述第二多晶硅沟槽内形成第二多晶硅层；
在所述第一漂移区的部分区域注入P型掺杂离子形成P型基层，并在所述P型基层和所述第一缓冲区上注入N型掺杂离子形成N型源极区和N型集电区；其中，所述N型源极区位于所述第一栅氧层和所述P型基层之间，所述N型集电区设于所述第一缓冲区与所述第二垂直槽结构之间；
在所述P型基层、所述第二漂移区、所述第二缓冲区上注入P型掺杂离子形成P型源极区、P型接触区、P型集电区；其中，所述P型源极区分别与所述N型源极区和所述P型基层接触，所述P型集电区位于所述第二缓冲区与所述第二垂直槽结构之间；
在所述第一多晶硅和所述第二多晶硅上形成隔离氧化层；
在所述隔离氧化层上形成发射极金属层，在所述N型集电区和所述P型集电区上形成集电极金属层；其中，所述发射极金属层还与所述P型源极区、所述N型源极区、第二多晶硅层以及所述P型接触区接触。
在一个实施例中，所述沿所述第一凹槽的底部部分区域向下刻蚀直至所述水平槽结构形成第一沟槽的步骤具体包括：
在所述第一凹槽底部的设定区域向下刻蚀直至所述水平槽结构的左侧端点，以形成所述第一沟槽；其中，所述第一沟槽左侧的凹槽宽度与所述第一沟槽右侧的凹槽宽度比值为3：2。
本申请实施例第三方面还提供了一种芯片，所述芯片包括上述任一项所述的RC-LIGBT器件；或者所述芯片包括由上述任一项所述的制备方法制备的RC-LIGBT器件。
本申请提供的一种RC-LIGBT器件及其制备方法、芯片中，通过绝缘隔离层将N型漂移层划分为第一漂移区和第二漂移区，绝缘隔离层为由水平槽结构、第一垂直槽结构以及第二垂直槽结构组成的凹形结构，第二垂直槽结构将N型缓冲层划分为第一缓冲区和第二缓冲区，第一垂直槽结构将多晶硅层划分为第一多晶硅层和第二多晶硅层，从而通过引入凹形的绝缘隔离层将晶体管器件的表面电场引向器件内部，使得器件体内的电场分布更加均匀，提高器件的击穿耐压，并由绝缘隔离层将LIGBT结构与二极管结构完全隔离，增加了沟道二极管设计，完全避免了折回现象，器件反向恢复时大大增强了二极管的续流能力，并降低了器件的正向电压。
附图说明
图1是本申请实施例提供的一种RC-LIGBT器件的结构示意图；
图2是本申请实施例提供的一种RC-LIGBT器件的制备方法的流程示意图。
图3是本申请实施例提供的形成埋氧化层200的示意图。
图4是本申请实施例提供的形成N型漂移层300的示意图。
图5是本申请实施例提供的形成水平槽结构410的示意图。
图6是本申请实施例提供的形成N型缓冲层510和第一凹槽520的示意图。
图7是本申请实施例提供的形成第一沟槽531、第二沟槽532的示意图。
图8是本申请实施例提供的形成第一栅氧541、第二栅氧542的示意图。
图9是本申请实施例提供的形成第一垂直槽结构420和第二垂直槽结构430的示意图。
图10是本申请实施例提供的形成第一多晶硅层561、第二多晶硅层562的示意图。
图11是本申请实施例提供的形成N型源极区611、N型集电区612的示意图。
图12是本申请实施例提供的形成P型接触区633、P型集电区632以及P型源极区631的示意图。
图13是本申请实施例提供的形成隔离氧化层710的示意图。
图14是本申请实施例提供的形成发射极金属层810、集电极金属层820的示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
LIGBT在反向导通时等效于两个背靠背的二极管，并不具备反向导通的能力。后来人们将快恢复二极管集成到RC-LIGBT中。用电子收集区（N-Collector）取代集电极部分的空穴收集区（P-Collector），从而在反向导通时能够实现N-Collector向漂移区注入电子，使其具备逆向导通能力。然而，传统的RC-LIGBT器件在正向导通时，在小电流条件下，从沟道注入漂移区的电子直接从N+集电区流出，导致集电结无法开启，此时是MOSFET单极导电模式。当电子电流增大到一定值时，集电结开启，P+集电区向漂移区注入空穴，形成电导调制效应，VCE迅速下降，使得电流-电压曲线呈现负阻（Snapback）现象。在低温条件下更明显，严重时会导致器件无法正常开启，影响电力电子***的稳定性。同时，RC-LIGBT依然存在着FRD反向恢复差，损耗大等问题。
为了解决上述技术问题，本申请实施例提供了RC-LIGBT器件，参见图1所示，本实施例中的RC-LIGBT器件包括：P型衬底100、埋氧化层200、N型漂移层（第一漂移区310和第二漂移区320）、绝缘隔离层（水平槽结构410、第一垂直槽结构420以及第二垂直槽结构430）、第一多晶硅层561、第二多晶硅层562、第一栅氧层541、第二栅氧层542、N型缓冲层（第一缓冲区511、第二缓冲区512）、P型基层620、P型源极区631、N型源极区611、P型接触区633、N型集电区612、P型集电区632、集电极金属层820、隔离氧化层710、发射极金属层810。
在本实施例中，P型衬底100、埋氧化层200、N型漂移层依次层叠设置，绝缘隔离层设于N型漂移层内，将N型漂移层划分为第一漂移区310和第二漂移区320；其中，绝缘隔离层为由水平槽结构410、第一垂直槽结构420以及第二垂直槽结构430组成的凹形结构；第一多晶硅层561、第二多晶硅层562分别设于第一垂直槽结构420的两侧；N型缓冲层设于N型漂移层上，且被第二垂直槽结构430划分为第一缓冲区511、第二缓冲区512；其中，第一缓冲区511位于第二漂移区320与第二垂直槽结构430之间，第二缓冲区512设于第一漂移区310上。
第一栅氧层541设于第一多晶硅层561与第一漂移区310之间；第二栅氧层542设于第二多晶硅层562与第二漂移区320之间；P型基层620设于第一漂移区310上，且与第一栅氧层541接触；P型源极区631、N型源极区611设于P型基层620上，且N型源极区611设于第一栅氧层541与P型源极区631之间；P型接触区633设于第二栅氧层542与第二漂移区320之间；N型集电区612设于第一缓冲区511与第二垂直槽结构430之间；P型集电区632设于第二缓冲区512与第二垂直槽结构430之间；集电极金属层820设于N型集电区612和P型集电区632上；隔离氧化层710设于第一多晶硅561和第二多晶硅562上；发射极金属层810设于隔离氧化层710上，且发射极金属层810与P型源极区631、N型源极区611、第二多晶硅层562以及P型接触区633接触。
在本实施例中，绝缘隔离层为由水平槽结构410、第一垂直槽结构420以及第二垂直槽结构430组成的凹形结构，将N型漂移层划分为第一漂移区310和第二漂移区320，第一漂移区310位于凹形结构的凹槽外，且第一漂移区310同样呈凹形结构，第二漂移区320位于凹形结构的凹槽内，第一垂直槽结构420将多晶硅层划分为第一多晶硅层561和第二多晶硅层562，其中，第一多晶硅层561位于绝缘隔离层的凹槽外，作为LIGBT器件的多晶硅栅，第一栅氧层541作为LIGBT器件的栅氧，第二多晶硅层561位于绝缘隔离层的凹槽内，作为沟道二极管的多晶硅栅，第二栅氧层542作为沟道二极管栅氧，P型接触区633与第二漂移区320组成PN结，如此通过绝缘隔离层将LIGNT器件和二极管器件的区域完全隔离，电子只能由发射极金属层810通过P型基层620、第一漂移区310流向P型集电区632，并由集电极金属层820流出，可以完全避免Snapback现象。
在一个实施例中，结合图1所示，隔离氧化层710位于第一多晶硅层561和发射极金属层810之间，且隔离氧化层710同时位于第一栅氧层541与发射极金属层810之间，以及第一垂直槽结构420与发射极金属层810之间，使得第一垂直槽结构420和隔离氧化层710能够完全隔离第一多晶硅层561和第二多晶硅层562，第一栅氧层541设于第一多晶硅层561和N型源极区611之间，且第一栅氧层541同时设于第一多晶硅层561与P型基层620之间，以及第一多晶硅层561与第一漂移区310之前，此时，第一栅氧层541能够完全隔离第一多晶硅层561和N型源极区611。
在一个具体应用实施例中，N型源极区611的上表面、第一多晶硅层561的上表面、第一垂直槽结构420的上表面以及第二多晶硅层562的上表面齐平。
在一个具体应用实施例中，隔离氧化层710仅覆盖于N型源极区611的上表面的部分区域以及第二多晶硅层562的上表面的部分区域，使得发射极金属层810可以与N型源极区611和第二多晶硅层562接触。
在一个具体应用实施例中，第一缓冲区511的上表面、第二缓冲区512的上表面、N型集电区612的上表面、P型集电区632的上表面齐平以及第二垂直槽结构430的上表面齐平设置。
在一个具体应用实施例中，P型集电区632中掺杂有P型掺杂离子，第二缓冲区512中掺杂有N型掺杂离子，P型集电区632与第二缓冲区512之间形成PN结结构。
在一个具体应用实施例中，P型集电区632中P型掺杂离子的掺杂浓度大于第二缓冲区512中N型掺杂离子的掺杂浓度。
在一个具体应用实施例中，第一缓冲区511、第二缓冲区512中的N型掺杂离子的掺杂浓度大于第一漂移区310和第二漂移区320中的N型掺杂离子的掺杂浓度。
在一个具体应用实施例中，集电极金属层820覆盖于N型集电区612和P型集电区632的上表面。
在一个具体应用实施例中，集电极金属层820与第二多晶硅层562之间通过接触孔连接。
在一个具体应用实施例中，栅极金属层通过接触孔与第一多晶硅层561连接。
在一个具体应用实施例中，第二多晶硅层562可以为N型多晶硅层，其掺杂离子可以为磷离子。
在一个具体应用实施例中，第二多晶硅层562中的N型掺杂离子的掺杂浓度为1*1019 cm-3-9*1019 cm-3。
在一个实施例中，结合图1所示，第一漂移区310呈凹形结构。具体的，绝缘隔离层设于第一漂移区310的凹槽内侧，并与第一漂移区310的凹槽内侧贴合设置。
在一个实施例中，结合图1所示，第一栅氧层541呈“L”形结构，P型基层620和N型源极区611与第一栅氧层541的垂直部接触，且第一栅氧层541的垂直部的厚度大于N型源极区611和P型基层620的厚度之和。
在一个实施例中，第一栅氧层541、第二栅氧层542可以为氧化硅。
在一个实施例中，水平槽结构410、第一垂直槽结构420以及第二垂直槽结构430可以为氧化硅。
在一个实施例中，埋氧化层200可以为氧化硅。
在一个实施例中，P型衬底的掺杂浓度大于第一漂移区310的掺杂浓度。
在一个实施例中，P型基层620的厚度大于N型源极区611的厚度。
在一个实施例中，N型源极区611的厚度与P型源极区631的厚度相等。
在一个实施例中，第二漂移区320为凸形结构；第二栅氧层542和P型接触区633设于第二漂移区320的凸起部左侧，第一缓冲区511设于第二漂移区320的凸起部右侧。
在一个实施例中，第一栅氧层541的厚度大于第二栅氧层542的厚度。
在一个实施例中，第一栅氧层541的厚度为100-120nm。
在一个实施例中，第二栅氧层542的厚度为60-80nm。
在一个实施例中，第一多晶硅层561与第二多晶硅层562相对设置，且第一多晶硅561层的宽度大于第二多晶硅层562的宽度。
在一个实施例中，第一多晶硅层561的宽度与第二多晶硅层562的宽度比为3：2。
在一个实施例中，第二多晶硅层562的宽度为第一垂直槽结构420的宽度的2倍。
第一多晶硅层561的宽度为第一垂直槽结构420与第二多晶硅层562的第二多晶硅层562的宽度之和。
在一个实施例中，第一栅氧层541的水平部的宽度为3-6um。
在一个实施例中，第二栅氧层542的水平部的宽度为2-4um。
在一个实施例中，第二多晶硅层562的宽度大于第一垂直槽结构420的宽度。
在一个实施例中，第一垂直槽结构420的宽度为1-2um。
在一个实施例中，发射极金属层810可以为铝/钛/镍/银叠层金属材料，以便于同N型源极区611、P型源极区631、P型接触区633之间形成欧姆接触。
在一个实施例中，集电极金属层820可以为铝/钛/镍/银叠层金属材料，以便于同N型集电区612、P型集电区632之间形成欧姆接触。
基于上述实施例中的RC-LIGBT器件的结构设计，通过引入凹形的绝缘隔离层，将晶体管器件的表面电场引向器件体内，使器件体内的电场分布更加均匀，提高了击穿耐压。
进一步地，用凹形的绝缘隔离层将LIGBT与二极管区域完全隔离开来，IGBT导通时，电子电流只能从P型集电区632通过集电极金属层820流出去，完全避免了折回现象。
再次，通过沟道二极管的设计，使得反向恢复时，二极管续流能力大大增强，同时拥有较低的正向电压VF，大大提升了RC-LIGBT的性能。
本申请实施例还提供了一种RC-LIGBT器件的制备方法，参见图2所示，本实施例中的制备方法包括步骤S101至步骤S111。
在步骤S101中，在P型衬底上依次形成埋氧化层、N型漂移层。
在本实施例中，结合图3和图4所示，在P型衬底100上形成埋氧化层200以及N型漂移层300。
在一个具体应用实施例中，P型衬底100的掺杂浓度为1~9*1014/cm-3。
在一个具体应用实施例中，P型衬底100的厚度为300um~500um。
在一个具体应用实施例中，埋氧化层200的厚度为0.5um~3um。
在步骤S102中，在所述N型漂移层的正面形成水平槽结构，并在所述N型漂移层的正面继续外延生长所述N型漂移层。
结合图4和图5所示，在N型漂移层300生长至预设厚度时，在N型漂移层300的指定区域形成水平槽结构410，该水平槽结构可以为绝缘材料形成的绝缘结构，例如，该绝缘材料可以为氧化硅。
在一个具体应用实施例中，可以通过在N型漂移层300的上表面的中央区域进行氧化工艺，以形成水平槽结构400。
在一个具体应用实施例中，在埋氧化层200上外延生长厚度为5um~10um的N型漂移层300，N型漂移层300的浓度为5~9*1014/cm-3。
在一个具体应用实施例中，可以采用光刻胶为掩模版，刻蚀N型漂移层300至预定深度形成沟槽，例如，该预定深度为1um~3um，然后用SiO2淀积填充沟槽，形成水平槽结构400。
进一步地，可以在图4的结构基础上，再生长一层外延层，其厚度为5um~10um，掺杂浓度为5~9*1014/cm-3，形成如图5所示的N型漂移层300的结构。
在步骤S103中，在所述N型漂移层上的第一预设区域注入N型掺杂离子以形成N型缓冲层，并在所述N型漂移层上的第二预设区域形成第一凹槽。
结合图6所示，第一预设区域和第二预设区域互不接触，N型漂移层300上的第一预设区域形成N型缓冲层510，N型漂移层300上的第二预设区域形成第一凹槽520。
在一个具体应用实施例中，以光刻胶为阻挡层，在N型漂移层300表面设定区域注入N型掺杂离子，并退火制作N型缓冲层510。
在一个具体应用实施例中，N型缓冲层510的掺杂浓度为1~9*1017/cm-3。
在一个具体应用实施例中，N型缓冲层510的厚度为2um~4um。
在一个具体应用实施例中，在特定区域用感应耦合等离子干法刻蚀N型漂移层300的表面的第二预设区域，直达N型漂移层300深处，形成截面形状为U型的第一凹槽520。
在一个具体应用实施例中，第一凹槽520的深度小于水平槽结构400以上的部分N型漂移层300的厚度。
在一个具体应用实施例中，第一凹槽520的深度在3um~4um。
在一个具体应用实施例中，第一凹槽520的宽度在6um~12um。
在步骤S104中，沿所述第一凹槽的底部部分区域向下刻蚀直至所述水平槽结构形成第一沟槽，沿所述N型缓冲层上的部分区域向下刻蚀直至所述水平槽结构形成第二沟槽，并将所述N型缓冲层划分为第一缓冲区和第二缓冲区。
在本实施例中，结合图7所示，第一凹槽520的底部部分区域向下刻蚀直至水平槽结构410形成第一沟槽531，沿N型缓冲层510上的部分区域向下刻蚀直至水平槽结构410形成第二沟槽532，第二沟槽532 将N型缓冲层510划分为第一缓冲区511和第二缓冲区512。
在本实施例中，第一沟槽531的宽度为第一凹槽520的宽度的三分之一，第一沟槽531和第二沟槽532将N型漂移层300划分为第一漂移区310和第二漂移区320。
在一个实施例中，所述沿所述第一凹槽的底部部分区域向下刻蚀直至所述水平槽结构形成第一沟槽的步骤具体包括：在第一凹槽底部的设定区域向下干法刻蚀直至所述水平槽结构410的左侧端点，以形成所述第一沟槽531；其中，所述第一沟槽531左侧的凹槽宽度与所述第一沟槽531右侧的凹槽宽度比值为3：2。此时第一沟槽531的左侧用于形成LIGBT器件，第一沟槽531的右侧漂移区用于形成沟道二极管，左部LIGBT和右部沟道二极管面积比约为3：2。
在一个具体应用实施例中，在第一凹槽520内部设定区域，向下干法刻蚀形成第一沟槽531，直至到达水平槽结构410的左部端点。
在一个具体应用实施例中，第一沟槽531的深度约为3um~7um。
在一个具体应用实施例中，第一沟槽531的宽度为1um~2um。
在一个具体应用实施例中，在N型缓冲层510上的设定区域，用等离子干法刻蚀硅片表面形成第二沟槽532，直达水平槽结构410的右部端点。
在一个具体应用实施例中，第二沟槽532的深度为5um~10um。
在一个具体应用实施例中，第二沟槽532的宽度为1um~2um。
在步骤S105中，通过干法氧化在所述第一沟槽和所述第二沟槽侧壁形成氧化层。
结合图8所示，通过干法氧化工艺在第一沟槽531左侧形成第一栅氧541，在第一沟槽531右侧形成第二栅氧542，在第二沟槽532的左侧形成栅氧551，在第二沟槽532的右侧形成栅氧552。
在一个具体应用实施例中，可以在干氧环境中，环境温度1100℃，氧化时间2h，在步骤S104生成的沟槽表面生长SiO2，厚度为80nm~120nm。
在步骤S106中，在所述第一沟槽和所述第二沟槽内填充绝缘介质材料分别形成第一垂直槽结构和第二垂直槽结构，并对所述第一沟槽侧壁的氧化层进行刻蚀分别在所述第一沟槽的左侧内壁形成第一栅氧层，在所述第一沟槽的右侧内壁形成第二栅氧层。
在本实施例中，结合图9所示，可以通过在第一沟槽531和第二沟槽532内填充氧化硅材料并刻蚀的工艺形成第一垂直槽结构420和第二垂直槽结构430。
第一垂直槽结构420将第一沟槽531划分为第一多晶硅沟槽和第二多晶硅沟槽，水平槽结构410、第一垂直槽结构420以及第二垂直槽结构430组成凹形结构，将N型漂移层划分为第一漂移区310和第二漂移区320，第一漂移区310位于凹形结构的凹槽外，且第一漂移区310同样呈凹形结构，第二漂移区320位于凹形结构的凹槽内。
在一个具体应用实施例中，在第一沟槽531和第二沟槽532内淀积填充SiO2形成氧化硅层，并在需要淀积多晶硅处刻蚀氧化硅层，预留出多晶硅位置，形成第一垂直槽结构420以及第二垂直槽结构430。
以光刻胶为掩模版，刻蚀第一沟槽531内左侧的第一栅氧层541和右侧的第二栅氧层542，使右侧的第二栅氧层542的厚度变薄，形成厚度为60nm~80nm的沟道二极管栅氧，左侧的第一栅氧层541作为LIGBT器件的栅氧。
在步骤S107中，在所述第一沟槽内填充多晶硅材料，以在所述第一多晶硅沟槽内形成第一多晶硅层，在所述第二多晶硅沟槽内形成第二多晶硅层。
结合图10所示，通过在第一沟槽内填充多晶硅材料，以在第一多晶硅沟槽内形成第一多晶硅层561，在第二多晶硅沟槽内形成第二多晶硅层562。
在一个具体应用实施例中，在U形沟槽内部淀积多晶硅，多晶硅材料可以为N型掺杂离子掺杂后的多晶硅材料，其掺杂浓度为1~10*1019 cm-3。
在多晶硅表面采用光刻胶作为掩模版，刻蚀多晶硅，以形成LIGBT多晶硅栅的第一多晶硅层561和沟道二极管多晶硅栅的第二多晶硅层562。
在步骤S108中，在所述第一漂移区的部分区域注入P型掺杂离子形成P型基层，并在所述P型基层和所述第一缓冲区上注入N型掺杂离子形成N型源极区和N型集电区。
在本实施例中，结合图11所示，N型源极区611位于第一栅氧层541和P型基层620之间，N型集电区612设于第一缓冲区511与第二垂直槽结构430之间。
在一个具体应用实施例中，以光刻胶为阻挡层，在硅片表面的第二漂移区320的左侧通过注入磷离子杂质并退火制作P型基层620。
在一个具体应用实施例中，P型基层620的掺杂浓度为1~9*1013/cm-3。
在一个具体应用实施例中，P型基层620的深度为2um~3um。
以光刻胶为阻挡层，在硅片表面注入N型杂质制作N型源极区611和N型集电区612。
在一个具体应用实施例中，N型源极区611和N型集电区612的掺杂浓度为1~9*1019/cm-3。
在一个具体应用实施例中，N型源极区611和N型集电区612的宽度约为1um~2um，N型源极区611和N型集电区612的深度约为0.2um~0.3um。
在步骤S109中，在所述P型基层、所述第二漂移区、所述第二缓冲区上注入P型掺杂离子形成P型源极区、P型接触区、P型集电区。
在本实施例中，结合图12所示，P型源极区631分别与N型源极区611和P型基层620接触，P型集电区632位于第二缓冲区512与第二垂直槽结构430之间。
在一个具体应用实施例中，以光刻胶为阻挡层，通过离子注入P型杂质并退火制作P型接触区633、P型集电区632以及P型源极区631。
在一个具体应用实施例中，P型接触区633、P型集电区632以及P型源极区631的掺杂浓度为1~9*1019/cm-3。
在一个具体应用实施例中，P型接触区633、P型集电区632以及P型源极区631的宽度约为1um~2um。
在一个具体应用实施例中，P型接触区633、P型集电区632以及P型源极区631的深度约为0.2um~0.3um。
在步骤S110中，在所述第一多晶硅和所述第二多晶硅上形成隔离氧化层。
在一个具体应用实施例中，在P型接触区633、N型源极区611、第一垂直槽结构420上表面淀积SiO2材料，并采用光刻胶作为掩模版，刻蚀氧化硅材料形成隔离氧化层710。
结合图13所示，隔离氧化层710仅覆盖于N型源极区611的上表面的部分区域以及第二多晶硅层562的上表面的部分区域，使得后续步骤中形成的发射极金属层可以与N型源极区611和第二多晶硅层562接触。
在步骤S111中，在所述隔离氧化层上形成发射极金属层，在所述N型集电区和所述P型集电区上形成集电极金属层。
在本实施例中，结合图14所示，发射极金属层810还与P型源极区、N型源极区611和第二多晶硅层562以及P型接触区633接触。
在一个具体应用实施例中，在器件的正面淀积Ni/Ti/Ni/Ag叠层金属，并刻蚀，形成发射极金属层810、集电极金属层820。
在一个实施例中，发射极金属层810可以为铝/钛/镍/银叠层金属材料，以便于同N型源极区611、P型源极区631、P型接触区633之间形成欧姆接触。
在一个实施例中，集电极金属层820可以为铝/钛/镍/银叠层金属材料，以便于同N型集电区612、P型集电区632之间形成欧姆接触。
本申请实施例还提供了一种芯片，在一个实施例中，该芯片包括上述任一项所述的RC-LIGBT器件，在另一实施例中，该芯片还可以包括由上述任一项所述的制备方法制备的RC-LIGBT器件。
在本实施例中，芯片包括芯片衬底，衬底上设置有一个或者多个RC-LIGBT器件，该RC-LIGBT器件可以由上述任一项实施例中的制备方法制备，也可以在芯片衬底上设置上述任一项实施例中的RC-LIGBT器件。
在一个具体应用实施例中，芯片衬底上还可以集成其他相关的半导体器件，以和RC-LIGBT器件组成集成电路。
在一个具体应用实施例中，该芯片可以为开关芯片或者驱动芯片。
本申请提供的一种RC-LIGBT器件及其制备方法、芯片中，通过绝缘隔离层将N型漂移层划分为第一漂移区和第二漂移区，绝缘隔离层为由水平槽结构、第一垂直槽结构以及第二垂直槽结构组成的凹形结构，第二垂直槽结构将N型缓冲层划分为第一缓冲区和第二缓冲区，第一垂直槽结构将多晶硅层划分为第一多晶硅层和第二多晶硅层，从而通过引入凹形的绝缘隔离层将晶体管器件的表面电场引向器件内部，使得器件体内的电场分布更加均匀，提高器件的击穿耐压，并由绝缘隔离层将LIGBT结构与二极管结构完全隔离，增加了沟道二极管设计，完全避免了折回现象，器件反向恢复时大大增强了二极管的续流能力，并降低了器件的正向电压。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区区的划分进行举例说明，实际应用中，可以根据需要而将上述功能区分配由不同的掺杂区完成，即将所述装置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。
实施例中的各掺杂区可以集成在一个功能区中，也可以是各个掺杂区单独物理存在，也可以两个或两个以上掺杂区集成在一个功能区中，上述集成的功能区既可以采用同种掺杂离子实现，也可以采用多种掺杂离子共同实现。另外，各掺杂区的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述器件的制备方法中的中掺杂区的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种RC-LIGBT器件，其特征在于，所述RC-LIGBT器件包括：
依次层叠设置的P型衬底、埋氧化层、N型漂移层；
绝缘隔离层，设于所述N型漂移层内，将所述N型漂移层划分为第一漂移区和第二漂移区；其中，所述绝缘隔离层为由水平槽结构、第一垂直槽结构以及第二垂直槽结构组成的凹形结构；
第一多晶硅层、第二多晶硅层，所述第一多晶硅层和所述第二多晶硅层分别设于所述第一垂直槽结构的两侧；
第一栅氧层，设于所述第一多晶硅层与所述第一漂移区之间；
第二栅氧层，设于第二多晶硅层与所述第二漂移区之间
N型缓冲层，设于所述N型漂移层上，且被所述第二垂直槽结构划分为第一缓冲区和第二缓冲区；其中，所述第一缓冲区位于所述第二漂移区与所述第二垂直槽结构之间，所述第二缓冲区设于所述第一漂移区上；
P型基层，设于所述第一漂移区上，且与所述第一栅氧层接触；
P型源极区、N型源极区，设于所述P型基层上，且所述N型源极区设于所述第一栅氧层与所述P型源极区之间；
P型接触区，设于所述第二栅氧层与所述第二漂移区之间；
N型集电区，设于所述第一缓冲区与所述第二垂直槽结构之间；
P型集电区，设于所述第二缓冲区与所述第二垂直槽结构之间；
集电极金属层，设于所述N型集电区和所述P型集电区上；
隔离氧化层，设于所述第一多晶硅和所述第二多晶硅上；
发射极金属层，设于所述隔离氧化层上，且与所述P型源极区、所述N型源极区、第二多晶硅层以及所述P型接触区接触。
2.如权利要求1所述的RC-LIGBT器件，其特征在于，所述第一漂移区呈凹形结构。
3.如权利要求1所述的RC-LIGBT器件，其特征在于，所述第一栅氧层呈“L”形结构，所述P型基层和所述N型源极区与所述第一栅氧层的垂直部接触，且所述第一栅氧层的垂直部的厚度大于所述N型源极区和所述P型基层的厚度之和。
4.如权利要求1所述的RC-LIGBT器件，其特征在于，所述第二漂移区为凸形结构；
所述第二栅氧层和所述P型接触区设于所述第二漂移区的凸起部左侧，所述第一缓冲区设于所述第二漂移区的凸起部右侧。
5.如权利要求1-4任一项所述的RC-LIGBT器件，其特征在于，所述第一栅氧层的厚度大于所述第二栅氧层的厚度。
6.如权利要求1-4任一项所述的RC-LIGBT器件，其特征在于，所述第一多晶硅层与所述第二多晶硅层相对设置，且所述第一多晶硅层的宽度大于所述第二多晶硅层的宽度。
7.如权利要求6所述的RC-LIGBT器件，其特征在于，所述第一多晶硅层的宽度与所述第二多晶硅层的宽度比为3：2。
8.一种RC-LIGBT器件的制备方法，其特征在于，包括：
在P型衬底上依次形成埋氧化层、N型漂移层；
在所述N型漂移层的正面形成水平槽结构，并在所述N型漂移层的正面继续外延生长所述N型漂移层；
在所述N型漂移层上的第一预设区域注入N型掺杂离子以形成N型缓冲层，并在所述N型漂移层上的第二预设区域形成第一凹槽；其中，所述第一预设区域和所述第二预设区域互不接触；
沿所述第一凹槽的底部部分区域向下刻蚀直至所述水平槽结构形成第一沟槽，沿所述N型缓冲层上的部分区域向下刻蚀直至所述水平槽结构形成第二沟槽，并将所述N型缓冲层划分为第一缓冲区和第二缓冲区；其中，所述第一沟槽的宽度为所述第一凹槽的宽度的三分之一；
通过干法氧化在所述第一沟槽和所述第二沟槽侧壁形成氧化层；
在所述第一沟槽和所述第二沟槽内填充绝缘介质材料分别形成第一垂直槽结构和第二垂直槽结构，并对所述第一沟槽侧壁的氧化层进行刻蚀分别在所述第一沟槽的左侧内壁形成第一栅氧层，在所述第一沟槽的右侧内壁形成第二栅氧层；其中，所述第一垂直槽结构将所述第一沟槽划分为第一多晶硅沟槽和第二多晶硅沟槽，所述水平槽结构、所述第一垂直槽结构以及所述第二垂直槽结构组成凹形结构，将所述N型漂移层划分为第一漂移区和第二漂移区；
在所述第一沟槽内填充多晶硅材料，以在所述第一多晶硅沟槽内形成第一多晶硅层，在所述第二多晶硅沟槽内形成第二多晶硅层；
在所述第一漂移区的部分区域注入P型掺杂离子形成P型基层，并在所述P型基层和所述第一缓冲区上注入N型掺杂离子形成N型源极区和N型集电区；其中，所述N型源极区位于所述第一栅氧层和所述P型基层之间，所述N型集电区设于所述第一缓冲区与所述第二垂直槽结构之间；
在所述P型基层、所述第二漂移区、所述第二缓冲区上注入P型掺杂离子形成P型源极区、P型接触区、P型集电区；其中，所述P型源极区分别与所述N型源极区和所述P型基层接触，所述P型集电区位于所述第二缓冲区与所述第二垂直槽结构之间，所述P型接触区设于所述第二栅氧层与所述第二漂移区之间；
在所述第一多晶硅和所述第二多晶硅上形成隔离氧化层；
在所述隔离氧化层上形成发射极金属层，在所述N型集电区和所述P型集电区上形成集电极金属层；其中，所述发射极金属层还与所述P型源极区、所述N型源极区、第二多晶硅层以及所述P型接触区接触。
9.如权利要求8所述的制备方法，其特征在于，所述沿所述第一凹槽的底部部分区域向下刻蚀直至所述水平槽结构形成第一沟槽的步骤具体包括：
在所述第一凹槽底部的设定区域向下刻蚀直至所述水平槽结构的左侧端点，以形成所述第一沟槽；
其中，所述第一沟槽左侧的凹槽宽度与所述第一沟槽右侧的凹槽宽度比值为3：2。
10.一种芯片，其特征在于，所述芯片包括权利要求1-7任一项所述的RC-LIGBT器件；或者
所述芯片包括由权利要求8-9任一项所述的制备方法制备的RC-LIGBT器件。
CN202211189796.0A 2022-09-28 2022-09-28 一种rc-ligbt器件及其制备方法、芯片 Active CN115274828B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211189796.0A CN115274828B (zh) 2022-09-28 2022-09-28 一种rc-ligbt器件及其制备方法、芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211189796.0A CN115274828B (zh) 2022-09-28 2022-09-28 一种rc-ligbt器件及其制备方法、芯片

Publications (2)

Publication Number Publication Date
CN115274828A CN115274828A (zh) 2022-11-01
CN115274828B true CN115274828B (zh) 2023-01-03

Family

ID=83757556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211189796.0A Active CN115274828B (zh) 2022-09-28 2022-09-28 一种rc-ligbt器件及其制备方法、芯片

Country Status (1)

Country Link
CN (1) CN115274828B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270475A (zh) * 2021-04-08 2021-08-17 西安电子科技大学 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3351664B2 (ja) * 1994-09-30 2002-12-03 株式会社東芝 高耐圧半導体素子
US6303410B1 (en) * 1998-06-01 2001-10-16 North Carolina State University Methods of forming power semiconductor devices having T-shaped gate electrodes
CN1845332A (zh) * 2006-03-21 2006-10-11 电子科技大学 具有低k介质埋层的SOI结构及其功率器件
US8415712B2 (en) * 2009-12-29 2013-04-09 Cambridge Semiconductor Limited Lateral insulated gate bipolar transistor (LIGBT)
DE112013005788B4 (de) * 2012-12-04 2019-02-07 Denso Corporation Halbleitervorrichtung und Verfahren zu deren Fertigung
CN104637995A (zh) * 2015-02-12 2015-05-20 南京邮电大学 一种介质隔离与结隔离相结合的ligbt器件及制作方法
CN204375755U (zh) * 2015-02-12 2015-06-03 南京邮电大学 一种介质隔离与结隔离相结合的ligbt器件
CN105023943B (zh) * 2015-08-10 2018-01-09 电子科技大学 一种纵向rc‑igbt器件
CN107342286B (zh) * 2017-06-23 2020-05-12 电子科技大学 一种具有表面双栅控制的横向rc-igbt器件
CN114373749A (zh) * 2021-12-21 2022-04-19 杭州电子科技大学 一种消除负阻效应的横向rc-igbt器件结构
CN115036356A (zh) * 2022-05-05 2022-09-09 电子科技大学 一种逆导型绝缘体上硅横向绝缘栅双极型晶体管
CN114784102B (zh) * 2022-05-05 2023-05-02 电子科技大学 一种具有混合导电模式的ligbt

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270475A (zh) * 2021-04-08 2021-08-17 西安电子科技大学 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法

Also Published As

Publication number Publication date
CN115274828A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
CN107799582B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN107731897B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN109192772B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN107731899B (zh) 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法
CN107731898B (zh) 一种cstbt器件及其制造方法
WO2021254616A1 (en) Sic mosfet with asymmetric trench oxide and method of manufacture
CN115360231B (zh) 低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺
CN111211168B (zh) 一种rc-igbt芯片及其制造方法
CN114823886A (zh) 提升转换效率的沟槽型rc-igbt器件及制备方法
CN115985942A (zh) 沟槽栅igbt器件和制作方法
CN114792734A (zh) 一种双沟槽碳化硅mosfet及其制备方法
CN116454137A (zh) 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN110943124A (zh) Igbt芯片及其制造方法
CN103681811A (zh) 一种非完全发射区的绝缘栅双极晶体管及其制备方法
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN116759424A (zh) 一种自对准沟槽型碳化硅混合二极管结构及其制备方法
CN115274828B (zh) 一种rc-ligbt器件及其制备方法、芯片
CN116387154A (zh) 一种载流子存储沟槽型双极晶体管结构及其制造方法
CN107634094B (zh) 一种绝缘栅双极性晶体管结构及其制造方法
CN112018174A (zh) 一种半导体器件及其制作方法、家用电器
CN115295612B (zh) 一种单边沟道rc-igbt器件及其制备方法、芯片
JP4471922B2 (ja) 半導体装置
CN116779647A (zh) 逆导型横向绝缘栅双极型晶体管及其制备方法、芯片
CN117497410B (zh) 一种rc-ligbt及其制备方法、芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant