CN115274818A - Hemt外延片及其制备方法、hemt器件 - Google Patents

Hemt外延片及其制备方法、hemt器件 Download PDF

Info

Publication number
CN115274818A
CN115274818A CN202210708221.9A CN202210708221A CN115274818A CN 115274818 A CN115274818 A CN 115274818A CN 202210708221 A CN202210708221 A CN 202210708221A CN 115274818 A CN115274818 A CN 115274818A
Authority
CN
China
Prior art keywords
layer
temperature
ranges
nucleation
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210708221.9A
Other languages
English (en)
Inventor
葛永晖
陈张笑雄
肖云飞
陆香花
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202210708221.9A priority Critical patent/CN115274818A/zh
Publication of CN115274818A publication Critical patent/CN115274818A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开提供了一种HEMT外延片及其制备方法、HEMT器件，属于半导体器件技术领域。所述HEMT外延片包括：Si衬底、依次层叠在所述Si衬底上的复合过渡层、AlGaN缓冲层、AlGaN高阻层、GaN沟道层、AlGaN势垒层与GaN盖帽层，所述复合过渡层包括依次层叠在所述Si衬底上的低温BP成核层、高温BP成核层和预铺Al层，所述低温BP成核层的生长温度低于所述高温BP成核层的生长温度。

Description

HEMT外延片及其制备方法、HEMT器件
技术领域
本公开涉及到了半导体器件技术领域，特别涉及到一种HEMT外延片及其制备方法、HEMT器件。
背景技术
高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)是一种异质结场效应晶体管。HEMT外延片是制备HEMT器件的基础，HEMT外延片包括硅(Si)衬底和依次层叠在Si衬底上的铝镓氮(AlGaN)缓冲层、AlGaN高阻层、氮化镓(GaN)沟道层、AlGaN势垒层与GaN盖帽层。
HTME器件的性能很大程度上依赖于外延层晶体质量。为了减小Si衬底与外延层中GaN之间的晶格失配，降低位错密度，提高外延层晶体质量，通常会在Si衬底和AlGaN缓冲层之间依次设置低温氮化铝(AlN)成核层和高温AlN成核层。
但是，由于GaN和AlN的晶格常数分别为0.3189nm和0.3112nm，GaN和AlN的禁带宽度分别为3.4eV和6.2eV，Si的晶格常数(0.5431nm)、禁带宽度(1.12eV)与GaN和AlN差异比较大，在低温AlN成核层和高温AlN成核层上生长的外延层晶体质量并不高。
发明内容
本公开实施例提供了一种HEMT外延片及其制备方法、HEMT器件，可以提高HEMT外延片的晶体质量。所述技术方案如下：
本公开实施例提供了一种HEMT外延片，所述HEMT外延片包括：
Si衬底、依次层叠在所述Si衬底上的复合过渡层、AlGaN缓冲层、AlGaN高阻层、GaN沟道层、AlGaN势垒层与GaN盖帽层，
所述复合过渡层包括依次层叠在所述Si衬底上的低温磷化硼(BP)成核层、高温BP成核层和预铺Al层，所述低温BP成核层的生长温度低于所述高温BP成核层的生长温度。
可选地，所述低温BP成核层的生长温度的取值范围为600℃～800℃，所述高温BP成核层的生长温度的取值范围为900℃～1100℃；
所述低温BP成核层的厚度的取值范围为10nm～40nm，所述高温BP成核层的生长温度的取值范围为150nm～250nm；
所述低温BP成核层的生长压力的取值范围为200mbar～300mbar，所述高温BP成核层的生长压力的取值范围为50mbar～100mbar。
可选地，所述预铺Al层的生长温度的取值范围为900℃～1100℃，所述预铺Al层的生长压力的取值范围为40mbar～70mbar，所述预铺Al层的厚度的取值范围为1nm～5nm。
可选地，所述HEMT外延片还包括：位于所述GaN沟道层和所述AlGaN势垒层之间的AlN***层。
本公开实施例提供了一种HEMT外延片的制备方法，所述制备方法包括：
提供一Si衬底；
在所述Si衬底上生长复合过渡层，所述复合过渡层包括依次层叠在所述Si衬底上的低温BP成核层、高温BP成核层和预铺Al层；
在所述复合过渡层上依次生长AlGaN缓冲层、AlGaN高阻层、GaN沟道层、AlGaN势垒层与GaN盖帽层。
可选地，所述在所述Si衬底上生长复合过渡层，包括：按照如下方式制备所述低温BP成核层：
在生长温度的取值范围为600℃～800℃，生长压力的取值范围为200mbar～300mbar的条件下，生长厚度的取值范围为10nm～40nm的所述低温BP成核层。
可选地，所述在所述Si衬底上生长复合过渡层，包括：按照如下方式制备所述高温BP成核层：
在生长温度的取值范围为900℃～1100℃，生长压力的取值范围为50mbar～100mbar的条件下，生长厚度的取值范围为150nm～250nm的所述高温BP成核层。
可选地，所述在所述Si衬底上生长复合过渡层，包括：按照如下方式制备所述预铺Al层：
在生长温度的取值范围为900℃～1100℃的条件下，生长压力的取值范围为40mbar～70mbar的条件下，生长厚度的取值范围为1nm～5nm的所述预铺Al层。
可选地，所述制备方法还包括：
在所述GaN沟道层和所述AlGaN势垒层之间生长AlN***层。
本公开实施例提供了一种HEMT器件，所述HEMT器件包括如前述任一项所述的HEMT外延片。
本公开实施例提供的技术方案带来的有益效果包括：
通过将成核层设置为由低温BP成核层和高温BP成核层组成的双层结构。与常规的AlN成核层相比，BP成核层与GaN外延层具有更小的晶格失配度，可以降低因晶格失配而产生的位错密度，从而提高外延层生长的晶体质量。当AlN作为成核层时其晶格常数比Si和GaN都要小，禁带宽度比Si和GaN都要大，而BP的晶格常数和禁带宽度介于Si与GaN之间，能够很好的起到Si衬底与GaN外延层之间的缓冲过渡作用，有利于降低Si衬底与外延层之间的晶格失配度，提高晶体质量。另外，高温BP成核层生长结束后进行预铺Al层生长，能够避免NH3与BP接触反应生长BN，因为BN与GaN之间存在较大的晶格失配，从而避免GaN外延层位错密度的增加。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种HEMT外延片制备方法流程图；
图2是本公开实施例提供的一种HEMT外延片制备方法流程图；
图3是本公开实施例提供的一种HEMT外延片的结构示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
图1是本公开实施例提供的一种HEMT外延片制备方法流程图，参见图1，本公开实施例提供了一种HEMT外延片制备方法，HEMT外延片的制备方法包括：
S101：提供一Si衬底。
其中，Si衬底可以采用(111)晶向Si衬底。
S102：在Si衬底生长复合过渡层，复合过渡层包括依次层叠在Si衬底上的低温BP成核层、高温BP成核层和预铺Al层，低温BP成核层的生长温度低于高温BP成核层的生长温度。
示例性地，低温BP成核层的生长温度的取值范围为600℃～800℃，高温BP成核层的生长温度的取值范围为900℃～1100℃；例如，低温BP成核层的生长温度为700℃，高温BP成核层的生长温度为1000℃。
低温BP成核层的厚度的取值范围为10nm～40nm，高温BP成核层的生长温度的取值范围为150nm～250nm；例如，低温BP成核层的厚度为25nm，高温BP成核层的生长温度为200nm。
低温BP成核层的生长压力的取值范围为200mbar～300mbar，高温BP成核层的生长压力的取值范围为50mbar～100mbar；例如，低温BP成核层的生长压力为250mbar，高温BP成核层的生长压力为75mbar。
示例性地，预铺Al层的生长温度的取值范围为900℃～1100℃，预铺Al层的生长压力的取值范围为40mbar～70mbar，预铺Al层的厚度的取值范围为1nm～5nm。例如，预铺Al层的生长温度为1000℃，预铺Al层的生长压力为55mbar，预铺Al层的厚度为3.5nm。
S103：在复合过渡层上依次生长AlGaN缓冲层、AlGaN高阻层、GaN沟道层、AlGaN势垒层与GaN盖帽层。
示例性地，AlGaN缓冲层为未掺杂的AlGaN层，厚度的取值范围为2.0～3.0微米，Al的组分范围为0.2～0.8，能够保证AlGaN缓冲层的质量。
示例性地，AlGaN高阻层的厚度的取值范围为1.0～2.0微米，可以保证AlGaN高阻层本身的生长质量，同时有效达到高阻的目的，也即可以保证高阻效果。
示例性地，AlGaN高阻层中掺杂有C，且碳元素的掺杂浓度为1019cm-3-1020cm-3。AlGaN高阻层掺杂有碳可以提高AlGaN高阻层的高阻效果，碳元素的掺杂浓度在以上范围内也可以保证AlGaN高阻层本身的质量。
示例性地，GaN沟道层的厚度的取值范围为300～600nm，使得得到的GaN沟道层的质量较好，提高最终得到的HEMT外延片的质量。
例如，GaN沟道层的厚度为400nm。GaN沟道层的厚度较为恰当，成本较为合理的同时可以有效提高HEMT外延片的质量。
示例性地，AlGaN势垒层的厚度的取值范围为20～25nm，能够保证HEMT外延片的质量。
示例性地，GaN盖帽层可为P型GaN层，便于制备与获取。
可选地，GaN盖帽层的厚度的取值范围为3～5nm，得到的GaN盖帽层整体的质量较好。
示例性地，GaN盖帽层内的杂质为Mg，便于制备与获取。
通过将成核层设置为由低温BP成核层和高温BP成核层组成的双层结构。与常规的AlN成核层相比，BP成核层与GaN外延层具有更小的晶格失配度，可以降低因晶格失配而产生的位错密度，从而提高外延层生长的晶体质量。当AlN作为成核层时其晶格常数比Si和GaN都要小，禁带宽度比Si和GaN都要大，而BP的晶格常数和禁带宽度介于Si与GaN之间，能够很好的起到Si衬底与GaN外延层之间的缓冲过渡作用，有利于降低Si衬底与外延层之间的晶格失配度，提高晶体质量。另外，高温BP成核层生长结束后进行预铺Al层生长，能够避免NH3与BP接触反应生长BN，因为BN与GaN之间存在较大的晶格失配，从而避免GaN外延层位错密度的增加。
图2是本公开实施例提供的另一种HEMT外延片制备方法流程图，参见图2，HEMT外延片制备方法可包括：
S201：提供一Si衬底。
其中，Si衬底可以采用(111)晶向Si衬底。
可选地，步骤S201，包括：将Si衬底置于金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition，MOVCD)***中，在氢气(H2)气氛、1000℃～1200℃的温度条件、50mbar～150mbar的压力条件下处理Si衬底的表面5min～10min。以除去Si基Si衬底表面的杂质(例如氧化物)。
S202：在Si衬底生长复合过渡层。
在本公开一种可能的实现方式中，复合过渡层的生长过程如下：
第一步、在生长温度的取值范围为600℃～800℃，生长压力的取值范围为200mbar～300mbar的条件下，生长厚度的取值范围为10nm～40nm的低温BP成核层。
示例性地，第一步可以包括：在600℃～800℃的温度条件下，200mbar～300mbar的压力条件下，生长低温BP成核层，生长时的Ⅴ/Ⅲ比范围在500～800之间，低温BP成核层为三维岛状生长模式。
第二步、在生长温度的取值范围为900℃～1100℃，生长压力的取值范围为50mbar～100mbar的条件下，生长厚度的取值范围为150nm～250nm的高温BP成核层。
示例性地，第二步可以包括：在900℃～1100℃的温度条件下，50mbar～100mbar的压力条件下，生长高温BP成核层，生长时的Ⅴ/Ⅲ比范围在50～80之间，低温BP成核层为二维平坦生长模式。
第三步、在生长温度的取值范围为900℃～1100℃的条件下，生长压力的取值范围为40mbar～70mbar的条件下，生长厚度的取值范围为1nm～5nm的预铺Al层。
示例性地，第三步可以包括：在900～1100℃的温度条件下，40mbar～70mbar的压力条件下，向反应腔通入流量为50～200sccm的Al源，通入时间为10～20秒(s)，不通NH3，Al源分解后在高温BP成核层的表面预铺一层Al薄膜，也即是预铺Al层。
其中，Al源可以为三甲基铝(TMAl)。
通过将成核层设置为由低温BP成核层和高温BP成核层组成的双层结构。与常规的AlN成核层相比，BP成核层与GaN外延层具有更小的晶格失配度，可以降低因晶格失配而产生的位错密度，从而提高外延层生长的晶体质量。当AlN作为成核层时其晶格常数比Si和GaN都要小，禁带宽度比Si和GaN都要大，而BP的晶格常数和禁带宽度介于Si与GaN之间，能够很好的起到Si衬底与GaN外延层之间的缓冲过渡作用，有利于降低Si衬底与外延层之间的晶格失配度，提高晶体质量。另外，高温BP成核层生长结束后进行预铺Al层生长，能够避免NH3与BP接触反应生长BN，因为BN与GaN之间存在较大的晶格失配，从而避免GaN外延层位错密度的增加。
而采用上述生长条件和厚度进行高温BP成核层、低温BP成核层及预铺Al层的生长，能够保证得到的高温BP成核层、低温BP成核层及预铺Al层满足上述缓解晶格失配，提高晶体质量的要求。
S203：在复合过渡层上生长AlGaN缓冲层。
可选地，AlGaN缓冲层的生长条件包括：生长温度在1050℃～1200℃，压力在40～70mbar之间，向反应腔通入NH3和MO源(三甲基镓TMGa和三甲基铝TMAl)生长AlGaN缓冲层。其中，AlGaN缓冲层为未掺杂的AlGaN层，厚度的取值范围为2.0～3.0微米，Al的组分范围为0.2～0.8，可以得到质量较好的AlGaN缓冲层。
S204：在AlGaN缓冲层上生长AlGaN高阻层。
在AlGaN缓冲层上生长AlGaN高阻层，可以有效减少AlGaN缓冲层与AlGaN高阻层之间会出现的晶格失配，以提高得到的AlGaN高阻层的晶体质量，AlGaN高阻层的质量得到保证则可以进一步提高在AlGaN高阻层上生长到的其他外延材料的质量。
示例性地，AlGaN高阻层的生长温度的取值范围为1000℃-1200℃，AlGaN高阻层的生长压力的取值范围为40～70mbar。
AlGaN高阻层的生长温度与生长压力分别在以上范围内，可以有效提高得到的AlGaN高阻层的生长质量。
可选地，AlGaN高阻层的厚度的取值范围为1.0～2.0微米，可以保证AlGaN高阻层本身的生长质量，同时有效达到高阻的目的，也即可以保证高阻效果。
可选地，AlGaN高阻层中掺杂有碳(C)，且碳元素的掺杂浓度为1019cm-3-1020cm-3。
AlGaN高阻层掺杂有碳可以提高AlGaN高阻层的高阻效果，碳元素的掺杂浓度在以上范围内也可以保证AlGaN高阻层本身的质量。
可选地，AlGaN高阻层中Al的组分范围为0.1～0.3。
S205：在AlGaN高阻层上生长GaN沟道层。
可选地，GaN沟道层的生长条件包括：生长温度在1050℃～1150℃，压力在150～250mbar之间。可以得到质量较好的GaN沟道层。
示例性地，GaN沟道层的厚度的取值范围为300nm～600nm，使得得到的GaN沟道层的质量较好，提高最终得到的HEMT外延片的质量。
S206：在GaN沟道层上生长AlN***层。
可选地，AlN***层的生长条件包括：生长温度在1000℃～1100℃，压力在30～70mbar之间。可以得到质量较好的AlN***层。
可选地，AlN***层的厚度的取值范围为0.8～1.2nm。例如，AlN***层的厚度为1nm。
S207：在AlN***层上生长AlGaN势垒层。
可选地，AlGaN势垒层的生长温度为1000℃～1100℃，AlGaN势垒层的生长压力为40～70mbar。得到的AlGaN势垒层的质量较好。
在本公开所提供的一种实现方式中，AlGaN势垒层的生长温度可为1050℃。本公开对此不做限制。
可选地，AlGaN势垒层的厚度的取值范围为20～25nm。
可选地，AlGaN势垒层中Al组分在0.20～0.25之间。
S208：在AlGaN势垒层上生长GaN盖帽层。
可选地，GaN盖帽层的生长温度为1000℃～1100℃，AlGaN势垒层的生长压力为100～200mbar。得到的GaN盖帽层的质量较好。
可选地，GaN盖帽层的厚度的取值范围为3～5nm。
可选地，在外延结构生长结束后，将反应腔温度降低，在氮气气氛中降至室温外延生长结束。
需要说明的是，在本公开实施例中，采用VeecoK 465i or C4 or RB MOCVD(MetalOrganic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)设备实现LED的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，硅烷(SiH4)作为N型掺杂剂，三甲基铝(TMAl)作为铝源，二茂镁(CP2Mg)作为P型掺杂剂，二茂铁(Cp2Fe)作为铁(Fe)源的前驱体。四溴化碳(CBr4)作为碳(C)源的前驱体，Cl2作为腐蚀气体。
图3是本公开实施例提供的一种HEMT外延片的结构示意图。参见图3，HEMT外延片包括：
Si衬底1、依次层叠在Si衬底1上的复合过渡层2、AlGaN缓冲层3、AlGaN高阻层4、GaN沟道层5、AlGaN势垒层6与GaN盖帽层7。
其中，复合过渡层2包括依次层叠在Si衬底1上的低温BP成核层21、高温BP成核层22和预铺Al层23，低温BP成核层21的生长温度低于高温BP成核层22的生长温度。
示例性地，低温BP成核层的生长温度的取值范围为600℃～800℃，高温BP成核层的生长温度的取值范围为900℃～1100℃；
低温BP成核层的厚度的取值范围为10nm～40nm，高温BP成核层的生长温度的取值范围为150nm～250nm；
低温BP成核层的生长压力的取值范围为200mbar～300mbar，高温BP成核层的生长压力的取值范围为50mbar～100mbar。
示例性地，预铺Al层的生长温度的取值范围为900℃～1100℃，预铺Al层的生长压力的取值范围为40mbar～70mbar，预铺Al层的厚度的取值范围为1nm～5nm。
下表1是Si、BP、GaN、AlN等物质的晶格场数和禁带宽度表，结合表1可知：
与常规的AlN成核层相比，BP成核层与GaN外延层具有更小的晶格失配度，可以降低因晶格失配而产生的位错密度，从而提高外延层生长的晶体质量。当AlN作为成核层时其晶格常数比Si和GaN都要小，禁带宽度比Si和GaN都要大，而BP的晶格常数和禁带宽度介于Si与GaN之间，能够很好的起到Si衬底与GaN外延层之间的缓冲过渡作用，有利于降低Si衬底与外延层之间的晶格失配度，提高晶体质量。另外，高温BP成核层生长结束后进行预铺Al层生长，能够避免NH3与BP接触反应生长BN，因为BN与GaN之间存在较大的晶格失配，从而避免GaN外延层位错密度的增加。
表1
参数/物质 Si BP GaN AlN
晶格常数(nm) 0.5431 0.4538 0.3189 0.3112
禁带宽度(eV) 1.12 2.0 3.4 6.2
而采用上述生长条件和厚度进行高温BP成核层、低温BP成核层及预铺Al层的生长，能够保证得到的高温BP成核层、低温BP成核层及预铺Al层满足上述缓解晶格失配，提高晶体质量的要求。
可选地，HEMT外延片还包括：位于GaN沟道层和AlGaN势垒层之间的AlN***层8。
示例性地，AlN***层8的厚度的取值范围为0.8～1.2nm。
例如，AlN***层的厚度为1nm。
示例性地，AlGaN缓冲层为未掺杂的AlGaN层，厚度的取值范围为2.0～3.0微米，Al的组分范围为0.2～0.8，能够保证AlGaN缓冲层的质量。
示例性地，AlGaN高阻层的厚度的取值范围为1.0～2.0微米，可以保证AlGaN高阻层本身的生长质量，同时有效达到高阻的目的，也即可以保证高阻效果。
示例性地，AlGaN高阻层中掺杂有C，且碳元素的掺杂浓度为1019cm-3-1020cm-3。AlGaN高阻层掺杂有碳可以提高AlGaN高阻层的高阻效果，碳元素的掺杂浓度在以上范围内也可以保证AlGaN高阻层本身的质量。
示例性地，GaN沟道层的厚度的取值范围为300～600nm，使得得到的GaN沟道层的质量较好，提高最终得到的HEMT外延片的质量。
例如，GaN沟道层的厚度为400nm。GaN沟道层的厚度较为恰当，成本较为合理的同时可以有效提高HEMT外延片的质量。
示例性地，AlGaN势垒层的厚度的取值范围为20～25nm，能够保证HEMT外延片的质量。
示例性地，GaN盖帽层可为P型GaN层，便于制备与获取。
可选地，GaN盖帽层的厚度的取值范围为3～5nm，得到的GaN盖帽层整体的质量较好。
示例性地，GaN盖帽层内的杂质为Mg，便于制备与获取。
需要说明的是，图3仅为本公开实施例提供的HEMT外延片的一种实现方式，在本公开所提供的其他实现方式中，HEMT外延片也可为包括有反射层的其他形式的HEMT外延片，本公开对此不做限制。
本公开实施例提供了一种HEMT器件，该HEMT器件包括如图3所示的HEMT外延片。
以上，并非对本公开作任何形式上的限制，虽然本公开已通过实施例揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。

Claims (10)

1.一种HEMT外延片，其特征在于，所述HEMT外延片包括：
Si衬底、依次层叠在所述Si衬底上的复合过渡层、AlGaN缓冲层、AlGaN高阻层、GaN沟道层、AlGaN势垒层与GaN盖帽层，
所述复合过渡层包括依次层叠在所述Si衬底上的低温BP成核层、高温BP成核层和预铺Al层，所述低温BP成核层的生长温度低于所述高温BP成核层的生长温度。
2.根据权利要求1所述的HEMT外延片，其特征在于，所述低温BP成核层的生长温度的取值范围为600℃～800℃，所述高温BP成核层的生长温度的取值范围为900℃～1100℃；
所述低温BP成核层的厚度的取值范围为10nm～40nm，所述高温BP成核层的生长温度的取值范围为150nm～250nm；
所述低温BP成核层的生长压力的取值范围为200mbar～300mbar，所述高温BP成核层的生长压力的取值范围为50mbar～100mbar。
3.根据权利要求1所述的HEMT外延片，其特征在于，所述预铺Al层的生长温度的取值范围为900℃～1100℃，所述预铺Al层的生长压力的取值范围为40mbar～70mbar，所述预铺Al层的厚度的取值范围为1nm～5nm。
4.根据权利要求1至3任一项所述的HEMT外延片，其特征在于，所述HEMT外延片还包括：位于所述GaN沟道层和所述AlGaN势垒层之间的AlN***层。
5.一种HEMT外延片的制备方法，其特征在于，所述制备方法包括：
提供一Si衬底；
在所述Si衬底上生长复合过渡层，所述复合过渡层包括依次层叠在所述Si衬底上的低温BP成核层、高温BP成核层和预铺Al层；
在所述复合过渡层上依次生长AlGaN缓冲层、AlGaN高阻层、GaN沟道层、AlGaN势垒层与GaN盖帽层。
6.根据权利要求5所述的制备方法，其特征在于，所述在所述Si衬底上生长复合过渡层，包括：按照如下方式制备所述低温BP成核层：
在生长温度的取值范围为600℃～800℃，生长压力的取值范围为200mbar～300mbar的条件下，生长厚度的取值范围为10nm～40nm的所述低温BP成核层。
7.根据权利要求5所述的制备方法，其特征在于，所述在所述Si衬底上生长复合过渡层，包括：按照如下方式制备所述高温BP成核层：
在生长温度的取值范围为900℃～1100℃，生长压力的取值范围为50mbar～100mbar的条件下，生长厚度的取值范围为150nm～250nm的所述高温BP成核层。
8.根据权利要求5所述的制备方法，其特征在于，所述在所述Si衬底上生长复合过渡层，包括：按照如下方式制备所述预铺Al层：
在生长温度的取值范围为900℃～1100℃的条件下，生长压力的取值范围为40mbar～70mbar的条件下，生长厚度的取值范围为1nm～5nm的所述预铺Al层。
9.根据权利要求5至8任一项所述的制备方法，其特征在于，所述制备方法还包括：
在所述GaN沟道层和所述AlGaN势垒层之间生长AlN***层。
10.一种HEMT器件，其特征在于，所述HEMT器件包括如权利要求1至4任一项所述的HEMT外延片。
CN202210708221.9A 2022-06-21 2022-06-21 Hemt外延片及其制备方法、hemt器件 Pending CN115274818A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210708221.9A CN115274818A (zh) 2022-06-21 2022-06-21 Hemt外延片及其制备方法、hemt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210708221.9A CN115274818A (zh) 2022-06-21 2022-06-21 Hemt外延片及其制备方法、hemt器件

Publications (1)

Publication Number Publication Date
CN115274818A true CN115274818A (zh) 2022-11-01

Family

ID=83761083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210708221.9A Pending CN115274818A (zh) 2022-06-21 2022-06-21 Hemt外延片及其制备方法、hemt器件

Country Status (1)

Country Link
CN (1) CN115274818A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799332A (zh) * 2023-02-13 2023-03-14 江西兆驰半导体有限公司 一种极性硅基高电子迁移率晶体管及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799332A (zh) * 2023-02-13 2023-03-14 江西兆驰半导体有限公司 一种极性硅基高电子迁移率晶体管及其制备方法
CN115799332B (zh) * 2023-02-13 2023-04-21 江西兆驰半导体有限公司 一种极性硅基高电子迁移率晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN114628555B (zh) 发光二极管外延片及其制备方法
JP2008263023A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
CN116960173B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN115274818A (zh) Hemt外延片及其制备方法、hemt器件
CN114420754A (zh) 改善高阻层的高电子迁移率晶体管外延片及其制备方法
CN112186081B (zh) 发光二极管外延片及其制备方法
CN114914296B (zh) 一种外延片、外延片制备方法及高电子迁移率晶体管
CN114855273B (zh) 一种外延片制备方法、外延片以及发光二极管
CN112864286B (zh) 发光二极管外延片制备方法
CN112864285B (zh) 发光二极管外延片制备方法
CN113193083B (zh) 发光二极管外延片制备方法
CN114649194A (zh) 提高晶体质量的掺硼硅衬底hemt外延片制备方法
CN112501689A (zh) 一种氮化镓pin结构的外延生长方法
US9761686B2 (en) Semiconductor wafer, method of producing semiconductor wafer, and heterojunction bipolar transistor
JP2007042936A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
CN113193087B (zh) 发光二极管外延片制备方法
CN113284987B (zh) 发光二极管外延片的制备方法
CN115241067A (zh) 提高平整度的hemt外延片制备方法及外延片
CN112928162B (zh) 高电子迁移率晶体管外延片及其制备方法
CN117613158B (zh) 一种GaN基LD外延结构及其制备方法
CN114395797B (zh) 高阻硅外延片生长方法及生长设备
CN112186083B (zh) 发光二极管外延片及其制备方法
JPH02203520A (ja) 化合物半導体結晶の成長方法
CN113990940B (zh) 碳化硅外延结构及其制造方法
CN114220729A (zh) 提高高电子迁移率晶体管外延片的质量的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination