CN115273677B - 显示面板、拼接显示模组以及拼接显示模组的制作方法 - Google Patents

显示面板、拼接显示模组以及拼接显示模组的制作方法 Download PDF

Info

Publication number
CN115273677B
CN115273677B CN202210843822.0A CN202210843822A CN115273677B CN 115273677 B CN115273677 B CN 115273677B CN 202210843822 A CN202210843822 A CN 202210843822A CN 115273677 B CN115273677 B CN 115273677B
Authority
CN
China
Prior art keywords
light
driving
display
component
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210843822.0A
Other languages
English (en)
Other versions
CN115273677A (zh
Inventor
李柱辉
李燕芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210843822.0A priority Critical patent/CN115273677B/zh
Priority to PCT/CN2022/110757 priority patent/WO2024016394A1/zh
Publication of CN115273677A publication Critical patent/CN115273677A/zh
Application granted granted Critical
Publication of CN115273677B publication Critical patent/CN115273677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请实施例公开了一种显示面板、拼接显示模组以及拼接显示模组的制作方法，显示面板包括第一显示区和第二显示区，第二显示区至少沿第一方向设于第一显示区的***；显示面板包括多个第一像素组，第一像素组设于第二显示区，第一像素组包括第一驱动组件、第二驱动组件、第一发光组件和第二发光组件，第一驱动组件电性连接于第一发光组件，第二驱动组件电性连接于第二发光组件；在第一像素组中，第一驱动组件沿第一方向设于第一发光组件的一侧，第二驱动组件沿第一方向设于第一驱动组件的远离第一发光组件的一侧，第二发光组件沿第一方向设于第二驱动组件的远离第一驱动组件的一侧。

Description

显示面板、拼接显示模组以及拼接显示模组的制作方法
技术领域
本申请涉及显示领域，具体涉及一种显示面板、拼接显示模组以及拼接显示模组的制作方法。
背景技术
近年来也兴起了很多新型的显示技术，例如量子点发光二极管(Quantum DotLight Emitting Diodes，QLED)显示、电子墨水屏(E-ink)、柔性LCD、钙钛矿发光二极管(Perovskite light-emitting didoes，PeLEDs)显示、迷你发光二极管(Mini Light-emitting Diode，Mini LED)、微发光二极管(Micro Light-emitting Diode，Micro LED)等等。这些新技术因还存在成本、寿命、可靠性等一些问题，还具备不了像液晶显示器(LiquidCrystal Display，LCD)和有机电激光显示(Organic Light-Emitting Diode，OLED)同样高的量产性。其中，Micro-LED是指以微米量级LED为发光像素单元，将其与驱动模块组装形成高密度显示阵列的技术。与当前主流的LCD、OLED等显示技术相比，Micro LED在亮度、分辨率、能耗、使用寿命、响应速度和热稳定性等方面具有跨代优势，是国际公认的未来显示技术。
大尺寸显示市场非常庞大，例如商场广告、中控台、会议室、体育馆等等。目前的大尺寸显示屏主要有四种：
(1)LCD拼接屏，该方案成本较低，但只能应用在室内，且有明显的拼接缝；
(2)PCB板小间距LED拼接屏，该技术可以实现无缝拼接及高亮显示，但分辨率较低，且模组庞大复杂；
(3)投影显示，该技术亮度很低，且画面不清晰，图像易变形，仅能满足一般的室内办公；
(4)玻璃基Mini LED拼接屏，该技术可以实现无缝拼接及高亮、高分辨率显示，而且轻薄美观，缺点在于Mini LED芯片大，颗粒感明显，不适合近距离观看。
相比于上述方案，玻璃基Micro-LED拼接屏不仅具备了玻璃基Mini LED拼接屏的所有优点，而且还具备更高分辨率、更细腻画质等优点，具有更佳的显示特性，适用于大尺寸显示。
如图1所示，现有技术的像素单元通常包括驱动组件1和发光组件2，发光组件2设于驱动组件1的一侧，驱动组件1的宽度等于像素单元的宽度，采用上述像素单元的屏幕在拼接时，拼缝较大，影响观感。为了解决拼缝问题，如图2所示，发光组件2可以采用小尺寸的LED灯珠，并在像素单元四周设置负公差区3，拼接时，可以将屏幕边缘的负公差区3切除，增加拼接冗余量，可以满足无缝拼接的效果，但该方案只适用于低分辨率的拼接屏，并不适用于高分辨率的拼接屏。
在对现有技术的研究和实践过程中，本申请的发明人发现，如图2所示，可以通过在像素单元上设置负公差来减小拼缝，具体来说，压缩驱动组件1的空间，在驱动组件1和发光组件2的周围形成负公差区3，采用上述像素单元的屏幕在拼接时，可以将屏幕边缘的负公差区3切除，增加拼接冗余量，可以满足无缝拼接的效果，但是图2的方案仍然无法很好地消除拼缝。
因此，亟需一种能够解决上述问题的技术方案。
发明内容
本申请实施例提供一种显示面板、拼接显示模组以及拼接显示模组的制作方法，可以解决难以消除拼接屏幕的拼缝的技术问题。
本申请实施例提供一种显示面板，所述显示面板包括第一显示区和第二显示区，所述第二显示区至少沿第一方向设于所述第一显示区的一侧的***，所述显示面板包括：
多个第一像素组，设于所述第二显示区，所述第一像素组包括第一驱动组件、第二驱动组件、第一发光组件和第二发光组件，所述第一驱动组件电性连接于所述第一发光组件，所述第二驱动组件电性连接于所述第二发光组件；在所述第一像素组中，所述第一驱动组件沿所述第一方向设于第一发光组件的一侧，所述第二驱动组件沿所述第一方向设于所述第一驱动组件的远离所述第一发光组件的一侧，所述第二发光组件沿所述第一方向设于所述第二驱动组件的远离所述第一驱动组件的一侧。
可选的，在本申请的一些实施例中，在所述像素组中，所述第一驱动组件和所述第二驱动组件呈轴对称设置，且所述第一驱动组件和所述第二驱动组件的结构相同。
可选的，在本申请的一些实施例中，所述显示面板还包括多个第二像素组，所述多个第二像素组设于所述第一显示区，多个所述第一像素组和多个所述第二像素组呈阵列分布。
可选的，在本申请的一些实施例中，所述第一像素组的结构与所述第二像素组的结构相同。
可选的，在本申请的一些实施例中，所述第一像素组的像素间距等于所述第二像素组的像素间距。
可选的，在本申请的一些实施例中，所述第一驱动组件包括至少一个第一薄膜晶体管，所述第一发光组件包括至少一个发光组件，所述第一薄膜晶体管电性连接于对应的所述发光组件。
可选的，在本申请的一些实施例中，所述显示面板还包括多条栅线、多条数据线、多条第一电源线和多条第二电源线；
所述第一驱动组件还包括至少一个第二薄膜晶体管，所述第二薄膜晶体管的控制端电性连接于所述栅线，所述第二薄膜晶体管的输入端电性连接于所述数据线，所述第二薄膜晶体管的输出端电性连接于所述第一薄膜晶体管的控制端，所述第一薄膜晶体管的输入端电性连接于所述第一电源线；
所述发光组件具有第一引脚和第二引脚，所述第一薄膜晶体管的输出端电性连接于所述发光组件的第一引脚，所述发光组件的第二引脚电性连接于所述第二电源线。
本申请实施例还提供一种拼接显示模组，包括至少两个显示面板，至少两个所述显示面板拼接，所述显示面板采用如上所述的显示面板。
本申请实施例还提供一种拼接显示模组的制作方法，包括：
步骤B1、提供至少两个显示面板，所述显示面板包括第一显示区、第二显示区和负公差区，所述第二显示区至少沿第一方向设于所述第一显示区的***，所述负公差区设于所述第二显示区的远离所述第一显示区的一侧，所述第二显示区设有多个第一像素组，所述第一像素组包括第一驱动组件、第二驱动组件、第一发光组件和第二发光组件，所述第一驱动组件电性连接于所述第一发光组件，所述第二驱动组件电性连接于所述第二发光组件；在所述第一像素组中，所述第一驱动组件沿所述第一方向设于第一发光组件的一侧，所述第二驱动组件沿所述第一方向设于所述第一驱动组件的远离所述第一发光组件的一侧，所述第二发光组件沿所述第一方向设于所述第二驱动组件的远离所述第一驱动组件的一侧；
步骤B2、去除所述显示面板的负公差区；
步骤B3、将至少两个所述显示面板拼接在一起，从而得到拼接显示模组。
可选的，在本申请的一些实施例中，在所述步骤B1中，所述负公差区的宽度大于或等于0.2毫米，且所述负公差区的宽度小于或等于0.6毫米。
本申请实施例采用一种显示面板、拼接显示模组以及拼接显示模组的制作方法，通过在第一发光组件和第二发光组件之间设置第一驱动组件和第二驱动组件，可以充分利用第一发光组件和第二发光组件之间的间隔区域，使得显示面板在沿第一方向上的负公差增大，且显示面板在沿第一方向上的最外侧均是发光组件，可以有效消除拼缝。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术的像素单元的结构示意图；
图2是一种改进的像素单元的结构示意图；
图3是本申请实施例提供的显示面板的结构示意图；
图4是本申请实施例提供的第一像素组的结构示意图；
图5是图2的像素单元和本申请的第一像素组的对比示意图；
图6是本申请实施例提供的显示面板的原理示意图；
图7是本申请实施例提供的像素单元的俯视结构示意图；
图8是本申请实施例提供的像素单元的等效电路图；
图9是本申请实施例提供的第一薄膜晶体管的剖视结构示意图；
图10是本申请实施例提供的第二薄膜晶体管的剖视结构示意图；
图11是本申请实施例提供的存储电容的剖视结构示意图；
图12是本申请实施例提供的第三薄膜晶体管的剖视结构示意图；
图13是本申请实施例提供的拼接显示模组的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种显示面板、拼接显示模组以及拼接显示模组的制作方法。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参阅图3，本申请实施例提供一种显示面板10，显示面板10包括第一显示区AA1和第二显示区AA2，第二显示区AA2至少沿第一方向Y设于第一显示区AA1的***，即相比于第一显示区AA1而言，第二显示区AA2沿第一方向Y更靠近显示面板10的边缘。在本申请实施例中，第二显示区AA2环绕第一显示区AA1的四周，当然，根据实际情况的选择和具体需求设置，第二显示区AA2可以只沿第一方向Y设于第一显示区AA1***的一侧，或者，第二显示区AA2沿第一方向Y设于第一显示区AA1***的相对两侧，在此不做唯一限定。
具体的，结合图3与图4，显示面板10包括多个第一像素组PG1，第一像素组PG1设于第二显示区AA2。第一像素组PG1包括第一像素单元P1和第二像素单元P2，第一像素单元P1沿第一方向Y设于第二像素单元P2的一侧。其中，第一像素单元P1包括第一驱动组件17和第一发光组件16，第一驱动组件17电性连接于第一发光组件16，第一驱动组件17用于控制第一发光组件16的开启与关闭。第二像素单元P2包括第二驱动组件18和第二发光组件19，第二驱动组件18电性连接于第二发光组件19，第二驱动组件18用于控制第二发光组件19的开启与关闭。
在一个第一像素组PG1中，第一驱动组件17沿第一方向Y设于第一发光组件16的一侧，第二驱动组件18沿第一方向Y设于第一驱动组件17的远离第一发光组件16的一侧，第二发光组件19沿第一方向Y设于第二驱动组件18的远离第一驱动组件17的一侧，即第一发光组件16、第一驱动组件17、第二驱动组件18和第二发光组件19沿第一方向Y依次排列。
如图5所示，图5为图2的像素单元和本申请的第一像素组PG1的对比示意图。在相同像素间距的情况下，本申请在图2的像素单元的基础上，将相邻两个像素单元中，位于上方的像素单元的驱动组件1转移至发光组件2的下方，使得相邻两个像素单元中，两个驱动组件1位于两个发光组件2之间，从而得到本申请的第一像素组PG1。相比之下，图2的像素单元所对应的显示面板10的在切除最***的负公差区3后，显示面板10的沿第一方向Y的长度为L1；本申请的第一像素组PG1所对应的显示面板10的在切除最***的负公差区NTA后，显示面板10的沿第一方向Y的长度为L2，显然，L2小于L1。由此可见，本申请通过在第一发光组件16和第二发光组件19之间设置第一驱动组件17和第二驱动组件18，可以充分利用第一发光组件16和第二发光组件19之间的间隔区域，使得显示面板10在沿第一方向Y上的负公差增大，且显示面板10在沿第一方向Y上的最外侧均是发光组件，可以有效消除拼缝。
值得一提的是，如图5所示，本申请的第一像素组PG1所对应的显示面板10中，上方的负公差较大，即显示面板10在第一方向Y的上方的负公差的余量较大。为了使得下方的负公差与上方的负公差一致，可以调整显示面板10中的所有像素单元的位置，使得显示面板10中的所有像素单元居中设置，使得下方的负公差与上方的负公差一致。同样的，由于显示面板10在第一方向Y上的负公差的余量较大，为了增大显示面板10左右两边的负公差，可以调整第一驱动组件17、第二驱动组件18、第一发光组件16和第二发光组件19的形状，例如，增大第一驱动组件17、第二驱动组件18、第一发光组件16和第二发光组件19沿第一方向Y的长度，缩小第一驱动组件17、第二驱动组件18、第一发光组件16和第二发光组件19沿第二方向X的宽度，从而使得显示面板10上方、下方、左侧和右侧的负公差增加。
需要说明的是，第一方向Y和第二方向X之间的夹角大于0°且小于或等于90°，在本申请实施例中，第一方向Y和第二方向X垂直，当然，根据实际情况的选择和具体需求设置，第一方向Y和第二方向X之间的夹角可以做适当调整，在此不做唯一限定。
在本申请实施例中，第一发光组件16和第二发光组件19均包括发光器件161，发光器件161可以为LED、Mini LED、Micro LED和OLED等，在此不做唯一限定。第一驱动组件17和第二驱动组件18指的是用于驱动发光器件161工作的元件，具体可以但不限于包括薄膜晶体管和电容等元件。
如图3和图6所示，本申请实施例的显示面板10在切除完负公差区NTA后，可以减少边缘的不发光的区域，采用本申请实施例的显示面板10进行拼接，可以得到无拼缝的拼接显示模组，有利于实现高分辨率的拼接显示模组。
具体的，如图7至图9所示，第一驱动组件17包括至少一个子驱动组171，第一发光组件16包括至少一个发光器件161，子驱动组171和发光器件161一一对应，每个子驱动组171电性连接于对应的发光器件161。在本申请实施例中，驱动组件包括三个子驱动组171，第一发光组件16包括三个发光器件161，三个发光器件161分别为红色发光器件1611、绿色发光器件1612和蓝色发光器件1613，每个子驱动组171电性连接于对应的发光器件161。需要说明的是，红色发光器件1611指用于发红光的发光器件161，绿色发光器件1612指用于发绿光的发光器件161，蓝色发光器件1613指用于发蓝光的发光器件161。
可以理解的是，根据实际情况的选择和具体需求设置，第一驱动组件17中的子驱动组171的数量和第一发光组件16中的发光器件161的数量可以做适当调整，在此不做唯一限定。
具体的，如图7至图9所示，子驱动组171包括一个第一薄膜晶体管T1，第一薄膜晶体管T1电性连接于对应的发光器件161，从而使得第一薄膜晶体管T1可以驱动对应的发光器件161工作。此结构下，通过一个薄膜晶体管可以控制发光器件161的开启和关闭，结构简单，易于实现。
具体的，如图9所示，显示面板10包括基板11、第一遮光电极LS1、缓冲层12、第一有源层AL1、栅极绝缘层13、第一栅极GE1、层间绝缘层14、第一源极SE1、第一漏极DE1以及钝化层15。第一遮光电极LS1设于基板11上，缓冲层12覆盖在基板11和第一遮光电极LS1上。第一有源层AL1设于缓冲层12上，且第一有源层AL1对应第一遮光电极LS1设置。栅极绝缘层13设于第一有源层AL1上，第一栅极GE1设于栅极绝缘层13上，且第一栅极GE1对应第一有源层AL1设置。层间绝缘层14覆盖在第一有源层AL1、栅极绝缘层13和第一栅极GE1上。第一源极SE1和第一漏极DE1间隔设于层间绝缘层14上，且第一源极SE1与第一遮光电极LS1电性连接，第一源极SE1与第一有源层AL1的一端电性连接，第一漏极DE1与第一有源层AL1的另一端电性连接。钝化层15覆盖在层间绝缘层14、第一源极SE1和第一漏极DE1上。
本申请实施例中，第一有源层AL1、第一栅极GE1、第一源极SE1和第一漏极DE1组成第一薄膜晶体管T1，其中，第一薄膜晶体管T1的控制端为第一栅极GE1，输入端为第一源极SE1，输出端为第一漏极DE1。
具体的，显示面板10还包括第一焊垫Pad1，第一焊垫Pad1与第一漏极DE1电性连接，发光器件161具有第一引脚1614，第一引脚1614绑定于第一焊垫Pad1，从而使得第一薄膜晶体管T1与发光器件161电性连接。
具体的，如图7、图8和图10所示，显示面板10还包括多条栅线G、多条数据线D、第一电源线VDD和第二电源线VSS。子驱动组171还包括一个第二薄膜晶体管T2，第二薄膜晶体管T2的控制端电性连接于栅线G，第二薄膜晶体管T2的输入端电性连接于数据线D，第二薄膜晶体管T2的输出端电性连接于第一薄膜晶体管T1的控制端，第一薄膜晶体管T1的输入端电性连接于第一电源线VDD；结合图9，发光器件161还具有第二引脚1615，发光器件161的第二引脚1615电性连接于第二电源线VSS。
具体的，如图10所示，显示面板10还包括第二遮光电极LS2、第二有源层AL2、第二栅极GE2、第二源极SE2以及第二漏极DE2。第二遮光电极LS2设于基板11上，且第二遮光电极LS2与第一遮光电极LS1间隔设置，缓冲层12还覆盖在第二遮光电极LS2上。第二有源层AL2设于缓冲层12上，且第二有源层AL2对应第二遮光电极LS2设置。栅极绝缘层13还设于第二有源层AL2上，第二栅极GE2设于栅极绝缘层13上，且第二栅极GE2对应第二有源层AL2设置。层间绝缘层14覆盖在第二有源层AL2和第二栅极GE2上。第二源极SE2和第二漏极DE2间隔设于层间绝缘层14上，且第二源极SE2与第二遮光电极LS2电性连接，第二源极SE2与第二有源层AL2的一端电性连接，第二漏极DE2与第二有源层AL2的另一端电性连接。钝化层15还覆盖在第二源极SE2和第二漏极DE2上。
本申请实施例中，第二有源层AL2、第二栅极GE2、第二源极SE2和第二漏极DE2组成第二薄膜晶体管T2，其中，第二薄膜晶体管T2的控制端为第二栅极GE2，输入端为第二源极SE2，输出端为第二漏极DE2。第一源极SE1电性连接于第一电源线VDD，第二引脚1615电性连接于第二电源线VSS，第二栅极GE2电性连接于栅线G，第二源极SE2电性连接于数据线D，第二漏极DE2电性连接于第一栅极GE1。
具体的，如图7至图9所示，显示面板10还包括第二焊垫Pad2，第二焊垫Pad2与第二电源线VSS电性连接，第二引脚1615绑定于第二焊垫Pad2。
具体的，如图7、图8和图11所示，显示面板10还包括第一信号线RD和第二信号线Vref。第一驱动组件17还包括至少一个第三薄膜晶体管T3，第三薄膜晶体管T3的控制端与第一信号线RD电性连接，第三薄膜晶体管T3的输入端与第二信号线Vref电性连接，第三薄膜晶体管T3的输出端与第一薄膜晶体管T1的输出端电性连接。此结构下，当检测到第一薄膜晶体管T1的阈值电压异常时，可以为第一薄膜晶体管T1的输出端提供补偿电压。
具体的，如图11所示，显示面板10还包括第三遮光电极LS3、第三有源层AL3、第三栅极GE3、第三源极SE3以及第三漏极DE3。第三遮光电极LS3设于基板11上，且第三遮光电极LS3、第二遮光电极LS2与第一遮光电极LS1相互间隔设置，缓冲层12还覆盖在第三遮光电极LS3上。第三有源层AL3设于缓冲层12上，且第三有源层AL3对应第三遮光电极LS3设置。栅极绝缘层13还设于第三有源层AL3上，第三栅极GE3设于栅极绝缘层13上，且第三栅极GE3对应第三有源层AL3设置。层间绝缘层14覆盖在第三有源层AL3和第三栅极GE3上。第三源极SE3和第三漏极DE3间隔设于层间绝缘层14上，且第三源极SE3与第三遮光电极LS3电性连接，第三源极SE3与第三有源层AL3的一端电性连接，第三漏极DE3与第三有源层AL3的另一端电性连接。钝化层15还覆盖在第三源极SE3和第三漏极DE3上。
本申请实施例中，第三有源层AL3、第三栅极GE3、第三源极SE3和第三漏极DE3组成第三薄膜晶体管T3，其中，第三薄膜晶体管T3的控制端为第三栅极GE3，输入端为第三源极SE3，输出端为第三漏极DE3，第三漏极DE3电性连接于第一漏极DE1。
具体的，如图7、图8和图12所示，子驱动组171还包括存储电容Cst，第二薄膜晶体管T2的输出端通过存储电容Cst与第一薄膜晶体管T1的输出端连接。具体来说，存储电容Cst包括第一电容C1和第二电容C2，第一电容C1和第二电容C2并联，其中，第一漏极DE1和第一栅极GE1之间形成第一电容C1，第一遮光电极LS1和第一栅极GE1之间形成第二电容C2。
具体的，同一第一像素组PG1中，第一像素单元P1和第二像素单元P2呈轴对称设置，即第一驱动组件17和第二驱动组件18呈轴对称设置，第一发光组件16和第二发光组件19呈轴对称设置。并且，第一驱动组件17和第二驱动组件18的结构相同，第一发光组件16和第二发光组件19的结构相同。其中，第一驱动组件17和第二驱动组件18的结构相同，第一发光组件16和第二发光组件19的结构相同，指的是第二驱动组件18也包括至少一个子驱动组171，第二发光组件19包括至少一个发光器件161，第二驱动组件18的子驱动组171与第二发光组件19的发光器件161一一对应，每个第二驱动组件18的子驱动组171电性连接于第二发光组件19对应的发光器件161。第一驱动组件17和第二驱动组件18呈轴对称设置，第一发光组件16和第二发光组件19呈轴对称设置，指的是第一驱动组件17中的元件的布局和第二驱动组件18中的元件的布局呈轴对称设置，第一发光组件16中的发光器件161的布局和第二发光组件19中的发光器件161的布局呈轴对称设置。
具体的，栅线G、数据线D、第一电源线VDD、第二电源线VSS、第一信号线RD和第二信号线Vref平行设置，具体来说，栅线G、数据线D、第一电源线VDD、第二电源线VSS、第一信号线RD和第二信号线Vref平行于第一方向Y。栅线G和第一电源线VDD分别设置于第一像素单元P1和第二像素单元P2的相对两侧，具体来说，栅线G和第一电源线VDD沿第二方向X设置于第一像素单元P1和第二像素单元P2的相对两侧，第一信号线RD设于栅线G的靠近第一电源线VDD的一侧，第二电源线VSS设第一信号线RD的靠近第一电源线VDD的一侧，数据线D和第二信号线Vref设于第一电源线VDD和第二电源线VSS之间，第一驱动组件17、第二驱动组件18、第一发光组件16和第二发光组件19位于第一电源线VDD和第二电源线VSS之间，第一驱动组件17和第二驱动组件18中的子驱动组171沿第二方向X排列，数据线D设于子驱动组171及其对应的发光器件161的其中一侧。此结构下，走线、子驱动组171和发光器件161工作时会发热，通过合理分配走线、子驱动组171和发光器件161，使得走线、子驱动组171和发光器件161均匀分布，显示面板10可以均匀发热，避免热量集中导致显示面板10异常，从而提高显示面板10的可靠性。
具体的，如图6所示，显示面板10包括多个第一像素单元P1和多个第二像素单元P2，多个第一像素单元P1和多个第二像素单元P2呈阵列分布。在第一方向Y上，即在列方向上，第一像素单元P1和第二像素单元P2交错设置。在第二方向X上，即在行方向上，第2n行的像素单元为第二像素单元P2，第2n+1行的像素单元为第一像素单元P1，其中，n为自然数。
具体的，如图8所示，显示面板10还包括多条第一转接线S1，第一转接线S1平行于第二方向X，栅线G与第一转接线S1搭接，栅线G通过第一转接线S1与第二薄膜晶体管T2的控制端电性连接。
具体的，如图8所示，显示面板10还包括多条第二转接线S2，第二转接线S2平行于第二方向X，第一电源线VDD与第二转接线S2搭接，第一电源线VDD通过第二转接线S2与第一薄膜晶体管T1的输入端电性连接。
具体的，如图8所示，显示面板10还包括多条第三转接线S3，第三转接线S3平行于第二方向X，第二电源线VSS与第三转接线S3搭接，第二电源线VSS通过第三转接线S3与第二焊垫Pad2电性连接。
具体的，如图8所示，显示面板10还包括多条第四转接线S4，第四转接线S4平行于第二方向X，第一信号线RD与第四转接线S4搭接，第一信号线RD通过第四转接线S4与第三薄膜晶体管T3的控制端电性连接。
具体的，如图8所示，显示面板10还包括多条第五转接线S5，第五转接线S5平行于第二方向X，第二信号线Vref与第五转接线S5搭接，第二信号线Vref通过第五转接线S5与第三薄膜晶体管T3的输入端电性连接。
具体的，在同一像素单元(第一像素单元P1或第二像素单元P2)中，红色发光器件1611的第一薄膜晶体管T1的输入端、绿色发光器件1612的第一薄膜晶体管T1的输入端和蓝色发光器件1613的第一薄膜晶体管T1的输入端电性连接于不同的数据线D；红色发光器件1611的第二薄膜晶体管T2的控制端、绿色发光器件1612的第二薄膜晶体管T2的控制端和蓝色发光器件1613的第二薄膜晶体管T2的控制端电性连接于同一条栅线G；红色发光器件1611的第三薄膜晶体管T3的控制端、绿色发光器件1612的第三薄膜晶体管T3的控制端和蓝色发光器件1613的第三薄膜晶体管T3的控制端电性连接于同一条第一信号线RD，红色发光器件1611的第三薄膜晶体管T3的输入端、绿色发光器件1612的第三薄膜晶体管T3的输入端和蓝色发光器件1613的第三薄膜晶体管T3的输入端电性连接于同一条第二信号线Vref。
具体的，显示面板10还包括多个第二像素组PG2，多个第二像素组PG2设于第一显示区AA1，多个第一像素组PG1和多个第二像素组PG2呈阵列分布。
具体的，第一像素组PG1的结构与第二像素组PG2的结构相同，即第二像素组PG2也包括第一像素单元P1和第二像素单元P2，且第二像素组PG2中的第一像素单元P1和第二像素单元P2呈轴对称设置。
具体的，第一像素组PG1的像素间距等于第二像素组PG2的像素间距，使得显示面板10可以均匀出光。需要说明的是，像素间距指的是相邻两个像素单元之间的中心的间距。
请参阅图13，本申请实施例还提供一种拼接显示模组，包括至少两个如上所述的显示面板10，至少两个显示面板10拼接在一起。拼接显示模组可以是固定终端，例如台式电脑、电视、大尺寸显示屏幕等。在此实施例中，拼接显示模组还包括终端本体20，终端本体20即为外壳，显示面板10固定于终端本体20上。
本申请实施例还提供一种拼接显示模组的制作方法，包括：
步骤B1、如图6所示，提供至少两个显示面板10，显示面板10采用上述实施例的显示面板10，并且，显示面板10还包括负公差区NTA，负公差区NTA设于第二显示区AA2的远离第一显示区AA1的一侧；
步骤B2、如图6所示，去除显示面板10的负公差区NTA，具体可以但不限于通过激光切割和研磨等方式去除显示面板10的负公差区NTA；
步骤B3、如图13所示，将至少两个显示面板10拼接在一起，从而得到拼接显示模组。
具体的，负公差区NTA的宽度大于或等于0.2毫米，通过切除负公差区NTA可以消除相邻两个显示面板10之间的拼缝。
进一步的，负公差区NTA的宽度小于或等于0.6毫米，可以避免由于负公差区NTA太大而导致浪费物料的情况发生。
以上对本申请实施例所提供的一种显示面板、拼接显示模组以及拼接显示模组的制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种显示面板，其特征在于，所述显示面板包括第一显示区和第二显示区，所述第二显示区至少沿第一方向设于所述第一显示区的***，所述显示面板包括：
多个第一像素组，设于所述第二显示区，所述第一像素组包括第一像素单元和第二像素单元，所述第一像素单元包括第一驱动组件和第一发光组件，所述第二像素单元包括第二驱动组件和第二发光组件，所述第一驱动组件电性连接于所述第一发光组件，所述第二驱动组件电性连接于所述第二发光组件；在所述第一像素组中，所述第一驱动组件沿所述第一方向设于第一发光组件的一侧，所述第二驱动组件沿所述第一方向设于所述第一驱动组件的远离所述第一发光组件的一侧，所述第二发光组件沿所述第一方向设于所述第二驱动组件的远离所述第一驱动组件的一侧；以及
均沿所述第一方向延伸的多条栅线、多条数据线、多条第一电源线和多条第二电源线，所述栅线和所述第一电源线沿第二方向设置于所述第一像素单元和所述第二像素单元的相对两侧，所述第二电源线设置于所述栅线的靠近所述第一电源线的一侧，所述数据线设置于所述第一电源线和所述第二电源线之间，所述第一驱动组件、所述第二驱动组件、所述第一发光组件以及所述第二发光组件位于所述第一电源线和所述第二电源线之间。
2.如权利要求1所述的显示面板，其特征在于，在所述第一像素组中，所述第一驱动组件和所述第二驱动组件呈轴对称设置，且所述第一驱动组件和所述第二驱动组件的结构相同。
3.如权利要求1所述的显示面板，其特征在于，所述显示面板还包括多个第二像素组，所述多个第二像素组设于所述第一显示区，多个所述第一像素组和多个所述第二像素组呈阵列分布。
4.如权利要求3所述的显示面板，其特征在于，所述第一像素组的结构与所述第二像素组的结构相同。
5.如权利要求3所述的显示面板，其特征在于，所述第一像素组的像素间距等于所述第二像素组的像素间距。
6.如权利要求1-5任一项所述的显示面板，其特征在于，所述第一驱动组件包括至少一个第一薄膜晶体管，所述第一发光组件包括至少一个发光器件，所述第一薄膜晶体管电性连接于对应的所述发光器件。
7.如权利要求6所述的显示面板，其特征在于，所述第一驱动组件还包括至少一个第二薄膜晶体管，所述第二薄膜晶体管的控制端电性连接于所述栅线，所述第二薄膜晶体管的输入端电性连接于所述数据线，所述第二薄膜晶体管的输出端电性连接于所述第一薄膜晶体管的控制端，所述第一薄膜晶体管的输入端电性连接于所述第一电源线；
所述发光器件具有第一引脚和第二引脚，所述第一薄膜晶体管的输出端电性连接于所述发光器件的第一引脚，所述发光器件的第二引脚电性连接于所述第二电源线。
8.一种拼接显示模组，其特征在于，包括至少两个显示面板，至少两个所述显示面板拼接，所述显示面板采用如权利要求1-7任一项所述的显示面板。
9.一种拼接显示模组的制作方法，其特征在于，用于制作如权利要求8所述的拼接显示模组，所述制作方法包括：
步骤B1、提供至少两个显示面板，所述显示面板包括第一显示区、第二显示区和负公差区，所述第二显示区至少沿第一方向设于所述第一显示区的***，所述负公差区设于所述第二显示区的远离所述第一显示区的一侧，所述第二显示区设有多个第一像素组，所述第一像素组包括第一驱动组件、第二驱动组件、第一发光组件和第二发光组件，所述第一驱动组件电性连接于所述第一发光组件，所述第二驱动组件电性连接于所述第二发光组件；在所述第一像素组中，所述第一驱动组件沿所述第一方向设于第一发光组件的一侧，所述第二驱动组件沿所述第一方向设于所述第一驱动组件的远离所述第一发光组件的一侧，所述第二发光组件沿所述第一方向设于所述第二驱动组件的远离所述第一驱动组件的一侧；
步骤B2、去除所述显示面板的负公差区；
步骤B3、将至少两个所述显示面板拼接在一起，从而得到拼接显示模组。
10.如权利要求9所述的拼接显示模组的制作方法，其特征在于，在所述步骤B1中，所述负公差区的宽度大于或等于0.2毫米，且所述负公差区的宽度小于或等于0.6毫米。
CN202210843822.0A 2022-07-18 2022-07-18 显示面板、拼接显示模组以及拼接显示模组的制作方法 Active CN115273677B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210843822.0A CN115273677B (zh) 2022-07-18 2022-07-18 显示面板、拼接显示模组以及拼接显示模组的制作方法
PCT/CN2022/110757 WO2024016394A1 (zh) 2022-07-18 2022-08-08 显示面板、拼接显示模组以及拼接显示模组的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210843822.0A CN115273677B (zh) 2022-07-18 2022-07-18 显示面板、拼接显示模组以及拼接显示模组的制作方法

Publications (2)

Publication Number Publication Date
CN115273677A CN115273677A (zh) 2022-11-01
CN115273677B true CN115273677B (zh) 2024-03-15

Family

ID=83767646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210843822.0A Active CN115273677B (zh) 2022-07-18 2022-07-18 显示面板、拼接显示模组以及拼接显示模组的制作方法

Country Status (2)

Country Link
CN (1) CN115273677B (zh)
WO (1) WO2024016394A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115938236A (zh) * 2022-12-12 2023-04-07 湖北长江新型显示产业创新中心有限公司 显示面板、拼接显示装置及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658326A (zh) * 2017-03-20 2018-02-02 广东聚华印刷显示技术有限公司 电致发光显示器件及其像素结构和制作方法
KR20190072196A (ko) * 2017-12-15 2019-06-25 엘지디스플레이 주식회사 마이크로led 표시장치 및 그 구동방법
CN111106128A (zh) * 2018-10-29 2020-05-05 三星电子株式会社 显示装置
CN113223420A (zh) * 2021-05-06 2021-08-06 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089475A (ja) * 2011-10-19 2013-05-13 Canon Inc 発光表示装置及びその製造方法
WO2021103014A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 阵列基板、显示面板、拼接显示面板及显示驱动方法
CN211858095U (zh) * 2020-04-27 2020-11-03 重庆康佳光电技术研究院有限公司 一种显示面板及拼接显示装置
CN114497103A (zh) * 2020-10-26 2022-05-13 佛山市国星光电股份有限公司 一种可拼接的显示模块、制备方法及显示装置
CN214752699U (zh) * 2021-02-25 2021-11-16 广州视源电子科技股份有限公司 Led显示模组及显示屏
CN112991964B (zh) * 2021-03-29 2023-02-28 上海天马微电子有限公司 显示面板、显示装置及显示面板的制作方法
CN114141156B (zh) * 2021-12-09 2023-11-28 惠州华星光电显示有限公司 一种拼接屏及显示装置
CN114648923B (zh) * 2022-03-16 2023-07-25 Tcl华星光电技术有限公司 一种拼接屏及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658326A (zh) * 2017-03-20 2018-02-02 广东聚华印刷显示技术有限公司 电致发光显示器件及其像素结构和制作方法
KR20190072196A (ko) * 2017-12-15 2019-06-25 엘지디스플레이 주식회사 마이크로led 표시장치 및 그 구동방법
CN111106128A (zh) * 2018-10-29 2020-05-05 三星电子株式会社 显示装置
CN113223420A (zh) * 2021-05-06 2021-08-06 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
CN115273677A (zh) 2022-11-01
WO2024016394A1 (zh) 2024-01-25

Similar Documents

Publication Publication Date Title
US20230090279A1 (en) Display panel and display device
US12033571B2 (en) Array substrate, display panel, spliced display panel and display driving method
KR102240676B1 (ko) 디스플레이 패널 리던던시 스킴
US10847548B2 (en) Led display device having TFT substrate provided with LED driver units
US20220367757A1 (en) Display device using micro-leds and method for manufacturing same
US20200328196A1 (en) Display panel and method of manufacturing thereof
KR102627214B1 (ko) 유기 발광 표시 장치
US20210343907A1 (en) Flexible micro light emitting diode display panel, and micro light emitting diode display device
US11705440B2 (en) Micro LED display panel
US11706963B2 (en) Display panel and large display apparatus having the same
CN113593424A (zh) 拼接显示面板及显示装置
CN115273677B (zh) 显示面板、拼接显示模组以及拼接显示模组的制作方法
KR20020017962A (ko) 표시장치
US11930672B2 (en) Display device
CN114300505A (zh) 发光模组和显示装置
US20240258482A1 (en) Display device
CN215577463U (zh) 显示装置及电子装置
CN212967706U (zh) 一种led显示单元及显示装置
US20230317704A1 (en) Display panel and display device
US20240256206A1 (en) Display apparatus
US20240257717A1 (en) Display Apparatus
US20230275200A1 (en) Display device using semiconductor light-emitting element, and method for manufacturing same
US20230290918A1 (en) Display device
KR20230028376A (ko) 반도체 발광소자를 포함하는 디스플레이 장치
JP2003173153A (ja) 信号線の配線方法および薄膜トランジスタアレイ基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant