CN115267304A - 供电电压检测器、供电电压检测装置、***和介质 - Google Patents

Abstract

提供供电电压检测装置、***、检测器和检测方法。该装置连接到集成电路电源网络上，包括：供电电压检测器，包括：N个缓冲器，其中第一缓冲器的输入端连接到时钟信号，其他缓冲器的输出端和紧挨的缓冲器的输入端互相连接；N条锁存器链，每条包括M个锁存器，每个锁存器的时钟输入端连接到时钟信号，每条锁存器链的第一锁存器的D端连接到对应的缓冲器的输出端，其他锁存器的Q和紧挨的锁存器的D端互相连接，M、N是正整数，每个锁存器的D端连接到集成电路电源网络中要检测供电电压的区域，每个锁存器的接地端连接到地；和电压调节模块，连接到每个锁存器的Q端，被配置为检测每个锁存器的数据输出来确定供电电压的大小。

Description

供电电压检测器、供电电压检测装置、***和介质

技术领域

本申请涉及集成电路领域，且更具体地，涉及供电电压检测器、供电电 压检测装置、***和计算机可读介质。

背景技术

对于集成电路而言，其运行需要外部电压源通过电压管脚供电，外部电 压源经过集成电路内部的电源网络连接到不同的锁存器电路。对于55nm及 以下工艺的集成电路，往往集成着数以亿计的锁存器电路，当集成电路一个 区域内大量的锁存器电路同时翻转运行时或者运行频率升高，即该区域的负 载增大，该区域的供电电压就可能发生下降，低于预期。此外，当集成电路受 到电源噪声干扰的时候，其供电电压也会发生波动。

电压下垂是用于指当电源驱动负载时电压从期望电压电平的下降的术语。 在集成电路中，当负载突然非常迅速地增加时，输出电压可能下跌。例如，可 能发生瞬态负载状况，导致电压下垂。如果电压下垂的幅度过大，则导致电 路故障。

因此有必要对集成电路内部的供电电压进行实时检测，当电压低于预期 时及时发出预警信号，提醒电压调节模块对电压进行调节。当然，也存在对 电压高于预期时需要调节电压的需要。

发明内容

根据本公开的一个或多个实施例，提供一种供电电压检测装置，连接到 集成电路电源网络上，包括：供电电压检测器，包括缓冲器串，包括N个缓 冲器，其中第一个缓冲器的输入端连接到时钟信号，第一个缓冲器的输出端 连接到第二个缓冲器的输入端，第n个缓冲器的输出端连接到第n+1个缓冲 器的输入端，N、n是正整数，n大于1且小于N；N条锁存器链，每条锁存 器链包括M个锁存器，每个锁存器的时钟输入端连接到时钟信号，每条锁存器链的第一个锁存器的数据输入端连接到N个缓冲器中对应的一个缓冲器的 输出端，第一个锁存器的数据输出端连接到第二个锁存器的数据输入端，第 m个锁存器的数据输出端连接到第m+1个缓冲器的数据输入端，M、m是正 整数，m大于1且小于M，每个锁存器的数据输入端连接到集成电路电源网 络中要检测供电电压的区域，每个锁存器的接地端连接到地；和电压调节模 块，连接到每条锁存器链的每个锁存器的数据输出端，被配置为检测每个锁存器的数据输出来确定集成电路电源网络中要检测供电电压的区域的供电电 压的大小。

根据本公开的一个或多个实施例，提供一种供电电压检测***，包括： 在集成电路电源网络的多个区域上连接的多个根据本公开的实施例的供电电 压检测装置。

根据本公开的一个或多个实施例，提供一种供电电压检测器，包括缓冲 器串，包括N个缓冲器，其中第一个缓冲器的输入端连接到时钟信号，第一 个缓冲器的输出端连接到第二个缓冲器的输入端，第n个缓冲器的输出端连 接到第n+1个缓冲器的输入端，N、n是正整数，n大于1且小于N；N条锁 存器链，每条锁存器链包括M个锁存器，每个锁存器的时钟输入端连接到时 钟信号，每条锁存器链的第一个锁存器的数据输入端连接到N个缓冲器中对 应的一个缓冲器的输出端，第一个锁存器的数据输出端连接到第二个锁存器 的数据输入端，第m个锁存器的数据输出端连接到第m+1个缓冲器的数据输 入端，M、m是正整数，m大于1且小于M，每个锁存器的数据输入端连接 到集成电路电源网络中要检测供电电压的区域，每个锁存器的接地端连接到 地。

根据本公开的一个或多个实施例，提供一种供电电压检测方法，包括： 提供供电电压检测器，包括缓冲器串，包括N个缓冲器，其中第一个缓冲器 的输入端连接到时钟信号，第一个缓冲器的输出端连接到第二个缓冲器的输 入端，第n个缓冲器的输出端连接到第n+1个缓冲器的输入端，N、n是正整 数，n大于1且小于N；N条锁存器链，每条锁存器链包括M个锁存器，每 个锁存器的时钟输入端连接到时钟信号，每条锁存器链的第一个锁存器的数 据输入端连接到N个缓冲器中对应的一个缓冲器的输出端，第一个锁存器的 数据输出端连接到第二个锁存器的数据输入端，第m个锁存器的数据输出端 连接到第m+1个缓冲器的数据输入端，M、m是正整数，m大于1且小于M， 每个锁存器的数据输入端连接到集成电路电源网络中要检测供电电压的区域， 每个锁存器的接地端连接到地；和检测每个锁存器的数据输出来确定集成电 路电源网络中要检测供电电压的区域的供电电压的大小。

根据本公开的一个或多个实施例，提供一种计算机可读介质，其上存储 有计算机程序，其中，所述程序被处理器执行时实现本公开的供电电压检测 方法。

本申请的技术方案相比于现有技术的优点包括但不限于：

1.相比于使用数模转化电路、电阻电容等方式，本结构使用纯数字结构， 利用标准单元库中的器件即可实现，可直接进行综合，对集成电路设计流程 非常友好；

2.本结构具有较高的响应频率，可以每个时钟周期都输出一个电压检测 结果；

3.本结构具有较高的检测精度，在1.5GHz的工作频率下，可以实现约 6mV的电压变化检测精度；

4.本结构可以适应不同的工作频率，无需使用额外的时延调节电路；

5.本结构只需极小的面积开销，对原集成电路设计影响很小。

6.本结构中所有的锁存器电路和附近其他的锁存器电路都接入同一个电 源网络，无需特别接入理想电源，易于在集成电路后端集成。

附图说明

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面 描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了根据本公开的实施例的供电电压检测***的方框图。

图2示出了根据本公开的实施例的供电电压检测装置的方框图。

图3示出了根据本公开的实施例的供电电压检测器的结构的示意图。

图4示出了根据本公开的实施例的时钟信号和一条锁存器链上的各个锁 存器的数据输入端的输入信号的时序图。

图5示出了根据本公开的实施例的一种供电电压检测方法的流程图。

图6A示出了根据本公开的实施例的检测每个锁存器的数据输出来确定 集成电路电源网络中要检测供电电压的区域的供电电压的大小的步骤的一个 实施例。

图6B示出了根据本公开的实施例的检测每个锁存器的数据输出来确定 集成电路电源网络中要检测供电电压的区域的供电电压的大小的步骤的另一 个实施例。

图7示出了根据本公开的实施例的、根据多条锁存器链的逻辑数值串、 以及时钟信号的高电平的时间长度、得到多条锁存器链中各自的锁存器的时 延范围的步骤的具体步骤的流程图。

图8示出了根据本公开的另一实施例的供电电压检测方法的流程图。

图9示出了适于用来实现本公开实施方式的示例性计算机***的框图。

图10示出了根据本公开的实施例的非暂时性计算机可读存储介质的示 意图。

图11A和图11B分别示出了4条锁存器链的范围约束和第1条锁存器链 的范围约束得到的x、y的取值范围在二维坐标轴上的表示。

具体实施方式

现在将详细参照本公开的具体实施例，在附图中例示了本公开的例子。 尽管将结合具体实施例描述本公开，但将理解，不是想要将本公开限于描述 的实施例。相反，想要覆盖由所附权利要求限定的在本公开的精神和范围内 包括的变更、修改和等价物。应注意，这里描述的方法步骤都可以由任何功 能块或功能布置来实现，且任何功能块或功能布置可被实现为物理实体或逻 辑实体、或者两者的组合。

图1示出了根据本公开的实施例的供电电压检测***的方框图。该供电 电压检测***包括在集成电路芯片100的电源网络的多个区域上连接的供电 电压检测装置101、102、……、X。

多个区域上连接的供电电压检测装置101、102、……、X可以分布在集 成电路芯片100内部的电源网络的不同区域，可以实时检测各个区域的电压 波动。这些区域可以包括知识产权核(IP核)11、12和定制化电路13中的 不同区域等。通常来说，如果IP核比较大，那么经常工作的区域更容易受到 电源噪声的干扰，可以在这种区域上接入供电电压检测装置。或者供电电压 检测装置分布的区域可以通过事先仿真来得到，通过仿真，了解哪些区域的 工作负载较高，可能存在较大的电压下降，则在这些区域的上接入供电电压 检测装置。

图2示出了根据本公开的实施例的供电电压检测装置200的方框图。

供电电压检测装置200连接到集成电路电源网络23上，包括：供电电压 检测器21和电压调节模块22。

供电电压检测器21包括缓冲器串201，包括N个缓冲器，其中第一个缓 冲器的输入端连接到时钟信号，第一个缓冲器的输出端连接到第二个缓冲器 的输入端，第n个缓冲器的输出端连接到第n+1个缓冲器的输入端，N、n是 正整数，n大于1且小于N；N条锁存器链202，每条锁存器链包括M个锁 存器，每个锁存器的时钟输入端连接到时钟信号，每条锁存器链的第一个锁 存器的数据输入端连接到N个缓冲器中对应的一个缓冲器的输出端，第一个 锁存器的数据输出端连接到第二个锁存器的数据输入端，第m个锁存器的数 据输出端连接到第m+1个缓冲器的数据输入端，M、m是正整数，m大于1 且小于M，每个锁存器的数据输入端连接到集成电路电源网络23中要检测 供电电压的区域，每个锁存器的接地端连接到地。

电压调节模块22连接到每条锁存器链的每个锁存器的数据输出端，被配 置为检测每个锁存器的数据输出来确定集成电路电源网络23中要检测供电 电压的区域的供电电压的大小。

供电电压检测器21的结构主要采用锁存器这种数字电路器件实现对集 成电路供电电压的间接测量。锁存器是一种对电平敏感的存储单元电路，当 锁存器被触发电平使能的时候，输出会随着输入发生变化，当使能信号结束 后，锁存器会存储使能时的信号，直到下一次使能。锁存器的数据输入端(D 端)到数据输出端(Q端)的时延也会受到供电电压的影响。

图3示出了根据本公开的实施例的供电电压检测器21的结构的示意图。

如图3所示，供电电压检测器21包括缓冲器串201，包括N个缓冲器。 供电电压检测器21还包括N条锁存器链202。

在N个缓冲器中，第一个缓冲器的输入端连接到时钟信号。第一个缓冲 器的输出端连接到第二个缓冲器的输入端。第一个缓冲器的输出端同时也连 接到第一个锁存器链中的第一个锁存器的数据输入端(D端)。在此，第一个 锁存器的数据输入端之前的第一个缓冲器，可以将时钟信号延时一个缓冲器 的时延时间，再输入到第一个锁存器的数据输入端作为数据输入信号，这是 为了将第一个锁存器的数据输入信号和时钟使能信号的上升沿错开，避免因 为不满足建立时间而产生亚稳态。

第2个缓冲器的输出端连接到第3个缓冲器的输入端，以此类推，第n 个缓冲器的输出端连接到第n+1个缓冲器的输入端，N、n是正整数，n大于 1且小于N。第N个缓冲器的输入端连接到第N条锁存器链中的第一个锁存 器的数据输入端(D端)。

在N条锁存器链202中，每条锁存器链包括M个锁存器，每个锁存器的 时钟输入端(CLK端)连接到时钟信号，每条锁存器链的第一个锁存器的数 据输入端(D端)连接到N个缓冲器中对应的一个缓冲器的输出端，第一个 锁存器的数据输出端(Q端)连接到第二个锁存器的数据输入端(D端)，第 m个锁存器的数据输出端(Q端)连接到第m+1个缓冲器的数据输入端(D 端)，M、m是正整数，m大于1且小于M，每个锁存器的数据输入端连接到 集成电路电源网络23中要检测供电电压的区域，每个锁存器的接地端(GND) 连接到地。

也就是说，在一条锁存器链中，所有锁存器的时钟输入端都接入时钟信 号，同样的时钟信号经过一个缓冲器再接入第一个锁存器(在此，第一个锁 存器是与缓冲器最近的那个锁存器)的数据输入端，第一个锁存器的数据输 出端和第二个锁存器的数据输入端连接，第二个锁存器的数据输出端和第三 个锁存器的数据输入端连接，以此类推，第m-1个锁存器的数据输出端和第 m个锁存器的数据输入端连接，第m个锁存器的数据输出端和第m+1个锁 存器的数据输入端连接……。每个锁存器的数据输出端都与电压调节模块相 连接。

在一个实施例中，N是对单个锁存器的时延除以单个缓冲器的时延的结 果的上取整。N的取值是考虑在一个锁存器的时延之内时钟信号大概能够经 过多少个缓冲器。在一个实施例中，M大于或等于时钟信号的周期除以单个 锁存器的时延的结果的1倍以上。在一个更优的实施例中，M大于或等于时 钟信号的周期除以单个锁存器的时延的结果的1.5倍。M取值大一些，可以 看出输入信号在锁存器链中的传递时延具体是在什么范围内。假设一个锁存 器在正常电压(或额定电压)下的时延约为100ps，一个缓冲器在正常电压(或 额定电压)下的时延约为30ps，则取N＝4，M＝10。

注意，每个锁存器的RSTB复位端可以接收复位信号，使得锁存器复位。 每个锁存器的QN端输出与数据输出端Q输出的信号相反的信号，可以悬空。

观察发现，电压的高低会影响锁存器的时延。在电压低于正常电压的情 况下，锁存器的时延会变长，可能导致没法工作。在电压高于正常电压的情 况下，锁存器的时延会变短，功耗高。所以考虑利用在一个时钟周期内时钟 信号能传播的锁存器链中的锁存器的多少来检测电压的大小，相比于正常电 压(或某种预定电压)是电压下降了还是电压上升了。

在一个实施例中，电压调节模块根据每个锁存器的数据输出与参考电平 的比较得到逻辑数值以得到每条锁存器链的逻辑数值串。

在一个实施例中，如果锁存器的数据输出比参考电平高，则逻辑数值为 第一值，如果锁存器的数据输出比参考电平低，则逻辑数值为第二值。

图4示出了根据本公开的实施例的时钟信号和一条锁存器链上的各个锁 存器的数据输入端的输入信号的时序图。

假如，这些锁存器均为高电平使能。当时钟信号(clk)为高电平的时候， 时钟信号可以从锁存器的数据输入端传输，依次经过第一个、第二个……第 p个锁存器的数据输入端，直到时钟信号变为低电平，此时，前p个锁存器存 储和输出的值是高电平，即高于或等于参考电平，为逻辑‘1’(第一值为1)， 而后(m-p)个锁存器存储和输出的值是低电平，即低于参考电平，为逻辑‘0’ (第二值为0)。即前p个锁存器的数据输出端输出的电平高于或等于参考电 平，而后(m-p)个锁存器的数据输出端输出的电平低于参考电平。该锁存器 链的逻辑数值串为p个1和(m-p)个0的串。

当锁存器链的供电电压发生波动时，锁存器的时延也会随之波动，在电 压低于正常电压的情况下，锁存器的时延会变长，在电压高于正常电压的情 况下，锁存器的时延会变短。因此，对于同样的时钟信号，测量一次后存储值 为逻辑‘1’的锁存的器数目p也会变化。例如，当电压为1.05V、高于1V 时，锁存器的时延变短，在一个时钟周期内时钟信号能传播的锁存器越多，p 为8；而当电压为0.9V、低于1V时，锁存器的时延变长，在一个时钟周期内 时钟信号能传播的锁存器越少，p为4。因此，本申请用一条锁存器链中的各 个锁存器输出的值组成的逻辑数值串中的第一值的数量、即p的变化能间接 反映供电电压的变化。

在一个实施例中，电压调节模块根据N条锁存器链的逻辑数值串、和N 条锁存器链的逻辑数值串的取值与供电电压的大小的关系，确定集成电路电 源网络中要检测供电电压的区域的供电电压的大小。在一个实施例中，N条 锁存器链的逻辑数值串的取值与供电电压的大小的关系通过实验测量得到。

也就是说，由于得知了锁存器链的供电电压发生波动时，锁存器的时延 也会随之波动，会导致一条锁存器链中的各个锁存器输出的值组成的逻辑数 值串中的第一值的数量、即p的变化，因此可以实现通过一系列实验来测量 N条锁存器链中每条锁存器链中的p的取值与电压大小之间的关系。例如用 低电压、0.9V、0.95V等分别输入到锁存器链中，可以分别得到不同低电压下 的N条锁存器链中每条锁存器链中的p的取值。高电压也同理。可以得出电 压大小与N条锁存器链中每条锁存器链中的p的取值之间的映射表。这样， 可以迅速地从N条锁存器链的逻辑数值串、和N条锁存器链的逻辑数值串的 取值与供电电压的大小的关系(例如，实现生成的映射表)，确定集成电路电 源网络中要检测供电电压的区域的供电电压，或直接得出电压下垂的幅度。

可替换地，在另一实施例中，电压调节模块根据多条锁存器链的逻辑数 值串、以及时钟信号的高电平的时间长度，得到多条锁存器链中各自的锁存 器的时延范围；根据多条锁存器链中各自的锁存器的时延范围，得到单个锁 存器的实际时延范围；根据单个锁存器的实际时延范围与供电电压的大小的 关系，确定集成电路电源网络中要检测供电电压的区域的供电电压的大小。

首先，根据多条锁存器链的逻辑数值串、以及时钟信号的高电平的时间 长度，得到多条锁存器链中各自的锁存器的时延范围可以通过如下方式得到。

在第一实施例中，电压调节模块被配置为通过如下步骤来根据多条锁存 器链的逻辑数值串、以及时钟信号的高电平的时间长度，得到多条锁存器链 中各自的锁存器的时延范围：确定预定的一条锁存器链中的逻辑数值串中的 第一值的数量；确定预定的一条锁存器链与输入的时钟信号之间存在的缓冲 器的数量；确定时钟信号的高电平的时间长度为大于在缓冲器的数量和单个 缓冲器的时延的乘积与第一值的数量和单个锁存器的时延的乘积的和，且小 于该锁存器链条之前的缓冲器的数量与单个缓冲器的时延的乘积和第一值的 数量加1之后与单个锁存器的时延的乘积的和；计算得到单个锁存器的实际 时延范围。

具体地，由于单个锁存器的延迟相对较高，如果只使用单条锁存器链进 行监测，则其电压检测精度会比较低，即当电压变化幅度较大时，才能使得p 的值发生变化。为了提高监测精度，本申请使用了N条锁存器链，所有的锁 存器均使用同一个时钟信号进行使能，因此所有的锁存器均具有相同的测试 时间，即一个时钟周期。

另外，这一时钟信号经过一个缓冲器输入到第一条锁存器链的各锁存器 的数据输入端，这个缓冲器主要用来避免因为不满足锁存器的建立时间而产 生亚稳态；之后再经过第二个缓冲器输入到第二条锁存器链的各锁存器的数 据输入端，经过第三个缓冲器输入到第三条锁存器链的各锁存器的数据输入 端……经过第N个缓冲器输入到第N条锁存器链的各锁存器的数据输入端。 这样每条锁存器链的输入信号都依次后延一个缓冲器的时延。

由于电压的高低会带来锁存器的时延和缓冲器的时延的长短，下面论证 时钟信号的高电平的时间长度与锁存器的时延和缓冲器的时延之间的关系、 以及采用N条锁存器链能带来更高的检测精度的原理。

假设在已知某个数值(例如0.95V)的电源电压的情况下，已知相应地， 一个锁存器的时延为100ps，一个缓冲器的时延为30ps，取N＝4，M＝10，时 钟信号在一个时钟周期内使能4条锁存器链一次后，4条锁存器链中所存的 数据的逻辑值分别为1111110000，1111110000，1111100000，1111100000。那 么在一个时钟周期内，输入信号的实际传递时延(即，时钟信号的高电平的 时间长度)应满足如下条件：

对于第一条锁存器链，输入信号的实际传递时延(即，时钟信号的高电 平的时间长度)在大于在缓冲器的数量和单个缓冲器的时延的乘积与第一值 的数量和单个锁存器的时延的乘积的和(即>6*100+1*30＝630ps)，且小于该 锁存器链条之前的缓冲器的数量与单个缓冲器的时延的乘积和第一值的数量 加1之后与单个锁存器的时延的乘积的和；计算得到输入信号的传递时延(即 <7*100+1*30＝730ps)、即630ps-730ps之间，对于第二条锁存器链，输入信号 的传递时延(即，时钟信号的高电平的时间长度)(即>6*100+2*30＝660ps且 <7*100+2*30＝760ps)在660ps-760ps之间，对于第三条锁存器链，输入信号 的传递时延(即，时钟信号的高电平的时间长度)(即>5*100+3*30＝590ps且 <6*100+3*30＝690ps)在590ps-690ps之间，对于第四条锁存器链，输入信号 的传递时延(即，时钟信号的高电平的时间长度)(即>5*100+4*30＝620ps且 <6*100+4*30＝720ps)在620ps-720ps之间，由于这四条锁存器链接入的是同 一个输入信号，因此可以判断输入信号的实际传递时延(即，时钟信号的高 电平的时间长度)受到对4条锁存器链计算得到的4个范围的约束，即最终 被约束在660ps-690ps之间。

因此，相比使用单条锁存器链(只能得到例如630ps-730ps之间)，极大 地提升了检测输入信号的实际传递时延(即，时钟信号的高电平的时间长度) 的精度(能够得到例如660ps-690ps之间)。

当然，上述例子只是为了说明单个锁存器的时延、单个缓冲器的时延与 输入信号的实际传递时延(即，时钟信号的高电平的时间长度)之间的关系。 而本申请是为了得到单个锁存器的时延，从而得知电源电压的大小。因此， 在电源电压大小未知、在此种电源电压情况下的单个锁存器的时延和缓冲器 的时延也未知的情况下，由于已知输入的时钟信号的高电平的时间长度，也 可以通过与上述例子相同的公式和关系来推导并求出单个锁存器的时延的范 围。

具体地，在实际测试使用中，本申请采用固定的输入信号(时钟信号)， 即已知输入的时钟信号的高电平的时间长度，通过确定该固定的输入信号能 传输的路径长短(对应于输入的时钟信号的高电平的时间长度)，来确定单个 锁存器的时延范围。

例如，假设时钟信号的高电平使能信号长度(即高电平的时间长度)为 500ps(例如周期为1000ps的占空比50％的时钟信号)，仍然从在正常电压下 的锁存器的时延和缓冲器的时延的关系来取N＝4，M＝10，假设当前供电电压 下单个缓冲器的时延为x，单个锁存器的时延为y(此时x、y由于供电电压 不一定是正常电压因此是不确定的)，在时钟信号使能一次(持续一个高电平 的时间长度)后，4条锁存器链中所存的数据分别为1111110000，1111110000， 1111100000，1111100000。

则根据上述例子得到的关系，可以判断，对于第一条锁存器链， x+5y<500ps<x+6y；对于第二条锁存器链，2x+5y<500ps<2x+6y；对于第三条 锁存器链，3x+4y<500ps<3x+5y；对于第四条锁存器链，4x+4y<500ps<4x+5y。

根据上述4条锁存器链的范围约束，经过变换得到：

其中∧为逻辑与函数。再变换得到：

可以求得：

其中x、y的取值范围在二维坐标轴上表示如图11A所示：

求得，单个锁存器的时延y的范围为75ps<y<100ps。

相比之下，第一条锁存器链的约束x+5y<500ps<x+6y以及x>0只能得 到：

0＜x＜500，

x、y的取值范围在二维坐标轴上表示如图11B所示：

只能确定其中第一条锁存器链上的单个锁存器的时延y的范围为 0ps<y<100ps。

因此使用多条锁存器链进行测试，可明显提升测试得到单个锁存器的时 延的精度。

不同供电电压下，锁存器的时延会发生变化。在一个实施例中，单个锁 存器的实际时延范围与供电电压的大小的关系可以通过实验测量得到。例如 通过测试不同供电电压下，N条锁存器链的输出结果，从而计算出单个锁存 器的实际时延范围，使得测试人员可以建立一张查找表，将单个锁存器的实 际时延范围与相应的供电电压相映射。在实际使用的时候，根据N条锁存器 链的输出结果，计算出单个锁存器的实际时延范围，根据查找表反向推断出 目前的供电电压，并使得电压调节单元进行相应的调节。

在一个实施例中，电压调节模块被配置为：根据确定的供电电压的大小， 在确定的供电电压低于预定电压时升高供电电压以补偿电压下垂，或者在确 定的供电电压高于预定电压时降低供电电压以补偿电压上升。也就是说，在 该实施例中，电压调节模块可以不仅检测是否存在电压下垂，还可以根据判 断的电压下垂的幅度，升高区域的电压以补偿电压下垂。当然，电压调节模 块也可以根据推断的供电电压高于目标电压，来降低该电压以将该电压维持 在目标电压。

注意，每个锁存器的RSTB复位端可以接收复位信号，使得锁存器复位。

在一个实施例中，供电电压检测器中的N条锁存器链在时钟信号的上升 沿使能，且在时钟信号的下降沿输出数据。在输出数据之后通过复位信号使 得每个锁存器复位。然后，在下一时钟信号的上升沿使能，且在时钟信号的 下降沿输出数据并复位，以此类推。本结构在时钟高电平的时候进行测试， 在时钟低电平的时候输出测试结果，并对所有锁存器进行复位，等待下一次 测试。

如果为了提高响应速度，可以使用两组锁存器链，分别在时钟高电平和 低电平期间测量，然后在时钟低电平和高电平期间输出测试结果，以达到每 个时钟周期内输出两次测试结果。这样就可以对持续时间很短的电压下垂脉 冲或电压上升脉冲实现检测。即，在一个替换实施例中，供电电压检测器中 还包括与N条锁存器链具有相同结构的另外N条锁存器链和另外N个缓冲 器，且在时钟信号的上升沿使能N条锁存器链、且在时钟信号的下降沿输出 数据。然后，在输出数据之后通过复位信号使得这N条锁存器链的锁存器复 位。且在时钟信号的下降沿使能另外N条锁存器链、且在时钟信号的上升沿 输出数据。然后，在输出数据之后通过复位信号使得这另外N条锁存器链的 锁存器复位。

本申请的技术方案相比于现有技术的优点包括但不限于：

1.相比于使用数模转化电路、电阻电容等方式，本结构使用纯数字结构， 利用标准单元库中的器件即可实现，可直接进行综合，对集成电路设计流程 非常友好；

2.本结构具有较高的响应频率，可以每个时钟周期都输出一个电压检测 结果；

3.本结构具有较高的检测精度，在1.5GHz的工作频率下，可以实现约 6mV的电压变化检测精度；

4.本结构可以适应不同的工作频率，无需使用额外的时延调节电路；

5.本结构只需极小的面积开销，对原集成电路设计影响很小。

6.本结构中所有的锁存器电路和附近其他的锁存器电路都接入同一个电 源网络，无需特别接入理想电源，易于在集成电路后端集成。

图5示出了根据本公开的实施例的一种供电电压检测方法500的流程图。 该方法500包括：步骤501，提供供电电压检测器，包括缓冲器串，包括N个 缓冲器，其中第一个缓冲器的输入端连接到时钟信号，第一个缓冲器的输出 端连接到第二个缓冲器的输入端，第n个缓冲器的输出端连接到第n+1个缓 冲器的输入端，N、n是正整数，n大于1且小于N；N条锁存器链，每条锁 存器链包括M个锁存器，每个锁存器的时钟输入端连接到时钟信号，每条锁存器链的第一个锁存器的数据输入端连接到N个缓冲器中对应的一个缓冲器 的输出端，第一个锁存器的数据输出端连接到第二个锁存器的数据输入端， 第m个锁存器的数据输出端连接到第m+1个缓冲器的数据输入端，M、m是 正整数，m大于1且小于M，每个锁存器的数据输入端连接到集成电路电源 网络中要检测供电电压的区域，每个锁存器的接地端连接到地；和步骤502， 检测每个锁存器的数据输出来确定集成电路电源网络中要检测供电电压的区域的供电电压的大小。

在此，第一个锁存器的数据输入端之前的第一个缓冲器，可以将时钟信 号延时一个缓冲器的时延时间，再输入到第一个锁存器的数据输入端作为数 据输入信号，这是为了将第一个锁存器的数据输入信号和时钟使能信号的上 升沿错开，避免因为不满足建立时间而产生亚稳态。

注意，每个锁存器的RSTB复位端可以接收复位信号，使得锁存器复位。 每个锁存器的QN端悬空。

如此，可以通过检测每个锁存器的数据输出来确定集成电路电源网络中 要检测供电电压的区域的供电电压的大小。相比于使用数模转化电路、电阻 电容等方式，本结构使用纯数字结构，利用标准单元库中的器件即可实现， 可直接进行综合，对集成电路设计流程非常友好，本结构具有较高的响应频 率，可以每个时钟周期都输出一个电压检测结果；本结构具有较高的检测精 度，在1.5GHz的工作频率下，可以实现约6mV的电压变化检测精度；本结 构可以适应不同的工作频率，无需使用额外的时延调节电路；本结构只需极 小的面积开销，对原集成电路设计影响很小。本结构中所有的锁存器电路和 附近其他的锁存器电路都接入同一个电源网络，无需特别接入理想电源，易 于在集成电路后端集成。

在一个实施例中，单个锁存器的实际时延范围与供电电压的大小的关系 通过实验测量得到，或者N条锁存器链的逻辑数值串的取值与供电电压的大 小的关系通过实验测量得到。

在一个实施例中，N是对单个锁存器的时延除以单个缓冲器的时延的结 果的上取整。

在一个实施例中，M大于或等于时钟信号的周期除以单个锁存器的时延 的结果的1倍以上。

在一个实施例中，M大于或等于时钟信号的周期除以单个锁存器的时延 的结果的1.5倍。

假设在已知某个数值的电源电压的情况下，已知相应地，一个锁存器的 时延为100ps，一个缓冲器的时延为30ps，取N＝4，M＝10。

图6A示出了根据本公开的实施例的检测每个锁存器的数据输出来确定 集成电路电源网络中要检测供电电压的区域的供电电压的大小502的步骤的 一个实施例。

在该实施例中，检测每个锁存器的数据输出来确定集成电路电源网络中 要检测供电电压的区域的供电电压的大小502的步骤包括：

步骤5021，根据每个锁存器的数据输出与参考电平的比较得到逻辑数值 以得到每条锁存器链的逻辑数值串；

步骤5022，根据N条锁存器链的逻辑数值串、和N条锁存器链的逻辑数 值串的取值与供电电压的大小的关系，确定集成电路电源网络中要检测供电 电压的区域的供电电压的大小。

在一个实施例中，如果锁存器的数据输出比参考电平高，则逻辑数值为 第一值，如果锁存器的数据输出比参考电平低，则逻辑数值为第二值。例如， 锁存器的数据输出高于或等于参考电平，为逻辑‘1’(第一值为1)，而锁存 器的数据输出低于参考电平，为逻辑‘0’(第二值为0)。

时钟信号在一个时钟周期内使能4条锁存器链一次后，4条锁存器链中 所存的数据的逻辑值分别为1111110000，1111110000，1111100000，1111100000。 假如事先N条锁存器链的逻辑数值串的取值与供电电压的大小的关系通过实 验测量得到，例如事先已经通过实验测量得到了4条锁存器链中所存的数据 的逻辑值分别为1111110000，1111110000，1111100000，1111100000时，供电 电压大小为0.95V。

如此，可以直接根据N条锁存器链的逻辑数值串1111110000，1111110000，1111100000，1111100000、和N条锁存器链的逻辑数值串的取值与供电电压 的大小的关系，确定集成电路电源网络中要检测供电电压的区域的供电电压 的大小为0.95V。该方案方便快捷。

图6B示出了根据本公开的实施例的检测每个锁存器的数据输出来确定 集成电路电源网络中要检测供电电压的区域的供电电压的大小502的步骤的 另一个实施例。

在该实施例中，检测每个锁存器的数据输出来确定集成电路电源网络中 要检测供电电压的区域的供电电压的大小502的步骤包括：

步骤5021’，根据每个锁存器的数据输出与参考电平的比较得到逻辑数值 以得到每条锁存器链的逻辑数值串；

步骤5022’，根据多条锁存器链的逻辑数值串、以及时钟信号的高电平的 时间长度，得到多条锁存器链中各自的锁存器的时延范围；

步骤5023’，根据多条锁存器链中各自的锁存器的时延范围，得到单个锁 存器的实际时延范围；

步骤5024’，根据单个锁存器的实际时延范围与供电电压的大小的关系， 确定集成电路电源网络中要检测供电电压的区域的供电电压的大小。

图7示出了根据本公开的实施例的、根据多条锁存器链的逻辑数值串、 以及时钟信号的高电平的时间长度、得到多条锁存器链中各自的锁存器的时 延范围5022’的步骤的具体步骤的流程图。

根据多条锁存器链的逻辑数值串、以及时钟信号的高电平的时间长度， 得到多条锁存器链中各自的锁存器的时延范围的步骤5022’包括：

步骤50221’，确定预定的一条锁存器链中的逻辑数值串中的第一值的数 量；

步骤50222’，确定预定的一条锁存器链与输入的时钟信号之间存在的缓 冲器的数量；

步骤50223’，确定时钟信号的高电平的时间长度为大于在缓冲器的数量 和单个缓冲器的时延的乘积与第一值的数量和单个锁存器的时延的乘积的和， 且小于该锁存器链条之前的缓冲器的数量与单个缓冲器的时延的乘积和第一 值的数量加1之后与单个锁存器的时延的乘积的和；

步骤50224’，计算得到单个锁存器的实际时延范围。

例如，假设时钟信号的高电平使能信号长度(即高电平的时间长度)为 500ps。N＝4，M＝10，假设当前供电电压下单个缓冲器的时延为x，单个锁存 器的时延为y。在时钟信号使能一次(持续一个高电平的时间长度)后，4条 锁存器链中所存的数据分别为1111110000，1111110000，1111100000， 1111100000。

则根据上述例子得到的关系，可以判断，对于第一条锁存器链， x+5y<500ps<x+6y；对于第二条锁存器链，2x+5y<500ps<2x+6y；对于第三条 锁存器链，3x+4y<500ps<3x+5y；对于第四条锁存器链，4x+4y<500ps<4x+5y。

求得单个锁存器的时延y的范围为75ps<y<100ps。

假如事先单个锁存器的实际时延范围与供电电压的大小的关系通过实验 测量得到，例如事先得到单个锁存器的实际时延范围为75ps<y<100ps时，供 电电压未0.95V，则可以直接根据单个锁存器的实际时延范围与供电电压的 大小的关系，确定集成电路电源网络中要检测供电电压的区域的供电电压的 大小为0.95V。该方法方便快捷。

图8示出了根据本公开的另一实施例的供电电压检测方法500的流程图。

在该实施例中，除了步骤501和502以外，供电电压检测方法500还可 以包括：步骤503，根据确定的供电电压的大小，在确定的供电电压低于预定 电压时升高供电电压以补偿电压下垂，或者在确定的供电电压高于预定电压 时降低供电电压以补偿电压上升。

如此，可以不仅检测供电电压的大小，还可以根据供电电压与预定电压 之间的大小关系，来进行电压调节以稳定供电电压在预定电压上。当然，本 方案不限于此，还可以在检测到供电电压大小之后，进行其他电压调节，或 利用供电电压大小进行其他处理，在此不一一详述。

在一个实施例中，供电电压检测器中的N条锁存器链在时钟信号的上升 沿使能，且在时钟信号的下降沿输出数据并复位。如此，在一个时钟周期内， 可以进行一次检测和输出。

或者，在另一实施例中，供电电压检测器中还包括与N条锁存器链具有 相同结构的另外N条锁存器链和另外N个缓冲器，且在时钟信号的上升沿使 能N条锁存器链、且在时钟信号的下降沿输出数据并复位，且在时钟信号的 下降沿使能另外N条锁存器链、且在时钟信号的上升沿输出数据并复位。这 样，使用两组锁存器链，分别在时钟高电平和低电平期间测量，然后在时钟 低电平和高电平期间输出测试结果，以达到每个时钟周期内输出两次测试结 果，可以提高响应速度，也可以对持续时间很短的电压下垂脉冲或电压上升 脉冲实现检测。

总之，本申请的技术方案相比于现有技术的优点包括但不限于：

1.相比于使用数模转化电路、电阻电容等方式，本结构使用纯数字结构， 利用标准单元库中的器件即可实现，可直接进行综合，对集成电路设计流程 非常友好；

2.本结构具有较高的响应频率，可以每个时钟周期都输出一个电压检测 结果；

3.本结构具有较高的检测精度，在1.5GHz的工作频率下，可以实现约 6mV的电压变化检测精度；

4.本结构可以适应不同的工作频率，无需使用额外的时延调节电路；

5.本结构只需极小的面积开销，对原集成电路设计影响很小。

6.本结构中所有的锁存器电路和附近其他的锁存器电路都接入同一个电 源网络，无需特别接入理想电源，易于在集成电路后端集成。

图9示出了适于用来实现本公开实施方式的示例性计算机***的框图。

计算机***可以包括处理器(H1)；存储器(H2)，耦合于处理器(H1)， 且在其中存储计算机可执行指令，用于在由处理器执行时进行本公开的实施 例的各个方法的步骤。

处理器(H1)可以包括但不限于例如一个或者多个处理器或者或微处理 器等。

存储器(H2)可以包括但不限于例如，随机存取存储器(RAM)、只读存 储器(ROM)、快闪存储器、EPROM存储器、EEPROM存储器、寄存器、计 算机存储介质(例如硬碟、软碟、固态硬盘、可移动碟、CD-ROM、DVD-ROM、 蓝光盘等)。

除此之外，该计算机***还可以包括数据总线(H3)、输入/输出(I/O) 总线(H4)，显示器(H5)以及输入/输出设备(H6)(例如，键盘、鼠标、扬 声器等)等。

处理器(H1)可以通过I/O总线(H4)经由有线或无线网络(未示出) 与外部设备(H5、H6等)通信。

存储器(H2)还可以存储至少一个计算机可执行指令，用于在由处理器 (H1)运行时执行本技术所描述的实施例中的各个功能和/或方法的步骤。

在一个实施例中，该至少一个计算机可执行指令也可以被编译为或组成 一种供电电压检测软件产品，其中所述一个或多个计算机可执行指令被处理 器运行时执行本技术所描述的实施例中的各个功能和/或方法的步骤。

图10示出了根据本公开的实施例的非暂时性计算机可读存储介质的示 意图。

如图10所示，计算机可读存储介质1020上存储有指令，指令例如是计 算机可读指令1010。当计算机可读指令1010由处理器运行时，可以执行参照 以上附图描述的供电电压检测方法。计算机可读存储介质包括但不限于例如 易失性存储器和/或非易失性存储器。易失性存储器例如可以包括随机存取存 储器(RAM)和/或高速缓冲存储器(cache)等。非易失性存储器例如可以包 括只读存储器(ROM)、硬盘、闪存等。例如，计算机可读存储介质1020可 以连接于诸如计算机等的计算设备，接着，在计算设备运行计算机可读存储 介质1020上存储的计算机可读指令1010的情况下，可以进行如上所述的供 电电压检测方法。

当然，上述的具体实施例仅是例子而非限制，且本领域技术人员可以根 据本公开的构思从上述分开描述的各个实施例中合并和组合一些步骤和装置 来实现本公开的效果，这种合并和组合而成的实施例也被包括在本公开中， 在此不一一描述这种合并和组合。

注意，在本公开中提及的优点、优势、效果等仅是示例而非限制，不能认 为这些优点、优势、效果等是本公开的各个实施例必须具备的。另外，上述公 开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节 并不限制本公开为必须采用上述具体的细节来实现。

根据本公开的一个或多个实施例，提供一种供电电压检测装置，连接到 集成电路电源网络上，包括：供电电压检测器，包括缓冲器串，包括N个缓 冲器，其中第一个缓冲器的输入端连接到时钟信号，第一个缓冲器的输出端 连接到第二个缓冲器的输入端，第n个缓冲器的输出端连接到第n+1个缓冲 器的输入端，N、n是正整数，n大于1且小于N；N条锁存器链，每条锁存 器链包括M个锁存器，每个锁存器的时钟输入端连接到时钟信号，每条锁存器链的第一个锁存器的数据输入端连接到N个缓冲器中对应的一个缓冲器的 输出端，第一个锁存器的数据输出端连接到第二个锁存器的数据输入端，第 m个锁存器的数据输出端连接到第m+1个缓冲器的数据输入端，M、m是正 整数，m大于1且小于M，每个锁存器的数据输入端连接到集成电路电源网 络中要检测供电电压的区域，每个锁存器的接地端连接到地；和电压调节模 块，连接到每条锁存器链的每个锁存器的数据输出端，被配置为检测每个锁存器的数据输出来确定集成电路电源网络中要检测供电电压的区域的供电电 压的大小。

在一个实施例中，电压调节模块被配置为：根据每个锁存器的数据输出 与参考电平的比较得到逻辑数值以得到每条锁存器链的逻辑数值串；根据N 条锁存器链的逻辑数值串、和N条锁存器链的逻辑数值串的取值与供电电压 的大小的关系，确定集成电路电源网络中要检测供电电压的区域的供电电压 的大小；或者电压调节模块被配置为：根据每个锁存器的数据输出与参考电 平的比较得到逻辑数值以得到每条锁存器链的逻辑数值串；根据多条锁存器 链的逻辑数值串、以及时钟信号的高电平的时间长度，得到多条锁存器链中各自的锁存器的时延范围；根据多条锁存器链中各自的锁存器的时延范围， 得到单个锁存器的实际时延范围；根据单个锁存器的实际时延范围与供电电 压的大小的关系，确定集成电路电源网络中要检测供电电压的区域的供电电 压的大小。

在一个实施例中，如果锁存器的数据输出比参考电平高，则逻辑数值为 第一值，如果锁存器的数据输出比参考电平低，则逻辑数值为第二值，电压 调节模块被配置为通过如下步骤来根据多条锁存器链的逻辑数值串、以及时 钟信号的高电平的时间长度，得到多条锁存器链中各自的锁存器的时延范围： 确定预定的一条锁存器链中的逻辑数值串中的第一值的数量；确定预定的一 条锁存器链与输入的时钟信号之间存在的缓冲器的数量；确定时钟信号的高 电平的时间长度为大于在缓冲器的数量和单个缓冲器的时延的乘积与第一值 的数量和单个锁存器的时延的乘积的和，且小于该锁存器链条之前的缓冲器 的数量与单个缓冲器的时延的乘积和第一值的数量加1之后与单个锁存器的 时延的乘积的和；计算得到单个锁存器的实际时延范围。

在一个实施例中，电压调节模块被配置为：根据确定的供电电压的大小， 在确定的供电电压低于预定电压时升高供电电压以补偿电压下垂，或者在确 定的供电电压高于预定电压时降低供电电压以补偿电压上升。

在一个实施例中，单个锁存器的实际时延范围与供电电压的大小的关系 通过实验测量得到，或者N条锁存器链的逻辑数值串的取值与供电电压的大 小的关系通过实验测量得到。

在一个实施例中，N是对单个锁存器的时延除以单个缓冲器的时延的结 果的上取整。

在一个实施例中，M大于或等于时钟信号的周期除以单个锁存器的时延 的结果的1倍以上。

在一个实施例中，M大于或等于时钟信号的周期除以单个锁存器的时延 的结果的1.5倍。

在一个实施例中，供电电压检测器中的N条锁存器链在时钟信号的上升 沿使能，且在时钟信号的下降沿输出数据并复位；或者供电电压检测器中还 包括与N条锁存器链具有相同结构的另外N条锁存器链和另外N个缓冲器， 且在时钟信号的上升沿使能N条锁存器链、且在时钟信号的下降沿输出数据 并复位，且在时钟信号的下降沿使能另外N条锁存器链、且在时钟信号的上 升沿输出数据并复位。

根据本公开的一个或多个实施例，提供一种供电电压检测***，包括： 在集成电路电源网络的多个区域上连接的多个根据本公开的实施例的供电电 压检测装置。

根据本公开的一个或多个实施例，提供一种供电电压检测器，包括缓冲 器串，包括N个缓冲器，其中第一个缓冲器的输入端连接到时钟信号，第一 个缓冲器的输出端连接到第二个缓冲器的输入端，第n个缓冲器的输出端连 接到第n+1个缓冲器的输入端，N、n是正整数，n大于1且小于N；N条锁 存器链，每条锁存器链包括M个锁存器，每个锁存器的时钟输入端连接到时 钟信号，每条锁存器链的第一个锁存器的数据输入端连接到N个缓冲器中对 应的一个缓冲器的输出端，第一个锁存器的数据输出端连接到第二个锁存器 的数据输入端，第m个锁存器的数据输出端连接到第m+1个缓冲器的数据输 入端，M、m是正整数，m大于1且小于M，每个锁存器的数据输入端连接 到集成电路电源网络中要检测供电电压的区域，每个锁存器的接地端连接到 地。

根据本公开的一个或多个实施例，提供一种供电电压检测方法，包括： 提供供电电压检测器，包括缓冲器串，包括N个缓冲器，其中第一个缓冲器 的输入端连接到时钟信号，第一个缓冲器的输出端连接到第二个缓冲器的输 入端，第n个缓冲器的输出端连接到第n+1个缓冲器的输入端，N、n是正整 数，n大于1且小于N；N条锁存器链，每条锁存器链包括M个锁存器，每 个锁存器的时钟输入端连接到时钟信号，每条锁存器链的第一个锁存器的数 据输入端连接到N个缓冲器中对应的一个缓冲器的输出端，第一个锁存器的 数据输出端连接到第二个锁存器的数据输入端，第m个锁存器的数据输出端 连接到第m+1个缓冲器的数据输入端，M、m是正整数，m大于1且小于M， 每个锁存器的数据输入端连接到集成电路电源网络中要检测供电电压的区域， 每个锁存器的接地端连接到地；和检测每个锁存器的数据输出来确定集成电 路电源网络中要检测供电电压的区域的供电电压的大小。

在一个实施例中，检测每个锁存器的数据输出来确定集成电路电源网络 中要检测供电电压的区域的供电电压的大小包括：根据每个锁存器的数据输 出与参考电平的比较得到逻辑数值以得到每条锁存器链的逻辑数值串；根据 N条锁存器链的逻辑数值串、和N条锁存器链的逻辑数值串的取值与供电电 压的大小的关系，确定集成电路电源网络中要检测供电电压的区域的供电电 压的大小。

或者，在另一实施例中，检测每个锁存器的数据输出来确定集成电路电 源网络中要检测供电电压的区域的供电电压的大小包括：根据每个锁存器的 数据输出与参考电平的比较得到逻辑数值以得到每条锁存器链的逻辑数值串； 根据多条锁存器链的逻辑数值串、以及时钟信号的高电平的时间长度，得到 多条锁存器链中各自的锁存器的时延范围；根据多条锁存器链中各自的锁存 器的时延范围，得到单个锁存器的实际时延范围；根据单个锁存器的实际时 延范围与供电电压的大小的关系，确定集成电路电源网络中要检测供电电压 的区域的供电电压的大小。

在一个实施例中，如果锁存器的数据输出比参考电平高，则逻辑数值为 第一值，如果锁存器的数据输出比参考电平低，则逻辑数值为第二值，电压 调节模块被配置为通过如下步骤来根据多条锁存器链的逻辑数值串、以及时 钟信号的高电平的时间长度，得到多条锁存器链中各自的锁存器的时延范围： 确定预定的一条锁存器链中的逻辑数值串中的第一值的数量；确定预定的一 条锁存器链与输入的时钟信号之间存在的缓冲器的数量；确定时钟信号的高 电平的时间长度为大于在缓冲器的数量和单个缓冲器的时延的乘积与第一值 的数量和单个锁存器的时延的乘积的和，且小于该锁存器链条之前的缓冲器 的数量与单个缓冲器的时延的乘积和第一值的数量加1之后与单个锁存器的 时延的乘积的和；计算得到单个锁存器的实际时延范围。

在一个实施例中，该方法还包括：根据确定的供电电压的大小，在确定 的供电电压低于预定电压时升高供电电压以补偿电压下垂，或者在确定的供 电电压高于预定电压时降低供电电压以补偿电压上升。

在一个实施例中，单个锁存器的实际时延范围与供电电压的大小的关系 通过实验测量得到，或者N条锁存器链的逻辑数值串的取值与供电电压的大 小的关系通过实验测量得到。

在一个实施例中，N是对单个锁存器的时延除以单个缓冲器的时延的结 果的上取整。

在一个实施例中，M大于或等于时钟信号的周期除以单个锁存器的时延 的结果的1倍以上。

在一个实施例中，M大于或等于时钟信号的周期除以单个锁存器的时延 的结果的1.5倍。

在一个实施例中，供电电压检测器中的N条锁存器链在时钟信号的上 升沿使能，且在时钟信号的下降沿输出数据并复位；或者供电电压检测器中 还包括与N条锁存器链具有相同结构的另外N条锁存器链和另外N个缓冲 器，且在时钟信号的上升沿使能N条锁存器链、且在时钟信号的下降沿输 出数据并复位，且在时钟信号的下降沿使能另外N条锁存器链、且在时钟 信号的上升沿输出数据并复位。

根据本公开的一个或多个实施例，提供一种计算机可读介质，其上存储 有计算机程序，其中，所述程序被处理器执行时实现本公开的供电电压检测 方法。

本公开中涉及的器件、装置、设备、***的方框图仅作为例示性的例子 并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。 如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、 装置、设备、***。诸如“包括”、“包含”、“具有”等等的词语是开放性词 汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和” 指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所 使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。

本公开中的步骤流程图以及以上方法描述仅作为例示性的例子并且不意 图要求或暗示必须按照给出的顺序进行各个实施例的步骤。如本领域技术人 员将认识到的，可以按任意顺序进行以上实施例中的步骤的顺序。诸如“其 后”、“然后”、“接下来”等等的词语不意图限制步骤的顺序；这些词语仅用于 引导读者通读这些方法的描述。此外，例如使用冠词“一个”、“一”或者“该” 对于单数的要素的任何引用不被解释为将该要素限制为单数。

另外，本文中的各个实施例中的步骤和装置并非仅限定于某个实施例中 实行，事实上，可以根据本公开的概念来结合本文中的各个实施例中相关的 部分步骤和部分装置以构思新的实施例，而这些新的实施例也包括在本公开 的范围内。

以上描述的方法的各个操作可以通过能够进行相应的功能的任何适当的 手段而进行。该手段可以包括各种硬件和/或软件组件和/或模块，包括但不限 于硬件的电路、专用集成电路(ASIC)或处理器。

可以利用被设计用于进行在此描述的功能的通用处理器、数字信号处理 器(DSP)、ASIC、场可编程门阵列信号(FPGA)或其他可编程逻辑器件(PLD)、 离散门或晶体管逻辑、离散的硬件组件或者其任意组合而实现或进行描述的 各个例示的逻辑块、模块和电路。通用处理器可以是微处理器，但是作为替 换，该处理器可以是任何商业上可获得的处理器、控制器、微控制器或状态 机。处理器还可以实现为计算设备的组合，例如DSP和微处理器的组合，多 个微处理器、与DSP核协作的微处理器或任何其他这样的配置。

结合本公开描述的方法或算法的步骤可以直接嵌入在硬件中、处理器执 行的软件模块中或者这两种的组合中。软件模块可以存在于任何形式的有形 存储介质中。可以使用的存储介质的一些例子包括随机存取存储器(RAM)、 只读存储器(ROM)、快闪存储器、EPROM存储器、EEPROM存储器、寄存 器、硬碟、可移动碟、CD-ROM等。存储介质可以耦接到处理器以便该处理 器可以从该存储介质读取信息以及向该存储介质写信息。在替换方式中，存 储介质可以与处理器是整体的。软件模块可以是单个指令或者许多指令，并 且可以分布在几个不同的代码段上、不同的程序之间以及跨过多个存储介质。

在此公开的方法包括用于实现描述的方法的动作。方法和/或动作可以彼 此互换而不脱离权利要求的范围。换句话说，除非指定了动作的具体顺序， 否则可以修改具体动作的顺序和/或使用而不脱离权利要求的范围。

上述功能可以按硬件、软件、固件或其任意组合而实现。如果以软件实 现，功能可以作为指令存储在切实的计算机可读介质上。存储介质可以是可 以由计算机访问的任何可用的切实介质。通过例子而不是限制，这样的计算 机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光碟存储、 磁碟存储或其他磁存储器件或者可以用于携带或存储指令或数据结构形式的 期望的程序代码并且可以由计算机访问的任何其他切实介质。如在此使用的， 碟(disk)和盘(disc)包括紧凑盘(CD)、激光盘、光盘、数字通用盘(DVD)、 软碟和蓝光盘，其中碟通常磁地再现数据，而盘利用激光光学地再现数据。

因此，计算机程序产品可以进行在此给出的操作。例如，这样的计算机 程序产品可以是具有有形存储(和/或编码)在其上的指令的计算机可读的有 形介质，该指令可由处理器执行以进行在此描述的操作。计算机程序产品可 以包括包装的材料。

软件或指令也可以通过传输介质而传输。例如，可以使用诸如同轴电缆、 光纤光缆、双绞线、数字订户线(DSL)或诸如红外、无线电或微波的无线技 术的传输介质从网站、服务器或者其他远程源传输软件。

此外，用于进行在此描述的方法和技术的模块和/或其他适当的手段可以 在适当时由用户终端和/或基站下载和/或其他方式获得。例如，这样的设备可 以耦接到服务器以促进用于进行在此描述的方法的手段的传送。或者，在此 描述的各种方法可以经由存储部件(例如RAM、ROM、诸如CD或软碟等的 物理存储介质)提供，以便用户终端和/或基站可以在耦接到该设备或者向该 设备提供存储部件时获得各种方法。此外，可以利用用于将在此描述的方法 和技术提供给设备的任何其他适当的技术。

其他例子和实现方式在本公开和所附权利要求的范围和精神内。例如， 由于软件的本质，以上描述的功能可以使用由处理器、硬件、固件、硬连线或 这些的任意的组合执行的软件实现。实现功能的特征也可以物理地位于各个 位置，包括被分发以便功能的部分在不同的物理位置处实现。而且，如在此 使用的，包括在权利要求中使用的，在以“至少一个”开始的项的列举中使用 的“或”指示分离的列举，以便例如“A、B或C的至少一个”的列举意味着A或B或C，或AB或AC或BC，或ABC(即A和B和C)。此外，措辞 “示例的”不意味着描述的例子是优选的或者比其他例子更好。

可以不脱离由所附权利要求定义的教导的技术而进行对在此描述的技术 的各种改变、替换和更改。此外，本公开的权利要求的范围不限于以上描述 的处理、机器、制造、事件的组成、手段、方法和动作的具体方面。可以利用 与在此描述的相应方面进行基本相同的功能或者实现基本相同的结果的当前 存在的或者稍后要开发的处理、机器、制造、事件的组成、手段、方法或动 作。因而，所附权利要求包括在其范围内的这样的处理、机器、制造、事件的 组成、手段、方法或动作。

提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者 使用本公开。对这些方面的各种修改对于本领域技术人员而言是非常显而易 见的，并且在此定义的一般原理可以应用于其他方面而不脱离本公开的范围。 因此，本公开不意图被限制到在此示出的方面，而是按照与在此公开的原理 和新颖的特征一致的最宽范围。

为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本 公开的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和 实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组 合。

Claims (13)

1.一种供电电压检测装置，连接到集成电路电源网络上，包括：

供电电压检测器，包括

缓冲器串，包括N个缓冲器，其中第一个缓冲器的输入端连接到时钟信号，第一个缓冲器的输出端连接到第二个缓冲器的输入端，第n个缓冲器的输出端连接到第n+1个缓冲器的输入端，N、n是正整数，n大于1且小于N；

N条锁存器链，每条锁存器链包括M个锁存器，每个锁存器的时钟输入端连接到所述时钟信号，每条锁存器链的第一个锁存器的数据输入端连接到所述N个缓冲器中对应的一个缓冲器的输出端，第一个锁存器的数据输出端连接到第二个锁存器的数据输入端，第m个锁存器的数据输出端连接到第m+1个缓冲器的数据输入端，M、m是正整数，m大于1且小于M，每个锁存器的数据输入端连接到集成电路电源网络中要检测供电电压的区域，每个锁存器的接地端连接到地；和

电压调节模块，连接到每条锁存器链的每个锁存器的数据输出端，被配置为检测每个锁存器的数据输出来确定集成电路电源网络中所述要检测供电电压的区域的供电电压的大小。

2.根据权利要求1的供电电压检测装置，其中，所述电压调节模块被配置为：

根据每个锁存器的数据输出与参考电平的比较得到逻辑数值以得到每条锁存器链的逻辑数值串；

根据N条锁存器链的逻辑数值串、和N条锁存器链的逻辑数值串的取值与供电电压的大小的关系，确定集成电路电源网络中所述要检测供电电压的区域的供电电压的大小；

或者

所述电压调节模块被配置为：

根据每个锁存器的数据输出与参考电平的比较得到逻辑数值以得到每条锁存器链的逻辑数值串；

根据多条锁存器链的逻辑数值串、以及时钟信号的高电平的时间长度，得到多条锁存器链中各自的锁存器的时延范围；

根据多条锁存器链中各自的锁存器的时延范围，得到单个锁存器的实际时延范围；

根据单个锁存器的实际时延范围与供电电压的大小的关系，确定集成电路电源网络中所述要检测供电电压的区域的供电电压的大小。

3.根据权利要求2的供电电压检测装置，其中，如果锁存器的数据输出比参考电平高，则逻辑数值为第一值，如果锁存器的数据输出比参考电平低，则逻辑数值为第二值，

所述电压调节模块被配置为通过如下步骤来根据多条锁存器链的逻辑数值串、以及时钟信号的高电平的时间长度，得到多条锁存器链中各自的锁存器的时延范围：

确定预定的一条锁存器链中的逻辑数值串中的第一值的数量；

确定所述预定的一条锁存器链与输入的时钟信号之间存在的缓冲器的数量；

确定时钟信号的高电平的时间长度为大于在所述缓冲器的数量和单个缓冲器的时延的乘积与所述第一值的数量和单个锁存器的时延的乘积的和，且小于该锁存器链条之前的缓冲器的数量与单个缓冲器的时延的乘积和所述第一值的数量加1之后与单个锁存器的时延的乘积的和；

计算得到单个锁存器的实际时延范围。

4.根据权利要求2的供电电压检测装置，其中，所述电压调节模块被配置为：

根据确定的供电电压的大小，在所述确定的供电电压低于预定电压时升高所述供电电压以补偿电压下垂，或者在所述确定的供电电压高于预定电压时降低所述供电电压以补偿电压上升。

5.根据权利要求2的供电电压检测装置，其中，所述单个锁存器的实际时延范围与供电电压的大小的关系通过实验测量得到，或者N条锁存器链的逻辑数值串的取值与供电电压的大小的关系通过实验测量得到。

6.根据权利要求1的供电电压检测装置，其中，N是对单个锁存器的时延除以单个缓冲器的时延的结果的上取整。

7.根据权利要求1的供电电压检测装置，其中，M大于或等于时钟信号的周期除以单个锁存器的时延的结果的1倍以上。

8.根据权利要求1的供电电压检测装置，其中，M大于或等于时钟信号的周期除以单个锁存器的时延的结果的1.5倍。

9.根据权利要求1的供电电压检测装置，其中，

所述供电电压检测器中的N条锁存器链在时钟信号的上升沿使能，且在时钟信号的下降沿输出数据并复位；或者

所述供电电压检测器中还包括与所述N条锁存器链具有相同结构的另外N条锁存器链和另外N个缓冲器，且在时钟信号的上升沿使能所述N条锁存器链、且在时钟信号的下降沿输出数据并复位，且在时钟信号的下降沿使能所述另外N条锁存器链、且在时钟信号的上升沿输出数据并复位。

10.一种供电电压检测***，包括：

在集成电路电源网络的多个区域上连接的多个如权利要求1-9之一所述的供电电压检测装置。

11.一种供电电压检测器，包括

缓冲器串，包括N个缓冲器，其中第一个缓冲器的输入端连接到时钟信号，第一个缓冲器的输出端连接到第二个缓冲器的输入端，第n个缓冲器的输出端连接到第n+1个缓冲器的输入端，N、n是正整数，n大于1且小于N；

N条锁存器链，每条锁存器链包括M个锁存器，每个锁存器的时钟输入端连接到所述时钟信号，每条锁存器链的第一个锁存器的数据输入端连接到所述N个缓冲器中对应的一个缓冲器的输出端，第一个锁存器的数据输出端连接到第二个锁存器的数据输入端，第m个锁存器的数据输出端连接到第m+1个缓冲器的数据输入端，M、m是正整数，m大于1且小于M，每个锁存器的数据输入端连接到集成电路电源网络中要检测供电电压的区域，每个锁存器的接地端连接到地。

12.一种供电电压检测方法，包括：

提供供电电压检测器，包括

缓冲器串，包括N个缓冲器，其中第一个缓冲器的输入端连接到时钟信号，第一个缓冲器的输出端连接到第二个缓冲器的输入端，第n个缓冲器的输出端连接到第n+1个缓冲器的输入端，N、n是正整数，n大于1且小于N；

N条锁存器链，每条锁存器链包括M个锁存器，每个锁存器的时钟输入端连接到所述时钟信号，每条锁存器链的第一个锁存器的数据输入端连接到所述N个缓冲器中对应的一个缓冲器的输出端，第一个锁存器的数据输出端连接到第二个锁存器的数据输入端，第m个锁存器的数据输出端连接到第m+1个缓冲器的数据输入端，M、m是正整数，m大于1且小于M，每个锁存器的数据输入端连接到集成电路电源网络中要检测供电电压的区域，每个锁存器的接地端连接到地；和

检测每个锁存器的数据输出来确定集成电路电源网络中所述要检测供电电压的区域的供电电压的大小。

13.一种计算机可读介质，其上存储有计算机程序，其中，所述程序被处理器执行时实现如权利要求12所述的供电电压检测方法。

Images