CN1152473C - 伪积代码编码和解码设备及其方法 - Google Patents
伪积代码编码和解码设备及其方法 Download PDFInfo
- Publication number
- CN1152473C CN1152473C CNB001067338A CN00106733A CN1152473C CN 1152473 C CN1152473 C CN 1152473C CN B001067338 A CNB001067338 A CN B001067338A CN 00106733 A CN00106733 A CN 00106733A CN 1152473 C CN1152473 C CN 1152473C
- Authority
- CN
- China
- Prior art keywords
- code
- series information
- information symbol
- symbol
- error correcting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
伪积代码解码设备,包括:第一纠错码解码器,通过构成伪积代码码字的输入符号串中第一线性结构纠错码中的奇偶符号实现纠错;第二纠错码解码器,通过第二线性结构纠错码中的奇偶符号实现纠错;第二系列信息符号提取器;相减码发生器,产生由第二系列信息符号构成的伪积代码码字中的相减码,其中第一系列信息符号部分和第二线性结构的纠错码部分变为零代码;转变器,对相减码进行相减处理,将伪积代码码字转变为积代码码字;纠错码重复解码器,进行多次解码处理以纠错;和第一系列信息符号提取器。
Description
技术领域
本发明涉及对伪积代码(pseudo-product code)进行编码和解码的设备和方法,其适合用于使用伪积代码的数字装置,例如数字磁带录象机、数字录音机、数字通信装置等。更具体地说,本发明涉及伪积代码编码和解码设备和方法,其中在将伪积代码转换为积代码之后,进行解码处理,以便改善纠错能力。
背景技术
近年来,记录/重放设备例如数字磁带录象机和数字录音机投入使用,该记录/重放设备将输入视频信号和音频信号进行数字处理,对所产生的数字信号进行记录。
参照图15,上述类型的典型的已有记录/重放设备200包括视频信号代码编码器201,当接收视频信号时,该编码器202对视频信号进行编码从而形成视频数据。上述视频数据传送给纠错码编码器202,该编码器202对视频数据进行纠错编码处理。从纠错码编码器202输出的视频数据传送给记录/重放器203,在该记录/重放器中,视频数据通过旋转磁头207记录于磁带206中。
在记录/重放设备的操作的重放模式中,记录于磁带206中的视频数据通过旋转磁头207再现。对在该记录/重放设备203中如此再现的视频数据进行通过纠错码解码器204进行的纠错处理。之后,将经纠错的视频数据作为视频信号,通过视频信号解码器205输出。
各种代码可用作下述纠错码,该纠错码在纠错码编码器202和纠错码解码器204中得到处理。该纠错码中的一个实例为下述积代码,该积代码具有沿信息符号矩阵的列和行方向排列的线性结构的纠错码。例如,人们知道有例如图16所示的积代码。图16所示的积代码码字具有沿磁带206的方向保持连续的C1代码(也称为“内码”),以及沿与C1代码的排列方向相垂直的方向排列的C2代码(也称为“外码”)。
在图16所示的积代码码字的实例中,上述C1代码为线性结构的纠错码,该纠错码具有10个符号的代码长度,以及4个符号的奇偶数,并且能够最多实现高达2个符号的纠错。同样,每个C2代码为线性结构的纠错码,其具有14符号的代码长度,以及14个符号的奇偶数,并且能够最多实现高达2个符号的纠错。于是,上述积代码包括基本的线性结构的纠错码。编码的顺序可以是这样的,首先对C1代码进行编码,之后对C2代码进行编码,或反之。人们知道,与编码顺序无关,获得相同的编码结果。
在这里假定:首先对上述C2代码进行编码,之后对C1代码进行编码。在此场合,根据上述定义,符号组212为C1代码的奇偶符号的组。显然,图16所示的符号组213为C1代码的奇偶符号的组,其添加于C2代码的奇偶符号上。如上面所述,由于与编码的顺序无关获得相同的编码结果,这样图16所示的上述符号组213也为添加到C1代码的奇偶符号上的C2代码的奇偶符号的组。于是,即使在编码顺序是这样的,即C1代码的编码是在C2代码的编码之后进行的情况下,当沿列方向观看符号矩阵时,不仅符号组211而且符号组212均被视为C2代码。
人们已知道,对积代码进行纠错的纠错能力可通过借助上述积代码的奇偶符号的上述特性、重复多次进行解码处理的方式提高。例如,当重复进行解码处理以便首先沿行方向对C1代码进行解码处理,之后沿列方向对C2代码进行解码处理时,可在C2代码的解码处理过程中,对没能通过C1代码的解码处理得到纠正的错误进行纠正。进一步重复上述解码处理,例如对C1代码的解码处理,对C2代码的解码处理等,这样一定会提高纠错能力。
人们也知道伪积代码,其可存储2个系列信息符号,其可在图15所示的电路中的纠错码编码器202与纠错码解码器204中用作纠错码。
伪积代码是这样形成的。第一系列信息符号以矩阵形式排列,并且形成成列的线性结构的纠错码,之后添加第二系列信息符号。然后,在由沿列方向编码的第一系列信息符号和第二系列信息符号构成的符号集上,沿行方向形成线性结构的纠错码。
图17表示伪积代码码字的实例。在上述的积代码的场合,磁带207上连续的方向的代码称为“C1代码(内码)”,而沿另一方向的代码称为“C2代码(内码)”。
在图17所示的伪积代码码字中,C1代码为下述线性的纠错码,该纠错码具有12符号的代码长度,以及4个符号的奇偶数,并且能够最多实现高达2个的符号的纠错,而C2代码为下述线性的纠错码,该纠错码具有14个符号的代码长度,以及4个符号的奇偶数量,并且能够最多实现高达2个的符号的纠错。第一系列信息符号存储于矩阵中,该矩阵由沿C1代码方向的6个符号和沿C2代码方向的10个符号构成。第二系列信息符号存储于C1代码信息符号中的起始两个符号中。该伪积代码为上述的积代码的改进形式,由此其不是完善的积代码。
图17所示的符号组222构成C2代码,但是符号组223不形成C2代码。这是因为当第一系列信息符号构成C2和C1代码两者时,第二系列信息符号仅仅构成C1代码。
在多数场合,第二系列信息符号载有在对C2代码进行解码处理之前所需的类型信息。例如,第二系列信息符号载有位置信息,该信息是将非连续出现的C1代码排列成伪积代码的形式所必需的。
与图15中的纠错码编码器202相对应的伪积代码编码器用于将第一系列信息符号重新排列成C2代码的排列方向,该信息符号是按C1代码的排列方向输入的,由此将这些信息符号编码成C2代码,另外添加C2代码中的奇偶符号。另外,伪积代码用于对第二系列信息符号和重新排列成C1代码方向的经C2编码的结果进行充分选择,将所选择的符号和经重新排列的编码结果编码成C1代码,另外添加C1代码的奇偶符号,由此输出伪积代码。
图18表示传统的伪积代码解码器240的实例,其与图15所示的纠错码解码器202相对应。该伪积代码解码器240具有输入端子241、C1代码解码器242、第二系列信息符号提取器243、第一交织器244、C2代码解码器245、第二交织器246、重复解码器247、第一系列信息符号提取器248、输出端子249、另一输出端子250。
C1代码解码器242将通过输入端子241、沿C1代码方向的顺序供给的伪积代码解码处理为预定的C1代码,在由该代码确定的可纠错的范围内进行纠错。之后,上述C1代码解码器242将经纠错的解码结果传送给第二系列信息符号提取器243,还传送给第一交织器244。
第二系列信息符号提取器243提取作为从C1代码解码器242接收的C1代码的、伪积代码的解码结果中包含的第二系列信息符号,将所提取的第二系列信息符号传送给输出端子250。
第一交织器244从C1代码解码器242中、接收作为C1代码的伪积代码,将作为C2代码的伪积代码传送给C2代码解码器245。
C2代码解码器245将沿C2代码方向的顺序、从第一交织器供给的伪积代码解码处理为预定的C2代码,在由所述各代码确定的可纠错的范围内进行纠错。之后,上述C2代码解码器245将经纠错的解码结果传送给第二交织器246。由于仅仅从第一交织器244供给的伪积代码中的一部分构成上述C2代码,这样该C2代码解码器245仅仅对具有C2代码的伪积代码中的部分进行解码处理。于是,上述伪积代码中的剩余部分在未解码的情况传送给第二交织器246。
例如,当已输入图17所示的伪积代码码字时,C2代码解码器通过将伪积代码处理为C2代码的方式进行纠错,并且将纠错结果传送给第二交织器246,而从第一交织器244接收符号组222中的符号。
相反,当从第一交织器244接收符号组221或符号组223中的符号时,C2代码解码器245将伪积代码传送给第二交织器246,此时它们不进行任何的纠错。
第二交织器246将从C2代码解码器245接收的伪积代码、作为C1代码传送给重复解码器247。
该重复解码器247对沿C1代码方向的顺序、从第二交织器246供给的伪积代码重复进行解码处理。更具体地说,重复解码器247沿例如C1代码解码、C2代码解码、…、C1代码解码和C2代码解码的顺序进行解码处理,将其结果传送给第一系列信息符号提取器248。
第一系列信息符号提取器248从由重复解码器247、沿C1代码方向的顺序供给的伪积代码中,仅仅提取第一系列信息符号,将该提取的符号传送给输出端子249。
作为伪积代码解码器240的上述操作结果,通过输入端子241,沿C1代码方向的顺序接收的伪积代码码字获得解码和纠错,从而在输出端子249处获得第一系列信息符号中的信息符号,而在输出端子250处获得第二系列信息符号。
上述重复解码器247通过一次将上述伪积代码码字处理为C1代码和一次处理为C2代码,对以C1代码方向的顺序输入的伪积代码码字进行解码处理,由此进一步实现纠错,另外上述解码器247将C2代码以C1代码方向的顺序传送。
图18所示的传统的伪积代码解码器240共计进行4次解码处理:即通过C1代码解码器242对C1代码进行的解码处理,通过C2代码解码器245对C2代码进行的解码处理,通过C1代码解码器262对C1代码进行的解码处理,通过C2代码解码器264对C2代码进行的解码处理。
在图16所示的伪积代码码字中,符号组22中的符号构成C2码字,而符号组223中的符号不构成任何的C2码字。于是,通过图18中的伪积代码解码器中的C2代码解码器对C2代码进行的解码处理可仅仅对符号组222中包含的错误进行纠正,而不能够对符号组221和223中的错误进行纠正。
于是,伪积代码解码器240不能够对图17中的伪积代码码字中的符号组221和223中的包含的错误进行纠错,尽管对C2代码进行了解码处理。其结果是,通过重复解码处理而获得的积代码中的纠错能力受到损坏。
下面参照图19进行描述,该图19表示对图16中的积代码进行的解码的结果,这是在上述积代码码字中包含错误时获得的。参照图19,沿水平方向具有3个错误符号,从而在第一C1代码解码处理中,根本不能实现纠错。但是,在下面的C2代码解码处理中,可对C1代码中的奇偶符号中存在的错误进行纠正。所有错误是通过第二C1代码解码处理纠正的。
图20表示对图17中的伪积代码码字进行解码处理的结果,该结果是在与参照图19所描述的相同的错误存在于伪积代码码字中时获得的。参照图19,图17中的符号组223中的C1代码中的奇偶符号中的错误未得到纠正,尽管对C2代码进行了解码处理,从而与图19的场合不同,根本不能够实现纠错。于是,与具有和伪积代码几乎相同参数的完善的积代码的情况相比较,通过传统的伪积代码解码器240对伪积代码进行解码处理会不希望地产生很差的纠错能力。
发明内容
因此,本发明的目的在于提供一种伪积代码编码/解码设备和方法,其具有对伪积代码进行纠错的改善能力,由此避免已有技术中的上述缺点。
为此,本发明的伪积代码解码设备和方法进行下述处理:
第一纠错码解码处理,该处理用于通过使用构成伪积代码码字的符号串中所包含的第一线性结构的纠错码中的奇偶符号实现纠错,该伪积代码码字是通过下述方式形成的,该方式为:将有关外码的第二线性结构的纠错码添加到第一系列信息符号的阵列上,在其上添加第二系列信息符号,并在第一系列信息符号上添加有关内码的第一线性结构的纠错码,该第一系列信息符号上添加有所述第二线性结构的纠错码和第二系列信息符号;第一交织处理,用于将符号串重新排列成第二线性结构的纠错码的顺序,该符号串是从第一纠错码解码步骤输出的,并且包括以第一线性结构纠错码的顺序排列的符号;第二纠错码解码处理,该处理用于通过使用第二线性结构的纠错码中的奇偶符号来对通过第一交织处理重新排列的符号串实现纠错;第二交织处理,用于将符号串重新排列成第一线性结构的纠错码的顺序,该符号串是从第二纠错码解码步骤输出的,并且包括以第二线性结构纠错码的顺序排列的符号;第二系列信息符号提取处理,处理用于从构成上述伪积代码的符号串中提取第二系列信息符号;相减(subtraction)码发生处理,该处理用于产生伪积代码码字中的相减码,该码字由通过第二系列信息符号提取处理提取的第二系列信息符号构成,其中第一系列信息符号部分和第二线性结构的纠错码部分变为零代码;转变处理,该处理用于从伪积代码码字中的符号串中减去通过相减码发生步骤产生的相减码,因此将上述伪积代码码字转变为积代码码字;纠错码重复解码处理,该处理用于对通过转变步骤形成的积代码码字的并通过第二交织处理重新排列的符号串进行多次解码处理,由此实现纠错;第一系列信息符号提取处理,该处理用于从构成通过纠错码重复解码步骤获得的积代码码字的符号串中,提取第二系列信息符号。
对于具有上述特征的本发明的伪积代码解码设备和方法,由于将伪积代码码字转变为积代码码字,接着进行重复编码处理,从而即使在第二系列信息符号已添加到符号串上而形成伪积代码码字的情况下,仍可对第一系列信息符号中的任何错误进行纠错。
附图说明
当结合附图阅读下面优选实施例的描述时,容易得出本发明的上述和其它目的、特征和优点。
图1为本发明的记录/重放设备的方框图;
图2为伪积代码码字的示意图;
图3为本发明的记录/重放设备中所采用的纠错码编码器的方框图;
图4为本发明的记录/重放设备中所采用的纠错码解码器的方框图;
图5为本发明的记录/重放设备中所采用的第二系列信息符号补偿器的方框图;
图6为伪积代码的示意图,该代码是通过用空码替换对图2所示的伪积代码中的第一系列信息符号部分和C2代码奇偶符号部分而获得的;
图7为通过从图2所示的伪积代码中相减图6所示的伪积代码,而将伪积代码转换为积代码的处理的示意图;
图8为本发明的记录/重放设备中所采用的第二系列信息符号补偿器的另一结构的方框图;
图9为本发明的记录/重放设备中所采用的纠错码解码器中的重复解码器的结构的方框图;
图10为本发明的记录/重放设备中所采用的纠错码解码器中的重复解码器的另一结构的方框图;
图11为本发明的记录/重放设备中所采用的纠错码解码器中的重复解码器的又一结构的方框图;
图12为通过本发明的记录/重放设备中所采用的纠错码解码器对伪积代码进行解码处理的示意图;
图13为通过本发明的记录/重放设备中所采用的纠错码解码器对伪积代码进行解码处理的示意图;
图14为表示本发明的记录/重放设备中所采用的纠错码解码器的另一结构的方框图;
图15为传统的记录/重放设备的结构的示意图;
图16为积代码的示意图;
图17为伪积码字的示意图;
图18为表示传统的记录/重放设备中的纠错码解码器的结构的示意图;
图19为当码字包括错误时对积代码码字进行解码处理的示意图;
图20为当伪积代码码字包括错误时通过传统的纠错码解码器进行的、对伪积代码码字进行解码处理的示意图。
具体实施方式
下面对本发明的实施例进行具体描述。本发明可包括例如图1所示类型的记录/重放设备。
该记录/重放设备1包括下述部件:视频信号编码器2,其接收视频信号;纠错码编码器3,其从视频编码器2接收经编码的视频数据;记录/重放器4,其从纠错码编码器3接收经纠错的视频数据;纠错码解码器5,其接收通过记录/重放器4中的旋转磁头4b从磁带4a再现的视频数据;以及视频信号解码器6,其从纠错码解码器5接收经纠错的视频数据,形成从记录/重放设备1输出的视频信号。
在记录/重放设备1的操作过程中,传送给视频信号编码器2的视频信号转换为待记录于磁带4a中的数字视频数据。从磁带4a再现的视频数据转换为模拟视频信号并向外部输出。
视频信号编码器2对所输入的视频信号进行编码处理。更具体地说,上述视频信号编码器2进行编码处理以便将视频信号转换为由“0”和“1”组成的数字视频数据,将所产生的数字视频数据传送给纠错码编码器3。
上述纠错码编码器3对从视频信号编码器2接收的视频数据进行编码处理,从而该视频数据构成伪积代码码字中的纠错码,并添加纠错冗余符号(奇偶符号)。
从图2可知,上述伪积代码码字包括下述部分:包含由通过使第一系列信息符号按照矩阵形式排列形成的符号组12和13的积代码,该积代码沿上述矩阵中的行与列方向形成奇偶符号,该奇偶符号用作线性结构的纠错码;符号组11,其添加于积代码12、13上,并且由第二系列信息符号构成。在该伪积代码码字中,沿磁带4a的方向连续的代码称为“C1代码”(内码),而沿与C1代码相垂直的方向连续的代码称为“C2代码”(外码)。同时,沿行方向添加于第一系列信息符号上的奇偶符号称为“C1代码奇偶符号”,而沿列方向添加于第一系列信息符号上的奇偶符号称为“C2代码奇偶符号”。
上述伪积代码码字是通过下述方式形成的,该方式为:首先将第一系列信息符号按照矩阵形式排列,形成C1代码奇偶符号,添加第二系列信息符号,在由沿列方向编码的第一系列信息符号和第二系列信息符号构成的符号集上添加C2代码奇偶符号。
在图2所示的伪积代码码字中,C1代码为线性纠错码,其包括12个符号的码长,以及4个符号的奇偶数,该纠错码能够对最多高达2个的符号进行纠错,而C2代码为线性纠错码,其包括14个符号的码长,以及4个符号的奇偶数,该纠错码能够对最多高达2个的符号进行纠错。第一系列信息符号存储于沿C1代码方向具有6个符号、以及沿C2代码方向具有10符号的矩阵中。在构成C1代码的12个符号中,前端的两个符号为第二系列中的信息符号。
参照图2,符号组12构成C2代码,而符号组13不构成C2代码。这是因为与第一系列信息符号构成C2代码和C1代码相比,第二系列信息符号仅仅构成C1代码。
在多数场合,第二系列信息符号带有在对C2代码进行解码处理之前所需要的信息,例如位置信息,该信息用于将非连续出现的C1代码排列成伪积代码的形式。
从图3可知,上述的纠错码编码器3具有输入端子,其用于从视频信号编码器2接收第一系列信息符号;另一输入端子21,其用于接收第二系列信息符号。纠错码编码器3还包括第一交织器22、C2代码编码器23和第二交织器24,它们共同用于将C2代码奇偶符号添加于第一系列信息符号上。上述纠错码编码器3还包括选择器25和C1代码编码器26,该选择器25对第一和第二系列信息符号进行充分选择,该C1代码编码器26用于添加C1代码奇偶符号,其结果传送给输出端子27。
第一系列信息符号沿C1代码方向的顺序、通过输入端子传送。与伪积代码中的一个码字相对应的一批(batch)第一系列信息符号存储于第一交织器22中。该第一交织器22沿C2代码方向的顺序,将连续性的多批第一系列信息符号传送给C2代码编码器23。
当接收沿C2符号方向的顺序、从第一交织器22供给的连续性的各批第一系列信息符号时,C2代码编码器23将第一系列信息符号编码成预定的C2代码,之后添加C2代码奇偶符号,其结果传送给第二交织器24。
一批连续性C2代码集存储于第二交织器24中,该批连续性C2代码是沿C2代码方向的顺序从C2代码编码器23供给的,其与伪积代码中的一个码字相对应。之后,连续性C2代码沿C1代码方向的顺序传送给选择器25。
选择器25进行这样的处理,即从输入端子21供给的预定数量的第二系列信息符号添加到每个C2代码编码结果中的前端,该编码结果是以C1代码方向的顺序、从第二交织器24供给选择器25的。换言之,上述选择器25用于添加第二系列信息符号,以便将这些符号***到连续性C2代码编码结果中,而该结果是以C1代码方向的顺序供给的。添加有第二系列信息符号的C2代码传送给C1代码编码器26。
因此,C1代码编码器26接收第一和第二系列信息符号,该符号是以C1代码方向的顺序从选择器25供给的。该C1代码编码器26将这些信息符号编码成C1代码、进行将C1代码奇偶符号添加到C2代码奇偶符号上的处理。其结果传送给输出端子27。
因此,纠错码编码器3这样操作,即以C1代码的排列顺序,通过输入端子21供给的第一系列信息符号重新排列成C2代码的排列方向,并将C2代码奇偶符号添加到重新排列的信息符号上,由此实现对C2代码的编码。纠错码编码器3还适当地选择和组合第二系列信息符号和C2代码编码结果,该第二系列信息符号是通过输入端子21接收的,该C2代码编码结果已沿C1代码方向重新排列,上述纠错码编码器3还添加C1代码奇偶符号,由此实现编码成C1代码的处理,从而在输出端子27获得伪积代码。之后,该伪积代码从输出端子27传送给记录/重放器4。
记录/重放器4具有旋转磁头4b,其从纠错码编码器3和磁带4接收视频数据,其中视频数据通过旋转磁头4b在该磁带4上记录并从其上读取。上述旋转磁头4b包括多个记录磁头,该磁头由图中未示出的旋转机构承载。在记录/重放设备的操作中的记录模式中,旋转磁头4b进行操作,以采用这些记录磁头在磁带4a上记录从纠错码编码器3输入的经纠错编码处理的视频数据。上述旋转磁头4b还包括由图中未示出的旋转机构承载的多个再现磁头。在操作的重放模式中,视频数据通过这些再现磁头进行再现,并且输出给纠错码解码器5。
在从旋转磁头4b接收视频数据时,纠错码解码器5将上述数据作为纠错码进行解码处理,并进行处理以纠正在记录或再现的过程中产生的任何错误,同时产生不能纠错的视频数据检测信息。之后,上述纠错码解码器5将上述经解码的视频数据和不能纠错的视频数据检测信息传送给视频信号解码器6。在后面将对纠错码解码器5的具体结构进行描述。
视频信号解码器6通过对从纠错码解码器5接收的视频数据进行解码处理而产生视频信号。根据也从纠错码解码器5接收的不能纠错的检错信息,上述视频信号解码器6还通过下述的方式,进行使视频数据中的任何错误的影响达到最小的处理,该方式为例如是根据音频视频数据从解码和内插中排除包含错误的视频数据。上述视频信号解码器6将由此产生的视频信号输出到记录/重放设备的外部。
如图4所示,上述的纠错码解码器5是这样的结构,即通过输入端子30输入的伪积代码经第一系列信息符号的纠错之后,通过C1代码解码器31、第二系列信息符号补偿器32、第一交织器33、C2代码解码器34、第二交织器35、重复解码器36、第一系列信息提取器37,从输出端子38输出。同时,纠错码解码器5用于从第二系列信息符号提取器39,通过输出端子40输出第二系列信息符号。
C1代码解码器31接收沿C1代码方向的顺序、从输入端子30供给的伪积代码,并且将所接收的伪积代码解码成预定的C1代码。之后,C1代码解码器31在由上述代码确定的可纠错的范围内进行纠错处理,并且将经纠错的结果传送给第二系列信息符号补偿器32,以及第二系列信息符号提取器39。
第二系列信息符号提取器39根据由C1代码解码器31供给的C1代码,对伪积代码中所包含的第二系列信息符号进行提取处理,将其结果传送给输出端子40,还传送给第二系列信息符号补偿器32。
第二系列信息符号补偿器32进行下述的处理,该处理采用由第二系列信息符号提取器39传送的第二系列信息符号,将来自C1代码解码器31的伪积代码转换为积代码,并以C1代码的顺序,将所产生的积代码传送给第一交织器33。
第二系列信息符号补偿器32包括例如图5所示的结构。更具体地说,参照图5,第二系列信息符号补偿器32包括输入端子50,该端子50用于从C1代码解码器31、延迟器51、减法器(subtracting unit)52接收伪积代码。上述第二系列信息符号补偿器32还包括输入端子53,该端子53用于从第二系列信息符号提取器39、零符号添加器54和C1代码编码器55接收第二系列信息符号。上述减法器52的输出通过输出端子56输出给第一交织器33。
上述延迟器51从C1代码解码器31通过输入端子50接收伪积代码,并且临时存储所接收的伪积代码。从延迟器51传送给减法器52的时间通过图中未示出的定时控制器控制。
零码添加器54从第二系列信息提取器39通过输入端53接收第二系列信息符号。该零码添加器54采用第二系列信息符号,进行添加零码的处理,从而使图2中的伪积代码中的第一系列信息符号部分和C2代码奇偶符号部分变为零码。
C1代码编码器55进行下述的处理,该处理指将C1代码奇偶符号添加到由零码添加器54获得的处理结果上,由此形成图6所示的伪积代码,并且将由此获得的伪积代码传送给减法器52。
在图6所示的伪积代码中,第一系列信息符号为零码,从而作为C2代码而添加的C2代码奇偶符号也为零码。即,从C1代码的顺序的观点看,图6所示的伪积代码可视为C1码字组,其是通过将零码添加到第二系列信息符号的末端上,并且在其上添加作为C1代码的奇偶符号而形成的。
上述减法器52从C1代码编码器55接收例如图6所示的伪积代码,同时从延迟器52接收另一伪积代码,并进行下述的处理,该处理从作为延迟器51的输出的伪积代码中减去(subtracting)作为C1代码编码器55的输出的伪积代码。其结果是,上述减法器52从第一系列信息符号中减去零码,同时减去第二系列信息符号,由此产生图7所示的伪积代码。
从以下可知,图7所示的相减结果为伪积代码,因为从C1代码解码器31输入的信号和从第二系列符号提取器39接收的信号均为伪积代码。此外,由于构成图6中的符号组62的第一系列信息符号和C2代码奇偶符号均为零代码,这样图2所示的伪积代码中的符号组12中的信息符号在完全没有任何变化的情况下呈现为图7的符号组72,尽管进行了算术处理。图2所示的符号组11中的信息符号因采用图6中的符号组61中的信息符号而取消,从而图7中的符号组71中的信息符号变为零码。图2所示的符号组13中的奇偶符号经过相减处理,该处理采用图6的符号组63中的奇偶符号,从而图7中的符号组73变为奇偶符号组,其与符号组13和符号组16不同。
在通过上述的处理而获得的图7中的伪积代码中,构成符号组71的所有第二系列信息符号为零码,从而上述伪积代码中的C1代码缩短为符号组71中的符号变为空的C1代码。于是,图7中的伪积代码为下述处理的结果,该处理包括关于C2代码对第一系列信息符号进行的编码处理,和以缩短的C1代码对结果进行编码处理,其中第二系列信息编码部分变为空位。这与通过首先通过对C2代码进行编码处理、然后通过缩短的C1代码进行编码而获得的积代码相同。
上述减法器52防止第二系列信息符号到达输出端子56,由此就图7所示的积代码来说,将伪积代码输出给输出端子56。
因此,第二系列信息符号补偿器32有效地利用下述理论,该理论指在将伪积代码经C1代码解码器31转换为积代码的处理中,在线性代码中,从一码字中减去另一码字的结果也为码字。之后,第二系列信息符号补偿器32将处理结果传送给第一交织器33。
上述第二系列符号补偿器32的结构仅仅是示例性的,同样可采用不同的结构,例如图8所示的结构。参照图8,第二系列信息符号补偿器32包括输入端子80,该端子80用于从C1代码解码器31接收伪积代码;和通过输入端子80接收伪积代码的减法器81。上述第二系列信息符号补偿器32还包括输入端子82,该端子82从第二系列信息提取器39接收第二系列信息符号;以及从输入端子82接收第二系列信息符号的第二系列信息符号C1代码编码器83。上述减法器81的输出通过输出端子84输出给第一交织器33。
当从第二系列信息符号提取器39经输入端子82接收第二系列信息符号时,该第二系列信息符号C1代码解码器83进行直接形成C1代码奇偶符号的处理,以便形成图6所示的伪积代码,并将所产生的伪积代码传送给减法器81。
更具体地说,在从输入端子82接收第二系列信息符号时,上述第二系列信息符号C1符号解码器83通过形成C1代码奇偶符号而产生例如图6所示的伪积代码,并在从输入端子80接收伪积代码的同时,将所产生的伪积代码传送给减法器81。
上述减法器81进行以下算术处理,从输入端子80接收的伪积代码中,减去由第二系列信息符号C1代码解码器83所形成的伪积代码。由此所获得的图7所示的积代码通过输出端子84传送给第一交织器33。
与图5所示的第二系列信息补偿器32不同,图8所示的第二系列信息符号补偿器32需要第二系列信息符号C1代码编码器83,以便在C1代码的上下文中(context)对第二系列信息符号进行编码处理。但是,图8所示的第二系列信息符号补偿器32不需要延迟器,因为可消除用于C1代码编码对时间延迟的需要。
于是,图8所示的第二系列信息符号补偿器32可将伪积代码转换为积代码,并且以下述速率将所产生的积代码传送给第一交织器33,该速率大大高于图5所示类型的第二系列信息符号补偿器32所获得的速率。
在图8所示的第二系列信息符号补偿器32中,例如第二系列信息符号C1代码编码器83这样的部件的尺寸或规模大大小于用于对纠错码进行解码处理的装置或器件,例如C1代码解码器31。即使在上述编码器83还用于进行下述作业:例如产生图6所示类型的伪积代码的情况下,也不会有第二系列信息符号C1代码编码器83变得大到不可接受这样的危险。
第一交织器33在C1代码的上下文中从第二系列信息符号补偿器32中接收积代码,并且进行与图5中的第一交织器22相同的处理,由此以与在C2代码的顺序一致的顺序将积代码传送给C2代码编码器34。
C2代码解码器34以与C2代码的顺序一致的顺序接收从第一交织器33供给的积代码,并且在由这些代码确定的可纠错范围内实现纠错。经纠错的结果传送给第二交织器35。与前面所描述的传统设备中的C2代码解码器145不同,上述C2代码编码器34对从第一交织器33供给的积代码整体进行C2代码的解码处理,并且将经解码的结果传送给第二交织器35。
第二交织器35以与C2代码方向一致的顺序存储从第二代码解码器34供给的一批C2代码,它与积代码中的一个码字相对应,并按照作为C1代码的顺序的顺序、将该积代码传送给重复解码器36。
该重复解码器36重复多次进行下述的处理,该处理指按照C1代码的顺序、对从第二交织器35供给的积代码进行解码处理。例如,重复解码器36进行解码处理,例如C1代码解码处理,C2代码解码处理,…,C1代码解码处理,C2代码解码处理,将上述重复的解码处理结果传送给第一系列信息符号提取器37。
举例来讲,如图9所示,该重复解码器36包括输入端子90,积代码以C1代码的顺序从第二交织器35供给该输入端子90。该重复解码器36还包括以下列次序排列的C1代码解码器91、第一交织器92、C2代码解码器93、第二交织器94和输出端子95。上述C1代码解码器91、第一交织器92、C2代码解码器93、第二交织器94的操作与图4所示的C1代码解码器31、第一交织器33、C2代码解码器34、第二交织器36的操作相同,于是省略对其的具体描述。
上述重复解码器36对以C1代码方向的顺序从输入端子90供给的积代码进行解码处理,对C1代码进行一次处理,对C2代码进行一次处理,由此实现进一步的纠错,并将经纠错的结果以C1代码的顺序传送给输出端子95。
当采用图9所示的重复解码器36时,纠错码解码器5进行4次解码处理:即通过C1代码解码器31进行的C1代码解码处理,通过C2代码解码器34进行的C2代码解码处理,通过C1代码解码器91进行的C1代码解码处理,和通过C2代码解码器93进行的C2代码解码处理。
上述重复解码器36的结构仅仅是示例性的,可采用不同结构,例如图10的结构。图10所示的重复解码器36包括C1代码解码器101,其对下述积代码进行解码处理,该积代码是从第二交织器35按照与C1代码方向一致的顺序输入的。
C1解码器101进行与上述C1代码解码器31相同的处理。即,上述C1代码解码器101通过对所接收的积代码进行解码处理实现纠错,并且将经纠错的结果通过输出端子102传送给第一系列信息符号提取器37。
还可采用图11所示的重复解码器36的结构。该重复解码器36具有下述部件:C1代码解码器111,其用于对下述积代码进行解码处理,该积代码是以C1代码方向的顺序从第二交织器35通过输入端子110接收的;第一交织器112;C2代码解码器113;第二交织器114;另一C1代码解码器115;另一第一交织器116;另一C2代码解码器117;另一第二交织器118。上述C1代码解码器111和115进行与上述C1代码解码器35相同的处理。上述第一交织器112和116进行与上述第一交织器33相同的处理。同样,上述第二交织器114和118进行与上述第二交织器35相同的处理。
具有图11中的重复解码器36的纠错码解码器5在通过输入端子30接收的积代码上,针对C1代码进行3次解码处理,针对C2代码进行3次解码处理,由此进一步增强纠错率。
第一系列信息符号提取器37仅仅从下述积代码中提取第一系列信息符号,该积代码是以C1代码方向的顺序从重复解码器36供给的,另外,上述提取器37还将经提取的第一系列信息符号传送给输出端子38。
上述纠错码解码器5用于将包括第一系列信息符号的积代码传送给视频信号解码器6,另外将第二系列信息符号从第二系列信息符号提取器39,通过输出端子40传送给视频信号解码器6。
例如,包括图2中的错误符号的伪积码字按照下述方式通过纠错码解码器5处理。在第一步骤,图5所示的C1代码解码器55和零码添加器54的组合或图8所述的第二系列信息符号C1代码解码器对图12中的部分(a)所述的伪积代码进行处理,从而将零码添加到第一系列信息符号部分,并且添加到C2代码奇偶符号部分,另外形成并添加C1代码奇偶符号,如图12中的部分(b)所示。
之后,向图12中的部分(b)那样获得的伪积代码传送给减法器52或减法器81,从而该代码从图12中的部分(a)所述的伪积代码中相减。其结果是通过输入端子30输入的伪积代码中的第二系列信息符号变为空位,如图12中的部分(c)所示,因此,该符号转换为图13中的部分(a)所示的积代码。
参照图13,上述C1代码解码器31对图13中的部分(a)所示的积代码进行C1代码解码处理,从而将上述积代码转变为图13中的部分(b)所示的积代码。之后,通过C2代码解码器34对上述积代码进行C2代码解码处理,由此将上述C1代码奇偶符号中的错误符号纠正,如图13的部分(c)所示。图13中的部分(c)所示的伪积代码进一步通过重复解码器36作为C1代码解码,由此如图13中的部分(d)所示,将第一系列信息符号中的错误符号纠正。因此,图12中的部分(a)所示的伪积代码最终转变为没有错误符号的积代码。
上述纠错码解码器5通过图5或图8所示类型的第二系列信息符号补偿器32,将从C1代码解码器31接受的伪积代码转变为积代码。于是,由于C1代码奇偶符号作为C2代码解码,可将可能包含于C1代码奇偶符号中的错误符号纠正。于是,可避免C1代码奇偶符号中的错误符号的不能纠错问题,该问题是在通过将C1代码奇偶符号处理作为是伪积代码而对C2代码进行正解码处理时遇到的。
换言之,上述纠错码解码器5具有这样的效果,即当通过解码进行纠错时,还将C1代码奇偶符号作为C2代码解码,从而可在对伪积代码进行纠错的场合改善纠错能力。
在上述的纠错代码解码器5中,当在第二系列信息符号中存在错误符号时,通过包括这种错误符号的第二系列信息符号形成图6所示的伪积代码。因此,与上述错误符号相对应的几乎所有C1代码奇偶符号也为错误符号。当用于相减处理时,图3所示的包括上述错误C1代码奇偶符号的伪积代码使错误符号的数量增加。例如,甚至在第二系列信息符号中原来存在的单个错误符号也会产生其数量与C1代码奇偶符号的数量相对应的错误符号。为了对付该问题,设置上述纠错码解码器5,从而以下述方式减小第二系列信息符号中存在错误符号的几率,该方式为:在通过C1代码解码器31将错误符号作为C1代码纠正之后,通过第二系列信息符号补偿器32和第二系列信息符号提取器39形成图6所示的伪积代码。
待通过上述纠错码解码器5处理的伪积代码中的第二系列信息符号具有将C1代码码字正确定位的地址信息,从而形成预定结构的伪积代码。如果任何错误符号存在于第二系列信息符号中,则不可能正确地定位带错误符号的C1代码。也就是说,上述整个C1码字的符号为错误符号。换言之,通过减去图6中的伪积代码,使错误符号的数量不增加,因为通过相减而可能转变为错误符号的符号在进行相减处理之前,已经是错误符号。上述纠错码解码器5可抑制错误符号数量的增加,因为其对积代码进行如下错误纠正,该积代码是通过从伪积代码转变而获得的,其中第二系列信息符号具有用于使C1代码码字定位于伪积代码的适合位置的地址信息。
当上述纠错码解码器5中的第二系列信息补偿器32将第二系列信息符号编码为C1代码时,第一系列信息符号和C2代码奇偶符号全部为零。在此场合,图8所示类型的第二系列信息补偿器32的结构可适当地用于对下述C1代码奇偶符号进行计算,而这些符号是直接单独从第二系列信息符号添加的。
下面参照图14,对纠错码解码器5中的不同实例进行描述。与图4中的纠错码解码器5中所采用的相同的部件采用与图14相同的标号,故省略对这些部件的具体描述。
与图4所示的纠错码解码器5不同,图14中的纠错码解码器5这样设置,使已按照C1代码顺序输入到输入端子30中的伪积代码传送给第二系列信息符号补偿器32和第二系列信息符号提取器39,并且使来自第二系列信息符号补偿器32的输出供给C1代码解码器31。
在图14中的纠错码解码器5中,通过输入端子30接收的伪积代码转变为积代码,该积代码传送给C1代码解码器31。通过第一交织器33、C2代码解码器34、第二交织器35、重复解码器36和第一系列信息符号提取器37对来自C1代码解码器31的输出进行上述的处理,由此带有经纠错的错误符号的积代码从输出端子38输出。
具有上述结构的图14中的纠错码解码器5与图4中的解码器解码器5相比较,具有更差的错误符号纠正能力,但是具有下述优点,即C1代码解码器31、第一交织器33、C2代码解码器34、第二交织器35、重复解码器36和第一系列信息符号提取器37可作为积代码解码块而构成。换言之,图14中的纠错码解码器5的优点在于,它可以通过传统的积代码解码装置来实现,即通过在上述积代码解码块的输入侧设置第二系列信息符号补偿器32和第二系列信息符号提取器39来实现。
图4中的纠错码解码器5与图14中的纠错码解码器5具有相似类型的处理块,例如C1代码解码器31与C2代码解码器34、第一交织器33和第二交织器35等。上述处理块例如C1代码解码器31、第一交织器33、C2代码解码器34和第二交织器35以下述速度进行处理,该速度高于通过输入端子30输入伪积代码的速度。于是,上述各处理块可用分时和时间共享的方式进行上述处理。这样可在不使整个设备的规模大大增加的情况下,对伪积代码进行解码处理。
从前面的描述知道,本发明的伪积代码解码设备和方法采用:相减代码形成处理,该处理用于形成由第二系列信息符号构成的伪积代码中的相减代码,该第二系列信息符号通过第二系列信息符号提取处理提取,其中第一系列信息符号部分和第二线性结构纠错码部分已设定为零代码;转变处理,该处理用于通过从构成伪积代码码字的符号串中减去由相减代码产生处理产生的相减代码,将伪积代码码字转变为积代码码字;纠错码重复解码处理,该处理用于通过下述方式实现纠错,该方式为:对构成通过转变处理获得的积代码码字的符号串进行多次解码处理。于是,即使在第二系列信息符号添加到构成积代码码字的符号串上以形成伪积代码码字的情况下,包含于第一系列信息符号中的错误仍可通过重复解码处理得到纠正。在纠错的过程中,第一线性结构的纠错码还可作为外码进行解码处理。于是,与直接对伪积代码码字进行纠错处理的情况相比较,可改善纠错能力。
虽然通过优选的形式对本发明进行了描述,但是可理解,上述的实施例和改进形式仅仅是示例性的,在仅仅由后面的权利要求限定的本发明的请求保护范围内,各种变化和进一步的改进是可能的。
Claims (10)
1.一种伪积代码解码设备,其包括:
第一纠错码解码器,用于通过构成伪积代码码字的符号串中所包含的第一线性结构的纠错码中的奇偶符号实现纠错,所述伪积代码码字是通过下述方式形成的,该方式为:将有关外码的第二线性结构的纠错码添加到一第一系列信息符号的阵列上;在其上添加第二系列信息符号;并且将有关内码的所述第一线性结构的纠错码添加到第一系列信息符号上,在该第一系列信息符号上添加有所述第二线性结构的纠错码和所述第二系列信息符号;
第一交织器,用于将从第一纠错码解码器输出的并且包括以第一线性结构的纠错码的顺序排列的符号的符号串重新排列成所述第二线性结构纠错码的顺序,和用于将所产生的符号串传送给第二纠错码解码器;
第二纠错码解码器,用于通过使用所述第二线性结构的纠错码的奇偶符号来对通过第一交织器重新排列的符号串实现纠错;
第二交织器,用于将从所述第二纠错码解码器输出的并且包括以所述第二线性结构的纠错码的顺序排列的符号的符号串重新排列成所述第一线性结构的纠错码的顺序,和用于将所产生的符号串传送给纠错码重复解码器;
第二系列信息符号提取器,用于从构成所述伪积代码的符号串中提取所述第二系列信息符号;
相减码发生器,用于产生由用所述第二系列信息符号提取器提取的所述第二系列信息符号构成的伪积代码码字中的相减码,其中第一系列信息符号部分和第二线性结构的纠错码部分变为零代码;
转变器,用于从所述伪积代码码字中的符号串中减去由所述相减码发生器产生的相减码,由此将所述伪积代码码字转变为积代码码字;
纠错码重复解码器,用于对由所述转变器形成的所述积代码码字中的并通过第二交织器重新排列的符号串进行多次解码处理,由此实现纠错;以及
第一系列信息符号提取器,用于从构成通过纠错码重复解码器获得的积代码码字的符号串中,提取第一系列信息符号。
2.根据权利要求1所述的伪积代码解码设备,其特征在于,所述第二系列信息符号提取器从构成从第一纠错码解码器输出的伪积代码的符号串中提取第二系列信息符号。
3.根据权利要求1所述的伪积代码解码设备,其特征在于,所述相减码发生器包括:
零代码添加器,用于将第一系列信息符号部分和第二线性结构的纠错码部分添加到来自第二系列信息符号提取器的第二系列信息符号上,从而将所述这些部分变为零代码;和
编码器,用于对来自添加第一线性结构的纠错码的所述零代码添加器的输出进行编码,由此形成伪积代码码字中的相减码。
4.根据权利要求1所述的伪积代码解码设备,其特征在于,所述相减码发生器通过下述方式产生相减码,该相减码上通过对从第二系列信息符号提取器输出的第二系列信息符号进行编码而添加有第一线性结构的纠错码,该方式为:将第一系列信息符号部分和第二线性结构的纠错码部分作为零代码处理。
5.根据权利要求1所述的伪积代码解码设备,其特征在于,所述相减码发生器通过下述方式产生相减码,该相减码上添加有第一线性结构的纠错码,该方式为:对第一系列信息符号部分和第二线性结构的纠错码部分进行编码处理,将它们作为零代码处理,所述两个部分是从通过第一纠错码解码器解码的伪积代码码字中提取的。
6.一种伪积代码解码方法,该方法包括下述步骤:
第一纠错码解码步骤,用于通过用构成伪积代码码字的符号串中所包含的第一线性结构的纠错码中的奇偶符号实现纠错,该伪积代码码字是通过下述方式形成的,该方式为:将有关外码的第二线性结构纠错码添加到一第一系列信息符号的阵列上;在其上添加第二系列信息符号;和在第一系列信息符号上添加有关内码的第一线性结构的纠错码,该第一系列信息符号上添加有第二线性结构纠错码和第二系列信息符号;
第一交织步骤,用于将符号串重新排列成第二线性结构的纠错码的顺序,该符号串是从第一纠错码解码步骤输出的,并且包括以第一线性结构纠错码的顺序排列的符号;
第二纠错码解码步骤,用于通过用第二线性结构纠错码中的奇偶符号来对通过第一交织步骤重新排列的符号串实现纠错;
第二交织步骤,用于将符号串重新排列成第一线性结构的纠错码的顺序,该符号串是从第二纠错码解码步骤输出的,并且包括以第二线性结构纠错码的顺序排列的符号;
第二系列信息符号提取步骤,用于从构成上述伪积代码的符号串中提取第二系列信息符号;
相减符号发生步骤,用于产生伪积代码码字中的相减码,该码字由通过第二系列信息符号提取步骤提取的第二系列信息符号构成,其中第一系列信息符号部分和第二线性结构的纠错码部分变为零代码;
转变步骤,用于从伪积代码码字中的符号串中减去通过相减码发生步骤产生的相减码,由此将所述伪积代码码字转变为积代码码字;
纠错码重复解码步骤,用于对通过转变步骤形成的所述积代码码字中的并通过第二交织步骤重新排列的符号串进行多次解码处理,由此实现纠错;以及
第一系列信息符号提取步骤,用于从构成通过纠错码重复解码步骤获得的积代码码字的符号串中提取第一系列信息符号。
7.根据权利要求6所述的伪积代码解码方法,其特征在于,所述第二系列信息符号提取步骤从构成由第一纠错码解码步骤输出的伪积代码码字的符号串中提取第二系列信息符号。
8.根据权利要求6所述的伪积代码解码方法,其特征在于,所述相减码发生步骤包括:
零代码添加步骤,用于在来自第二系列信息符号提取步骤的第二系列信息符号上添加第一系列信息符号部分和第二线性结构的纠错码部分,从而使所述这些部分变为零代码;和
编码步骤,用于对来自所述零代码添加步骤的输出进行编码,以添加第一线性结构纠错码,以便形成伪积代码码字中的相减码。
9.根据权利要求6所述的伪积代码解码方法,其特征在于,所述相减码发生步骤通过下述方式产生相减码,在该相减码上通过对从所述第二系列信息符号提取步骤输出的第二系列信息符号进行编码而添加有第一线性结构的纠错码,该方式为:将第一系列信息符号部分和第二线性结构的纠错码部分作为零代码处理。
10.根据权利要求6所述的伪积代码解码方法,其特征在于,所述相减码发生步骤通过下述方式产生相减码,在该相减码上添加有第一线性结构的纠错码,该方式为:对第一系列信息符号部分和第二系列信息符号中的第二线性结构的纠错码部分进行编码,同时将它们作为零代码处理,所述第二系列信息符号是从由所述第一纠错码解码步骤解码的伪积代码码字中提取的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP034732/1999 | 1999-02-12 | ||
JP03473299A JP4126795B2 (ja) | 1999-02-12 | 1999-02-12 | 疑似積符号復号装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1266309A CN1266309A (zh) | 2000-09-13 |
CN1152473C true CN1152473C (zh) | 2004-06-02 |
Family
ID=12422500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB001067338A Expired - Fee Related CN1152473C (zh) | 1999-02-12 | 2000-02-12 | 伪积代码编码和解码设备及其方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6453439B1 (zh) |
EP (1) | EP1039647B1 (zh) |
JP (1) | JP4126795B2 (zh) |
KR (1) | KR100717976B1 (zh) |
CN (1) | CN1152473C (zh) |
DE (1) | DE60000629T2 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7389463B2 (en) * | 2001-05-29 | 2008-06-17 | Thomson Licensing | Hierarchical block coding for a packet-based communications system |
US6718503B1 (en) * | 2002-01-04 | 2004-04-06 | Itran Communications Ltd. | Reduced latency interleaver utilizing shortened first codeword |
JP4920189B2 (ja) * | 2002-06-21 | 2012-04-18 | トムソン ライセンシング | 順方向誤り訂正方法 |
JP3745709B2 (ja) * | 2002-06-28 | 2006-02-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 符号化装置、復号化装置、符号化方法、復号化方法、プログラム、プログラム記録媒体、及びデータ記録媒体 |
TWI521528B (zh) * | 2012-08-08 | 2016-02-11 | 群聯電子股份有限公司 | 記憶體儲存裝置、其記憶體控制器與資料處理方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2156555B (en) * | 1984-03-24 | 1988-03-09 | Philips Nv | Error correction of data symbols |
NL8601446A (nl) | 1986-06-05 | 1988-01-04 | Philips Nv | Werkwijze en inrichting voor het dekoderen van een blok kodesymbolen dat op twee manieren verdeeld is over kodewoorden die elk door een minimum-afstandssepareerbare kode beschermd zijn. |
US5036546A (en) * | 1986-10-06 | 1991-07-30 | Grumman Aerospace Corporation | Pseudo-noise product coded aperture arrays and method for designing same |
US4856003A (en) * | 1987-05-07 | 1989-08-08 | Digital Equipment Corporation | Error correction code encoder |
EP0603932B1 (en) | 1992-12-14 | 1998-04-08 | Koninklijke Philips Electronics N.V. | Method and apparatus for implementing a quasi-product code with different degrees of protection against errors |
US5291517A (en) * | 1992-12-31 | 1994-03-01 | Gte Government Systems Corporation | Carrier freuency corrector for a DSSS communication system |
US5303257A (en) * | 1992-12-31 | 1994-04-12 | Gte Government Systems Corporation | Carrier frequency correction for a DSSS communication system |
DE69430293D1 (de) * | 1993-12-16 | 2002-05-08 | Koninkl Philips Electronics Nv | Vorrichtung zur Kodierung und Dekodierung mit einem in Seiten organisierten Speicher (paged memory) |
EP0689208A1 (en) | 1994-06-23 | 1995-12-27 | Oak Technology Inc. | Method for block oriented addressing |
-
1999
- 1999-02-12 JP JP03473299A patent/JP4126795B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-10 EP EP00301045A patent/EP1039647B1/en not_active Expired - Lifetime
- 2000-02-10 US US09/501,613 patent/US6453439B1/en not_active Expired - Fee Related
- 2000-02-10 DE DE60000629T patent/DE60000629T2/de not_active Expired - Lifetime
- 2000-02-11 KR KR1020000006410A patent/KR100717976B1/ko not_active IP Right Cessation
- 2000-02-12 CN CNB001067338A patent/CN1152473C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100717976B1 (ko) | 2007-05-16 |
EP1039647A1 (en) | 2000-09-27 |
CN1266309A (zh) | 2000-09-13 |
EP1039647B1 (en) | 2002-10-23 |
JP2000236265A (ja) | 2000-08-29 |
US6453439B1 (en) | 2002-09-17 |
JP4126795B2 (ja) | 2008-07-30 |
DE60000629T2 (de) | 2003-07-31 |
DE60000629D1 (de) | 2002-11-28 |
KR20000076644A (ko) | 2000-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1150680C (zh) | 自适应信道编码方法和装置 | |
CN1171391C (zh) | 交错方法、交错装置、涡轮编码方法以及涡轮编码装置 | |
CN1207860C (zh) | 数据序列发生器、发射机、信息数据解码器、接收机、发送-接收机、数据序列产生方法、信息数据解码方法 | |
CN1882091A (zh) | 图像编码装置和图像解码装置 | |
CN1836446A (zh) | 用于数字双流广播接收/发送***的可靠纠错编码/解码设备和方法 | |
CN1187904C (zh) | 增强解码装置及交错-去交错装置 | |
CN1099797C (zh) | 数据传送方法、数据传送***、发射机、接收机 | |
CN1725647A (zh) | 通信装置和无线通信*** | |
CN1118540A (zh) | 纠错设备及其方法 | |
CN1320771C (zh) | 用于级联码解码的高速模块、装置和方法 | |
CN1397107A (zh) | 解码装置及解码方法 | |
CN1197352A (zh) | 高清晰度电视接收机的网络编码调制译码器及译码方法 | |
CN1149218A (zh) | 维特比解码方法和维特比解码装置 | |
JP2005522140A (ja) | 硬入力の反復した順方向誤り修正の方法 | |
CN1152473C (zh) | 伪积代码编码和解码设备及其方法 | |
CN1294519C (zh) | 二维条码的编码和解码方法 | |
CN1255000A (zh) | 速率匹配方法和数字通信*** | |
CN1347593A (zh) | 螺旋码的行内置换 | |
CN1714513A (zh) | 用于turbo编码器和解码器中的交织器的地址产生 | |
CN1199307A (zh) | 编码/译码的装置和方法以及存贮编码信号的存储介质 | |
CN103222269B (zh) | 用于较高吞吐量的最后位置的二值化 | |
CN1174617C (zh) | 图像处理装置 | |
CN1595811A (zh) | 包含二进制源信号的数据比特流的记录载体 | |
CN1308414A (zh) | 纠错装置 | |
CN1662986A (zh) | 用于直流控制的平衡的非均匀信道代码 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040602 Termination date: 20130212 |