CN115245057A - 电路板 - Google Patents
电路板 Download PDFInfo
- Publication number
- CN115245057A CN115245057A CN202180019846.8A CN202180019846A CN115245057A CN 115245057 A CN115245057 A CN 115245057A CN 202180019846 A CN202180019846 A CN 202180019846A CN 115245057 A CN115245057 A CN 115245057A
- Authority
- CN
- China
- Prior art keywords
- hole
- via hole
- insulating layer
- region
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003746 surface roughness Effects 0.000 claims abstract description 42
- 230000007423 decrease Effects 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 239
- 238000000034 method Methods 0.000 description 89
- 238000007747 plating Methods 0.000 description 51
- 230000000052 comparative effect Effects 0.000 description 21
- 238000000227 grinding Methods 0.000 description 17
- 230000017525 heat dissipation Effects 0.000 description 17
- 239000000758 substrate Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000010949 copper Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 239000010931 gold Substances 0.000 description 8
- 238000003475 lamination Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 238000003754 machining Methods 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 5
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 239000004417 polycarbonate Substances 0.000 description 4
- 229920000515 polycarbonate Polymers 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 3
- 239000004713 Cyclic olefin copolymer Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000006058 strengthened glass Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
根据实施例的电路板包括:绝缘层,绝缘层包括第一通孔;第一导通孔部,包括设置在第一通孔中的第一导通孔,其中,第一导通孔设置在第一通孔的第一区域中;以及第二导通孔部,设置在第一通孔的除第一区域之外的第二区域中。第二区域为第一通孔的中央区域,第一区域为第二区域的***区域,第一导通孔部和第二导通孔部分别包括与另一个导通孔部接触的第一表面以及暴露于绝缘层上的除第一表面以外的第二表面;其中,第一表面具有第一表面粗糙度;并且其中,第二表面具有与第一表面粗糙度不同的第二表面粗糙度。
Description
技术领域
实施例涉及一种电路板。
背景技术
随着电子元件的小型化、轻量化和集成化的加速,电路的线宽已经小型化。特别地,随着半导体芯片的设计规则以纳米级集成,安装有半导体芯片的封装基板或印刷电路板的电路线宽已经被小型化到几微米或更小。
为了提高印刷电路板的电路集成度,即减小电路线宽,已经提出了各种方法。为了防止在镀铜后形成图案的蚀刻步骤中电路线宽的损失,已经提出了半加成工艺(SAP)方法和改进的半加成工艺(MSAP)。
然后,在工业中已经使用了用于在绝缘层中嵌入铜箔以实现精细电路图案的嵌入式迹线基板(以下称为“ETS”)方法。在ETS方法中,不是在绝缘层的表面上形成铜箔电路,而是将铜箔电路以嵌入绝缘层中的形式来制造,因此不会因蚀刻而造成电路损耗,且有利于使电路间距小型化。
同时,最近,已经努力开发改进的5G(第5代)通信***或前5G通信***以满足对无线数据业务的需求。这里,5G通信***使用超高频(mmWave)频段(低于6GHz、28GHz、38GHz或更高频率)来实现高数据传输速率。
此外,为了降低在超高频段上无线电波的路径损耗并且增加无线电波的传输距离,5G通信***中已经开发了诸如波束赋形、大规模多输入多输出(massive MIMO)以及阵列天线的集成技术。考虑到其可能由频段内的波长的数百个有源天线组成,天线***变得相对较大。
由于这种天线和AP模块被图案化或安装在印刷电路板上,因此印刷电路板上的低损耗非常重要。这意味着构成有源天线***的多个基板,即天线基板、天线馈电基板、收发器基板和基带基板,应被集成到一个紧凑的单元中。
同时,最近,为了提高散热特性或屏蔽特性,已经开发了包括大面积导通孔的电路板。可以通过用金属材料填充大直径通孔来形成大面积导通孔。然而,用金属材料填充大直径通孔是不容易的。因此,常规的大面积导通孔包括在一个表面上沿通孔方向凹入的凹坑区域。此外,凹坑区域可能会影响额外层压时的通孔加工,从而影响电路板的可靠性。
发明内容
技术问题
实施例提供了一种包括具有新结构的导通孔的电路板及其制造方法。
此外,实施例提供了一种包括导通孔的电路板及其制造方法,该导通孔具有以多层结构设置在通孔中的多个导通孔部。
所提出的实施例要解决的技术问题不限于上述技术问题,通过以下描述提出的实施例所属领域的技术人员可以清楚地理解未提及的其他技术问题。
技术方案
根据实施例的电路板包括:绝缘层,绝缘层包括第一通孔;第一导通孔,设置在绝缘层的第一通孔中;其中,第一导通孔包括:第一导通孔部,设置在第一通孔的第一区域中;以及第二导通孔部,设置在第一通孔的除第一区域之外的第二区域中,其中,第二区域为第一通孔的中央区域,第一区域为围绕第二区域的外部区域,其中,第一导通孔部和第二导通孔部包括:彼此接触的第一表面;以及暴露于绝缘层上的除第一表面以外的第二表面,其中,第一表面具有第一表面粗糙度;并且其中,第二表面具有与第一表面粗糙度不同的第二表面粗糙度。
此外,第一表面粗糙度小于第二表面粗糙度。
此外,第一导通孔部和第二导通孔部中的每一个包括:第一部分,设置在第一通孔中;以及第二部分,在第一部分上,在绝缘层的上表面上突出,其中,第一表面包括第一导通孔部的第一部分与第二导通孔部的第一部分之间的界面,并且其中,第二表面包括第一导通孔部的第二部分的上表面和第二导通孔部的第二部分的上表面。
此外,第一表面的高度从边缘向中心减小。
此外,从第一导通孔部的第二部分的上表面到第一导通孔部的第一部分的上表面的最低点的距离对应于第一导通孔的厚度的30%至70%。
此外,从第二导通孔部的第二部分的上表面到第二导通孔部的第一部分的下表面的最低点的距离对应于第一导通孔的厚度的30%至70%。
此外,第一导通孔部的上表面与第二导通孔部的上表面位于同一平面上。
此外,电路板还包括:第一焊盘,设置在绝缘层的下表面并通过第一通孔暴露,其中,第一导通孔部的第一部分设置在通过第一通孔暴露的第一焊盘上,并且其中,第二导通孔部的第一部分设置在第一导通孔部的第一部分上。
此外,绝缘层包括第一绝缘层和位于第一绝缘层上的第二绝缘层,其中,第一通孔共同穿过第一绝缘层和第二绝缘层。
此外,电路板还包括:第二导通孔,设置在穿过第一绝缘层或第二绝缘层形成的第二通孔中,其中,第二导通孔的尺寸小于第一导通孔的尺寸,并且其中,单个部分的第二导通孔设置在第二通孔中。
此外,第二导通孔部包括:第一子第二导通孔部,与第一导通孔部接触并填充第一通孔的第二区域的一部分;以及第二子第二导通孔部,与第一子第二导通孔部接触并填充第一通孔的第二区域的剩余部分。
另一方面,根据实施例的电路板包括:多个绝缘层;第一导通孔,设置在共同穿过多个绝缘层的第一通孔中;第二导通孔,设置在穿过多个绝缘层中的任意一层的第二通孔中;第一焊盘,设置在多个绝缘层中的最下层的下表面上并连接到所述第一导通孔;以及第二焊盘,设置在最下层的下表面上并连接到第二导通孔,其中,第一导通孔包括第一导通孔部和第二导通孔部,第一导通孔部和第二导通孔部设置在第一通孔中并通过界面彼此分离,其中,第二导通孔以单个部分设置在第二通孔中,并且其中,第一导通孔的尺寸大于第二导通孔的尺寸。
此外,第一导通孔部和第二导通孔部包括与另一个导通孔部接触的第一表面和除第一表面之外并且暴露在多个绝缘层的最上层的上表面上的第二表面,其中,第一表面具有第一表面粗糙度,并且第二表面具有大于第一表面粗糙度的第二表面粗糙度。
此外,第一导通孔部和第二导通孔部中的每一个包括:第一部分,设置在第一通孔中;以及第二部分,在第一部分上,在绝缘层的上表面上突出;其中,第一表面包括第一导通孔部的第一部分与第二导通孔部的第一部分之间的界面,并且其中,第二表面包括第一导通孔部的第二部分的上表面和第二导通孔部的第二部分的上表面,并且其中,第一表面的高度从边缘向中心减小。
此外,从第一导通孔部的第二部分的上表面到第一导通孔部的第一部分的上表面的最低点的距离对应于第一导通孔的厚度的30%至70%,并且从第二导通孔部的第二部分的上表面到第二导通孔部的第一部分的下表面的最低点的距离对应于第一导通孔的厚度的30%至70%。
另一方面,根据实施例的电路板的制造方法包括:制备绝缘层,在绝缘层的下表面形成第一焊盘;在绝缘层中形成暴露第一焊盘的上表面的第一通孔;在绝缘层的上表面上设置第一掩模,第一掩模具有暴露第一通孔的第一开口和绝缘层上表面的从第一通孔延伸的部分;通过对第一绝缘层的上表面和通过第一掩模的第一开口暴露的第一通孔进行一次镀覆工艺,形成填充第一通孔的一部分的第一导通孔部;对第一导通孔部的上表面进行一次研磨;形成具有第二开口同时暴露第一掩模上的第一开口的一部分的第二掩模,第二开口的宽度小于第一开口的宽度;在通过第二掩模的第二开口暴露的第一导通孔部上形成填充第一通孔的第二导通孔部;去除第二掩模;对第二导通孔部的上表面进行二次研磨,去除第三掩模;以及对第一导通孔部的上表面和第二导通孔部的上表面进行三次研磨,以形成填充第一通孔的第一导通孔。
此外,第一导通孔部和第二导通孔部包括与另一个导通孔部接触的第一表面和除第一表面之外并且暴露在多个绝缘层的最上层的上表面上的第二表面,其中,第一表面具有第一表面粗糙度,第二表面具有大于第一表面粗糙度的第二表面粗糙度。
此外,第一导通孔部和第二导通孔部中的每一个包括:第一部分,设置在第一通孔中;以及第二部分,在第一部分上,在绝缘层的上表面上突出;其中,第一表面包括第一导通孔部的第一部分与第二导通孔部的第一部分之间的界面;并且其中,第二表面包括第一导通孔部的第二部分的上表面和第二导通孔部的第二部分的上表面,并且其中,第一表面的高度从边缘向中心减小。
此外,从第一导通孔部的第二部分的上表面到第一导通孔部的第一部分的上表面的最低点的距离对应于第一导通孔的厚度的30%至70%,并且从第二导通孔部的第二部分的上表面到第二导通孔部的第一部分的下表面的最低点的距离对应于第一导通孔的厚度的30%至70%。
此外,形成第二导通孔部包括:在第一导通孔部上形成填充第一通孔的一部分的第一子第二导通孔部;以及在第一子第二导通孔部上形成填充第一通孔的第二子第二导通孔部。
此外,绝缘层的制备包括:制备第一绝缘层和设置在第一绝缘层上的第二绝缘层,在形成第一焊盘时在第一绝缘层的上表面上形成与第一焊盘间隔开的第二焊盘;形成穿过第二绝缘层并在形成第一通孔时暴露第二焊盘的第二通孔,其中,设置第一掩模包括:设置具有暴露第二通孔的第三开口的第一掩模;以及形成填充在形成第一导通孔部时通过第三开口暴露的第二通孔的第二导通孔;在一次研磨期间,研磨第二导通孔的上表面以及第一导通孔部的上表面,其中,第二掩模形成为覆盖第二导通孔的上表面,并且其中,三次研磨包括研磨第二导通孔的上表面以及第一导通孔部的上表面和第二导通孔部的上表面。
有益效果
根据实施例,在常规大面积导通孔的情况下,对大直径通孔的镀覆存在限制,但是实施例可以通过改变镀覆方法来打破对大面积导通孔的大直径通孔镀覆的限制,从而可以稳定地实现大直径通孔的镀覆。此外,根据实施例,与常规方法相比,能够确保导通孔镀覆的均匀性,并且通过在另外的层压之后改善激光质量,可以确保质量可靠性。
此外,在现有技术中,在绝缘层的厚度和通孔的尺寸之间,稳定实现通孔内镀覆的方法存在极限比例。根据本实施例,可以打破设计限制以实现通孔内的高可靠性镀覆状态,因此可以提高设计自由度。此外,实施例可以通过增加导通孔的尺寸完全屏蔽电路密集区域中出现的电路之间的干扰,并且可以改善需要散热作用的区域中的散热特性。
具体地,比较例中的散热功能是使用在水平方向上彼此隔开预定间隔的多个散热导通孔来执行的。在本实施例中,使用单个大面积导通孔来执行散热功能,并保证其镀覆的均匀性,并且由于导通孔的面积的增加,与比较例相比可以提高散热性能。
附图说明
图1示出了第一比较例中的普通堆叠导通孔的结构。
图2示出了第二比较例中的棒型导通孔的结构。
图3示出了第三比较例中的金字塔型导通孔的结构。
图4示出了由比较例形成的导通孔。
图5是示出根据第一实施例的电路板的图。
图6a是图5中第一导通孔的放大图。
图6b是图5中第一导通孔的平面图。
图7和图8是示出根据实施例的第一导通孔的表面粗糙度的图。
图9至图18是按工艺顺序的根据第一实施例的电路板的制造方法的图。
图19是示出根据第二实施例的电路板的图。
图20a是用于说明图19所示的第一导通孔的各部分的界面的图。
图20b是图19所示的第一导通孔的平面图。
图21至图24是按工艺顺序说明根据第二实施例的电路板的制造方法的图。
具体实施方式
在下文中,将参照附图详细描述在本说明书中公开的实施例,但是无论附图标号如何,相同或相似的部件由相同的附图标记表示,并且将省略其重复描述。以下描述中使用的部件后缀“模块”和“部”只是考虑到创建说明书的容易程度而给出或混合在一起的,它们本身没有相互区分的含义或作用。此外,在描述本说明书中公开的实施例时,当确定相关公知技术的详细描述不必要地模糊本说明书中公开的实施例的主旨时,将省略其详细描述。此外,附图只是为了便于理解本说明书中所公开的实施例,本说明书所公开的技术范围不受附图的限制,其应当被理解为包括落入本发明的精神和范围内的所有修改、等同物和替换。
应当理解,尽管术语“第一”、“第二”等可以在本文中用于描述各种元件,但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。
应当理解,当一个元件被称为“连接”或“接触”到另一个元件时,它可以直接连接或结合到另一个元件,或者可以存在中间元件。相反,当一个元件被称为“直接连接”或“直接接触”到另一个元件时,不存在中间元件。用于描述元件之间的关系的其他词应以类似的方式解释(即“之间”与“直接之间”、“相邻”与“直接相邻”等)。
如本文所用,单数形式“一”、“一个”和“该”旨在也包括复数形式,除非上下文另有明确指示。
将进一步理解,术语“包括”和/或“包含”,当在本文中使用时,指定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组合。
在下文中,将参照附图详细描述本发明的实施例。
在描述本实施例之前,将描述与本实施例相比的比较例。
图1至图3是用于说明比较例的电路板的导通孔结构的截面图。图1示出了第一比较例中的普通堆叠导通孔的结构,图2示出了第二比较例中的棒型导通孔的结构,图3示出了第三比较例中的金字塔型导通孔的结构。
参照图1,电路板包括相互连接的多个绝缘层1、形成在不同绝缘层之间的内焊盘2、形成在最上层绝缘层和最下层绝缘层的表面上的外焊盘3以及分别形成在多个绝缘层1中的多个导通孔。
第一比较例中的多个导通孔包括以规则间隔彼此隔开的第一导通孔4、第二导通孔5、第三导通孔6和第四导通孔7。第一导通孔4、第二导通孔5、第三导通孔6和第四导通孔7共同分别连接到内层焊盘2和外层焊盘3。
参照图2,第二比较例中的电路板包括相互连接的多个绝缘层11、形成在不同绝缘层之间的内焊盘12、形成在最上层绝缘层和最下层绝缘层的表面上的外焊盘13以及分别形成在多个绝缘层11中的导通孔14。
导通孔14形成为具有比普通导通孔更宽的宽度。例如,导通孔14可以具有与图1所示的第一至第四导通孔4、5、6和7的宽度之和相对应的宽度。
如图2的下部所示,上述导通孔14通过在左右宽度较宽的圆筒状通孔的内侧镀覆金属材料而具有与通孔对应的形状。
参照图3,第三比较例中的电路板包括相互连接的多个绝缘层21、形成在不同绝缘层之间的内焊盘22、形成在最上层绝缘层和最下层绝缘层的表面上的外焊盘23以及分别形成在多个绝缘层21中的导通孔24。
在这种情况下,形成在每个绝缘层21中的导通孔24具有不同的宽度。例如,形成在中央绝缘层中的导通孔具有第一宽度,具有比第一宽度宽的第二宽度的导通孔从中央绝缘层朝向上绝缘层形成,并且如上所述,具有比第一宽度宽的第三宽度的导通孔从中央绝缘层朝向下绝缘层形成。在这种情况下,第三宽度比第二宽度宽。
然而,如在比较例中,棒型或金字塔型导通孔与普通堆叠导通孔相比具有相对较大的体积和较长的形状,在镀覆过程中出现凹坑的可能性非常高。
图4示出了由比较例形成的导通孔。
参照图4,导通孔可以具有中央区域的高度低于边缘区域的高度的凹形D,并且这种凹形被称为凹坑现象。
因此,在比较例中,导通孔的面积受到限制以使如上所述的凹坑现象最小化。即,在比较例中,导通孔的尺寸被限制在不发生凹坑现象的程度的面积,因此成为使导通孔的散热特性劣化的因素。
特别地,当通孔的尺寸被加工成具有100μm以上的直径时,导通孔填充镀覆不能顺利进行,从而产生如上所述凹入的凹坑区域D。
例如,在比较例中,当通孔的直径超过100μm时,导通孔填充镀覆不能顺利进行,从而沿向下方向凹入的凹坑区域D出现在导通孔的上表面上。
此外,当凹坑区域D的深度为10μm以上时,判断为有缺陷而不能使用,或者在形成电路板的芯层后进行附加层压时,存在相应区域的导通孔加工进展不顺利的问题。
同时,近年来,为了提高导通孔的散热、屏蔽和信号传输的性能,通孔的尺寸已大大增加,因此通孔或导通孔的尺寸也在增加。在实施例中,如上所述,即使是10μm以上的大面积导通孔,也能够在通孔的整个区域进行均匀的镀覆,因此,本发明的目的在于提供一种具有能够去除导通孔的凹坑区域的新结构的电路板及其制造方法。
图5是示出根据第一实施例的电路板的图,图6a是图5中第一导通孔的放大图,图6b是图5中第一导通孔的平面图。
参照图5、图6a和图6b,电路板可以包括绝缘层110、设置在绝缘层110的表面上的第一焊盘140和第二焊盘120以及设置成穿过绝缘层110的第一导通孔170和第二导通孔130。
在上文中,第一焊盘140可以与第一导通孔170直接接触,因此可以是与第一导通孔170连接的电路图案的一部分。此外,第二焊盘120可以与第二导通孔130接触,因此可以是与第二导通孔130连接的电路图案的一部分。在这种情况下,第一导通孔170可以具有第一横截面积,并且第二导通孔130可以具有小于第一横截面积的第二横截面积。例如,第一导通孔170可以是具有散热功能的散热导通孔,第二导通孔130可以是具有信号传输功能的信号导通孔,但不限于此。优选地,第一导通孔170和第二导通孔130具有不同的横截面积,因此,第一导通孔170和第二导通孔130可以具有不同的形状。这里,不同的形状并不是指第一导通孔170的整体形状和第二导通孔130的整体形状,而是可以指构成第一导通孔170的每个导通孔部的形状与构成第二导通孔130的导通孔部的形状不同。
将对此进行详细描述。
电路板包括绝缘层110。优选地,电路板包括多个绝缘层。例如,电路板可以包括第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114,但不限于此。例如,电路板可具有少于4层的层数,或者可具有多于4层的层数。然而,电路板可以包括至少两个绝缘层。
绝缘层110可以具有平板结构。绝缘层110可以是印刷电路板(PCB)。这里,绝缘层110可以实现为多层基板,其中如上所述连续层叠多个绝缘层。
此外,电路图案可以设置在绝缘层110的表面上。例如,电路图案可以设置在第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114的每个表面上。在这种情况下,电路图案可以包括连接到导通孔的导通孔焊盘、连接到外部基板的连接焊盘、其上安装电子元件的安装焊盘以及用作焊盘之间的信号传输线的迹线。此外,实施例中的图5可以示出连接到设置在绝缘层110的表面上的电路图案中的导通孔的导通孔焊盘的一部分。
绝缘层110是其上形成有能够改变布线的电子电路的基板,并且可以包括印刷电路板和由能够在绝缘层的表面上形成电路图案的绝缘材料制成的绝缘基板中的全部。
第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个可以包括包含玻璃纤维的预浸料。详细地,第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个可以包括环氧树脂和其中玻璃纤维和硅填料分散在环氧树脂中的材料。
此外,第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个可以是刚性的或者可以是柔性的。例如,第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个可以包括玻璃或塑料。详细地,第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个可以包括化学强化/半钢化玻璃(例如钠钙玻璃或铝硅酸盐玻璃),或者增强或柔性塑料(例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)和聚碳酸酯(PC)),或蓝宝石。
此外,第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个可以包括光学各向同性膜。例如,第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个可以包括COC(环状烯烃共聚物)、COP(环状烯烃聚合物)、光各向同性聚碳酸酯(聚碳酸酯,PC)或光各向同性聚甲基丙烯酸甲酯(PMMA)。
此外,第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个可以弯曲同时具有部分弯曲的表面。也就是说,第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个可以弯曲同时具有部分平坦的表面和部分弯曲的表面。详细地,第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个可以在具有弯曲表面的同时具有弯曲端,或者可以具有包括随机曲率的表面并且可以弯曲或折弯。
此外,第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个可以是具有柔性特性的柔性基板。
此外,第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个可以是弯曲的或折弯的基板。
第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114可以各自具有20μm至500μm的厚度。优选地,第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个可以具有40μm和400μm之间的厚度。更优选地,第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个可以具有60μm和250μm之间的厚度。当第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个的厚度小于20μm时,可能难以在绝缘层的表面上形成电路图案。当第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的至少一个的厚度超过500μm时,电路板的整体厚度会增加。
电路图案可以设置在第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114的表面上,例如,可以设置第一焊盘140和第二焊盘120。第一焊盘140和第二焊盘120可以是电路图案的一部分,并且可以指在基本上设置在每个绝缘层的表面上的电路图案的整个区域中连接到导通孔的部分。
第一焊盘140和第二焊盘120可以是传输电信号的图案或者为了散热而不同地形成的图案,可以是传输热的图案。
为此,第一焊盘140和第二焊盘120中的至少一个可以由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)的至少一种金属材料形成。
此外,第一焊盘140和第二焊盘120中的至少一个可以由包括选自具有优异的结合力的金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)的至少一种金属材料的膏或焊膏形成。优选地,第一焊盘140和第二焊盘120中的至少一个可以由具有高导电性和相对便宜的价格的铜(Cu)形成。
第一焊盘140和第二焊盘120可以通过作为典型的电路板制造工艺的加成工艺、减成工艺、改进的半加成工艺(MSAP)和半加成工艺(SAP)形成。这里将省略对其的详细描述。
第一焊盘140可以设置在第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114中的任何一个的表面上。换言之,第一焊盘140可以连接到大面积的共同穿过多个绝缘层的第一导通孔170。因此,第一焊盘140可以设置在设置于多个绝缘层的中央的特定绝缘层的表面上。例如,如图5所示,第一焊盘140可以设置在第一绝缘层111的下表面上,但不限于此。然而,第一焊盘140设置在多个绝缘层之间的界面处,因此,一端可以连接到设置在第一焊盘140上的第一导通孔170,并且另一端可以连接到设置在第一焊盘140下方的另一个第一导通孔170。
第一焊盘140可以具有第一横截面积。优选地,第一焊盘140可以具有大于第一导通孔170的上横截面积或下横截面积的第一横截面积。
第二焊盘120可以分别设置在第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114的表面上。换言之,第二焊盘120可以连接到穿过每个绝缘层的正常尺寸的第二导通孔130。因此,第二焊盘120可以设置在多个绝缘层的各个表面上。
第二焊盘120可以具有第二横截面积。优选地,第二焊盘120可以具有大于第二导通孔130的上横截面积或下横截面积的第二横截面积。在这种情况下,第二焊盘120的第二横截面积可以小于第一焊盘140的第一横截面积。即,第二焊盘120的尺寸可以小于第一焊盘140的尺寸。
第一焊盘140和第二焊盘120可以具有在5μm至50μm范围内的厚度。例如,第一焊盘140和第二焊盘120可以具有在10μm至40μm范围内的厚度。例如,第一焊盘140和第二焊盘120可以具有在15μm至35μm范围内的厚度。当第一焊盘140和第二焊盘120的厚度小于5μm时,可能难以形成它们。此外,当第一焊盘140和第二焊盘120的厚度超过50μm时,电路板的整体厚度会增加。此外,当第一焊盘140和第二焊盘120的厚度超出5μm至50μm的范围时,在信号传输期间可能会发生损耗。
第一导通孔170和第二导通孔130可以设置为穿过绝缘层110。在这种情况下,构成第一导通孔170和第二导通孔130的各个部分可以具有不同的形状。这可能因为第一导通孔170的尺寸和第二导通孔130的尺寸彼此不同而发生的。
优选地,第一导通孔170的尺寸可以大于第二导通孔130的尺寸。例如,第一导通孔170的直径可以大于100μm。此外,第二导通孔130的直径可以小于100μm。例如,第一导通孔170在第一方向上的直径可以大于500μm。例如,第一导通孔170在第一方向上的直径可以大于1000μm。例如,第一导通孔170在第一方向上的直径可以大于2000μm。例如,第一导通孔170在第一方向上的直径可以大于2500μm。例如,第一导通孔170在第二方向上的直径可以大于500μm。例如,第一导通孔170在第二方向上的直径可以大于1000μm。例如,第一导通孔170在第二方向上的直径可以大于2000μm。例如,第一导通孔170在第一方向上的直径可以大于2500μm。
在这种情况下,第一导通孔170在第一方向上的直径可以与第一导通孔170在第二方向上的直径相同,但不限于此。也就是说,第一导通孔170在第一方向上的直径和在第二方向上的直径可以彼此不同。
第二导通孔130可以是包括在常规电路板中的信号传输导通孔,因此将省略其详细描述。
然而,实施例中的第二导通孔130可以与第一导通孔170一起形成。在这种情况下,第一导通孔170包括通过多个工艺形成的多个导通孔部,但是第二导通孔130包括单个部分。
第一导通孔170和第二导通孔130可以通过用导电材料填充穿透多个绝缘层中的至少一个的通孔(未示出)的内部来形成。
通孔可以通过机械加工、激光加工和化学加工中的任一种形成。当通过机械加工形成通孔时,可以使用例如铣削、钻孔和布线的方法,当通过激光加工形成时,可以使用UV或CO2激光方法,当通过化学形成时,可以使用含有氨基硅烷、酮等的化学品。因此,多个绝缘层111、112、113、114和115中的至少一个可以开口。
同时,激光加工是一种将光能集中在表面上,使部分材料熔化和蒸发形成所需形状的切割方法,因此可以轻松加工通过计算机程序的复杂成型,甚至可以加工其他方法难以切割的复合材料。
此外,激光加工具有至少0.005mm的切割直径,并且具有广泛的可能厚度范围。
作为激光加工钻头,优选使用YAG(钇铝石榴石)激光、CO2激光或紫外(UV)激光。YAG激光是既可以加工铜箔层又可以加工绝缘层的激光,CO2激光是只能加工绝缘层的激光。
当形成通孔时,可以通过用导电材料填充通孔的内部来形成第一导通孔170和第二导通孔130。形成第一导通孔170和第二导通孔130的金属材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中的任何一种材料。此外,导电材料填充可以采用化学镀、电解镀、丝网印刷、溅射、蒸镀、喷墨、点胶中的任意一种或组合。
在下文中,将详细描述第一导通孔170的结构。
第一导通孔170可以包括第一导通孔部150和第二导通孔部160,第一导通孔部150被设置为填充共同穿过多个绝缘层的第一通孔的一部分,第二导通孔部160被设置为填充第一通孔的剩余部分。
第一导通孔部150可以形成在第一通孔的第一区域中。此外,第二导通孔部160可以形成在第一通孔的除了第一区域之外的第二区域中。第二区域可以是除了第一通孔的下部区域之外的上部区域的中央区域。此外,第一区域可以是第二区域以外的区域。优选地,第一区域可以是第一通孔的下部区域和上部区域的外部区域。
也就是说,在第一实施例中,在共同穿过多个绝缘层时形成的第一通孔的一部分可以以第一导通孔部150填充,并且其剩余部分可以以第二导通孔部160填充。
第一导通孔部150和第二导通孔部160中的每一个可以包括设置在第一通孔中的部分和设置于设置在第一通孔中的该部分上并且从绝缘层110的表面突出的部分。
也就是说,第一导通孔部150包括设置在第一通孔的第一区域中的第一部分151。第一部分151可以被称为位于第一通孔中的连接部。例如,第一导通孔部150的第一部分151可以形成第一导通孔170的连接部的一部分。
第一导通孔部150可以包括设置在第一部分151上并从绝缘层110的上表面突出的第二部分152。第二部分152可以相对于第一导通孔170的连接部位于第一焊盘140的相对侧上,并且可以被称为连接到连接部的导通孔焊盘。例如,第一导通孔部150的第二部分152可以形成第一导通孔170的焊盘的一部分。
可以通过仅填充对应于第一通孔的部分区域而不是第一通孔的整个区域的第一区域来形成第一导通孔部150的第一部分151。
因此,第一导通孔部150的第一部分151的上表面可以具有曲面而不是平坦表面。优选地,第一导通孔部150的第一部分151的上表面可以具有向下凹入的形状。因此,第一导通孔部150的第一部分151的上表面的长度可以大于第一导通孔的上部宽度。也就是说,第一导通孔部150的第一部分151的上表面的长度可以大于与第一导通孔的上部区域的直线距离对应的上部宽度。
第一导通孔部150的第一部分151的上表面的一部分可以位于低于绝缘层110的上表面的位置。这里,绝缘层110可以指位于形成有第一通孔的多个绝缘层中的最上侧的绝缘层。例如,第一导通孔部150的第一部分151的上表面的中心点可以低于绝缘层110的上表面。在这种情况下,第一导通孔部150的第一部分151的上表面可以从外部向中心部分逐渐减小。因此,第一导通孔部150的第一部分151的上表面的中心点可以是最低的,并且第一导通孔部150的第一部分151的上表面的外边缘点可以位于最高的位置。因此,可以在第一导通孔部150的第一部分151的上表面中形成凹入部分。同时,第一导通孔170的第一部分151的下表面的长度可以与第一通孔的下部宽度相同。
第一导通孔部150的第二部分152可以位于第一部分151上。即,第一导通孔部150的第二部分152与第一部分151一体形成。即,第一导通孔部150的第二部分152可以从第一部分151延伸并且突出到绝缘层110的上表面上方。
同时,第一导通孔170可以具有第一厚度H1。第一导通孔170的第一厚度H1可以指从第一导通孔部150的第一部分151的下表面到第二部分152的上表面的垂直直线距离。
在这种情况下,第一导通孔部150的凹入部分的厚度可以具有第二厚度H2。这里,第一导通孔部150的凹入部分的第二厚度H2可以指从第一导通孔部150的第二部分152的上表面到第一部分151的上表面的最低点的垂直直线距离。
第二厚度H2可以是第一厚度H1的30%至70%。例如,第二厚度H2可以是第一厚度H1的40%至65%。例如,第二厚度H2可以是第一厚度H1的50%至60%。当第二厚度H2小于第一厚度H1的30%时,在形成第一导通孔部150和第二导通孔部160的工艺中要通过抛光工艺去除的区域的厚度增加,因此,制造工艺可能很复杂。此外,当第二厚度H2大于第一厚度H1的70%时,即使在形成第二导通孔部160之后,也可能在第二导通孔部160上形成凹坑区域。
同时,第一通孔可以具有第一宽度W1。
优选地,第一通孔的第一宽度W1可以包括第一通孔在第一方向上的宽度和在第二方向上的宽度。此外,第一通孔在第一方向上的宽度可以大于500μm。例如,第一通孔在第一方向上的宽度可以大于1000μm。例如,第一通孔在第一方向上的宽度可以大于2000μm。例如,第一通孔在第一方向上的宽度可以大于2500μm。例如,第一通孔在第二方向上的宽度可以大于500μm。例如,第一通孔在第二方向上的宽度可以大于1000μm。例如,第一通孔在第二方向上的宽度可以大于2000μm。例如,第一通孔在第一方向上的宽度可以大于2500μm。
在这种情况下,第一通孔在第一方向上的宽度可以与第一通孔在第二方向上的宽度相同,但不限于此。也就是说,第一通孔在第一方向上的直径和在第二方向上的直径可以彼此不同,因此可以具有棒形或椭圆形。
同时,当第一通孔的宽度小于上述范围时,其可以具有基本上对应于第二导通孔130的尺寸,因此可以在其中仅形成一个单个的导通孔部。即,当通孔的宽度小于上述的第一通孔的宽度范围时,即使在一次工艺中填充通孔的内部,也不会出现凹坑区域。
同时,第二导通孔部160包括设置在第一通孔的第二区域中的第一部分161。第一部分161也可以称为位于第一通孔中的连接部。例如,第二导通孔部160的第一部分161可以形成第一导通孔170的连接部的一部分。
也就是说,第二导通孔部160的第一部分161可以与第一导通孔部150的第一部分151一起形成第一导通孔170的连接部。
第二导通孔部160可以包括第二部分162,第二部分162设置在第一部分161上并且从绝缘层110的上表面突出。第二部分162可以相对于第一导通孔170的连接部位于第一焊盘140的相对侧上,并且可以被称为连接到连接部的导通孔焊盘。例如,第二导通孔部160的第二部分162可以形成第一导通孔170的焊盘的一部分。即,第二导通孔部160的第二部分162可以与第一导通孔部150的第二部分152一起形成焊盘(具体地,上部焊盘)。
第二导通孔部160的第一部分161可以通过仅填充对应于第一通孔的部分区域而不是第一通孔的整个区域的第二区域来形成。具体地,第二导通孔部160的第一部分161可以形成为填充形成在第一导通孔部150的第一区域151的上表面中的凹部。
因此,第二导通孔部160的第一部分161的下表面可以具有曲面而不是平坦表面。优选地,第二导通孔部160的第一部分161的下表面可以具有向下凸出的形状。因此,第二导通孔部160的第一部分161的下表面的长度可以分别大于第一通孔的上部宽度和下部宽度。也就是说,第二导通孔部160的第一部分161的下表面的长度可以大于与第一通孔的上部区域的直线距离对应的上部宽度。
第二导通孔部160的第一部分161的下表面的一部分可以位于低于绝缘层110的上表面的位置。这里,绝缘层110可以指位于形成有第一通孔的多个绝缘层中的最上侧的绝缘层。例如,第二导通孔部160的第一部分161的下表面的中心点可以低于绝缘层110的上表面。在这种情况下,第二导通孔部160的第一部分161的下表面可以从外部向中心部分逐渐减小。因此,第二导通孔部160的第一部分161的下表面的中心点可以位于最低位置,并且外边缘点可以位于最高位置。因此,可以在第二导通孔部160的第一部分161的下表面上形成凸出部分。
第二导通孔部160的第二部分162可以位于第一部分161上。也就是说,第二导通孔部160的第二部分162与第一部分161一体形成。也就是说,第二导通孔部160的第二部分162可以从第一部分161延伸以突出到绝缘层110的上表面上方。
同时,第一导通孔170可以具有第一厚度H1。第一导通孔170的第一厚度H1可以指从第一导通孔部150的第一部分151的下表面到第二部分152的上表面的垂直直线距离。
在这种情况下,第二导通孔部160的凸出部分的厚度可以具有第二厚度H2。这里,第二导通孔部160的凸出部分的第二厚度H2可以指从第二导通孔部160的第二部分162的上表面到第一部分161的下表面的最低点的垂直直线距离。
第二厚度H2可以是第一厚度H1的30%至70%。例如,第二厚度H2可以是第一厚度H1的40%至65%。例如,第二厚度H2可以是第一厚度H1的50%至60%。当第二厚度H2小于第一厚度H1的30%时,在形成第一导通孔部150和第二导通孔部160的工艺中要通过抛光工艺去除的区域的厚度增加,因此,制造过程可能很复杂。此外,当第二厚度H2大于第一厚度H1的70%时,即使在形成第二导通孔部160之后,也可能在第二导通孔部160上形成凹坑区域。
换言之,第一导通孔部150的第一部分151可以设置为围绕设置在第一通孔的第二区域中的第二导通孔部160的第一部分161。此外,如图6b所示,第一导通孔部150的第二部分152可以设置为围绕突出到绝缘层110的上表面上方的第二导通孔部160的第二部分162。
同时,第一导通孔部150和第二导通孔部160对于表面的每个点可以具有不同的表面粗糙度。
图7和图8是示出根据实施例的第一导通孔的表面粗糙度的图。
第一导通孔部150可以包括第一部分151的上表面S1和第二部分152的上表面S2。此外,第一导通孔部150的第一部分151的上表面S1的表面粗糙度可以不同于第一导通孔部150的第二部分152的上表面S2的表面粗糙度。
在这种情况下,如图7所示,第一导通孔部150的第一部分151的上表面S1的表面粗糙度Ra可以为150nm至180nm。第一导通孔部150的第一部分151的上表面S1的表面粗糙度Ra的平均值可以为165.41nm。图7(a)、7(b)和7(c)示出了关于第一导通孔部150的第一部分151的上表面S1的不同点的表面粗糙度Ra。
此外,第一导通孔部150的第二部分152的上表面S2的表面粗糙度Ra可以大于第一导通孔部150的第一部分151的上表面S1的表面粗糙度Ra。也就是说,如图8所示,第一导通孔部150的第二部分152的上表面S2的表面粗糙度Ra可以为170nm至205nm。也就是说,第一导通孔部150的第二部分152的上表面S2的表面粗糙度Ra的平均值可以为193.53nm。图8(a)、8(b)和8(c)示出了关于第一导通孔部150的第二部分152的上表面S2的不同点的表面粗糙度Ra。
在这种情况下,第一导通孔部150的第一部分151的上表面S1对应于第二导通孔部160的第一部分161的下表面,因此,被分配相同的附图标记S1。换言之,第一导通孔部150的第一部分151的上表面S1或第二导通孔部160的第一部分161的下表面可以指第一导通孔部150的上表面S1与第二导通孔部160的第一部分161的下表面之间的边界表面。
第二导通孔部160可以包括第一部分161的下表面S1和第二部分162的上表面S3。此外,第二导通孔部160的第一部分161的下表面S1的表面粗糙度可以不同于第二导通孔部160的第二部分162的上表面S3的表面粗糙度。
在这种情况下,如图7所示,第二导通孔部160的第一部分161的下表面S1的表面粗糙度Ra可以为150nm至180nm。第二导通孔部160的第一部分161的下表面S1的表面粗糙度Ra的平均值可以为165.41nm。图7(a)、7(b)和7(c)示出了关于第二导通孔部160的第一部分161的下表面S1的不同点的表面粗糙度Ra。
此外,第二导通孔部160的第二部分162的上表面S3的表面粗糙度Ra可以大于第二导通孔部160的第一部分161的下表面S1的表面粗糙度Ra。也就是说,如图8所示,第二导通孔部160的第二部分162的上表面S3的表面粗糙度Ra可以为170nm至205nm。也就是说,第二导通孔部160的第二部分162的上表面S3的表面粗糙度Ra的平均值可以为193.53nm。图8(a)、8(b)和8(c)示出了关于第二导通孔部160的第二部分162的上表面S3的不同点的表面粗糙度Ra。
根据实施例,在常规大面积导通孔的情况下,对大直径通孔的镀覆存在限制,但是实施例可以通过改变镀覆方法来打破对大面积导通孔的大直径通孔镀覆的限制,从而可以稳定地实现大直径通孔的镀覆。此外,根据实施例,与常规方法相比,能够确保导通孔镀覆的均匀性,并且通过在附加层压之后改善激光质量,可以确保质量可靠性。
此外,在现有技术中,在绝缘层的厚度和通孔的尺寸之间,稳定实现通孔内镀覆的方法存在极限比例。根据本实施例,可以打破设计限制以实现通孔内的高可靠性镀覆状态,因此可以提高设计自由度。此外,实施例可以通过增加导通孔的尺寸完全屏蔽电路密集区域中出现的电路之间的干扰,并且可以改善需要散热作用的区域中的散热特性。
具体地,比较例中的散热功能是使用在水平方向上彼此隔开预定间隔的多个散热导通孔来执行的。在本实施例中,使用单个大面积导通孔来执行散热功能,并保证其镀覆的均匀性,并且由于导通孔的面积的增加,与比较例相比可以提高散热性能。
在下文中,将详细描述图5所示的根据第一实施例的电路板的制造方法。
图9至图18是按工艺顺序的根据第一实施例的电路板的制造方法的图。
参照图9,可以首先执行用于制造电路板的基本层压工艺。这里,基本层压工艺可以包括在形成第一导通孔170之前的绝缘层层压工艺和电路图案形成工艺。
为此,首先执行制备第一绝缘层111的工艺,并且可以执行在第一绝缘层111中形成用于形成第二导通孔130的通孔VH1的工艺。
之后,当形成通孔VH1时,形成填充通孔VH1内部的第二导通孔130,并且在第一绝缘层111的表面上形成第一焊盘140和第二焊盘120的工艺可以与第二导通孔130的形成一起执行。
此外,执行在第一绝缘层111的下表面上形成第二绝缘层112的工艺,执行在第二绝缘层112的下表面上形成第四绝缘层114的工艺,并且可以执行在第一绝缘层111的上表面上形成第三绝缘层113的层压工艺。同时,如上所述,构成绝缘层110的层的数量可以根据实施例改变,并且其层叠顺序也可以改变。
实施例中的绝缘层110可以包括第一绝缘层111、第二绝缘层112、第三绝缘层113和第四绝缘层114,但不限于此。例如,电路板可具有少于4层的层数,或者可具有多于4层的层数。然而,电路板可以包括至少两个绝缘层。
并且,在实施例中,可以执行在绝缘层110的表面上形成电路图案的工艺。例如,可以优先执行在第一绝缘层111和第二绝缘层112的表面上形成电路图案的工艺。在这种情况下,电路图案可以包括连接到导通孔的导通孔焊盘、连接到外部基板的连接焊盘、其上安装电子元件的安装焊盘以及用作焊盘之间的信号传输线的迹线。
例如,可以执行在第一绝缘层111和第二绝缘层112的表面上形成电路图案(其可以包括第一焊盘140和第二焊盘120)的工艺。第一焊盘140和第二焊盘120可以是形成在第一绝缘层111和第二绝缘层112的表面上的电路图案的一部分,并且其可以指在基本上设置在每个绝缘层的表面上的电路图案的整个区域中连接到导通孔的部分。
第一焊盘140和第二焊盘120可以是传输电信号的图案或者为了散热而不同地形成的图案,可以是传输热的图案。
第一焊盘140可以设置在第一绝缘层111的下表面上,但不限于此。换言之,第一焊盘140可以连接到大面积的共同穿过多个绝缘层的第一导通孔170。然而,第一焊盘140设置在多个绝缘层之间的界面处,因此,一端可以连接到设置在第一焊盘140上的第一导通孔170,并且另一端可以连接到设置在第一焊盘140下方的另一个第一导通孔170。
第一焊盘140可以具有第一横截面积。优选地,第一焊盘140可以具有大于第一导通孔170的上部横截面积或下部横截面积的第一横截面积。
第二焊盘120可以分别设置在第一绝缘层111和第二绝缘层112的表面上。换言之,第二焊盘120可以连接到穿透每个绝缘层的正常尺寸的第二导通孔130。因此,第二焊盘120可以设置在多个绝缘层的每个表面上。
接下来,如图10所示,可以执行穿透绝缘层110的工艺以在绝缘层110中形成通孔。在这种情况下,通孔可以包括第一通孔和第二通孔。第一通孔可以具有第一区域,第二通孔可以具有第二区域。此外,第一区域和第二区域可以彼此不同。例如,通孔可以包括用于形成第一导通孔170的第一通孔VH2和用于形成第二导通孔的第二通孔VH1。
第一通孔VH2可以形成为共同穿过多个绝缘层。此外,第二通孔VH1可以形成为仅穿透多个绝缘层中的一个。
也就是说,第一通孔VH2可以具有第一宽度W1。优选地,第一通孔VH2的第一宽度W1可以包括第一通孔VH2在第一方向上的宽度和在第二方向上的宽度。此外,第一通孔VH2在第一方向上的宽度可以大于500μm。例如,第一通孔VH2在第一方向上的宽度可以大于1000μm。例如,第一通孔VH2在第一方向上的宽度可以大于2000μm。例如,第一通孔VH2在第一方向上的宽度可以大于2500μm。例如,第一通孔VH2在第二方向上的宽度可以大于500μm。例如,第一通孔VH2在第二方向上的宽度可以大于1000μm。例如,第一通孔VH2在第二方向上的宽度可以大于2000μm。例如,第一通孔VH2在第一方向上的宽度可以大于2500μm。
在这种情况下,第一通孔VH2在第一方向上的宽度可以与第一通孔VH2在第二方向上的宽度相同,但不限于此。也就是说,第一通孔VH2在第一方向上的直径和在第二方向上的直径可以彼此不同,因此可以具有棒形或椭圆形。
同时,当第一通孔VH2的宽度小于上述范围时,其可以基本上是对应于第二通孔VH1的尺寸。
这里,第一通孔为VH2而第二通孔为VH1的原因是,因为按照各个通孔的尺寸从小到大的顺序给出编号。因此,将具有相对较大尺寸的第一通孔命名为VH2。
接下来,如图11所示,可以执行在绝缘层110的表面上形成第一掩模M1的工艺。
第一掩模M1可以包括多个开口。
具体地,第一掩模M1包括暴露形成在绝缘层110中的第一通孔VH2的第一开口OR2和暴露第二通孔VH1的第二开口OR1。
在这种情况下,第一开口OR2的宽度可以大于第一通孔VH2的上部宽度。换言之,第一开口OR2不形成为具有等于或小于第一通孔VH2的上部宽度的宽度,而是可以具有大于第一通孔VH2的上部宽度的宽度。因此,第一开口OR2可以暴露第一通孔VH2的上部区域周围的绝缘层110的上表面以及第一通孔VH2的上部区域。也就是说,第一开口OR2可以分别暴露其中要形成第一导通孔170的连接部的区域和其中要形成第一导通孔170的焊盘的区域。这里,其中要形成连接部的区域可以是第一通孔VH2,其中要形成焊盘的区域可以是第一通孔VH2的上部区域和绝缘层110的与其相邻的上表面区域。
在这种情况下,第二开口OR1的宽度可以大于第二通孔VH1的上部宽度。换言之,第二开口OR1不形成为具有等于或小于第二通孔VH1的上部宽度的宽度,而是可以具有大于第二通孔VH1的上部宽度的宽度。因此,第二开口OR1可以暴露第二通孔VH1的上部区域周围的绝缘层110的上表面以及第二通孔VH1的上部区域。也就是说,第二开口OR1可以分别暴露其中要形成第二导通孔130的连接部的区域和其中要形成第二导通孔130的焊盘的区域。这里,其中要形成连接部的区域可以是第二通孔VH1,其中要形成焊盘的区域可以是第二通孔VH1的上部区域和绝缘层110的与其相邻的上表面区域。
接下来,如图12所示,当形成第一通孔VH2和第二通孔VH1时,可以通过用导电材料填充第一通孔VH2和第二通孔VH1来形成第一导通孔170和第二导通孔130。
形成第一导通孔170和第二导通孔130的金属材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中的任一种材料。此外,导电材料填充可以采用化学镀、电解镀、丝网印刷、溅射、蒸镀、喷墨、点胶中的任意一种或组合。
在这种情况下,第一通孔VH2和第二通孔VH1的尺寸不同。此外,第一通孔VH2是大面积导通孔。因此,可以在一个工艺中在第二通孔VH1中形成第二导通孔以将其全部填充,但是难以仅通过一个工艺形成填充第一通孔VH2的第一导通孔。
因此,填充第一通孔VH2的一部分的第一导通孔170的第一导通孔部150通过执行一次镀覆工序形成,同时,形成填充全部第二通孔VH1的第二导通孔130a。
在这种情况下,第二导通孔130a包括设置在第二通孔VH1中的连接部131和在连接部131上方突出的焊盘部132。
此外,焊盘部132的上表面可以不是平坦的。也就是说,第二通孔VH1的镀覆工艺与第一通孔VH2的镀覆工艺一起执行。此外,可以在用于在第一通孔VH2中形成第一导通孔170的第一导通孔部150的条件下执行第二通孔VH1的镀覆工艺。因此,形成的第二导通孔130a的焊盘部132可以具有弯曲的上表面,同时突出到第一掩模M1上方。
在如上所述的一次镀覆工艺中,第一导通孔170的第一导通孔部150可以形成在第一通孔VH2中。
第一导通孔部150可以包括设置在第一通孔VH2中的第一部分151,以及设置在第一部分151上以突出到绝缘层110的上表面上方的第二部分152。此外,第二部分152的上表面可以具有类似于第二导通孔130a的焊盘部132的弯曲形状。
第一导通孔部150可以形成在第一通孔的第一区域中。第一区域可以是除了中央区域之外的外部区域。优选地,第一区域可以是第一通孔的下部区域和上部区域的外部区域。
也就是说,在第一实施例中,通过一次镀覆工艺,共同穿过多个绝缘层的第一通孔的一部分可以由第一导通孔部150填充。
此外,形成的第一导通孔部150的第一部分151可以被称为位于第一通孔中的连接部。例如,第一导通孔部150的第一部分151可以形成第一导通孔170的连接部的一部分。
第二部分152可以相对于第一导通孔170的连接部位于第一焊盘140的相对侧上,并且可以被称为连接到连接部的导通孔焊盘。例如,第一导通孔部150的第二部分152可以形成第一导通孔170的焊盘的一部分。
第一导通孔部150的第一部分151可以通过仅填充对应于第一通孔的部分区域而不是第一通孔的整个区域的第一区域来形成。
因此,第一导通孔部150的第一部分151的上表面可以具有曲面而不是平坦表面。优选地,第一导通孔部150的第一部分151的上表面可以具有向下凹入的形状。因此,第一导通孔部150的第一部分151的上表面的长度可以大于第一通孔的上部宽度。也就是说,第一导通孔部150的第一部分151的上表面的长度可以大于与第一通孔的上部区域的直线距离对应的上部宽度。
第一导通孔部150的第一部分151的上表面的一部分可以位于低于绝缘层110的上表面的位置。这里,绝缘层110可以位于指形成有第一通孔的多个绝缘层中的最上侧的绝缘层。例如,第一导通孔部150的第一部分151的上表面的中心点可以低于绝缘层110的上表面。在这种情况下,第一导通孔部150的第一部分151的上表面可以从外部向中心部分逐渐减小。因此,第一导通孔部150的第一部分151的上表面的中心点可以是最低的,并且第一导通孔部150的第一部分151的上表面的外边缘点可以位于最高的位置。因此,可以在第一导通孔部150的第一部分151的上表面中形成凹入部分。同时,第一导通孔170的第一部分151的下表面的长度可以与第一通孔的下部宽度相同。
第一导通孔部150的第二部分152可以位于第一部分151上。也就是说,第一导通孔部150的第二部分152与第一部分151一体形成。也就是说,第一导通孔部150的第二部分152可以从第一部分151延伸并且突出到绝缘层110的上表面上方。
接下来,如图13所示,可以执行一次研磨工艺。
一次研磨工艺可以是使通过一次镀覆工艺形成的第一导通孔170的第一导通孔部150的第二部分152的上表面平坦化的工艺。此外,一次研磨工艺可以是使已经进行一次镀覆工艺的第二导通孔130a的焊盘部132的上表面平坦化的工艺。
接下来,如图14所示,可以执行在第一掩模M1上形成第二掩模M2的工序。
第二掩模M2可以包括第三开口OR3。优选地,第二掩模M2设置为覆盖第一掩模M1的上表面和第二导通孔130a的焊盘部132,并且可以设置暴露第一通孔VH2的第三开口OR3。
第三开口OR3可以具有比第一开口OR2更小的尺寸。因此,第二掩模M2可以设置为覆盖在一次镀覆工艺中形成的第一导通孔部150的第二部分152的上表面的一部分。在这种情况下,当第三开口OR3的尺寸与第一掩模M1的第一开口OR2的尺寸相同时,在后续的二次镀覆工艺中,对第一通孔VH2的内侧和第一导通孔部150的第二部分152进行镀覆,因此,需要花费大量时间来填充第一通孔VH2的整个内部,并且在后续的研磨工艺中需要大量时间。
接下来,如图15所示,可以通过在通过第二掩模M2的第三开口OR3暴露的第一通孔VH2中执行二次镀覆工艺来执行形成第一导通孔170的第二导通孔部160的工序。
同时,第二导通孔部160包括设置在第一通孔的第二区域中的第一部分161。第一部分161也可以称为位于第一通孔中的连接部。例如,第二导通孔部160的第一部分161可以形成第一导通孔170的连接部的一部分。
也就是说,第二导通孔部160的第一部分161可以与第一导通孔部150的第一部分151一起形成第一导通孔170的连接部。
第二导通孔部160可以包括第二部分162,第二部分162设置在第一部分161上并且从绝缘层110的上表面突出。第二部分162可以相对于第一导通孔170的连接部位于第一焊盘140的相对侧上,并且可以被称为连接到连接部的导通孔焊盘。例如,第二导通孔部160的第二部分162可以形成第一导通孔170的焊盘的一部分。即,第二导通孔部160的第二部分162可以与第一导通孔部150的第二部分152一起形成焊盘(具体地,上部焊盘)。
第二导通孔部160的第一部分161可以通过仅填充对应于第一通孔的部分区域而不是第一通孔的整个区域的第二区域来形成。具体地,第二导通孔部160的第一部分161可以形成为填充形成在第一导通孔部150的第一区域151的上表面中的凹部。
因此,第二导通孔部160的第一部分161的下表面可以具有曲面而不是平坦表面。优选地,第二导通孔部160的第一部分161的下表面可以具有向下凸出的形状。因此,第二导通孔部160的第一部分161的下表面的长度可以分别大于第一通孔的上部宽度和下部宽度。也就是说,第二导通孔部160的第一部分161的下表面的长度可以大于与第一通孔的上部区域的直线距离对应的上部宽度。
第二导通孔部160的第一部分161的下表面的一部分可以位于低于绝缘层110的上表面的位置。这里,绝缘层110可以指位于形成有第一通孔的多个绝缘层中的最上侧的绝缘层。例如,第二导通孔部160的第一部分161的下表面的中心点可以低于绝缘层110的上表面。在这种情况下,第二导通孔部160的第一部分161的下表面可以从外部向中心部分逐渐减小。因此,第二导通孔部160的第一部分161的下表面的中心点可以位于最低位置,并且外边缘点可以位于最高位置。因此,可以在第二导通孔部160的第一部分161的下表面上形成凸出部分。
通过二次镀覆工艺形成的第二导通孔部160的第二部分162可以位于第一部分161上。也就是说,第二导通孔部160的第二部分162与第一部分161一体地形成。也就是说,第二导通孔部160的第二部分162可以从第一部分161延伸以突出到绝缘层110的上表面上方。
在这种情况下,第二导通孔部160的第二部分162的上表面可以具有曲率,并且在特定区域中可能出现凹坑现象。
接下来,如图16所示,执行去除第二掩模M2并且平坦化第二导通孔部160的第二部分162的上表面的二次研磨工艺。
通过二次研磨工艺,第二导通孔部160的第二部分162的上表面可以被平坦化,并且第二导通孔部160的第二部分162的上表面可以与第二导通孔130a的焊盘部132的上表面在同一平面上。
接下来,如图17所示,可以执行抛光第一导通孔部150的第二部分152的上表面、第二导通孔部160的第二部分162的上表面和第二导通孔130a的焊盘部132的上表面的三次研磨工艺。
也就是说,在先前工艺中形成的第一导通孔部150的第二部分152、第二导通孔部160的第二部分162和第二导通孔130a的焊盘部132具有大于实际设计厚度的厚度。这是为了改善在二次镀覆工艺中可能出现的镀覆偏差,此外,在二次镀覆工艺中可能出现的凹坑区域位于第一导通孔的无效部分而不是有效部分。第一导通孔的无效部分可以指在二次和三次研磨工艺中去除的部分。
然后,通过执行三次研磨工艺,第一导通孔部150的第二部分152、第二导通孔部160的第二部分162和第二导通孔130a中的每一个的厚度可以被调整到与第一焊盘140的厚度或第二焊盘120的厚度相同的水平。
接下来,如图18所示,可以执行去除第一掩模M1的工序以形成包括具有不同结构形状的第一导通孔和第二导通孔的电路板。
图19是示出根据第二实施例的电路板的图,图20a是用于说明图19所示的第一导通孔的各部分的界面的图,图20b是图19所示的第一导通孔的平面图。
参照图19、图20a和图20b,除了第一导通孔的第二导通孔部之外,根据第二实施例的电路板具有与图5所示的根据第一实施例的电路板基本相同的结构。因此,在根据第二实施例的电路板中,下面将主要描述第一导通孔的第二导通孔部的结构特征。
根据第二实施例的电路板可以包括绝缘层210、设置在绝缘层210的表面上的第一焊盘240和第二焊盘220以及穿过绝缘层210的第一导通孔270和第二导通孔230。
这里,绝缘层、第一焊盘、第二焊盘和第一导通孔具有与参照图5描述的根据第一实施例的电路板中的绝缘层、第一焊盘、第二焊盘和第一导通孔相同的结构,因此将省略其说明。
第一导通孔270可以包括第一导通孔部250和第二导通孔部260,第一导通孔部250填充共同穿过多个绝缘层的第一通孔的一部分,第二导通孔部260填充第一通孔的剩余部分。
第一导通孔部250可以形成在第一通孔的第一区域中。此外,第二导通孔部260可以形成在第一通孔的除了第一区域之外的第二区域中。第二区域可以是除了第一通孔的下部区域之外的上部区域的中央区域。此外,第一区域可以是第二区域以外的区域。优选地,第一区域可以是第一通孔的下部区域和上部区域的外部区域。
也就是说,在第二实施例中,共同通过多个绝缘层形成的第一通孔的一部分可以由第一导通孔部250填充,并且其剩余部分可以由第二导通孔部260填充。
第一导通孔部250和第二导通孔部260中的每一个包括设置在第一通孔中的部分以及设置于设置在第一通孔中的该部分上并且突出到绝缘层210的表面上方的部分。
也就是说,第一导通孔部250包括设置在第一通孔的第一区域中的第一部分251。第一部分251也可以被称为位于第一通孔中的连接部。例如,第一导通孔部250的第一部分251可以形成第一导通孔270的连接部的一部分。
第一导通孔部250可以设置在第一部分251上并且包括从绝缘层210的上表面突出的第二部分252。第二部分252可以相对于第一导通孔270的连接部位于第一焊盘240的相对侧上,并且可以被称为连接到连接部的导通孔焊盘。例如,第一导通孔部250的第二部分252可以形成第一导通孔270的焊盘的一部分。
第一导通孔部250的第一部分251可以通过仅填充对应于第一通孔的部分区域而不是第一通孔的整个区域的第一区域来形成。
这里,第一导通孔部250具有与第一实施例中描述的第一导通孔部150基本相同的结构,因此将省略其详细描述。
第一导通孔270的第二导通孔部160设置在第一通孔的第二区域中。
在这种情况下,在第一实施例中,第一通孔的第二区域通过执行单次镀覆工艺形成。因此,第一实施例中的第二导通孔部160由单个部分构成。
与此不同的是,在第二实施例中,当形成第二导通孔部260时,其通过执行至少两次镀覆工艺而不是一次镀覆工艺而形成。
因此,第二导通孔部260包括第一子第二导通孔部260a,第一子第二导通孔部260a具有与第一导通孔部250接触的外表面并填充第一通孔的第二区域的一部分。此外,第二导通孔部260包括第二子第二导通孔部260b,第二子第二导通孔部260b的外表面与第一子第二导通孔部260a的内表面接触。
也就是说,在第二实施例中,第一通孔的第一区域通过多次镀覆来填充,因此,第二导通孔部260可以包括具有彼此分离的界面的第一子第二导通孔部260a和第二子第二导通孔部260b。
因此,第一子第二导通孔部260a可以包括设置在第一通孔中的第一部分261a和设置在第一部分261a上并且突出到绝缘层的上表面上方的第二部分262a。
此外,第二子第二导通孔部260b还可以包括设置在第一通孔中的第一部分261b和设置在第一部分261b上并且突出到绝缘层的上表面上方的第二部分262b。
因此,在第一实施例中,构成第一导通孔的导通孔部的界面仅包括第一导通孔部和第二导通孔部之间的一个界面。
与此不同的是,在第二实施例中,构成第一导通孔的导通孔部的界面可以包括在第一导通孔部与第一子第二导通孔部260a之间的第一界面BS1、在第一子第二导通孔部260a与第二子第二导通孔部260b之间的第二界面BS2。
这里,通过多次分割第一导通孔的第二导通孔部260来执行镀覆工艺的原因是为了最小化由镀覆工艺引起的镀覆偏差。此外,为了在一个工艺中形成第二导通孔部260,镀覆条件中的电流条件可以大于一般电镀设备的电流限制,因此,通过在低于限制电流的电流条件下进行多次分割来形成第二导通孔部260。
因此,第一子第二导通孔部260a的外表面具有与第一实施例中的第二导通孔部160的外表面相对应的特征。
第一子第二导通孔部260a的内表面的一部分可以位于低于绝缘层210的上表面的位置。这里,绝缘层210可以指位于形成有第一通孔的多个绝缘层中的最上侧的绝缘层。例如,第一子第二导通孔部260a的内表面的中心点可以低于绝缘层210的上表面。在这种情况下,第一子第二导通孔部260a的第一部分261a的内表面可以从外部向中心部分逐渐减小。因此,第一子第二导通孔部260a的第一部分261a的内表面的中心点可以是最低的,并且第一子第二导通孔部260a的第一部分261a的内表面的外边缘点可以位于最高位置。因此,可以在第一导通孔部150的第一部分151的上表面中形成凹入部分。因此,第一子第二导通孔部260a的外表面可以形成凸出部分,并且其内表面可以形成凹入部分。
因此,如图20b所示,第一子第二导通孔部260a的第二部分261b可以设置为围绕第二子第二导通孔部260b的第二部分262b。此外,第一导通孔部250的第二部分252可以设置为围绕第一子第二导通孔部260a的第二部分261b的***。
图21至图24是按工艺顺序说明根据第二实施例的电路板的制造方法的图。
参照图21,可以优先执行图9至图14中示出的工艺。
此后,在第一实施例中,执行二次镀覆工艺以一次完全填充第一通孔的剩余部分。相反,第二实施例中的第一子第二导通孔部260a可以通过首先执行仅填充第一通孔的剩余部分的一部分的第一子二次镀覆工艺来形成。
接下来,参照图22,可以通过在第一子第二导通孔部260a上执行用于填充第一通孔的所有剩余部分的第二子二次镀覆工艺来形成第二子第二导通孔部260b。
接下来,执行去除第二掩模M2的工艺,并且可以执行使第一子第二导通孔部260a和第二子第二导通孔部260b的每个第二部分的上表面平坦化的工艺。
然后,此后,如图24所示,可以通过研磨第一导通孔和第二导通孔的焊盘部(第一导通孔部的第二部分、第一子第二导通孔部的第二部分以及第二子第二导通孔部的第二部分)来形成具有对应于实际设计值的焊盘厚度的第一导通孔和第二导通孔。
Claims (10)
1.一种电路板,包括:
绝缘层,所述绝缘层包括第一通孔;
第一导通孔,设置在所述绝缘层的所述第一通孔中;
其中,所述第一导通孔包括:
第一导通孔部,设置在所述第一通孔的第一区域中;以及
第二导通孔部,设置在所述第一通孔的除所述第一区域之外的第二区域中,
其中,所述第二区域为所述第一通孔的中央区域,并且所述第一区域为围绕所述第二区域的外部区域,
其中,所述第一导通孔部和所述第二导通孔部包括:
彼此接触的第一表面;以及
暴露于所述绝缘层上的除所述第一表面以外的第二表面,
其中,所述第一表面具有第一表面粗糙度;
其中,所述第二表面具有与所述第一表面粗糙度不同的第二表面粗糙度,并且
其中,所述第一表面粗糙度小于所述第二表面粗糙度。
2.根据权利要求1所述的电路板,其中,所述第一导通孔部和所述第二导通孔部中的每一个包括:
第一部分,设置在所述第一通孔中;以及
第二部分,在所述第一部分上,在所述绝缘层的上表面上突出,
其中,所述第一表面包括所述第一导通孔部的所述第一部分与所述第二导通孔部的所述第一部分之间的界面;并且
其中,所述第二表面包括所述第一导通孔部的所述第二部分的上表面和所述第二导通孔部的所述第二部分的上表面。
3.根据权利要求2所述的电路板,其中,所述第一表面的高度从边缘向中心减小。
4.根据权利要求2所述的电路板,其中,从所述第一导通孔部的所述第二部分的所述上表面到所述第一导通孔部的所述第一部分的所述上表面的最低点的距离对应于所述第一导通孔的厚度的30%至70%。
5.根据权利要求2所述的电路板,其中,从所述第二导通孔部的所述第二部分的所述上表面到所述第二导通孔部的所述第一部分的下表面的最低点的距离对应于所述第一导通孔的厚度的30%至70%。
6.根据权利要求1所述的电路板,其中,所述第一导通孔部的上表面与所述第二导通孔部的上表面位于同一平面上。
7.根据权利要求2所述的电路板,还包括:
第一焊盘,所述第一焊盘设置在所述绝缘层的下表面并通过所述第一通孔暴露,
其中,所述第一导通孔部的所述第一部分设置在通过所述第一通孔暴露的所述第一焊盘上,并且
其中,所述第二导通孔部的所述第一部分设置在所述第一导通孔部的所述第一部分上。
8.根据权利要求1所述的电路板,其中,所述绝缘层包括第一绝缘层和位于所述第一绝缘层上的第二绝缘层,
其中,所述第一通孔共同穿过所述第一绝缘层和所述第二绝缘层。
9.根据权利要求8所述的电路板,还包括:
第二导通孔,所述第二导通孔设置在穿过所述第一绝缘层或所述第二绝缘层形成的第二通孔中,
其中,所述第二导通孔的尺寸小于所述第一导通孔的尺寸,并且
其中,单个部分的所述第二导通孔设置在所述第二通孔中。
10.根据权利要求1所述的电路板,其中,所述第二导通孔部包括:
第一子第二导通孔部,与所述第一导通孔部接触并填充所述第一通孔的所述第二区域的一部分;以及
第二子第二导通孔部,与所述第一子第二导通孔部接触并填充所述第一通孔的所述第二区域的剩余部分。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200008650A KR20210094873A (ko) | 2020-01-22 | 2020-01-22 | 인쇄회로기판 및 이의 제조 방법 |
KR10-2020-0008650 | 2020-01-22 | ||
PCT/KR2021/000610 WO2021149979A1 (ko) | 2020-01-22 | 2021-01-15 | 회로기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115245057A true CN115245057A (zh) | 2022-10-25 |
Family
ID=76992338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180019846.8A Pending CN115245057A (zh) | 2020-01-22 | 2021-01-15 | 电路板 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20230049806A1 (zh) |
EP (1) | EP4096373A4 (zh) |
JP (1) | JP2023511399A (zh) |
KR (1) | KR20210094873A (zh) |
CN (1) | CN115245057A (zh) |
WO (1) | WO2021149979A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230049373A (ko) * | 2021-10-06 | 2023-04-13 | 삼성전기주식회사 | 회로기판 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100467825B1 (ko) * | 2002-12-12 | 2005-01-25 | 삼성전기주식회사 | 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법 |
KR101289186B1 (ko) * | 2011-04-15 | 2013-07-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR101875943B1 (ko) * | 2011-10-24 | 2018-07-06 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그 제조방법 |
CN102638948B (zh) * | 2012-04-25 | 2015-01-07 | 梅州市志浩电子科技有限公司 | 印刷电路板的制造方法 |
KR20150021342A (ko) * | 2013-08-20 | 2015-03-02 | 삼성전기주식회사 | 다층인쇄회로기판 |
KR20150031031A (ko) * | 2013-09-13 | 2015-03-23 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
JP2016092292A (ja) * | 2014-11-07 | 2016-05-23 | イビデン株式会社 | 配線板およびその製造方法 |
KR102421980B1 (ko) * | 2017-07-26 | 2022-07-18 | 삼성전기주식회사 | 인쇄회로기판 |
CN111511105A (zh) * | 2019-01-31 | 2020-08-07 | 奥特斯奥地利科技与***技术有限公司 | 具有用额外镀覆结构和桥结构填充的通孔的部件承载件 |
-
2020
- 2020-01-22 KR KR1020200008650A patent/KR20210094873A/ko not_active Application Discontinuation
-
2021
- 2021-01-15 JP JP2022544442A patent/JP2023511399A/ja active Pending
- 2021-01-15 CN CN202180019846.8A patent/CN115245057A/zh active Pending
- 2021-01-15 WO PCT/KR2021/000610 patent/WO2021149979A1/ko unknown
- 2021-01-15 EP EP21744447.0A patent/EP4096373A4/en active Pending
- 2021-01-15 US US17/759,346 patent/US20230049806A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230049806A1 (en) | 2023-02-16 |
WO2021149979A1 (ko) | 2021-07-29 |
EP4096373A4 (en) | 2024-04-24 |
KR20210094873A (ko) | 2021-07-30 |
JP2023511399A (ja) | 2023-03-17 |
EP4096373A1 (en) | 2022-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2023530107A (ja) | 回路基板 | |
EP4096373A1 (en) | Circuit board | |
KR20210114196A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
US20230247769A1 (en) | Circuit board | |
US20230217592A1 (en) | Circuit board | |
US20220418106A1 (en) | Printed circuit board | |
KR20220080306A (ko) | 회로기판의 제조 방법 및 이에 의해 제조된 회로기판 | |
KR20220085274A (ko) | 회로기판 및 이의 제조 방법 | |
KR20220086257A (ko) | 회로기판 및 이의 제조 방법 | |
KR20220109642A (ko) | 회로기판 및 이를 포함하는 패키지 기판 | |
KR20220087049A (ko) | 회로기판 및 이의 제조 방법 | |
KR20210070012A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
KR20210080833A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
US20220418107A1 (en) | Printed circuit board | |
US20230189431A1 (en) | Circuit board | |
EP4355038A1 (en) | Circuit board and semiconductor package comprising same | |
US20230171886A1 (en) | Circuit board | |
EP4287792A1 (en) | Semiconductor package | |
EP4380325A1 (en) | Circuit board and semiconductor package comprising same | |
KR20210146030A (ko) | 패키지기판 및 이의 제조 방법 | |
CN116941334A (zh) | 电路板 | |
KR20230065804A (ko) | 회로기판 및 이를 포함하는 패키지 기판 | |
KR20220166623A (ko) | 회로기판 및 이를 포함하는 패키지 기판 | |
KR20210070024A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
KR20210128206A (ko) | 인쇄회로기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |