CN115244689A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115244689A
CN115244689A CN202080096322.4A CN202080096322A CN115244689A CN 115244689 A CN115244689 A CN 115244689A CN 202080096322 A CN202080096322 A CN 202080096322A CN 115244689 A CN115244689 A CN 115244689A
Authority
CN
China
Prior art keywords
semiconductor element
conductor
semiconductor device
electrode
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080096322.4A
Other languages
English (en)
Inventor
门口卓矢
川岛崇功
平光真二
大前翔一朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN115244689A publication Critical patent/CN115244689A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/27849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本说明书公开的半导体装置具备第1半导体元件、第1导体板、第1绝缘层和导体电路图案。第1半导体元件具有设有第1电极及第2电极的一个表面和位于一个表面的相反侧的另一表面。第1导体板具有与第1半导体元件的一个表面对置的第1表面，在第1表面中与第1半导体元件的第1电极电连接。第1绝缘层设在第1导体板的第1表面上，将第1表面的一部分覆盖。导体电路图案设在第1绝缘层上。导体电路图案具有与第1半导体元件电连接的至少一个第1导体线路，至少一个第1导体线路包括与第2电极电连接的导体线路。

Description

半导体装置
技术领域
本发明公开的技术涉及半导体装置。
背景技术
在日本特开2016－46497号公报中公开了半导体装置。该半导体装置具备在一个表面上设有第1电极及第2电极的半导体元件、以及与半导体元件的一个表面对置而与半导体元件的第1电极电连接的导体板。在半导体元件的第2电极上连接着金属线。
发明内容
发明要解决的课题
在上述的半导体装置中，在半导体元件的同一表面上设有第1电极及第2电极，在第1电极及第2电极上分别连接着不同的两个导体部件。在这样的构造中，需要在两个导体部件之间确保电绝缘性，因此例如也有半导体装置大型化的情况。本说明书关于半导体元件在同一个表面具有两个电极的半导体装置，提供新的构造。
用来解决课题的手段
本说明书公开的半导体装置具备第1半导体元件、第1导体板、第1绝缘层和导体电路图案。第1半导体元件具有设有第1电极及第2电极的一个表面和位于一个表面的相反侧的另一个表面。第1导体板具有与第1半导体元件的一个表面对置的第1表面，在第1表面中与第1半导体元件的第1电极电连接。第1绝缘层设在第1导体板的第1表面上，将第1表面的一部分覆盖。导体电路图案设在第1绝缘层上。导体电路图案具有与第1半导体元件电连接的至少一个第1导体线路；至少一个第1导体线路包括与第2电极电连接的导体线路。
在上述的半导体装置中，在第1导体板的第1表面上，隔着第1绝缘层而设有导体电路图案。并且，第1半导体元件的第1电极与第1导体板的第1表面电连接，第1半导体元件的第2电极与导体电路图案的第1导体线路电连接。根据这样的结构，电连接于第1电极的第1导体板与电连接于第2电极的第1导体线路之间被介于它们之间的第1绝缘层绝缘。由此，在第1导体板与第1导体线路之间防止了不希望的接触，所以不需要例如在两者之间设置较大的距离，能够抑制半导体装置的无用的大型化。
附图说明
图1是表示实施例1的半导体装置10的外观的平面图。
图2是图1的II－II线的剖视图，表示半导体装置10的内部构造。封固体11仅图示了外形。
图3是第2绝缘电路基板30的下表面30b的平面图。
图4是第1绝缘电路基板20的上表面20a的平面图。
图5是第1半导体元件12的下表面的平面图。
图6是图2的VI－VI线的剖视图。封固体11被用虚线图示。
图7是表示半导体装置10的结构的电子电路图。
图8是表示变形例1的半导体装置10A的内部构造的剖视图。其中，关于封固体11，为了使图示清楚而省略了阴影线。关于图9～图11、图18、图19的封固体11，也与图8同样地图示。
图9是表示变形例2的半导体装置10B的内部构造的剖视图。
图10是表示变形例3的半导体装置10C的内部构造的剖视图。
图11是表示变形例4的半导体装置10D的内部构造的剖视图。
图12的(a)～(d)是说明半导体装置10的制造方法中的第1工序的剖视图。图12的(a)表示准备第1绝缘电路基板20的工序。图12的(b)表示在第1绝缘电路基板20的第1内侧导体板24上形成树脂层50的工序。图12的(c)表示将所形成的树脂层50曝光处理的工序。图12的(d)表示将曝光处理后的树脂层50显影处理的工序。
图13的(a)～(e)是说明半导体装置10的制造方法中的第2工序的剖视图。图13的(a)表示在由第1工序形成的第1绝缘层26上形成晶种层52的工序。图13的(b)表示形成在晶种层52上布图的抗蚀剂层54的工序。图13的(c)表示在被抗蚀剂层54遮盖的晶种层52上形成镀层56的工序。图13的(d)表示从晶种层52上将抗蚀剂层54除去的工序。图13的(e)表示将晶种层52除去的工序。
图14的(a)～(b)是说明半导体装置10的制造方法中的第3工序的剖视图。图14的(a)表示第1回流工序。图14的(b)表示第2回流工序。
图15的(a)～(c)是说明半导体装置10的制造方法中的第2工序的一变形例的剖视图。图15的(a)表示在由第1工序形成的第1绝缘层26上形成布图后的抗蚀剂层55的工序。图15的(b)表示在被抗蚀剂层55遮盖的第1绝缘层26上形成镀层57的工序。图15的(c)表示从第1绝缘层26上将抗蚀剂层55除去的工序。
图16是表示变形例5的半导体装置10E的内部构造的剖视图。该剖视图表示半导体装置10E的与厚度方向垂直的剖面。
图17是表示变形例6的半导体装置10F的内部构造的剖视图。该剖视图表示半导体装置10F的与厚度方向垂直的剖面。
图18是表示实施例2的半导体装置100的内部构造的剖视图。
图19是图18的XIX－XIX线的剖视图。
图20是实施例2的第2绝缘电路基板30的下表面30b的平面图。
图21是实施例2的第1绝缘电路基板20的上表面20a的平面图。
图22是图18的XXII－XXII线的剖视图。
图23是表示半导体装置100的结构的电子电路图。
图24是实施例2的另一实施方式中的第2绝缘电路基板30的下表面30b的平面图。
图25是实施例2的另一实施方式中的第1绝缘电路基板20的上表面20a的平面图。
图26是表示实施例2的另一实施方式的内部构造的剖视图。
具体实施方式
在本技术的一实施方式中，导体电路图案的厚度可以比第1导体板的厚度小。如果导体电路图案的厚度小，则例如通过蚀刻这样的布图加工，容易形成精密的导体电路图案。
在本技术的一实施方式中，半导体装置可以还具备与第1导体线路电连接的第1连接端子。在一例中，第1连接端子可以经由例如焊料层这样的具有导电性的接合层而与第1导体线路接合。或者，第1连接端子也可以经由例如线这样的具有柔软性及导电性的连接部件而与第1导体线路连接。通过使用具有柔性的连接部件，能够容许例如伴随着热变形的第1连接端子与第1导体线路之间的相对位移。这里，线这样的连接部件例如可以用铜这样的金属材料构成。
除了上述的结构以外，第1导体线路可以具有与第1半导体元件电连接的一端部以及与第1连接端子电连接的另一端部。该情况下，可以是，第1导体线路的另一端部的宽度尺寸比第1导体线路的一端部的宽度尺寸大。根据这样的结构，在第1半导体元件的尺寸比较小的情况下也能够容易地将第1连接端子与第1导体线路连接。
在本技术的一实施方式中，上述的至少一个第1导体线路可以包括相互并行的两个导体线路，并行的两个导体线路分别可以在一端部与第1半导体元件电连接。该情况下，可以是，并行的两个导体线路的另一端部的中心间距离比并行的两个导体线路的一端部的中心间距离大。根据这样的结构，能够将两个导体线路的一端部向尺寸比较小的第1半导体元件连接，并且在两个导体线路的另一端部容易地将例如其他部件连接。
在本技术的一实施方式中，可以是，第1绝缘层具有使第1导体板的第1表面露出的开口，第1半导体元件的第1电极穿过第1绝缘层的开口而与第1导体板的第1表面接合。根据这样的结构，能够防止第1电极越过第1导体板上的希望的区域而接合。因而，能够减少由该接合引起的第1电极与第2电极的短路。
在本技术的一实施方式中，第1电极可以是第1半导体元件的功率电极，第2电极可以是第1半导体元件的信号电极。该情况下，虽不特别限定，但对于第1半导体元件，能够采用纵型构造的功率半导体元件。
在本技术的一实施方式中，半导体装置可以还具备将第1导体线路局部地覆盖的绝缘罩。根据这样的结构，能够防止第1导体线路与其他部件意外地短路。
在本技术的一实施方式中，可以是，在第1导体板的第1绝缘层，在与第1半导体元件的周缘对应的位置设置用来将第1半导体元件定位的标记。根据这样的结构，在半导体装置的制造时，能够将第1半导体元件精度良好地定位到第1导体板上。标记的具体结构没有特别限定，标记例如可以构成为，能够通过图像处理识别。
在本技术的一实施方式中，半导体装置可以还具备位于第1绝缘层上的电子零件。该情况下，导体电路图案可以还具有与电子零件连接的至少一个导体线路。根据这样的结构，能够利用第1绝缘层上的剩余的区域将任意的电子零件植入到半导体装置中。在一例中，电子零件可以包括热敏电阻。根据这样的结构，能够比较正确地测定第1半导体元件的温度。例如，不需要对第1半导体元件设置温度传感器，所以相应地能够使第1半导体元件比较小型化、或使第1半导体元件的有源区域增大。或者，作为另一实施方式，电子零件可以是用来将第1半导体元件驱动的驱动电路。
在本技术的一实施方式中，半导体装置可以还具备设有第1导体板的绝缘体基板。本说明书中所谓的绝缘体基板，是由绝缘体构成的板状部件。绝缘体基板例如可以使用陶瓷材料构成。该第1导体板及绝缘体基板可以是所谓的DBC(Direct Bonded Copper)基板、DBA(Direct Bonded Aluminum)基板、或AMB基板的一部分。这里所谓的AMB基板，泛指使用活性金属焊料(Active Metal Brazing)制造的绝缘电路基板，例如可以例举活性金属铜焊(Active Metal Brazed Copper)电路基板。
在本技术的一实施方式中，半导体装置可以还具备具有与第1半导体元件的另一表面对置的第2表面的第2导体板。除此以外，第1半导体元件优选还具有设在另一表面并与第2导体板的第2表面电连接的第3电极。根据这样的结构，由第1半导体元件产生的热被向位于其两侧的第1导体板及第2导体板传递，所以有效地抑制了第1半导体元件的温度上升。
在本技术的一实施方式中，半导体装置可以还具备设在第2导体板的第2表面上、将第2表面的一部分覆盖的第2绝缘层。根据这样的结构，能够防止第2导体板与第1导体板或其他部件意外地短路。
在本技术的一实施方式中，半导体装置可以还具备与第1导体线路电连接的第1连接端子。该情况下，可以是，第1连接端子的一端部位于第1导体线路与第2绝缘层之间，并与第1导体线路接合。此外，可以是，在第1连接端子的一端部与第2绝缘层之间，配置有与第1连接端子一体或分体地设置的衬垫。根据这样的结构，通过设在第1连接端子的一端部与第2绝缘层之间的衬垫，能够不使用夹具地精度良好地进行第1导体板与第2导体板之间的半导体装置的层叠方向上的定位。
除了上述结构以外，半导体装置可以还具备设在第2绝缘层上的导体膜。除此以外，可以将该衬垫经由接合层而与导体膜接合。根据这样的结构，第1连接端子被固定到第1导体板，并且经由衬垫而被固定到第2导体板。因而，抑制了第1连接端子在第1导体板及第2导体板中的相对位置及姿势的变化。
在本技术的一实施方式中，半导体装置可以还具备第2半导体元件，该第2半导体元件具有设有第4电极及第5电极的一个表面、和位于第5表面的相反侧的另一表面。除此以外，可以是，第1导体板的第1表面与第2半导体元件的一个表面对置，并且与第2半导体元件的第4电极电连接。除此以外，可以是，导体电路图案还具有与第2半导体元件电连接的至少一个第2导体线路。除此以外，可以是，至少一个第2导体线路包括与第5电极电连接的导体线路。这样，半导体装置可以具有两个以上的半导体元件，可以将这些半导体元件相互并联地连接。
在本技术的一实施方式中，可以是，第2导体线路的至少一部分与第1导体线路的至少一部分共通。该情况下，第1导体线路可以从第2导体线路的中途分支或合流，第2导体线路可以从第1导体线路的中途分支或合流。根据这样的结构，能够在第1半导体元件和第2半导体元件中使一个或多个导体线路共通化，能够对应于半导体元件的数量而使导体电路图案的结构比较简单。由此，例如能够实现半导体装置的小型化。此时共通化的导体线路例如可以向第1半导体元件及第2半导体元件传送共通的控制信号(例如栅极驱动信号)。
在本技术的一实施方式中，半导体装置可以还具备第2半导体元件、第3导体板、第4导体板、第3绝缘层、连接部件和第2导体电路图案。可以是，第2半导体元件具有设有第4电极及第5电极的一个表面和位于一个表面的相反侧并设有第6电极的另一表面。第3导体板可以具有与第2半导体元件的一个表面对置的第3表面，在第3表面中与第2半导体元件的第4电极电连接。第4导体板可以具有与第1半导体元件的另一表面对置的第4表面，在第4表面中与第2半导体元件的第6电极电连接。连接部件可以位于第1导体板与第4导体板之间，将第1导体板与第4导体板电连接。第3绝缘层可以设在第3导体板的第3表面上，将第3表面的一部分覆盖。第2导体电路图案可以设在第3绝缘层上。该情况下，第2导体电路图案可以具有与第2半导体元件电连接的至少一个第2导体线路。至少一个第2导体线路可以包括与第5电极电连接的导体线路。这样，半导体装置可以具有两个以上的半导体元件，这些半导体元件相互串联地连接。
除了上述结构以外，半导体装置可以还具备设有第1导体板及第3导体板的绝缘体基板。也可以代之或除此以外半导体装置还具备设有第2导体板及第4导体板的其他绝缘体基板。
实施例
(实施例1)
参照图1～图7对实施例1的半导体装置10进行说明。半导体装置10用于例如电动车的电力控制装置，能够构成变换器、逆变器这样的电力变换电路的至少一部分。这里所述的电动车，泛指具有对车轮进行驱动的马达的汽车，例如包括由外部电力充电的电动车、除了马达以外还具有引擎的混合动力车、以及以燃料电池为电源的燃料电池车等。
如图1～图7所示，半导体装置10具备第1半导体元件12及封固体11。封固体11用绝缘性的材料构成。在一例中，封固体11例如能够用环氧树脂形成。封固体11大体具有板形状，具有上表面11a和位于与上表面11a相反的一侧的下表面11b。此外，封固体11具有第1侧面11c、第2侧面11d、第1端面11e及第2端面11f，这四个面在上表面11a与下表面11b之间延伸。第1侧面11c及第2侧面11d相互位于相反侧，第1端面11e及第2端面11f相互位于相反侧。
半导体装置10具备另一端部从封固体11突出的多个连接端子14、15、18。多个连接端子14、15、18各自的一端部在封固体11的内部与第1半导体元件12电连接。多个连接端子14、15、18包括第1电力端子14及第2电力端子15和多个第1信号端子18。第1电力端子14及第2电力端子15从封固体11的第1端面11e突出，各个第1信号端子18从封固体11的第2端面11f突出。第1电力端子14能够与外部的直流电源的正极连接，第2电力端子15能够与外部的直流电源的负极连接。第1信号端子18例如为了控制第1半导体元件12而与控制基板这样的外部的装置连接。另外，各个连接端子14、15、18例如利用铜或其他金属材料这样的具有导电性的材料形成。
如图2、图5所示，第1半导体元件12是功率半导体元件，具有半导体基板12a和多个电极12b、12c、12d。在多个电极12b、12c、12d中，包括与电力电路连接的集电极电极12b及发射极电极12c、以及与信号电路连接的多个信号电极12d。第1半导体元件12是开关元件，能够将集电极电极12b与发射极电极12c之间导通及断开。虽不特别限定，但第1半导体元件12是纵型构造的功率半导体元件，集电极电极12b位于半导体基板12a的上表面侧，发射极电极12c及多个信号电极12d位于半导体基板12a的下表面侧。这里，发射极电极12c及信号电极12d是本说明书公开的技术中的第1电极及第2电极各自的一例，集电极电极12b是本说明书公开的技术中的第3电极的一例。
虽不特别限定，但如图7所示，本实施例中的第1半导体元件12是RC－IGBT(Reverse Conducting－Insulated Gate Bipolar Transistor)。因而，第1半导体元件12具有IGBT构造12e以及与IGBT构造12e并联连接的二极管构造12f。集电极电极12b与IGBT构造12e的集电极连接，发射极电极12c与IGBT构造12e的发射极连接，信号电极12d与IGBT构造12e的栅极连接。集电极电极12b与二极管构造12f的阴极连接，发射极电极12c与二极管构造12f的阳极连接。另外，作为另一实施方式，第1半导体元件12也可以具有MOSFET(Metal－Oxide－Semiconductor Field－Effect Transistor)构造。该情况下，第1半导体元件12可以代替集电极电极12b及发射极电极12c而具有漏极电极及源极电极，漏极电极可以与MOSFET构造的漏极连接，源极电极可以与MOSFET构造的源极连接。此外，该情况下，信号电极12d可以与MOSFET构造的栅极连接。
第1半导体元件12的具体结构没有特别限定，对于第1半导体元件12，能够采用各种半导体元件。关于构成第1半导体元件12的半导体基板12a的材料也没有特别限定，例如能够采用硅(Si)、碳化硅(SiC)或氮化镓(GaN)这样的各种半导体材料。
如图2所示，半导体装置10具备第1绝缘电路基板20和第2绝缘电路基板30。两个绝缘电路基板20、30夹着第1半导体元件12相互对置。第1绝缘电路基板20具有位于封固体11的内部的上表面20a和位于上表面20a的相反侧的下表面20b。第1绝缘电路基板20在上表面20a中与第1半导体元件12的下表面对置，经由焊料层40而与第1半导体元件12的发射极电极12c接合。第2绝缘电路基板30具有位于封固体11的内部的下表面30b和位于下表面30b的相反侧的上表面30a。第2绝缘电路基板30在下表面30b中与第1半导体元件12的上表面对置，经由焊料层42而与第1半导体元件12的集电极电极12b接合。由此，第1绝缘电路基板20及第2绝缘电路基板30在封固体11的内部与第1半导体元件12电连接及热连接，构成电力电路的一部分。
第1绝缘电路基板20具有第1陶瓷基板22。第1陶瓷基板22是由陶瓷构成的绝缘体的板状部件。在第1陶瓷基板22的上表面，设有第1内侧导体板24，在第1陶瓷基板22的下表面，设有第1外侧导体板28。第1内侧导体板24及第1外侧导体板28由导体材料构成。第1内侧导体板24与第1外侧导体板28之间被陶瓷基板22电绝缘。第1内侧导体板24经由焊料层40而与第1半导体元件12的发射极电极12c接合。由此，第1绝缘电路基板20在第1内侧导体板24处与第1半导体元件12的发射极电极12c电连接。
第2绝缘电路基板30具有第2陶瓷基板32。第2陶瓷基板32是由陶瓷构成的绝缘体的板状部件。在第2陶瓷基板32的上表面，设有第2外侧导体板38，在第2陶瓷基板32的下表面，设有第2内侧导体板34。第2内侧导体板34及第2外侧导体板38由导体材料构成。第2内侧导体板34与第2外侧导体板38之间被第2陶瓷基板32电绝缘。第2内侧导体板34经由焊料层42而与第1半导体元件12的集电极电极12b接合。由此，第2绝缘电路基板30在第2内侧导体板34处与第1半导体元件12的集电极电极12b电连接。
此外，第2绝缘电路基板30的上表面30a(即，第2外侧导体板38)在封固体11的上表面11a中露出，第1绝缘电路基板20的下表面20b(即，第1外侧导体板28)在封固体11的下表面11b中露出。由此，两个绝缘电路基板20、30在封固体11的两面11a、11b中还作为对由第1半导体元件12产生的热进行散热的散热板发挥功能。
如图2、图3所示，在第2绝缘电路基板30的第2内侧导体板34上设有第2绝缘层36。第2绝缘层36将第2内侧导体板34的一部分覆盖。在一例中，第2绝缘层36具有使第2内侧导体板34露出的开口36a。因而，第1半导体元件12的集电极电极12b穿过第2绝缘层36的开口36a，经由焊料层42而与第2内侧导体板34接合。此外，第1电力端子14的一端部经由焊料层44而与第2内侧导体板34接合。虽不特别限定，但可以在第2内侧导体板34上在接合区域以外的部分设置第2绝缘层36。
如图2、图4及图6所示，在第1绝缘电路基板20的第1内侧导体板24上设有第1绝缘层26。第1绝缘层26将第1内侧导体板24上的一部分覆盖。在一例中，第1绝缘层26具有使第1内侧导体板24露出的开口26a。第1半导体元件12的发射极电极12c穿过第1绝缘层26的开口26a，经由焊料层40而与第1内侧导体板24接合。此外，在第1内侧导体板24，经由焊料层45接合着第2电力端子15的一端部。虽不特别限定，但在第1内侧导体板24上，可以在接合区域以外的部分设置第1绝缘层26。这里，上述的第1绝缘层26及第2绝缘层36由具有绝缘性的材料构成，例如用聚酰亚胺这样的树脂材料构成。
第1绝缘电路基板20还具有第1导体电路图案27。第1导体电路图案27设在第1绝缘层26上。虽不特别限定，但导体电路图案位于封固体11的内部。此外，第1导体电路图案27包括多个第1导体线路27a。多个第1导体线路27a与第1半导体元件12电连接。各个第1导体线路27a具有与第1半导体元件接近的一端部和从第1半导体元件12离开的另一端部。第1导体线路27a的一端部经由焊料层46而与第1半导体元件12的信号电极12d接合。第1导体线路27a的另一端部经由焊料层48而与第1信号端子18的一端部接合。因而，各个第1信号端子18经由第1导体线路27a而与第1半导体元件12的信号电极12d电连接。
虽不特别限定，但如图2所示，第1导体电路图案27的厚度t2比第1绝缘电路基板20的第1内侧导体板24的厚度t1小。第1导体电路图案27例如由铜或其他金属材料这样的导体材料构成。另外，并不限定于焊料层46、48，信号电极12d与第1导体线路27a之间、以及第1导体线路27a与第1信号端子18之间也可以经由具有导电性的其他接合层接合。
此外，如图4、图6所示，在第1绝缘电路基板20的第1绝缘层26上，在与第1半导体元件12的周缘对应的位置设有用来将第1半导体元件12定位的标记M。根据这样的结构，在半导体装置10的制造时，能够将第1半导体元件12精度良好地定位到第1内侧导体板24上。标记的具体结构没有特别限定，标记M例如可以构成为，能够通过图像处理来识别。
在一例中，第1绝缘电路基板20及第2绝缘电路基板30是DBC基板。但是，第1绝缘电路基板20及第2绝缘电路基板30并不限定于DBC基板，也可以是DBA基板或AMB基板。此外，各陶瓷基板22、32如上述那样是由陶瓷构成的绝缘体部件。各陶瓷基板22、32例如由氧化铝、氮化硅、氮化铝等陶瓷材料构成。这里，陶瓷基板22、32是本说明书公开的技术中的绝缘体基板的一例。绝缘体基板并不限定于陶瓷材料，例如也可以由树脂材料这样的具有绝缘性的材料构成。
在上述的半导体装置10中，在第1半导体元件12的下表面，设有发射极电极12c及多个信号电极12d。发射极电极12c连接着第1内侧导体板24，各个信号电极12d分别连接着第1导体线路27a。在这样对第1半导体元件12连接不同的两个导体部件的构造中，需要在两个导体部件之间确保电绝缘性。
鉴于上述课题，在本实施例的半导体装置10中，在第1内侧导体板24上，隔着第1绝缘层26而设有第1导体电路图案27。并且，第1半导体元件12的发射极电极12c与第1内侧导体板24电连接，第1半导体元件12的多个信号电极12d分别与第1导体电路图案27的第1导体线路27a电连接。根据这样的结构，电连接于发射极电极12c的第1内侧导体板24与电连接于信号电极12d的第1导体线路27a之间被介于它们之间的第1绝缘层26绝缘。由此，在第1内侧导体板24与第1导体线路27a之间防止了不希望的接触，因此不需要例如在两者之间设置大的距离，能够抑制半导体装置10的无用的大型化。
如图2所示，在本实施例的半导体装置10中，第1导体电路图案27的厚度t2比第1内侧导体板24的厚度t1小。如果第1导体电路图案27的厚度t2小，则通过例如蚀刻这样的布图加工，容易形成精密的第1导体电路图案27。特别是，在如本实施例那样使用第1导体电路图案27作为信号电路的一部分的情况下，对第1导体电路图案27施加的电压比对作为电力电路的一部分的第1内侧导体板24施加的电压小。因而，能够相应地使第1导体电路图案27的厚度t2比较小。在一例中，导体电路图案的厚度t2可以是几十微米。但是，第1半导体元件12的信号电极12d是本说明书公开的第2电极的一例，第2电极例如可以是作为功率电极的集电极电极。该情况下，第1半导体元件12可以是横型构造的功率半导体元件。
在本实施例的半导体装置10中，第1绝缘层26具有使第1绝缘电路基板20的上表面20a(即，第1内侧导体板24)露出的开口26a。第1半导体元件12的发射极电极12c穿过第1绝缘层26的开口26a，经由焊料层40而与第1内侧导体板24的上表面20a接合。根据这样的结构，能够防止发射极电极12c越过第1内侧导体板24上的希望的区域而接合。因而，能够减少由该接合引起的发射极电极12c与各个信号电极12d短路的情况。另外，并不限定于焊料层40，第1内侧导体板24与发射极电极12c之间也可以经由具有导电性的其他接合层接合。
在本实施例的半导体装置10中，具备设在第2绝缘电路基板30的下表面30b(即，第2内侧导体板34)上、将该下表面30b的一部分覆盖的第2绝缘层36。根据这样的结构，能够防止第2内侧导体板34与第1绝缘电路基板20的第1内侧导体板24或其他部件意外地短路。即，防止半导体装置10的集电极－发射极间的短路。
如图4所示，在本实施例的半导体装置10中，第1导体线路27a具有与第1半导体元件12电连接的一端部以及与第1信号端子18电连接的另一端部。该情况下，优选的是，第1导体线路27a的另一端部的宽度尺寸w2比第1导体线路27a的一端部的宽度尺寸w1大。根据这样的结构，在第1半导体元件12的尺寸、特别是信号电极12d的宽度尺寸比较小的情况下，也能够容易地将例如宽度尺寸比第1信号电极12d大的第1信号端子18连接到第1导体线路27a。
此外，在本实施例的半导体装置10中，在多个第1导体线路27a中的相互并行的两个第1导体线路27a中，并行的两个第1导体线路27a的另一端部的中心间距离d2比并行的两个第1导体线路27a的一端部的中心间距离d1大。通过这样的结构，也能够将两个第1导体线路27a的一端部向尺寸比较小的第1半导体元件12的信号电极12d连接、并且在两个第1导体线路27a的另一端部容易地连接例如宽度尺寸比信号电极12d大的信号端子。
本实施例的半导体装置10除此以外还能够各种各样地变形。参照图8～图11对其他变形例进行说明。
(变形例1)
参照图8对变形例1的半导体装置10A进行说明。如图8所示，在变形例1的半导体装置10A中，代替实施例1中的焊料层48，第1信号端子18经由线49而与第1导体线路27a连接。在变形例1的半导体装置10A中，关于除了线49以外的其他部分，能够与实施例1的半导体装置10同样地构成。在变形例1中，与实施例1相同的构成要素用相同的标号表示，省略重复的说明。
线49将第1信号端子18与第1导体线路27a连接，例如用铜这样的金属材料构成。将第1信号端子18与第1导体线路27a相连的连接部件并不限定于线49，例如是具有柔软性及导电性的连接部件即可。通过使用这样的具有柔软性的线49，能够容许例如伴随着热变形的第1信号端子18与第1导体线路27a之间的相对位移。另外，也可以是，不仅是第1信号端子18与第1导体线路27a之间，第1导体线路27a与信号电极12d之间也例如经由线来连接。
(变形例2)
参照图9对变形例2的半导体装置10B进行说明。如图9所示，变形例2的半导体装置10B除了实施例1的半导体装置10的结构以外还具备导体膜37。此外，实施例1中的第1信号端子18及第2电力端子15各自的形状被变更了一部分。在变形例2的半导体装置10B中，关于除了这些部分以外的其他部分，能够与实施例1的半导体装置10同样地构成。在变形例2中，与实施例1相同的构成要素用相同的标号表示，省略重复的说明。
导体膜37设在第2绝缘电路基板30的第2绝缘层36上。导体膜37例如由铜或其他金属材料这样的导体材料形成。此外，在变形例2中的各个第1信号端子18的一端部，设有朝向第1导体线路27a延伸的多个第1凸部18a。第1信号端子18在各个第1凸部18a处经由焊料层48而与第1导体线路27a的另一端部接合。由此，在将第1信号端子18与第1导体线路27a接合时，通过第1凸部18a的边缘部抑制了焊料的浸润扩散。因而，能够防止焊料与接合区域以外的不希望的位置接触。
除此以外，在各个第1信号端子18的一端部，在与多个第1凸部18a相反的一侧的位置，设有朝向导体膜37延伸的多个第2凸部18b。第1信号端子18在各个第2凸部18b处经由焊料层而与导体膜37接合。根据这样的结构，第1信号端子18经由第1凸部18a而被固定到第1绝缘电路基板20，并且经由第2凸部18b而被固定到第2绝缘电路基板30。因而，抑制了第1信号端子18在第1绝缘电路基板20及第2绝缘电路基板30中的相对位置及姿势的变化。
此外，与第1信号端子18同样，在第2电力端子15的一端部，设有朝向第1内侧导体板24延伸的第3凸部15a，并且设有位于第3凸部15a的相反侧并且朝向导体膜37延伸的第4凸部15b。第2电力端子15在第3凸部15a处经由焊料层45而与第1内侧导体板24接合，在第4凸部15b处经由焊料层而与导体膜37接合。由此，半导体装置10B能够对于第1信号端子18和第2电力端子15双方将第1绝缘电路基板20及第2绝缘电路基板30经由多个凸部18a、18b、15a、15b固定。随之，在半导体装置10B中，能够将第1绝缘电路基板20及第2绝缘电路基板30稳定地支承。因而，在半导体装置10B的组装时，也能够不使用夹具地精度良好地实施绝缘电路基板20与第2绝缘电路基板30之间的在半导体装置10B的层叠方向上的定位。
另外，第1信号端子18及第2电力端子15的凸部18a、18b、15a、15b的数量并不限定于图9中图示的数量。也可以对于第1信号端子18及第2电力端子15分别设置一个或多个凸部18a、18b、15a、15b。此外，在图9中，各个凸部18a、18b、15a、15b分别一体地形成于第1信号端子18或第2电力端子15，但并不限定于此，也可以设置为与第1信号端子18或第2电力端子15分体的部件(例如衬垫(spacer))。该情况下，衬垫可以使用与第1信号端子18或第2电力端子15相同或不同的材料形成。或者，例如关于第2凸部18b及/或第4凸部15b，既可以与第2绝缘层36一体形成，也可以分体地形成。该情况下，变形例2的半导体装置10B也可以不具备第2绝缘层36。此外，上述的凸部18a、18b、15a、15b可以对多个连接端子14、15、18的全部设置，也可以对多个连接端子14、15、18中的至少一个设置。
(变形例3)
参照图10对变形例3的半导体装置10C进行说明。如图10所示，变形例3的半导体装置10C除了实施例1的半导体装置10的结构以外还具备绝缘罩29。在变形例3的半导体装置10C中，关于除了绝缘罩29以外的其他部分，能够与实施例1的半导体装置10同样地构成。在变形例3中，与实施例1相同的构成要素用相同的标号表示，省略重复的说明。绝缘罩29设在第1绝缘电路基板20的第1导体线路27a上。绝缘罩29将第1导体线路27a部分地覆盖。绝缘罩29由具有绝缘性的材料构成，例如能够由聚酰亚胺这样的树脂材料构成。根据这样的结构，能够防止第1导体线路27a与其他部件意外地短路。
(变形例4)
参照图11对变形例4的半导体装置10D进行说明。如图11所示，变形例4的半导体装置10D与实施例1的半导体装置10相比，代替第1绝缘电路基板20及第2绝缘电路基板30而具备没有设置陶瓷基板22、32的第1导体板25及第2导体板35。第1导体板25相当于将实施例1中的第1内侧导体板24和第1外侧导体板28一体化而得到的结构。同样，第2导体板35相当于将实施例1中的第2内侧导体板34和第2外侧导体板38一体化而得到的结构。因而，在变形例4的半导体装置10D中，关于没有设置陶瓷基板22、32这一点以外的其他部分，能够与实施例1的半导体装置10同样地构成。在变形例4中，与实施例1相同的构成要素用相同的标号表示，省略重复的说明。在这样的结构下，电连接于发射极电极12c的第1导体板25和电连接于信号电极12d的第1导体线路27a之间也被介于它们之间的第1绝缘层26绝缘。由此，在第1导体板25与第1导体线路27a之间防止了不希望的接触。
这里，参照图12～图15，对半导体装置10的制造方法进行说明。但是，该制造方法是一例，不被特别限定。制造方法大体分为以下三个工序。三个工序包括在第1绝缘电路基板20的第1内侧导体板24形成第1绝缘层26的第1工序、在第1绝缘层26上形成第1导体线路27a的第2工序、以及将半导体装置10的构成部件进行组装的第3工序。另外，关于这里说明的以外的其他工序，能够使用已知的技术进行制造。
参照图12的(a)～(d)，对第1工序进行说明。如图12的(a)所示，首先准备第1绝缘电路基板20。接着，如图12的(b)所示，在所准备的第1绝缘电路基板20的上表面20a上(即，第1内侧导体板24)，形成树脂层50。这里，树脂层50由具有感光性的树脂材料构成，例如用聚酰亚胺这样的树脂材料形成。接着，如图12的(c)所示，将所形成的树脂层50曝光处理。具体而言，朝向树脂层50的表面，经由光掩模P照射光，将树脂层50的规定的范围曝光。接着，如图12的(d)所示，将曝光处理后的树脂层50显影处理。通过显影处理，曝光后的树脂层50的不需要部分(第1绝缘层26的开口26a的内部这样的成为接合区域的部分)被除去，被清洗。这样，在第1绝缘电路基板20上形成第1绝缘层26。
参照图13的(a)～(e)，对第2工序进行说明。如图13的(a)所示，在由第1工序形成的第1绝缘层26上形成晶种(seed)层52。晶种层52例如通过溅射法形成。这里，晶种层52用铜或其他金属材料这样的导体材料构成。该晶种层52的厚度尺寸优选的是约0.1～5微米。
如图13的(b)所示，在晶种层52上形成被布图了的抗蚀剂层54。具体而言，在形成抗蚀剂层后，通过进行曝光及显影处理，将曝光后的抗蚀剂层除去。由此，形成被布图了的抗蚀剂层54。因而，由被布图了的抗蚀剂层54将晶种层52遮盖。
如图13的(c)所示，在被抗蚀剂层54遮盖了的晶种层52上形成镀层56。镀层56通过镀覆处理形成。接着，如图13的(d)所示，从晶种层52上将抗蚀剂层54除去。抗蚀剂层54例如通过灰化(ashing)处理而被分解及除去。接着，如图13的(e)所示，将形成在镀层56之下的晶种层52以外的晶种层52除去。晶种层52例如通过干式蚀刻法而被除去。这样，在第1绝缘电路基板20中，将第1导体线路27a设置在第1绝缘层26上。
参照图14的(a)～(b)，对第3工序进行说明。首先，准备第2绝缘电路基板30、第1半导体元件12、多个连接端子15、18。另外，在这里的说明中，省略了第1电力端子14的图示。此时，可以将第1半导体元件12和多个连接端子15、18作为分别一体地形成的一个部件(例如引线框)来准备。此外，关于第2绝缘电路基板30，能够参照第1绝缘电路基板20的第1工序来制作，省略关于其制造方法的说明。
接着，如图14的(a)所示，实施第1回流工序。在第1回流工序中，在由第2工序设置了第1导体线路27a的第1绝缘电路基板20的上表面20a，将第1半导体元件12及多个连接端子15、18分别焊接到规定的位置。具体而言，将第1半导体元件12的发射极电极12c经由焊料层40而与第1绝缘电路基板20的第1内侧导体板24接合，将第1半导体元件12的第1信号电极12d经由焊料层46而与第1绝缘电路基板20的第1导体线路27a的一端部接合。此外，将第1信号端子18的一端部经由焊料层48而与第1导体线路27a的另一端部接合，将第2电力端子15经由焊料层45而与第1内侧导体板24接合。在焊接时，优选的是在第1半导体元件12的上表面也一起配置预焊料。接着，如图14的(b)所示，实施第2回流工序。在第2回流工序中，将第2绝缘电路基板30焊接到第1半导体元件12的下表面。具体而言，将第2绝缘电路基板30的第2内侧导体板34经由焊料层42而与第1半导体元件12的集电极电极12b接合。
通过以上的制造方法，能够制作半导体装置10。但是，半导体装置10的制造方法并不限定于上述的方法。图13的(a)～(e)所图示的半导体装置10的第2工序也可以替换为其他方法。关于该其他制造方法，以下参照图15的(a)～(c)进行说明。
如图15的(a)所示，在由第1工序形成的第1绝缘层26上，形成被布图了的抗蚀剂层55。具体而言，在形成抗蚀剂层后，通过进行曝光及显影处理，将曝光后的抗蚀剂层除去。由此，形成被布图了的抗蚀剂层55。因而，由被布图了的抗蚀剂层55将第1绝缘层26遮盖。
如图15的(b)所示，在被抗蚀剂层55遮盖了的第1绝缘层26上形成镀层57。镀层57通过镀覆处理形成。接着，如图15的(c)所示，从第1绝缘层26上将抗蚀剂层55除去。抗蚀剂层55例如通过灰化处理而被分解及除去。在该灰化处理中，要求使第1绝缘层26残留地将抗蚀剂层55充分地除去。因而，在灰化处理中使用的灰化溶液与构成抗蚀剂层55的材料充分地反应，不与构成第1绝缘层26的材料反应，优选的是选择难以反应或比较慢地反应的溶液。
另外，上述的半导体装置10的制造方法除了上述的变形例1～4以外还能够应用于后述的变形例5、6。
(变形例5)
参照图16对变形例5的半导体装置10E进行说明。如图16所示，变形例5的半导体装置10E除了实施例1的半导体装置10的结构以外还具备第2半导体元件13。随着该变更，第1绝缘电路基板20的第1导体电路图案27的结构被变更了一部分，第1导体电路图案27还具有第2导体线路27b。在变形例5的半导体装置10E中，关于除了第2半导体元件13和第2导体线路27b以外的其他部分，能够与实施例1的半导体装置10同样地构成。在变形例5中，与实施例1相同的构成要素用相同的标号表示，省略重复的说明。
第2半导体元件13是功率半导体元件，能够与第1半导体元件12同样地构成，第2半导体元件13具备半导体基板和多个电极13c、13d。在多个电极13c、13d中，包括与电力电路连接的集电极电极及发射极电极13c、以及与信号电路连接的多个信号电极13d。第2半导体元件13是开关元件，能够将集电极电极与发射极电极13c之间导通及断开。集电极电极位于半导体基板的上表面侧，发射极电极13c及多个信号电极13d位于半导体基板的下表面侧。
第1绝缘电路基板20及第2绝缘电路基板30夹着第1半导体元件12及第2半导体元件13相互对置。特别是，第1绝缘电路基板20在上表面20a处与第1半导体元件12及第2半导体元件13的下表面对置。因而，第1绝缘电路基板20的第1内侧导体板24与第1半导体元件12的发射极电极12c接合，并且与第2半导体元件13的发射极电极13c接合。另一方面，第2绝缘电路基板30在下表面30b处与第1半导体元件12及第2半导体元件13的上表面对置。因而，第2绝缘电路基板30的第2内侧导体板34与第1半导体元件12的集电极电极12b接合，并且与第2半导体元件13的集电极电极接合。由此，第1半导体元件12与第2半导体元件13并联地连接。
进而，第1绝缘电路基板20的第1导体电路图案27除了多个第1导体线路27a以外还包括第2导体线路27b。第2导体线路27b与第2半导体元件13电连接。第2导体线路27b具有与第2半导体元件13接近的一端部以及从第2半导体元件13离开的另一端部。第2导体线路27b的一端部与第2半导体元件13接合，第2导体线路27b的另一端部与第1信号端子18的一端部接合。
通过这样的结构，电连接在第1半导体元件12的发射极电极12c上的第1内侧导体板24与电连接在信号电极12d上的第1导体线路27a之间被介于它们之间的第1绝缘层26绝缘。由此，在第1内侧导体板24与第1导体线路27a之间防止了不希望的接触。关于第2导体线路27b，也可以说与第1导体线路27a相同。电连接在第2半导体元件13的发射极电极13c上的第1内侧导体板24与电连接在信号电极13d上的第2导体线路27b之间被介于它们之间的第1绝缘层26绝缘。由此，在第1内侧导体板24与第2导体线路27b之间防止了不希望的接触。
此外，变形例5中的第2导体线路27b，与第1导体线路27a之间一部分是共通的。根据这样的结构，能够在第1半导体元件12和第2半导体元件13中使一个或多个导体线路共通化，能够对应于半导体元件12、13的数量使导体电路图案的结构比较简单。由此，例如能够实现半导体装置10E的小型化。此时共通化的导体线路例如可以是向第1半导体元件12及第2半导体元件13传送共通的控制信号(例如栅极驱动信号)的导体线路。另外，在本实施例中，第1导体线路27a的另一端部和第2导体线路27b的另一端部被共通化。但是，将第1导体线路27a和第2导体线路27b共通化的构造不限于此。只要第2导体线路27b的至少一部分与第1导体线路27a的至少一部分共通即可。
(变形例6)
参照图17对变形例6的半导体装置10F进行说明。如图17所示，变形例6的半导体装置10E除了变形例5的半导体装置10E的结构以外，还具备热敏电阻60和电连接于热敏电阻60的第2信号端子19。随着该变更，第1绝缘电路基板20的导体电路图案的结构的一部分被变更。导体电路图案还具有多个第3导体线路27c。在变形例6的半导体装置10F中，关于除了第2信号端子19和第3导体线路27c以外的其他部分，能够与变形例5的半导体装置10同样地构成。在变形例6中，与变形例5相同的构成要素用相同的标号表示，省略重复的说明。
变形例6的半导体装置10F具备热敏电阻60。热敏电阻60通过使电流流到热敏电阻60中并测定热敏电阻60的两端60a、60b的电阻值，从而测定半导体元件12、13的温度。第1绝缘电路基板20的导体电路图案具有多个(这里是两个)第3导体线路27c。各个第3导体线路27c与第1半导体元件12及第2半导体元件13电绝缘。一个第3导体线路27c的一端部与热敏电阻的一端60a连接，另一个第3导体线路27c的一端部与热敏电阻60的另一端60b连接。此外，半导体装置10E具备多个第2信号端子19。一个第3导体线路27c的另一端部与第2信号端子19连接，另一个第3导体线路27c的另一端部与第2信号端子19连接。因而，各个第2信号端子19经由第3导体线路27c，与热敏电阻60电连接。由此，在半导体装置10F中，能够比较正确地测定两个半导体元件12、13的平均温度。例如，由于不需要对各个半导体元件12、13设置温度传感器，所以相应地能够使各个半导体元件12、13比较小型化、或者使各个半导体元件12、13的有源区域变大。
另外，热敏电阻60是本说明书公开的技术中的电子部件的一例。因而，半导体装置10F也可以代替热敏电阻60或除其以外具备其他电子部件。根据这样的结构，能够利用第1绝缘层26上的剩余的区域，将任意的电子部件植入到半导体装置10F中。此外，作为其他实施方式，电子部件可以是用来驱动各个半导体元件12的驱动电路。
(实施例2)
参照图18～图23，对实施例2的半导体装置100进行说明。如图18～图23所示，半导体装置100与实施例1的半导体装置10相比，还具备第2半导体元件113、连接部件158和多个连接端子14、15、116、18、119。随之，对于第1绝缘电路基板20及第2绝缘电路基板30的结构也变更了一部分。在实施例2的半导体装置100中，关于除了上述的构成要素以外的其他部分，能够与实施例1的半导体装置10同样地构成。在实施例2中，与实施例1相同的构成要素用相同的标号表示，省略重复的说明。
半导体装置100具备另一端部从封固体11突出的多个连接端子14、15、116、18、119。多个连接端子14、15、116、18、119各自的一端部在封固体11的内部与第1半导体元件12或第2半导体元件113电连接。多个连接端子14、15、116、18、119包括第1电力端子14、第2电力端子15及第3电力端子116、以及多个第1信号端子18及多个第2信号端子119。第1电力端子14和第2电力端子15从封固体11的第1端面11e突出，第3电力端子116和各个第1信号端子18及第2信号端子119从封固体11的第2端面11f突出。第1电力端子14能够与外部的直流电源的正极连接，第2电力端子15能够与外部的直流电源的负极连接。第3电力端子116能够与连接于电力电路的负载连接。第1信号端子18及第2信号端子119例如为了控制第1半导体元件12及第2半导体元件113而与控制基板这样的外部的装置连接。
第2半导体元件113能够与第1半导体元件12同样地构成。第2半导体元件113具备半导体基板113a和多个电极113b、113c、113d。多个电极113b、113c、113d包括与电力电路连接的集电极电极113b及发射极电极113c、和与信号电路连接的多个信号电极113d。集电极电极113b位于半导体基板113a的上表面侧，发射极电极113c及多个信号电极113d位于半导体基板113a的下表面侧。虽不特别限定，但第2半导体元件113是RC－IGBT，第2半导体元件113具有IGBT构造113e以及与IGBT构造113e并联地连接的二极管构造113f。这里，发射极电极113c及信号电极113d是本说明书公开的技术中的第4电极及第5电极各自的一例，集电极电极113b是本说明书公开的技术中的第6电极的一例。
第1绝缘电路基板20及第2绝缘电路基板30夹着第1半导体元件12及第2半导体元件113相互对置。第1绝缘电路基板20在上表面20a处与第2半导体元件113的下表面对置，经由焊料层180而与第2半导体元件113的发射极电极113c接合。第2绝缘电路基板30在下表面30b处与第2半导体元件113的上表面对置，经由焊料层182而与第2半导体元件113的集电极电极113b接合。由此，第1绝缘电路基板20及第2绝缘电路基板30在封固体11的内部中与第1半导体元件12及第2半导体元件113电连接及热连接，构成电力电路的一部分。
在第1绝缘电路基板20中，在第1陶瓷基板22的上表面，除了第1内侧导体板24以外，还设有第3内侧导体板164，在第1陶瓷基板22的下表面，除了第1外侧导体板28以外，还设有第3外侧导体板168。第3内侧导体板164及第3外侧导体板168由导体材料构成。第3内侧导体板164与第3外侧导体板168之间被陶瓷基板22电绝缘。此外，第3内侧导体板164在第1陶瓷基板22上与相邻的第1内侧导体板24也电绝缘。第3内侧导体板164经由焊料层180而与第2半导体元件113的发射极电极113c接合。由此，第1绝缘电路基板20在第3内侧导体板164处与第2半导体元件113的发射极电极113c电连接。
同样，在第2陶瓷基板32的上表面，除了第2外侧导体板38以外，还设有第4外侧导体板178，在第2陶瓷基板32的下表面，除了第2内侧导体板34以外，还设有第4内侧导体板174。第4内侧导体板174及第4外侧导体板178由导体材料构成。第4内侧导体板174与第4外侧导体板178之间被第2陶瓷基板32电绝缘。此外，第4内侧导体板174在第2陶瓷基板32上与相邻的第2内侧导体板34也电绝缘。第4内侧导体板174经由焊料层182而与第2半导体元件113的集电极电极113b接合。由此，第2绝缘电路基板30在第4内侧导体板174处与第2半导体元件113的集电极电极113b电连接。
半导体装置100还具备连接部件158。连接部件158介于第1半导体元件12与第2半导体元件113之间。连接部件158将第1内侧导体板24与第4内侧导体板174之间电连接。由此，第1半导体元件12与第2半导体元件113串联连接。虽不特别限定，但本实施例的连接部件158具有与第1内侧导体板24接合的第1部分158a以及与第4内侧导体板174接合的第2部分158b。连接部件158的第1部分158a经由焊料层184而与第1内侧导体板24接合。连接部件158的第2部分158b经由焊料层186而与第4内侧导体板174接合。在一例中，连接部件158被形成为与第3电力端子116一体的部件。另外，不限于焊料层184、186，连接部件158与第1内侧导体板24之间、连接部件158与第4内侧导体板174之间也可以经由具有导电性的其他接合层接合。
在第2绝缘电路基板30的第4内侧导体板174，设有第4绝缘层176。第4绝缘层176将第4内侧导体板174上的一部分覆盖。在一例中，第4绝缘层176具有使第2绝缘电路基板30的第4绝缘层176露出的两个开口176a、176b。第2半导体元件113的集电极电极113b穿过第4绝缘层176的一方的开口176a，经由焊料层182而与第4内侧导体板174接合。连接部件158的第2部分158b穿过第4绝缘层176的另一方的开口176b，经由焊料层186而与第4内侧导体板174接合。此外，在第2绝缘电路基板30的第2内侧导体板34，经由焊料层144接合着第1电力端子14的一端部。虽不特别限定，但优选的是，在第2内侧导体板34及第4内侧导体板174上，在接合区域以外的部分设置第2绝缘层36或第4绝缘层176。
在第1绝缘电路基板20的第3内侧导体板164上，设有第3绝缘层166。第3绝缘层166将第3内侧导体板164上的一部分覆盖。在一例中，第3绝缘层166具有使第3内侧导体板164露出的开口166a。第2半导体元件113的发射极电极113c穿过第3绝缘层166的开口166a，经由焊料层180而与第3内侧导体板164接合。另外，在第3内侧导体板164，经由焊料层145接合着第2电力端子15的一端部。此外，第1绝缘层26也还具有使第1内侧导体板24露出的其他的开口126b。连接部件158的第1部分158a穿过第1绝缘层26的其他的开口126b，经由焊料层184而与第1内侧导体板24接合。虽不特别限定，但优选的是，在第1内侧导体板24及第3内侧导体板164上，在接合区域以外的部分设置第1绝缘层26或第3绝缘层166。这里，上述的第3绝缘层166及第4绝缘层176由具有绝缘性的材料构成，使用例如聚酰亚胺这样的树脂材料构成。
第1绝缘电路基板20还具有第2导体电路图案167。第2导体电路图案167设在第3绝缘层166上。虽不特别限定，但第2导体电路图案167位于封固体11的内部。此外，第2导体电路图案167包括多个第2导体线路167a。多个第2导体线路167a与第2半导体元件113电连接。各个第2导体线路167a具有与第2半导体元件113接近的一端部和从第2半导体元件113离开的另一端部。第2导体线路167a的一端部经由焊料层而与第2半导体元件113的信号电极113d接合。第2导体线路167a的另一端部经由焊料层而与第2信号端子119的一端部接合。因而，各个第2信号端子119经由第2导体线路167a而与第2半导体元件113的信号电极113d电连接。
如上述那样，在实施例2的半导体装置100中，在第3内侧导体板164上也隔着第3绝缘层166而设有第2导体电路图案167。并且，第2半导体元件113的发射极电极113c与第3内侧导体板164电连接，第2半导体元件113的多个信号电极113d分别与第2导体电路图案167的第2导体线路167a电连接。根据这样的结构，电连接在第2半导体元件113的发射极电极113c上的第3内侧导体板164与电连接在信号电极113d上的第2导体线路167a之间也被介于它们之间的第3绝缘层166绝缘。由此，在第1内侧导体板24与第1导体线路27a之间、以及第3内侧导体板164与第2导体线路167a之间防止了意外的接触。
实施例2的半导体装置100并不限定于在图22中图示的构造。例如，如图24～图26所示，连接部件158也可以形成为与第3电力端子116不同的部件。该情况下，优选的是，第3电力端子116与第1电力端子14及第2电力端子15同样地从封固体11的第1端面11e突出。此外，优选的是，第3电力端子116经由焊料层188而与第4内侧导体板174接合。
以上，详细地说明了本说明书公开的技术的具体例，但这些不过是例示，并不限定权利要求的范围。在权利要求书所记载的技术中，包括将以上例示的具体例各种各样地变形、变更的形态。本说明书或附图中说明的技术要素单独地或通过各种组合而发挥技术有用性，并不限定于申请时的权利要求所记载的组合。在本说明书或附图中例示的技术能够同时达成多个目的，达成其中一个目的本身即具有技术有用性。
标号说明
10、10A、10B、10C、10D、10E、10F、100：半导体装置
12、13、113：半导体元件
12b、113b：集电极电极
12c、13c、113c：发射极电极
12d、13d、113d：信号电极
14、15、116：电力端子
18、19、119：信号端子
15a、15b、18a、18b：凸部
20、30：绝缘电路基板
22、32：陶瓷基板
24、34、164、174：内侧导体板
26、36、166、176：绝缘层
26a、36a、126b、166a、176a、176b：开口
27、167：导体电路图案
27a、27b、27c、167a：导体线路
28、38、168、178：外侧导体板
29：绝缘罩
37：导体膜
40、42、44、45、46、48、144、145、180、182、184、186、188：焊料层
60：热敏电阻
158：连接部件
M：标记
d1、d2：中心间距离
t1、t2：厚度
w1、w2：宽度尺寸

Claims (20)

1.一种半导体装置，其特征在于，
具备：
第1半导体元件，具有设有第1电极及第2电极的一个表面和位于上述一个表面的相反侧的另一表面；
第1导体板，具有与上述第1半导体元件的上述一个表面对置的第1表面，在上述第1表面中与上述第1半导体元件的上述第1电极电连接；
第1绝缘层，设在上述第1导体板的上述第1表面上，将上述第1表面的一部分覆盖；以及
导体电路图案，设在上述第1绝缘层上；
上述导体电路图案具有与上述第1半导体元件电连接的至少一个第1导体线路；
上述至少一个第1导体线路包括与上述第2电极电连接的导体线路。
2.如权利要求1所述的半导体装置，其特征在于，
上述导体电路图案的厚度比上述第1导体板的厚度小。
3.如权利要求1或2所述的半导体装置，其特征在于，
还具备与上述第1导体线路电连接的第1连接端子。
4.如权利要求3所述的半导体装置，其特征在于，
上述第1导体线路具有与上述第1半导体元件电连接的一端部以及与上述第1连接端子电连接的另一端部；
上述第1导体线路的上述另一端部的宽度尺寸比上述第1导体线路的上述一端部的宽度尺寸大。
5.如权利要求1～4中任一项所述的半导体装置，其特征在于，
上述至少一个第1导体线路包括相互并行的两个导体线路；
上述并行的两个导体线路分别在一端部与上述第1半导体元件电连接；
上述并行的两个导体线路的另一端部的中心间距离比上述并行的两个导体线路的上述一端部的中心间距离大。
6.如权利要求1～5中任一项所述的半导体装置，其特征在于，
上述第1绝缘层具有使上述第1导体板的上述第1表面露出的开口；
上述第1半导体元件的上述第1电极穿过上述第1绝缘层的开口而与上述第1导体板的上述第1表面接合。
7.如权利要求1～6中任一项所述的半导体装置，其特征在于，
上述第1电极是上述第1半导体元件的功率电极，上述第2电极是上述第1半导体元件的信号电极。
8.如权利要求1～7中任一项所述的半导体装置，其特征在于，
还具备将上述第1导体线路局部地覆盖的绝缘罩。
9.如权利要求1～8中任一项所述的半导体装置，其特征在于，
在上述第1导体板的上述第1绝缘层，在与上述第1半导体元件的周缘对应的位置，设有用来将上述第1半导体元件定位的标记。
10.如权利要求1～9中任一项所述的半导体装置，其特征在于，
还具备位于上述第1绝缘层上的电子零件；
上述导体电路图案还具有与上述电子零件连接的至少一个导体线路。
11.如权利要求10所述的半导体装置，其特征在于，
上述电子零件包括热敏电阻。
12.如权利要求1～11中任一项所述的半导体装置，其特征在于，
还具备设有上述第1导体板的绝缘体基板。
13.如权利要求1～12中任一项所述的半导体装置，其特征在于，
还具备具有与上述第1半导体元件的上述另一表面对置的第2表面的第2导体板；
上述第1半导体元件还具有设在上述另一表面并与上述第2导体板的上述第2表面电连接的第3电极。
14.如权利要求13所述的半导体装置，其特征在于，
还具备设在上述第2导体板的上述第2表面上、将上述第2表面的一部分覆盖的第2绝缘层。
15.如权利要求14所述的半导体装置，其特征在于，
还具备与上述第1导体线路电连接的第1连接端子；
上述第1连接端子的一端部位于上述第1导体线路与上述第2绝缘层之间，并且与上述第1导体线路接合；
在上述第1连接端子的上述一端部与上述第2绝缘层之间，配置有与上述第1连接端子一体或分体地设置的衬垫。
16.如权利要求15所述的半导体装置，其特征在于，
还具备设在上述第2绝缘层上的导体膜；
上述衬垫经由接合层而与上述导体膜接合。
17.如权利要求1～16中任一项所述的半导体装置，其特征在于，
还具备第2半导体元件，该第2半导体元件具有设有第4电极及第5电极的一个表面、以及位于上述一个表面的相反侧的另一表面；
上述第1导体板的上述第1表面，与上述第2半导体元件的上述一个表面对置，并且与上述第2半导体元件的第4电极电连接；
上述导体电路图案还具有与上述第2半导体元件电连接的至少一个第2导体线路；
上述至少一个第2导体线路包括与上述第5电极电连接的导体线路。
18.如权利要求17所述的半导体装置，其特征在于，
上述第2导体线路的至少一部分与上述第1导体线路的至少一部分共通。
19.如权利要求13～16中任一项所述的半导体装置，其特征在于，
还具备：
第2半导体元件，具有设有第4电极及第5电极的一个表面、以及位于上述一个表面的相反侧并设有第6电极的另一表面；
第3导体板，具有与上述第2半导体元件的上述一个表面对置的第3表面，在上述第3表面中与上述第2半导体元件的上述第4电极电连接；
第4导体板，具有与上述第2半导体元件的上述另一表面对置的第4表面，在上述第4表面中与上述第2半导体元件的上述第6电极电连接；
连接部件，位于上述第1导体板与上述第4导体板之间，将上述第1导体板与上述第4导体板电连接；
第3绝缘层，设在上述第3导体板的上述第3表面上，将上述第3表面的一部分覆盖；以及
第2导体电路图案，设在上述第3绝缘层上；
上述第2导体电路图案具有与上述第2半导体元件电连接的至少一个第2导体线路；
上述至少一个第2导体线路包括与上述第5电极电连接的导体线路。
20.如权利要求19所述的半导体装置，其特征在于，
还具备设有上述第1导体板及上述第3导体板的绝缘体基板。
CN202080096322.4A 2020-02-14 2020-02-14 半导体装置 Pending CN115244689A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/005878 WO2021161526A1 (ja) 2020-02-14 2020-02-14 半導体装置

Publications (1)

Publication Number Publication Date
CN115244689A true CN115244689A (zh) 2022-10-25

Family

ID=77291626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080096322.4A Pending CN115244689A (zh) 2020-02-14 2020-02-14 半导体装置

Country Status (4)

Country Link
US (1) US20220392834A1 (zh)
JP (1) JP7173396B2 (zh)
CN (1) CN115244689A (zh)
WO (1) WO2021161526A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116230666B (zh) * 2023-05-05 2023-08-08 烟台台芯电子科技有限公司 一种dbc双面微通道制冷igbt模块及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3879688B2 (ja) * 2003-03-26 2007-02-14 株式会社デンソー 半導体装置
JP5381444B2 (ja) * 2009-07-17 2014-01-08 トヨタ自動車株式会社 パワーモジュール
JP2013110216A (ja) * 2011-11-18 2013-06-06 Sumitomo Electric Ind Ltd 電力制御用の半導体装置
JP2016066700A (ja) * 2014-09-25 2016-04-28 株式会社日立製作所 パワー半導体モジュール
JP7163583B2 (ja) * 2018-01-30 2022-11-01 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
WO2021161526A1 (ja) 2021-08-19
US20220392834A1 (en) 2022-12-08
JPWO2021161526A1 (zh) 2021-08-19
JP7173396B2 (ja) 2022-11-16

Similar Documents

Publication Publication Date Title
US11011443B2 (en) Power semiconductor device including a spacer
JP3847676B2 (ja) パワー半導体装置
JP6897869B2 (ja) 半導体モジュール
US9159715B2 (en) Miniaturized semiconductor device
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
US20220392834A1 (en) Semiconductor device
EP1696484A1 (en) Process for assembling a double-sided circuit component
CN111354710B (zh) 半导体装置及其制造方法
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
CN111354709B (zh) 半导体装置及其制造方法
JP7221401B2 (ja) 電気回路基板及びパワーモジュール
CN115206905A (zh) 半导体装置和使用该半导体装置的半导体模块
CN110660749A (zh) 半导体组件
US20240145353A1 (en) Semiconductor module, method for manufacturing semiconductor module, semiconductor device, and vehicle
WO2024057860A1 (ja) 半導体装置
US20230290741A1 (en) Semiconductor module, semiconductor device and vehicle
JP2735920B2 (ja) インバータ装置
JP6952824B2 (ja) パワーモジュール及びこれを用いた電力用半導体装置
WO2023149107A1 (ja) 半導体装置
WO2023190180A1 (ja) 半導体装置
CN111448668B (zh) 功率半导体装置、模块及制造方法
KR20230046470A (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
CN111599781A (zh) 半导体装置
TW202333341A (zh) 無二次焊接半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination