CN1152297C

CN1152297C - 显示***和信息处理设备

Info

Publication number: CN1152297C
Application number: CNB011408421A
Authority: CN
Inventors: 岛本肇
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-09-25
Filing date: 2001-09-21
Publication date: 2004-06-02
Anticipated expiration: 2021-09-21
Also published as: JP2002099269A; TW536683B; CN1347026A; US6750856B2; US20020036651A1

Abstract

由一个显示控制器(101)产生的一个信号被分成包括一个显示数据信号、一个控制信号和一个时钟信号的多个信号组。发出的信号经对于各个信号组不同的信道被发送到一个屏面控制器，且信号组之间的偏移的调节也相对于该控制信号而得到执行。

Description

显示***和信息处理设备

技术领域

本发明涉及一种高分辨率屏面显示***。

背景技术

近年来，随着个人计算机的发展，一个显示单元能够以各种分辨率进行显示。通常的显示模式包括例如VGA(视频图形阵列)(640点×480行)、SVGA(800点×600行)、XGA(1024点×768行)、SXGA(1280点×1024行)、UXGA(1600点×1200行)等。

随着分辨率的提高，更大量的信息被传送到显示控制器和显示屏面。结果，显示时钟信号的频率倾向于增大，且显示控制器与显示单元之间的接口信号线的数目增加。一般地，包括连接器的信号线被用于这种接口信号线。

在其中在这样的情况下实现了高分辨率显示的情况下，会发生例如以下两个问题。第一个问题是，从设置时间、保持时间等的角度看，以高的时钟频率的适当地传送显示数据，即适当的时序的获取，是困难的。第二个问题是，数据是以比较高的电压(在TTL为约5V)传送的，且周边的装置可能回受到电波辐射的影响。

为了解决这些问题，例如，在日本专利申请第7-285999号中公布了一种显示接口***，其中在一个计算机主机和一个平坦的屏面上分别设置了两个LVDS(低电压差分信令)，且电磁波的辐射和信号线的数目被减小了。在此***中，任何一个控制都由LVDS信令表示。在此***中，只要实现了具有一定的分辨率的显示，两个LVDS的控制信号发生偏移的可能性很低。因此，可以实现一种有效的显示接口***。

然而，在以SXGA模式(1280点×1024行)、SXGA+模式(1400点×1050行)、UXGA模式(1600点×1200行)等的高分辨率执行进一步的显示时，上述两个LVDS之间的偏移有可能变成大的问题。这是由于在执行高分辨率显示的情况下，时钟频率变高，且在这两个LVDS之间发生偏移的可能比传统上更大。

发明内容

本发明就是要解决上述问题。本发明的一个目的，是提供一种具有高分辨率的屏面显示***和一种信息处理设备，用于减小发送LVDS的偏移并以高分辨率显示屏面。

根据本发明的第一个方面，提供了一种显示***，其特征在于包括：

一个平面显示器；

一个显示控制器，用于产生作为多个位的并行信号的一个图象数据信号和有关水平同步和纵向同步的一个控制信号；

一个第一低电压差分信令集成电路，它把该图象数据信号的一个第一部分转换成一个第一串行信号并把该第一串行信号和与图象数据信号的所述第一部分相应的一个第一控制信号从所述显示控制器发送到所述平面显示器；以及

一个第二低电压差分信令集成电路，它把该图象数据信号的第二部分转换成一个第二串行信号并把该第二串行信号和与该图象数据信号的该第二部分相应的一个第二控制信号从所述显示控制器发送到所述平面显示器；

其中所述平面显示器把该第一串行信号转换成图象数据信号的所述第一部分并把第二串行信号转换成该图象数据信号的所述第二部分，并根据该第一和第二控制信号调节图象数据信号的所述第一部分与图象数据信号的所述第二部分之间的偏移。

根据本发明的第二个方面，提供了一种显示***，其特征在于包括：

一个平面显示器；

一个显示控制器，用于产生作为多个位的并行信号的一个图象数据信号和有关水平同步和纵向同步的一个并行控制信号；

一个第一低电压差分信令集成电路，它把该图象数据信号的一个第一部分转换成一个第一串行图象数据信号并把与图象数据信号的所述第一部分相应的一个第一控制信号转换成一个第一串行控制信号，并把该第一串行图象数据信号和第一串行控制信号从所述显示控制器发送到所述平面显示器；以及

一个第二低电压差分信令集成电路，它把该图象数据信号的一个第二部分转换成一个第二串行图象数据信号并把与该图象数据信号的所述第二部分相应的一个第二控制信号转换成一个第二串行控制信号，并把该第二串行图象数据信号和第二串行控制信号从所述显示控制器发送到所述平面显示器；

其中所述平面显示器把该第一串行图象数据信号转换成图象数据信号的所述第一部分，把第二串行图象数据信号转换成图象数据信号的所述第二部分，把第一串行控制信号转换成与图象数据信号的所述第一部分相应的第一控制信号并把第二串行控制信号转换成与图象数据信号的所述第二部分相应的第二控制信号，并根据该第一和第二控制信号调节图象数据信号的所述第一部分与图象数据信号的所述第二部分之间的偏移。

根据本发明的第三个方面，提供了一个信息处理设备，其特征在于包括：

一个显示控制器，用于产生作为多个位的一个并行信号的图象数据信号和有关水平同步和纵向同步的一个控制信号；

一个第一低电压差分信令集成电路，它把图象数据信号的一个第一部分转换成一个第一串行信号并把该第一串行信号和与该图象数据信号的所述第一部分相应的一个第一控制信号从所述显示控制器发送到一个平面显示器；以及

一个第二低电压差分信令集成电路，它把该图象数据信号的一个第二部分转换成一个第二串行信号并把该第二串行信号和与该图象数据信号的所述第二部分相应的一个第二控制信号从所述显示控制器发送到该平面显示器。

借助这种设置，提供了一种具有高分辨率的屏面显示***，和以一种发送LVDS减小偏移的信息处理设备。

从以下的描述，或者通过实施本发明，本发明的其他目的和优点将变得显而易见。本发明的目的和优点可以借助以下具体给出的设置和组合而得到实现。

附图说明

作为本说明书的一部分的附图，显示了本发明的实施例，并与以上的概述和以下给出的实施例的详细描述一起，用于说明本发明的原理。

图1是***框图，描述了包括根据本发明的显示***的一个计算机；

图2是框图，显示了这种显示***，其中组成部件得到了显示；

图3显示了一种屏面控制门电路阵列209所具有的偏移调节机制。

具体实施方式

以下结合附图描述本发明的实施例。在以下的描述中，具有基本相同的功能和配置的类似的组成部分用相同的标号表示。只有在需要时才进行重复的描述。

图1是***框图，显示了包括根据本发明的显示装置的一个计算机。

在图1中，一个计算机1包括一个CPU模块50、一个PCI总线52、一个ISA总线54、一个主存储器56、一个DVD解码器60、一个I/O控制器62、一个PCI接口桥66、一个硬盘驱动器HDD68、一个快速BIOS_ROM70、一个图形控制器10、一个平坦屏面线束30、以及一个平坦屏面30。

CPU模块50执行对整个计算机***的操作控制和操作处理。该模块50包括用于控制一个CPU、一个高速缓冲存储器、以及主存储器56的控制器的控制器等。

主存储器56被用作该计算机***的主存储装置。该主存储器56存储一个操作***、一个用于执行于的应用程序、以及根据该应用程序产生的数据等。

I/O控制器62是一个门电路阵列，用于控制器计算机1的主机所包括的各种I/O装置。这种控制器执行与各种I/O连接器(诸如一个串行端口、一个并行端口、以及图1所示的一个USB端口的)相连的装置的输入/输出有关的控制。

PCI接口桥(PCI I/F)66是由一个芯片LSI实现的一个门电路阵列。这种PCI I/F 66包括用于以一种双向方式进行PCI总线52与ISA总线54之间的连接的桥连功能和用于控制HDD 68等的功能。

快速BIOS_ROM70是程序可重写使能的闪存器，并存储***BIOS。该***BIOS使一种功能执行程序***化，以对该计算机***中的各种硬件组件进行访问。

图形控制器10是一种LSI，它具有一种描述功能，该功能支持VGA(视频图形阵列)(640点×480行)、SVGA(800点×600行)、XGA(1024点×768行)、SXGA(1280点×1024行)、UXGA(1600点×1200行)等。

平坦屏面20是一种显示装置，用于根据来自图形控制器10的一种图象数据信号或一种控制信号来显示图象。由这种平坦屏面20和图形控制器10构成的显示***具有本发明的特征，并具有如下所述的配置。

平坦屏面线束30是串行传输电缆，用于把图象数据从计算机1的主机传送到平坦屏面20。

现在结合图2描述根据本发明的一种显示***的配置。这种显示***是如上所述地由平坦屏面20、图形控制器10以及平坦屏面线束30组成的***，并且是本发明的基本部分之一。

图2是显示这种显示***的框图。以下描述组成部分。

(图形控制器侧)

一个图形控制器10包括一个显示控制器101、一个第一LVDS-IC103A、一个第二LVDS-IC 105B、以及一个***连接器107。

显示控制器101输出显示在诸如液晶显示装置(LCD)的平面显示器上的一个数字显示信号100A、100B(8位数字信号R、G和B)、一个显示时钟信号111A、111B(以下称为CLK信号111A、111B)、一个VSYNC信号113A、113B(它是与一个屏幕周期对应的一种纵向同步信号)、一个HSYNC信号115A、115B(它是与一个行周期对应的水平信号)、以及用于确定将要在后级被分成一个第一LVDS-IC 103A和一个第二LVDS-IC 105B的数据位置的ENAB信号117A、117B。在以下的描述中，包括这些VSYNC信号113A、113B、HSYNC信号115A、115B和ENAB信号117A、117B的信号都被称为“控制信号”。

第一LVDS-IC 103A和第二LVDS-IC 105B都是用于通过采用一种多位CMOS/TTL电平信号而把当前数据转换成LVDS(低电压差分信令)的IC。从减小电磁辐射的角度看，优选的是，在各个LVDS被电压减小的各个信号的电位小于1伏特。

第一LVDS-IC 103A输入一个数字显示信号110A，该信号是来自显示控制器101的数字显示信号110A的一部分，并把该输入信号转换成一种低电压模拟串行信号。另外，第一LVDS-IC 103A把根据从显示控制器101输出的VSYNC信号113A、HSYNC信号115A和ENAB信号117A中的数字显示信号110A的信号的部分CLK信号111A、VSYNC信号113A、HSYNC信号115A、以及ENAB信号117A中的每一个，转换成一种低电压模拟串行信号。进一步地，第一LVDS-IC103A把显示时钟信号111转换成一种低电压时钟信号。各个信号经在PC主机侧的一个***连接器107而被输出至一个平坦屏面侧。

第二LVDS-IC 105B输入由来自显示控制器101的数字显示信号110B的残留部分组成的一个数字显示信号110B，并把输入的信号转换成一种低电压模拟串行信号。另外，第二LVDS-IC 105B把根据从显示控制器101输出的VSYNC信号113、HSYNC信号115以及ENAB信号117中的数字显示信号110B的信号的部分CLK信号111B、VSYNC信号113B、HSYNC信号115B和ENAB信号117B中的每一个转换成一种低电压模拟串行信号。进一步地，第二LVDS-IC 105B把一个显示时钟信号111B转换成一种低电压时钟信号。各个信号都经PC主体侧的***连接器107而被输出到快速屏面侧。

***连接器107是用于从图形控制器10向平坦屏面20输出各种地的连接器。

(平坦屏面侧)

平坦屏面20包括一个第三LVDS-IC 203A、一个第四LVDS-IC205B、一个屏面连接器207、以及一个屏面控制门电路阵列209。

第三LVDS-IC 203A和第四LVIDS-IC 205B由CMOS构成。这些IC每一个都把经一个屏面连接器207和各种驱动器(未显示)接收的模拟串行信号R、G和B转换成8位的并行数字信号，把接收的模拟串行控制信号转换成其原来的数字控制信号，并把转换的信号输出至一个屏面控制门电路阵列209。

即，第三LVDS-IC 203A把经一个平坦屏面线束30输入的一种低电压模拟串行信号转换成各种数字信号(一个数字显示信号110A、一个CLK信号111A、一个VSYNC信号113A、一个HSYNC信号115A、以及一个ENAB信号117A)。另外，第三LVDS-IC 203A增大输入的低电压时钟信号的电压，并把电压增大的该信号转换成一种显示时钟信号111A。各个信号经PC主机侧的***连接器107而被输出至平坦屏面侧。

另外，第四LVDS-IC 205B把经平坦屏面线束30输入的一个低电压模拟串行信号转换成各种数字信号(一种数字显示信号110B、一种CLK信号111B、一种VSYNC信号113B、一种HSYNC信号115B、以及一种ENAB信号117B)。进一步地，第四LVDS-IC 205B增大一个输入的低电压时钟信号的电压，并把该电压增大的信号转换成一种显示时钟信号111B。各个信号经在PC主机侧的***连接器107被输出到平坦屏面侧。

屏面控制门电路阵列209，根据从第三LVDS-IC 203A和第四LVDS-IC 205B接收的显示信号(R、G、B)、控制信号、以及CLK信号，用各时序信号驱动各种驱动器(未显示)，并在一个LCD屏面上输出读取的显示数据。

另外，屏面控制门电路阵列209具有一种调节机制，用于调节与显示信号110A和控制信号A(即CLK信号111A、VSYNC信号113A、HSYNC信号115A、以及ENAB信号117A)有关的显示信号110B和控制信号B(即CLK信号111B、VSYNC信号113B、HSYNC信号115B、以及ENAB信号117B)的偏移(基于时间的信号偏离)。

图3显示了屏面控制门电路阵列209具有的偏移调节机制。

在图3中，一个屏面控制门电路阵列209包括一个控制器A211、一个控制器B213、以及一个相位调节电路215。屏面控制门电路阵列209的特征之一是传输信道之间的偏移调节是相对于一种控制信号以及一种显示信号而进行的。

控制器A211是输入一个显示信号110A和一个控制信号A的接口。控制器B213是输入一个显示信号110B和一个控制信号B的接口。

相位调节电路215从各个控制器输入一个显示信号、一个控制信号、以及一个CLK信号，并执行偏移调节。即，相位调节电路215，根据CLK信号111A和CLK信号111B，调节各自经各个传输信道而被输入至屏面控制门电路阵列209的信号之间的阶段偏离。随后，一个上屏面X驱动器、一个下屏面X驱动器、以及一个Y驱动器(未显示)，以各种时序信号，而得到驱动，且在上屏面X驱动器和下屏面X驱动器中的各个移位寄存器中读出的显示数据被输出至一个LCD屏面。

上述各种时序信号包括与一个行周期对应的HSYNC、与一个屏幕周期对应的VSYNC、以及用于把数据读入上屏面X驱动器和下屏面X驱动器中的各个移位寄存器的移位时钟(SCK)。

该LCD屏面由上屏面和下屏面组成，其中从上屏面X驱动器输出的信号线、从下屏面X驱动器输出的信号线、以及从Y驱动器输出的信号线以矩阵的形式得到连线。该LCD屏面用在Y驱动器中产生的一个移位时钟脉冲来选择一个具体的线，把经相应的信号线从上屏面X驱动器和下屏面X驱动器输出的数据提供给分别选定的象素，并在屏幕上显示所提供的数据。

现在结合图2和3描述具有上述配置的显示***的操作。图中的虚线框A和B表示了用于把显示控制器101产生的信号发送到屏面中的门电路阵列209的两个不同的传输信道A和B。

如已经描述的，本发明的一个要点，是一种技术思想，即把显示控制器所产生的一个信号分成包括显示数据信号、控制信号、以及时钟信号的多个信号组，把分割的信号经对各个信号组不同的信道发送至屏面控制器，并相对于控制信号执行信号之间产生的偏移调节。

即，包括构成显示控制器101所产生的数字显示信号110的一部分的数字显示信号110A、对应于数字显示信号110A并构成控制信号的一部分(即VSYNC信号113A、HSYNC信号115A、以及ENAB信号117A)的控制信号A、以及CLK信号111A的信号组A，经一个传输信道A，被发送到屏面内部门电路阵列209。

另外，包括构成数字显示信号110B的其余部分的数字显示信号110B、对应于数字显示信号110B并构成一个控制信号的一部分(即VSYNC信号113B、HSYNC信号115B、以及ENAB信号117B)的控制信号B、以及CLK信号111B的信号组B，经一个传输信道B，而被发送到屏面内部门电路阵列209。

一般地，在经传输信道A的各个信号与经传输信道B的各个信号之间可能发生偏移。这种偏移在显示模式的分辨率较高时造成了严重的问题。

这种显示***，通过借助一个锁存器等获得同步，而在屏面控制器20中的相位调节电路215中，对经不同的传输信道输入的信号之间产生的偏移进行调节。因此，对于从相位调节电路215输出的数字显示信号110A、110B和控制信号，可以消除从计算机1的主机向平坦屏面20传输的数据中产生的偏移，并能够进行适当的图象显示。

借助上述配置，能够实现以下的有利效果。

这种显示***在多个LVDS-IC以高速和串行的方式从显示控制器101向平面显示器20传送显示信号、控制信号等。因此，这种显示***与任何高分辨率的显示屏面相兼容。另外，当采用多个LVDS-IC时，在各个LVDS-IC处被分割的控制信号频率之间的偏移得到了调节。因此，在具有高分辨率的任何显示屏面上能够获得适当的显示控制。

这种显示***，通过采用多个LVDS-IC，从显示控制器101向平面显示器20，以低电压和模拟串行方式，传送显示信号、控制信号和时钟信号。因此，信号幅度能够得到减小，从而可以消除电磁干扰。具体地，该显示***使得笔记本个人计算机的电磁干扰得到了显著的降低，因为显示装置内装在笔记本个人计算机中，且电磁波的辐射较多。

以上通过示例性的实施例对本发明进行了描述。在本发明的构思的范围内，本领域的技术人员可以进行各种修正和改变。应该理解的是这些修正和改变都属于本发明的范围。例如，如以下所述的，在不脱离本发明的精神的前提下，可以进行各种修正。

在上述实施例中，在计算机主机侧和平坦屏面侧分别提供了两个LVDS-IC，且各个信号都得到传输以被分到两个传输信道A和B中。进一步地，可以设置三或更多的传输信道，以对应于高频的显示模式。在此情况下，当然，能够通过在相位调节电路215消除信号之间的偏移，而实现与上述实施例的有利效果类似的有利效果。

上述实施例包括了在各种阶段的本发明，且通过采用所公布的多个组成部分的适当组合，可以构成各种发明。另外，各实施例都可通过把它们结合起来而得到实施，从而达到其最大作用，且在此情况下，实现了结合的效果。进一步地，上述实施例包括了在各种阶段的发明，且通过结合所公布的多个组成部分，可以获得各种发明。例如，即使从该实施例中显示的所有组成部分中去掉某些组成部分，在其中在本发明的背景部分中描述的问题能够得到解决，且在本发明的详细描述中描述的至少一个有利效果得到实现的情况下，可以选择去掉这些组成部分的一种配置。

根据上述配置，能够提供具有高分辨率的一种屏面显示***以及一种能够减小传输的LVDS的偏移的信息处理设备。

附加的优点和修正对于本领域的技术人员是显而易见。因此，本发明不限于在此显示和描述的具体细节和代表性实施例。因此，在不脱离如所附权利要求书及其等价描述限定的本发明的一般范围和精神的前提下，可以进行各种修正。

Claims

1.一种显示***，其特征在于包括：

一个平面显示器(20)；

一个第一低电压差分信令集成电路(103A)，它把该图象数据信号的一个第一部分转换成一个第一串行信号并把该第一串行信号和与图象数据信号的所述第一部分相应的一个第一控制信号从所述显示控制器发送到所述平面显示器；以及

一个第二低电压差分信令集成电路(105B)，它把该图象数据信号的第二部分转换成一个第二串行信号并把该第二串行信号和与该图象数据信号的该第二部分相应的一个第二控制信号从所述显示控制器发送到所述平面显示器(20)；

其中所述平面显示器(20)把该第一串行信号转换成图象数据信号的所述第一部分并把第二串行信号转换成该图象数据信号的所述第二部分，并根据该第一和第二控制信号调节图象数据信号的所述第一部分与图象数据信号的所述第二部分之间的偏移。

2.根据权利要求1的显示***，其特征在于所述第一和第二控制信号包括一个时钟信号。

3.根据权利要求1的显示***，其特征在于图象数据信号的电位处于一个CMOS/TTL电平，且第一串行信号的电位和第二串行信号的电位小于1伏特。

4.根据权利要求1的显示***，其特征在于所述平面显示器(20)能够以1024点×768行或更大的分辨率进行显示。

5.根据权利要求1的显示***，其特征在于所述第一低电压差分信令集成电路(103A)包括用于发送第一串行信号的一个串行传送信道；且

所述第二低电压差分信令集成电路(105B)包括用于发送第二串行信号的一个串行传送信道。

6.一种显示***，其特征在于包括：

一个平面显示器；

一个第一低电压差分信令集成电路(103A)，它把该图象数据信号的一个第一部分转换成一个第一串行图象数据信号并把与图象数据信号的所述第一部分相应的一个第一控制信号转换成一个第一串行控制信号，并把该第一串行图象数据信号和第一串行控制信号从所述显示控制器发送到所述平面显示器(20)；以及

一个第二低电压差分信令集成电路(105B)，它把该图象数据信号的一个第二部分转换成一个第二串行图象数据信号并把与该图象数据信号的所述第二部分相应的一个第二控制信号转换成一个第二串行控制信号，并把该第二串行图象数据信号和第二串行控制信号从所述显示控制器发送到所述平面显示器(20)；

其中所述平面显示器(20)把该第一串行图象数据信号转换成图象数据信号的所述第一部分，把第二串行图象数据信号转换成图象数据信号的所述第二部分，把第一串行控制信号转换成与图象数据信号的所述第一部分相应的第一控制信号并把第二串行控制信号转换成与图象数据信号的所述第二部分相应的第二控制信号，并根据该第一和第二控制信号调节图象数据信号的所述第一部分与图象数据信号的所述第二部分之间的偏移。

7.根据权利要求6的显示***，其特征在于所述第一和第二控制信号包括一个时钟信号。

8.根据权利要求6的显示***，其特征在于图象数据信号的电位处于一个CMOS/TTL电平，且第一串行图象数据信号的电位和第二串行图象数据信号的电位小于1伏特。

9.根据权利要求6的显示***，其特征在于所述平面显示器(20)能够以1024点×768行或更大的分辨率进行显示。

10.根据权利要求6的图象显示***，其特征在于所述第一低电压差分信令集成电路(103A)包括一个用于发送第一串行信号的串行传送信道；且

所述第二低电压差分信令集成电路(105B)包括一个用于发送第二串行信号的串行传送信道。

11.一个信息处理设备，其特征在于包括：

一个第一低电压差分信令集成电路(103A)，它把图象数据信号的一个第一部分转换成一个第一串行信号并把该第一串行信号和与该图象数据信号的所述第一部分相应的一个第一控制信号从所述显示控制器发送到一个平面显示器(20)；以及

一个第二低电压差分信令集成电路(105B)，它把该图象数据信号的一个第二部分转换成一个第二串行信号并把该第二串行信号和与该图象数据信号的所述第二部分相应的一个第二控制信号从所述显示控制器发送到该平面显示器(20)。