CN115206383A

CN115206383A - 存储器装置及其操作方法

Info

Publication number: CN115206383A
Application number: CN202210073508.9A
Authority: CN
Inventors: 黄盛炫
Original assignee: SK Hynix Inc
Current assignee: SK Hynix Inc
Priority date: 2021-04-09
Filing date: 2022-01-21
Publication date: 2022-10-18
Also published as: KR20220140368A; US20220328101A1

Abstract

本申请涉及存储器装置及其操作方法。一种存储器装置包括：第一子块，其包括字线；第二子块，其包括字线；***电路，其被配置为向第一子块的字线和第二子块的字线施加电压。存储器装置还包括控制逻辑，其被配置为控制***电路以执行在第一子块中包括的多个存储器单元被擦除并且第二子块中包括的多个存储器单元被编程时将数据存储在第一子块中的部分编程操作。控制逻辑包括编程操作控制器，其用于控制***电路以在部分编程操作中向第一子块的字线中的被选字线施加验证电压并且然后向第二子块的字线施加具有恒定电平的电压。

Description

存储器装置及其操作方法

技术领域

本公开总体上涉及电子装置，并且更具体地涉及存储器装置及其操作方法。

背景技术

储存装置是在诸如计算机或智能电话之类的主机装置的控制下存储数据的装置。储存装置可以包括用于存储数据的存储器装置和用于控制存储器装置的存储器控制器。存储器装置被分类为易失性存储器装置或非易失性存储器装置。

易失性存储器装置是仅在供电时存储数据并且当供电中断时存储的数据丢失的存储器装置。易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。

非易失性存储器装置是当供电中断时存储的数据不会丢失的存储器装置。非易失性存储器装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除ROM(EEROM)、闪存等。

发明内容

各种实施方式提供了用于执行改进的部分编程操作的存储器装置和该存储器装置的操作方法。

根据本公开的实施方式是一种存储器装置，其包括：第一子块，其包括字线；第二子块，其包括字线；以及***电路，其被配置为向第一子块的字线和第二子块的字线施加电压。存储器装置还包括控制逻辑，其被配置为控制***电路以执行在第一子块中包括的多个存储器单元被擦除并且第二子块中包括的多个存储器单元被编程时将数据存储在第一子块中的部分编程操作。控制逻辑包括编程操作控制器，其被配置为控制***电路以在部分编程操作中向第一子块的字线中的被选字线施加验证电压并然后向第二子块的字线施加具有恒定电平的电压。

根据本公开的另一实施方式是一种用于操作包括第一子块和第二子块的存储器装置的方法。该方法包括：执行擦除第一子块中存储的数据的部分擦除操作；以及执行在第二子块被编程的状态下对第一子块进行重新编程的部分编程操作。执行部分编程操作包括：向第一子块的被选字线施加编程电压的编程步骤；向被选字线施加验证电压的验证步骤；以及向被选字线施加预充电电压的预充电步骤。

附图说明

在下文中参照附图对示例实施方式进行更全面的描述；然而，它们可以以不同的形式实施并且不应被解释为限于本文阐述的实施方式。相反，提供这些实施方式是为了使本领域技术人员将能够实现本公开。

在附图中，为了例示清楚，可能夸大了尺寸。将理解的是，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相似的附图标记始终指代相似的元件。

图1是例示根据本公开的实施方式的储存装置的框图。

图2是例示根据本公开的实施方式的存储器装置的框图。

图3是例示根据本公开的实施方式的存储块的图。

图4是例示根据本公开的实施方式的存储块的图。

图5是例示根据本公开的实施方式的存储块的图。

图6是例示根据本公开的实施方式的在编程操作中向被选字线施加的电压的图。

图7是例示根据本公开的实施方式的子块的图。

图8是例示根据本公开的实施方式的部分编程操作的定时图。

图9是例示根据本公开的实施方式的存储器装置的操作方法的流程图。

图10是例示根据本公开的实施方式的存储器控制器的图。

图11是例示根据本公开的实施方式的存储卡***的图。

图12是例示根据本公开的实施方式的固态驱动器(SSD)的图。

图13是例示根据本公开的实施方式的用户***的图。

具体实施方式

本文公开的具体结构性描述或功能性描述仅是出于描述根据本公开的构思的实施方式的目的而例示的。实施方式可以以各种形式来实现，并且不应被解释为限于本文阐述的实施方式。

本公开例示并描述了特定示例。这些示例表示有限数量的可能的实施方式。特定示例并非旨在限制或排除落入所附权利要求的范围内的附加实施方式。为了更好地理解，以将图展开的方式来例示所包括的图。在描述实施方式时，省略了对本领域公知的且与本公开没有直接关系的技术的描述。这是为了在没有混淆的情况下进一步阐明本公开的要旨。

以下，为了使本领域技术人员能够容易地实现本公开的技术精神，将参照附图详细描述本公开的实施方式。

图1是例示根据本公开的实施方式的储存装置1000的框图。

参照图1，储存装置1000可以包括存储器装置100和存储器控制器200。

储存装置1000可以是用于在诸如移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、显示器装置、平板PC或车载信息娱乐***之类的主机2000的控制下存储数据的装置。

根据作为与主机2000的通信方案的主机接口，储存装置1000可以被制造为各种类型的储存装置中的任何一种。例如，可以用诸如固态驱动器(SSD)、多媒体卡(MMC)、嵌入型MMC(eMMC)、缩小尺寸的MMC(RS-MMC)、微型MMC(micro-MMC))、安全数字(SD)卡、迷你SD卡、微型SD卡、通用串行总线(USB)储存装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)、记忆棒等的各种类型储存装置中的任何一种来实现储存装置1000。

储存装置1000可以实现为各种封装类型中的任何一种。例如，储存装置1000可以被实现为层叠式封装(POP)、***内封装(SIP)、片上***(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级层叠封装(WSP)中的任何一种。

存储器装置100可以存储数据或使用所存储的数据。存储器装置100在存储器控制器200的控制下进行操作。此外，存储器装置100可以包括多个存储器管芯，并且多个存储器管芯中的每一个可以包括存储器单元阵列，存储器单元阵列包括用于存储数据的多个存储器单元。

每个存储器单元可以被配置为存储一个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)、或存储四个数据位的四级单元(QLC)。

存储器单元阵列可以包括多个存储块。每个存储块可以包括多个存储器单元，并且一个存储块可以包括多个页。页可以是用于在存储器装置100中存储数据或读取存储器装置100中存储的数据的单位。

可以使用双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻式随机存取存储器(MRAM)、铁电式随机存取存储器(FRAM)、自旋转移力矩随机存取存储器(STT-RAM)等来实现存储器装置100。在本说明书中，为了便于描述，假设并描述了用NAND闪存实现存储器装置100的情况。

存储器装置100可以从存储器控制器200接收命令和地址。存储器装置100可以访问存储器单元阵列中的由接收到的地址所选择的区域。存储器装置100访问所选择的区域可以表示存储器装置100对所选择的区域执行与接收到的命令相对应的操作。例如，存储器装置100可以执行写入操作(编程操作)、读取操作和擦除操作。编程操作可以是存储器装置100将数据记录在由地址所选择的区域中的操作。读取操作可以表示存储器装置100从由地址选择的区域中读取数据的操作。擦除操作可以表示存储器装置100擦除由地址选择的区域中存储的数据的操作。

根据本公开的实施方式，存储器装置100可以包括编程操作控制器131。编程操作控制器131可以控制存储从主机2000接收的数据的编程操作。具体而言，编程操作控制器131可以控制在编程操作中向字线施加的电压电平。在实施方式中，编程操作控制器131可以控制***电路以执行将数据存储在部分擦除的存储块中的部分编程操作。具体而言，即使在存储块的下部的已编程存储器单元的情况下，编程操作控制器131也可以执行部分编程操作。

在实施方式中，编程操作控制器131可以控制***电路以在部分编程操作中向一些字线施加具有恒定电平的电压。此外，编程操作控制器131可以施加具有使存储块的下部的已编程存储器单元导通的电平的电压，从而解决在验证操作之后发生的负升压的影响。编程操作控制器131使存储块的下部的已编程存储器单元导通，以通过使用源极线的电压对存储块的上部进行升压(boosting)。

存储器控制器200可以控制储存装置1000的整体操作。

当向储存装置1000供电时，存储器控制器200可以执行固件(FW)。FW可以包括接收从主机2000输入的请求或向主机2000输出响应的主机接口层(HIL)、管理主机2000的接口和存储器装置100的接口之间的操作的闪存转换层(FTL)、以及向存储器装置100提供命令或从存储器装置100接收响应的闪存接口层(FIL)。

存储器控制器200可以从主机2000接收数据和逻辑地址(LA)，并将LA转换成物理地址(PA)，物理地址(PA)表示存储器装置100中包括的数据要被存储到的存储器单元的地址。LA可以是逻辑块地址(LBA)，而PA可以是物理块地址(PBA)。

响应于来自主机2000的请求，存储器控制器200可以控制存储器装置100以执行编程操作、读取操作、擦除操作等。在编程操作中，存储器控制器200可以向存储器装置100提供编程命令、PBA和数据。在读取操作中，存储器控制器200可以向存储器装置100提供读取命令和PBA。在擦除操作中，存储器控制器200可以向存储器装置100提供擦除命令和PBA。

存储器控制器200可以控制存储器装置100以与来自主机2000的任何请求无关地自主地执行编程操作、读取操作或擦除操作。例如，存储器控制器200可以控制存储器装置100以执行用于执行诸如损耗均衡、垃圾收集或读取回收之类的后台操作的编程操作、读取操作或擦除操作。

主机2000可以使用诸如通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机***接口(SCSI)、火线、***组件互连(PCI)、PCI快速(PCIe)、快速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入型MMC(eMMC)、双列直插式存储器模块(DIMM)、带寄存器的DIMM(RDIMM)和减载DIMM(LRDIMM)之类的各种通信方式中的至少一种与储存装置1000通信。

图2是例示根据本公开的实施方式的存储器装置100的框图。

参照图2，存储器装置100可以包括存储器单元阵列110、***电路120和控制逻辑130。

存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL连接至行解码器121。行线RL可以包括至少一条源极选择线、多条字线和至少一条漏极选择线。多个存储块BLK1至BLKz通过位线BL1至BLn连接至页缓冲器组123。多个存储块BLK1至BLKz中的每一个包括多个存储器单元。在实施方式中，多个存储器单元可以是非易失性存储器单元。连接至相同字线的存储器单元可以被定义为一页。因此，一个存储块可以包括多个页。

存储器单元阵列110中包括的每个存储器单元可以被配置为存储一个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)、或者存储四个数据位的四级单元(QLC)。

***电路120可以被配置为在控制逻辑130的控制下对存储器单元阵列110的所选择的区域执行编程操作、读取操作或擦除操作。也就是说，***电路120可以在控制逻辑130的控制下驱动存储器单元阵列110。例如，***电路120可以在控制逻辑130的控制下向行线RL和位线BL1至BLn施加各种操作电压或使所施加的电压放电。

具体地，***电路120可以包括行解码器121、电压发生器122、页缓冲器组123、列解码器124、输入/输出电路125和感测电路126。

行解码器121可以通过行线RL连接至存储器单元阵列110。行线RL可以包括至少一条源极选择线、多条字线和至少一条漏极选择线。在实施方式中，字线可以包括正常字线和虚设字线。在实施方式中，行线RL还可以包括管式选择线。

行解码器121可以在控制逻辑130的控制下进行操作。行解码器121可以从控制逻辑130接收行地址RADD。具体地，行解码器121可以对行地址RADD进行解码。行解码器121可以根据经解码的地址在存储块BLK1至BLKz当中选择至少一个存储块。此外，行解码器121可以根据经解码的地址选择被选存储块的至少一条字线，以向至少一条字线WL施加由电压发生器122生成的电压。

例如，在编程操作中，行解码器121可以向被选字线施加编程电压，并且向未选字线施加电平低于编程电压的电平的编程通过电压。在编程验证操作中，行解码器121可以向被选字线施加验证电压，并且向未选字线施加高于验证电压的验证通过电压。在读取操作中，行解码器121可以向被选字线施加读取电压，并且向未选字线施加高于读取电压的读取通过电压。

在实施方式中，可以以存储块为单位执行存储器装置100的擦除操作。在擦除操作中，行解码器121可以根据经解码的地址选择一个存储块。在擦除操作中，行解码器121可以向连接至被选存储块的字线施加接地电压。

电压发生器122可以在控制逻辑130的控制下进行操作。具体地，电压发生器122可以在控制逻辑130的控制下通过使用提供给存储器装置100的外部电源电压来生成多个电压。例如，电压发生器122可以在控制逻辑130的控制下生成编程电压、验证电压、通过电压、读取电压、擦除电压等。也就是说，电压发生器122可以响应于操作信号OPSIG而生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。

在实施方式中，电压发生器122可以通过调整外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压可以用作存储器单元阵列110的操作电压。

在实施方式中，电压发生器122可以通过使用外部电源电压或内部电源电压来生成多个电压。例如，电压发生器122可以包括用于接收内部电源电压的多个泵送电容器，并且通过在控制逻辑130的控制下选择性地激活多个泵送电容器来生成多个电压。另外，多个生成的电压可以由行解码器121提供给存储器单元阵列110。

页缓冲器组123可以包括第一页缓冲器PB1至第n页缓冲器PBn。第一页缓冲器PB1至第n页缓冲器PBn可以分别通过第一位线BL1至第n位线BLn连接至存储器单元阵列110。此外，第一位线BL1至第n位线BLn可以在控制逻辑130的控制下进行操作。具体地，第一位线BL1至第n位线BLn可以响应于页缓冲器控制信号PBSIGNALS而操作。例如，第一页缓冲器PB1至第n页缓冲器PBn可以临时存储通过第一位线BL1至第n位线BLn接收的数据，或者在读取操作或验证操作中感测位线BL1到BLn的电压或电流。

具体地，在编程操作中，当向被选字线施加编程电压时，第一页缓冲器PB1至第n页缓冲器PBn可以通过第一位线BL1至第n位线BLn向被选存储器单元传送通过输入/输出电路125接收到的数据DATA。可以根据传送的数据DATA对被选页的存储器单元进行编程。连接至被施加有编程允许电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。连接至被施加有编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以被保持。

在编程验证操作中，第一页缓冲器PB1至第n页缓冲器PBn可以通过第一位线BL1至第n位线BLn从被选存储器单元读取页数据。

在读取操作中，第一页缓冲器PB1至第n页缓冲器PBn可以通过第一位线BL1至第n位线BLn从被选页的存储器单元读取数据DATA，并在列解码器124的控制下向输入/输出电路125输出所读取的数据DATA。

在擦除操作中，第一页缓冲器PB1至第n页缓冲器PBn可以使第一位线BL1至第n位线BLn浮置。

列解码器124可以响应于列地址CADD而在输入/输出电路125和页缓冲器组123之间通信数据。例如，列解码器124可以通过数据线DL与第一页缓冲器PB1至第n页缓冲器PBn通信数据，或者通过列线CL与输入/输出电路125通信数据。

输入/输出电路125可以将从存储器控制器200接收到的命令CMD和地址ADDR传送给控制逻辑130，或者与列解码器124交换数据DATA。

在读取操作或验证操作中，感测电路126可以响应于允许位VRYBIT信号而生成参考电流，并通过将从页缓冲器组123接收的感测电压VPB与通过参考电流生成的参考电压进行比较来输出通过PASS或失败FAIL信号。

控制逻辑130可以通过响应于命令CMD和地址ADDR而输出操作信号OPSIG、行地址RADD、页缓冲器控制信号PBSIGNALS和允许位VRYBIT来控制***电路120。此外，控制逻辑130可以响应于通过信号PASS或失败信号FAIL而确定验证操作是通过还是失败。此外，控制逻辑130可以控制页缓冲器组123以将包括通过信号PASS或失败信号FAIL的验证信息临时存储在页缓冲器组123中。

在本公开的实施方式中，控制逻辑130可以控制存储从主机2000接收的数据的编程操作。具体而言，控制逻辑130中包括的编程操作控制器131可以控制在编程操作中向字线施加的电压电平。编程操作控制器131可以控制电压发生器122以执行在部分擦除的存储块中存储数据的部分编程操作。控制逻辑130可以实现为硬件、软件、或者硬件和软件的组合。例如，控制逻辑130可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。

在实施方式中，在编程阶段中，编程操作控制器131可以保持向下子块的字线施加的电压的恒定电平，并且向上子块的未选字线施加具有比编程电压的电平低的电平的电压。下子块和上子块根据编程方向彼此区分开，并且存储器装置可以在从上子块到下子块的方向上执行编程操作。

在实施方式中，在验证阶段中，编程操作控制器131可以向下子块的字线和上子块的未选字线施加具有与验证电压的电平不同的电平的电压。

在实施方式中，在预充电阶段中，编程操作控制器131可以向上子块的字线施加预充电电压，使得上子块的沟道被升压。

在实施方式中，在编程阶段和预充电阶段中，编程操作控制器131可以将向下子块的字线施加的电压的电平保持在恒定电平，使得下子块中包括的存储器单元导通。恒定电平可以是下子块中包括的存储器单元可以被导通的电压电平。

在实施方式中，当向被选字线施加编程电压时，编程操作控制器131可以向虚设字线施加使与虚设字线相对应的存储器单元截止的电压。

图3是例示根据本公开的实施方式的存储块BLKi的图。

参照图3，在存储块BLKi中，彼此平行布置的多条字线可以连接在第一选择线和第二选择线之间。第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。更具体地，存储块BLKi可以包括连接在位线BL1至BLn与源极线SL之间的多个串ST。位线BL1至BLn可以分别连接至串ST，并且源极线SL可以共同连接至串ST。串ST可以彼此同等地配置，因此，作为示例，将详细描述连接至第一位线BL1的串ST。

串ST可以包括彼此串联连接在源极线SL和第一位线BL1之间的源极选择晶体管SST、多个存储器单元MC1至MC16以及漏极选择晶体管DST。至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST可以包括在一个串ST中，并且在一个串ST中可以包括比图中所示的存储器单元MC1至MC16的数量更多数量的存储器单元。

源极选择晶体管SST的源极可以连接至源极线SL，而漏极选择晶体管DST的漏极可以连接至第一位线BL1。存储器单元MC1至MC16可以串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。包括于不同串ST中的源极选择晶体管SST的栅极可以连接至源极选择线SSL，并且包括于不同串ST中的漏极选择晶体管DST的栅极可以连接至漏极选择线DSL。存储器单元MC1至MC16的栅极可以连接至多条字线WL1至WL16。包括于不同串ST中的存储器单元当中连接至相同字线的一组存储器单元可以被称为物理页PPG。因此，在存储块BLKi中可以包括与字线WL1至WL16的数量相对应的物理页PPG。

SLC可以存储一位数据。SLC的一个物理页PG可以存储一个逻辑页(LPG)数据。一个LPG数据可以包括数量与一个物理页PG中包括的单元的数量相对应的数据位。

MLC、TLC、QLC可以存储两位或更多位的数据。一个物理页PG可以存储两个或更多个LPG数据。

图4是例示根据本公开的实施方式的存储块的图。

参照图4，存储块BLKa可以包括多个单元串CS11至CS1m和CS21至CS2m。在实施方式中，多个单元串CS11至CS1m和CS21至CS2m中的每个可以形成为“U”形状。在存储块BLKa中，m个单元串可以在行方向(即，+X方向)上布置。此外，尽管图4中例示了在列方向(即，+Y方向)上布置两个单元串的情况，但这是为了便于描述，并且将显而易见的是，可以在列方向上布置三个或更多个单元串。

多个单元串CS11至CS1m和CS21至CS2m中的每个可以包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管式晶体管PT和至少一个漏极选择晶体管DST。

选择晶体管SST和DST以及存储器单元MC1至MCn可以具有彼此相似的结构。在实施方式中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每个可以包括沟道层、隧穿绝缘层、电荷储存层和阻挡绝缘层。在实施方式中，可以在每个单元串中设置用于提供沟道层的柱。在实施方式中，可以在每个单元串中设置用于提供沟道层、隧穿绝缘层、电荷储存层和阻挡绝缘层中的至少一个的柱。

每个单元串的源极选择晶体管SST连接在公共源极线CSL和存储器单元MC1至MCp之间。

在实施方式中，布置在相同行上的单元串的源极选择晶体管连接至在行方向上延伸的源极选择线，并且布置在不同行上的单元串的源极选择晶体管连接至不同的源极选择线。参照图4，第一行上的单元串CS11至CS1m的源极选择晶体管连接至第一源极选择线SSL1。第二行上的单元串CS21至CS2m的源极选择晶体管连接至第二源极选择线SSL2。在另一实施方式中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同连接至一条源极选择线。

每个单元串的第一存储器单元MC1至第n存储器单元MCn可以连接在源极选择晶体管SST和漏极选择晶体管DST之间。

第一存储器单元MC1至第n存储器单元MCn可以划分为第一存储器单元MC1至第p存储器单元MCp和第(p+1)存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp可以在+Z方向的相反方向上依次布置，并且串联连接在源极选择晶体管SST和管式晶体管PT之间。第(p+1)存储器单元MCp+1至第n存储器单元MCn可以在+Z方向上依次布置，并且串联连接在管式晶体管PT和漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第(p+1)存储器单元MCp+1至第n存储器单元MCn通过管式晶体管PT连接。每个单元串的第一存储器单元MC1至第n存储器单元MCn的栅电极可以分别连接至第一字线WL1至第n字线WLn。

每个单元串的管式晶体管PT的栅极可以连接至管式线PL。

每个单元串的漏极选择晶体管DST可以连接在对应的位线与存储器单元MCp+1至MCn之间。在行方向上布置的单元串可以连接至在行方向上延伸的漏极选择线。第一行上的单元串CS11至CS1m的漏极选择晶体管可以连接至第一漏极选择线DSL1。第二行上的单元串CS21至CS2m的漏极选择晶体管可以连接至第二漏极选择线DSL2。

在列方向上布置的单元串可以连接至在列方向上延伸的位线。参照图4，第一列上的单元串CS11和CS21可以连接至第一位线BL1。第m列上的单元串CS1m和CS2m可以连接至第m位线BLm。

在行方向上布置的单元串中连接至相同字线的存储器单元可以构成一页。例如，第一行上的单元串CS11至CS1m中的连接至第一字线WL1的存储器单元可以构成一页。第二行上的单元串CS21至CS2m中的连接至第一字线WL1的存储器单元可以构成另一页。随着漏极选择线DSL1和DSL2中的任何一条被选择，可以选择在一个行方向上布置的单元串。随着字线WL1至WLn中的任何一条被选择，可以在被选单元串中选择一个页。

在另一实施方式中，可以提供偶数位线和奇数位线来代替第一位线BL1至第m位线BLm。另外，在行方向上布置的单元串CS11至CS1m或CS21至CS2m当中的偶数编号的单元串可以分别连接至偶数位线，并且在行方向上布置的单元串CS11至CS1m或CS21至CS2m当中的奇数编号的单元串可以分别连接至奇数位线。

在实施方式中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可以用作虚设存储器单元。例如，可以提供至少一个虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。另选地，可以提供至少一个虚设存储器单元以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当虚设存储器单元的数量增加时，存储块BLKa的操作可靠性提高。另一方面，存储块BLKa的尺寸增加。当虚设存储器单元的数量减少时，存储块BLKa的尺寸减小。另一方面，存储块BLKa的操作可靠性可能会劣化。

为了高效地控制至少一个虚设存储器单元，虚设存储器单元可以具有所需的阈值电压。在存储块BLKa的擦除操作之前或之后，可以对全部或一些虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，虚设存储器单元的阈值电压控制向连接至相应虚设存储器单元的虚设字线所施加的电压，使得虚设存储器单元能够具有所需的阈值电压。

图5是例示根据本公开的实施方式的存储块的图。

参照图5，存储块BLKb可以包括多个单元串CS11′至CS1m′和CS21′至CS2m′。多个单元串CS11′至CS1m′和CS21′至CS2m′中的每个可以沿着+Z方向延伸。多个单元串CS11′至CS1m′和CS21′至CS2m′中的每个可以包括层叠在存储块BLKb下方的基板(未示出)上的至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST。

每个单元串的源极选择晶体管SST可以连接在公共源极线CSL和存储器单元MC1至MCn之间。布置在相同行上的单元串的源极选择晶体管可以连接至相同的源极选择线。布置在第一行上的单元串CS11′至CS1m′的源极选择晶体管可以连接至第一源极选择线SSL1。布置在第二行上的单元串CS21′至CS2m′的源极选择晶体管可以连接至第二源极选择线SSL2。在另一实施方式中，单元串CS11′至CS1m′和CS21′至CS2m′的源极选择晶体管可以共同连接至一条源极选择线。

每个单元串的第一存储器单元MC1至第n存储器单元MCn可以串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅电极可以分别连接至第一字线WL1至第n字线WLn。

每个单元串的漏极选择晶体管DST可以连接在对应的位线与存储器单元MC1至MCn之间。在行方向上布置的单元串的漏极选择晶体管可以连接至在行方向上延伸的漏极选择线。第一行上的单元串CS11′至CS1m′的漏极选择晶体管可以连接至第一漏极选择线DSL1。第二行上的单元串CS21′至CS2m′的漏极选择晶体管可以连接至第二漏极选择线DSL2。

因此，除了从图5中的每个单元串中排除了管式晶体管PT之外，图5的存储块BLKb具有与图4的存储块BLKa的电路相似的电路。

在另一实施方式中，可以提供偶数位线和奇数位线来代替第一位线BL1至第m位线BLm。另外，在行方向上布置的单元串CS11′至CS1m′或CS21′至CS2m′当中的偶数编号的单元串可以分别连接至偶数位线，并且在行方向上布置的单元串CS11′至CS1m′或CS21′至CS2m′当中的奇数编号的单元串可以分别连接至奇数位线。

在实施方式中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可以用作虚设存储器单元。例如，可以提供至少一个虚设存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCn之间的电场。另选地，可以提供至少一个虚设存储器单元以减小漏极选择晶体管DST与存储器单元MC1至MCn之间的电场。当虚设存储器单元的数量增加时，存储块BLKb的操作可靠性提高。另一方面，存储块BLKb的尺寸增加。当虚设存储器单元的数量减少时，存储块BLKb的尺寸减小。另一方面，存储块BLKb的操作可靠性可能会劣化。

为了高效地控制至少一个虚设存储器单元，虚设存储器单元可以具有所需的阈值电压。在存储块BLKb的擦除操作之前或之后，可以对全部或一些虚设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，虚设存储器单元的阈值电压控制向连接至相应虚设存储器单元的虚设字线所施加的电压，使得虚设存储器单元能够具有所需的阈值电压。

参照图6，每个编程循环可以包括向被选字线施加编程电压的操作和向被选字线施加验证电压的操作。施加编程电压的操作可以包括在编程阶段中，并且施加验证电压的操作可以包括在验证阶段中。施加编程电压的操作可以是增加存储器单元的阈值电压的操作，并且施加验证电压的操作可以是通过确定阈值电压来检查对应的存储器单元是否已经达到目标编程状态的操作。例如，第一编程循环可以包括向被选字线施加第一编程电压Vpgm1和多个验证电压Vvf1至Vvf7的操作。为了便于描述，例示了在所有编程循环中施加七个验证电压。然而，验证电压的数量不限于此，并且可以施加不同的验证电压。

随着编程循环被依次执行，编程电压可以被增加以步进电压ΔVpgm。这称为增量步进脉冲编程(ISPP)方法。例如，在第二编程循环中向被选字线施加的第二编程电压Vpgm2可以比第一编程电压Vpgm1高步进电压ΔVpgm。为了便于描述，例示了步进电压为固定的。然而，步进电压可以动态地改变。

在执行M个编程循环时达到目标编程状态的存储器单元可以处于编程禁止状态，使得不再执行编程操作。尽管执行了后续的编程循环，但是处于编程禁止状态的存储器单元的阈值电压可以被保持。例如，已经完全被编程到作为目标编程状态的第二编程状态P2的存储器单元可以在第三编程循环中处于编程禁止状态。在实施方式中，达到目标编程状态的存储器单元的位线可以被预充电到编程禁止电压。当位线被预充电到编程禁止电压时，存储器单元的沟道可以通过编程电压被自升压，并且存储器单元可以不被编程。

图7是例示根据本公开的实施方式的子块的图。

参照图7，例示了包括第一子块71和第二子块72的存储块70的实施方式。存储块70可以包括选择线和多条字线，并且选择线可以包括源极选择线SSL和漏极选择线DSL。另外，多条字线当中的上字线WL6-WL10可以包括在第一子块71中，而多条字线当中的下字线WL1-WL5可以包括在第二子块72中。此外，示意性地例示了图7所示的存储块70。存储块70可以包括数量大于图7所示的多条字线的数量的字线。

存储器装置100可以执行将数据存储在存储块70中的编程操作。存储器装置100可以执行擦除存储块70中存储的数据中的一部分的部分擦除操作。根据本公开的实施方式，存储器装置100可以执行将数据存储在其中第一子块71被部分地擦除的存储块70中的部分编程操作。在实施方式中，第二子块72可以是存储有数据的子块。存储器装置100可以在从上字线(例如，第十字线WL10)到下字线(例如，第一字线WL1)的方向上依次执行编程操作。在下子块(例如，第二子块72)被编程的状态下将数据存储在上子块(例如，第一子块71)中的部分编程操作中，可能发生编程干扰，其中来自源极线SL的电压无法向上传送到上子块。根据本公开的实施方式，存储器装置100可以在部分编程操作中控制向下子块的字线施加的电压电平以使得上子块被升压。也就是说，存储器装置100可以在部分编程操作中施加具有使下子块的存储器单元导通的电平的电压。存储器装置100使用源极线SL的电压，由此防止由于缺少编程电压而发生编程干扰。

此外，虚设字线CPWL位于第一子块71和第二子块72之间，其通过位线连接至第一子块71和第二子块72。根据本公开的实施方式，虚设存储器单元截止，以中断源极线SL和第一子块71之间的电压。

图8是例示根据本公开的实施方式的部分编程操作的定时图。

参照图8，例示了当执行部分编程操作时的字线WL、虚设字线CPWL、源极线SL、漏极选择线DSL和源极选择线SSL的电压电平。此外，在图8中，假设连接至下字线WLs_d的存储器单元处于编程状态，连接至上字线WLs_u的存储器单元处于擦除状态，并且对连接至上字线WLs_u当中的任何一条字线的存储器单元执行部分编程操作。

此外，部分编程操作可以包括向被选字线Sel.WL施加编程电压的编程阶段、向被选字线Sel.WL施加验证电压的验证阶段、以及向被选字线Sel.WL施加预充电电压的预充电阶段。此外，编程阶段、验证阶段和预充电阶段可以形成一个编程循环。

在编程阶段中，可以向未选字线Unsel.WLs_u施加电平低于向被选字线Sel.WL施加的编程电压的电平的电压。另外，可以向下字线WLs_d施加具有使存储器单元导通的恒定电平的电压。另外，向虚设字线CPWL施加具有接地(GND)电平的电压，以中断上字线WLs_u和下字线WLs_d之间的电压。另外，当向上字线WLs_u施加电压时，与上字线WLs_u相对应的沟道可以被升压。

在验证阶段中，可以向上字线WLs_u当中的未选字线Unsel.WLs_u和下字线WLs_d施加具有相同电平的电压。此外，可以向上字线WLs_u当中的被选字线Sel.WL施加用于验证编程状态的验证电压。根据要检查的编程状态，可以向被选字线Sel.WL施加不同的验证电压。另外，可能出现其中沟道的电平根据施加到被选字线Sel.WL的验证电压的电平而变为负的负升压效应。根据本公开的实施方式，存储器装置100可以向字线施加预充电电压来抑制负升压效应。

在预充电阶段中，可以向字线WL施加预充电电压，使得来自源极线SL的电压被传送到被选字线Sel.WL。另外，可以再次降低上字线WLs_u和虚设字线CPWL的电压电平。然而，因为下字线WLs_d的存储器单元处于编程状态，所以施加到下字线WLs_d的电压电平可以保持足够的时间从而使得来自源极线SL的电压被传送到上字线。随后，可以重复施加编程电压的编程阶段。

图9是例示根据本公开的实施方式的存储器装置100的操作方法的流程图。

存储器装置100可以执行部分擦除操作，该部分擦除操作擦除已完全编程的存储块中所包括的存储器单元当中的一些存储器单元中所存储的数据。例如，在第一子块和第二子块被编程的状态下，存储器装置100可以执行擦除第一子块中存储的数据的部分擦除操作(S910)。

此外，存储器装置100可以执行在由于部分擦除操作被执行而使存储块中包括的存储器单元当中的仅一些存储器单元被擦除的状态下执行重新编程的部分编程操作。也就是说，存储器装置100可以执行在部分擦除的存储器单元中再次存储数据的重新编程操作。例如，存储器装置100可以在第二子块被编程的状态下对第一子块执行编程操作(S920)。在实施方式中，存储器装置100可以通过使用向第一子块的被选字线施加编程电压的编程步骤、向被选字线施加验证电压的验证步骤、以及向被选字线施加预充电电压的预充电步骤，来执行编程操作。

在实施方式中，在编程步骤中，存储器装置100可以向第二子块的字线施加具有恒定电平的电压。另外，在编程步骤中，存储器装置100可以向第一子块的未选字线施加电平低于编程电压的电平的电压。在编程步骤中，存储器装置100可以向虚设字线施加电平等于或低于通过将与虚设字线相对应的沟道电位与虚设字线的阈值电压相加而获得的电平的电压。

在实施方式中，在验证步骤中，存储器装置100可以向第二子块的字线和第一子块的未选字线施加与验证电压具有不同电平的电压。

在实施方式中，在预充电步骤中，存储器装置100可以向第一子块的字线施加预充电电压，使得第一子块的沟道被升压。此外，在预充电步骤中，存储器装置100可以将向第二子块的字线施加的电压的电平保持在恒定电平，使得第二子块中包括的存储器单元导通。

此外，存储器装置100可以在从第一子块到第二子块的方向上执行编程操作。

图10是例示根据本公开的实施方式的存储器控制器1300的图。

参照图10，存储器控制器1300可以包括处理器1310、RAM 1320和ECC电路1330、ROM1360、主机接口1370和存储器接口1380。图10所示的存储器控制器1300可以是图1所示的存储器控制器200的实施方式。

处理器1310可以通过使用主机接口1370与主机2000通信，并执行逻辑操作来控制存储器控制器1300的操作。例如，处理器1310可以基于从主机2000或外部装置接收到的请求而加载程序命令、数据文件、数据结构等，并执行各种操作或生成命令和地址。例如，处理器1310可以生成编程操作、读取操作、擦除操作、暂停操作和参数设置操作所需的各种命令。

此外，处理器1310可以执行闪存转换层(FTL)的功能。处理器250可以通过FTL将由主机2000提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可以接收LBA作为输入，并且通过使用映射表来将LBA转换为PBA。根据映射单位，存在FTL的若干地址映射方法。代表性的地址映射方法包括页映射方法、块映射方法和混合映射方法。

此外，处理器1310可以在没有来自主机2000的任何请求的情况下生成命令。例如，处理器1310可以生成用于诸如以下的后台操作的命令：用于存储器装置100的损耗均衡的操作和用于存储器装置100的垃圾收集的操作。

RAM 1320可以用作处理器1310的缓冲存储器、工作存储器或缓存存储器。此外，RAM 1320可以存储处理器1310执行的代码和命令。RAM 1320可以存储由处理器1310处理的数据。此外，可以实现RAM 1320，包括静态RAM(SRAM)或动态RAM(DRAM)。

ECC电路1330可以检测编程操作或读取操作中的错误，并纠正检测到的错误。具体地，ECC电路1330可以根据纠错码(ECC)执行纠错操作。此外，ECC电路1330可以基于要写入到存储器装置100的数据来执行ECC编码。可以通过存储接口1380将对其执行了ECC编码的数据传送给存储器装置100。此外，ECC电路1330可以对通过存储器接口1380从存储器装置100接收的数据执行ECC解码。

ROM 1360可以用在用于存储用于存储器控制器1300的操作的各种信息的储存单元中。具体地，ROM 1360可以包括映射表，并且物理到逻辑地址信息和逻辑到物理地址信息可以存储在映射表中。此外，ROM 1360可以由处理器1310控制。

主机接口1370可以包括用于在主机2000和存储器控制器1300之间交换数据的协议。具体地，主机接口1370可以通过诸如以下的各种接口协议中的至少一种与主机2000通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、***组件互连(PCI)协议、PCI-快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机***接口(SCSI)协议、增强型小磁盘接口(ESDI)协议、集成驱动电子(IDE)协议和专用协议。

存储器接口1380可以在处理器1310的控制下通过使用通信协议与存储器装置100进行通信。具体地，存储器接口1380可以通过通道与存储器装置100通信命令、地址和数据。例如，存储器接口1380可以包括NAND接口。

图11是例示根据本公开的实施方式的存储卡***3000的图。

参照图11，存储卡***3000包括存储器控制器3100、存储器装置3200和连接器3300。

存储器控制器3100可以连接至存储器装置3200。存储器控制器3100可以访问存储器装置3200。例如，存储器控制器3100可以控制对存储器装置3200的读取操作、写入操作、擦除操作和后台操作。存储器控制器3100可以提供存储器装置3200和主机之间的接口。此外，存储器控制器3100可以驱动用于控制存储器装置3200的固件。

例如，存储器控制器3100可以包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和纠错器之类的组件。

存储器控制器3100可以通过连接器3300与外部装置通信。存储器控制器3100可以根据具体通信协议与外部装置(例如，主机)通信。例如，存储器控制器3100可以通过诸如以下的各种通信协议中的至少一种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入型MMC(eMMC)、***组件互连(PCI)、PCI快速(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机***接口(SCSI)、增强型小磁盘接口(ESDI)、集成驱动电子(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe。

可以用诸如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电式RAM(FRAM)和自旋转移力矩磁RAM(STT-MRAM)之类的各种类型的非易失性存储器来实现存储器装置3200。

存储器控制器3100和存储器装置3200可以集成到单个半导体装置中，以构成存储卡。例如，存储器控制器3100和存储器装置3200可以构成诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM和SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC和eMMC)、SD卡(SD、迷你SD、微型SD和SDHC)和通用闪存(UFS)之类的存储卡。

图12是例示根据本公开的实施方式的固态驱动器(SSD)***4000的图。

参照图12，SSD***4000包括主机4100和SSD 4200。SSD 4200通过信号连接器4001与主机4100交换信号SIG，并且通过电源连接器4002接收电源PWR。SSD 4200包括SSD控制器4210、多个闪存4221至422n、辅助电源4230和缓冲存储器4240。

在实施方式中，SSD控制器4210可以用作参照图1描述的存储器控制器200。SSD控制器4210可以响应于从主机4100接收到的信号SIG来控制多个闪存4221至422n。信号SIG可以是基于主机4100和SSD 4200之间的接口的信号。例如，信号SIG可以是由诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入型MMC(eMMC)、***组件互连(PCI)、PCI快速(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机***接口(SCSI)、增强型小磁盘接口(ESDI)、集成驱动电子(IDE)、火线、通用闪存(UFS)、WI-FI、蓝牙和NVMe之类的接口中的至少一种所定义的信号。

辅助电源4230可以通过电源连接器4002连接至主机4100。辅助电源4230可以接收从主机4100输入的电源PWR并对电源PWR充电。当来自主机4100的供电不顺畅时，辅助电源4230可以为SSD 4200供电。示意性地，辅助电源4230可以位于SSD 4200中，或位于SSD 4200外部。例如，辅助电源4230可以位于主板上，并且为SSD 4200提供辅助电源。

缓冲存储器4240可以作为SSD 4200的缓冲存储器进行操作。例如，缓冲存储器4240可以临时存储从主机4100接收的数据或从多个闪存4221至422n接收的数据，或者临时存储闪存4221至422n的元数据(例如，映射表)。缓冲存储器4240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM之类的易失性存储器，或诸如FRAM、ReRAM、STT-MRAM和PRAM之类的非易失性存储器。

图13是例示根据本公开的实施方式的用户***5000的图。

参照图13，用户***5000包括应用处理器5100、存储器模块5200、网络模块5300、储存模块5400和用户接口5500。

应用处理器5100可以驱动用户***5000中所包括的组件、操作***(OS)、用户程序等。应用处理器5100可以包括用于控制用户***5000中所包括的组件、接口、图形引擎等的控制器。应用处理器5100可以被提供为片上***(SoC)。

存储器模块5200可以作为用户***5000的主存储器、工作存储器、缓冲存储器或缓存存储器而操作。存储器模块5200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRM、DDR3 SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM之类的易失性随机存取存储器，或诸如PRAM、ReRAM、MRAM和FRAM之类的非易失性随机存取存储器。可以通过基于层叠式封装(PoP)进行封装来将应用处理器5100和存储器模块5200提供为一个半导体封装件。

网络模块5300可以与外部装置通信。网络模块5300可以支持诸如码分多址(CDMA)、全球移动通信***(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、Wimax、WLAN、UWB、蓝牙和Wi-Fi之类的无线通信。网络模块5300可以包括在应用处理器5100中。

储存模块5400可以存储数据。例如，储存模块5400可以存储从应用处理器5100接收的数据。另选地，储存模块5400可以向应用处理器5100发送其内所存储的数据。可以用包括例如相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存或具有三维结构的NAND闪存的非易失性半导体存储器装置来实现储存模块5400。储存模块5400可以被提供为用户***5000的诸如存储卡之类的可拆除驱动器或外部驱动器。

储存模块5400可以包括多个非易失性存储器装置，并且多个非易失性存储器装置可以与参照图1至图5描述的存储器装置100同等地操作。储存模块5400可以与参照图1描述的储存装置1000同等地操作。

用户接口5500可以包括用于向应用处理器5100输入数据或命令或向外部装置输出数据的接口。用户接口5500可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件之类的用户输入接口。用户接口5500可以包括诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器之类的用户输出接口。

根据本公开，提供了用于执行改进的部分编程操作的存储器装置及该存储器装置的操作方法。

虽然已经参照某些实施方式例示并描述了本公开，但是本领域技术人员将理解，在不脱离如所附权利要求及其等同物所限定的本公开的精神和范围的情况下，形式和细节上的各种改变可以应用于这些实施方式。因此，本公开的范围不应限于上述示例性实施方式，而应不仅由所附权利要求书而且由其等同物来确定。

在上述实施方式中，可以选择性地执行所有步骤，或者可以省略一些步骤。在每个实施方式中，步骤不一定按照所描述的次序执行，并且可以重新布置。在本说明书和附图中公开的实施方式仅是示例，以促进对本公开的理解，并且本公开不限于此。也就是说，对于本领域技术人员应当显而易见的是，可以基于本公开的技术范围做出各种修改。

此外，已经在附图和说明书中描述了本公开的实施方式。尽管这里使用特定术语，但是这些术语仅是为了解释本公开的实施方式。因此，本公开不限于上述实施方式，并且在本公开的精神和范围内可以有许多变型。对于本领域技术人员应当显而易见的是，除了本文公开的实施方式之外，还可以基于本公开的技术范围做出各种修改。

Claims

1.一种存储器装置，该存储器装置包括：

第一子块，所述第一子块包括字线；

第二子块，所述第二子块包括字线；

***电路，所述***电路向所述第一子块的字线和所述第二子块的字线施加电压；以及

控制逻辑，所述控制逻辑控制所述***电路以执行在所述第一子块中包括的多个存储器单元被擦除并且所述第二子块中包括的多个存储器单元被编程时将数据存储在所述第一子块中的部分编程操作，

其中，所述控制逻辑包括编程操作控制器，所述编程操作控制器控制所述***电路以在所述部分编程操作中向所述第一子块的字线中的被选字线施加验证电压并且然后向所述第二子块的字线施加具有恒定电平的电压。

2.根据权利要求1所述的存储器装置，其中，所述部分编程操作包括：

编程阶段，在所述编程阶段中向所述被选字线施加编程电压；

验证阶段，在所述验证阶段中向所述被选字线施加所述验证电压；以及

预充电阶段，在所述预充电阶段中向所述被选字线施加预充电电压。

3.根据权利要求2所述的存储器装置，其中，所述编程操作控制器：

保持向所述第二子块的字线的所述电压的所述恒定电平；以及

在所述编程阶段中向所述第一子块的字线中的未选字线施加具有比所述编程电压的电平低的电平的电压。

4.根据权利要求2所述的存储器装置，其中，所述编程操作控制器在所述验证阶段中向所述第二子块的字线和所述第一子块的字线中的未选字线施加与所述验证电压的电平不同的电平的电压。

5.根据权利要求2所述的存储器装置，其中，所述编程操作控制器在所述预充电阶段中向所述第一子块的字线施加所述预充电电压以使得所述第一子块的沟道被升压。

6.根据权利要求2所述的存储器装置，其中，所述编程操作控制器在所述编程阶段和所述预充电阶段中将向所述第二子块的字线施加的电压的电平保持在恒定电平以使得所述第二子块中包括的存储器单元导通。

7.根据权利要求1所述的存储器装置，该存储器装置还包括位于所述第一子块和所述第二子块之间的虚设字线，所述虚设字线通过位线连接至所述第一子块和所述第二子块。

8.根据权利要求7所述的存储器装置，其中，所述编程操作控制器在向所述被选字线施加编程电压时向所述虚设字线施加使与所述虚设字线相对应的存储器单元截止的电压。

9.根据权利要求1所述的存储器装置，其中，所述***电路还包括：电压发生器，所述电压发生器生成用于执行所述部分编程操作的电压。

10.根据权利要求1所述的存储器装置，其中，所述编程操作控制器控制所述***电路以在从所述第一子块到所述第二子块的方向上执行所述部分编程操作。

11.一种用于操作存储器装置的方法，所述存储器装置包括第一子块和第二子块，该方法包括以下步骤：

执行擦除所述第一子块中存储的数据的部分擦除操作；以及

执行在所述第二子块被编程的状态下对所述第一子块进行重新编程的部分编程操作，

其中，执行所述部分编程操作的步骤包括以下步骤：

向所述第一子块的被选字线施加编程电压的编程步骤；

向所述被选字线施加验证电压的验证步骤；以及

向所述被选字线施加预充电电压的预充电步骤。

12.根据权利要求11所述的方法，其中，在所述编程步骤中，向所述第二子块的字线施加具有恒定电平的电压。

13.根据权利要求11所述的方法，其中，在所述编程步骤中，向所述第一子块的未选字线施加具有比所述编程电压的电平低的电平的电压。

14.根据权利要求11所述的方法，其中，在所述验证步骤中，向所述第二子块的字线和所述第一子块的未选字线施加具有与所述验证电压的电平不同的电平的电压。

15.根据权利要求11所述的方法，其中，在所述预充电步骤中，向所述第一子块的字线施加所述预充电电压，使得所述第一子块的沟道被升压。

16.根据权利要求11所述的方法，其中，在所述预充电步骤中，向所述第二子块的字线施加的电压的电平保持在恒定电平，使得所述第二子块中包括的存储器单元导通。

17.根据权利要求11所述的方法，其中，在所述编程步骤中，向虚设字线施加电平等于或低于通过将所述虚设字线相对应的沟道电位和所述虚设字线的阈值电压相加而获得的电平的电压。

18.根据权利要求11所述的方法，其中，在从所述第一子块到所述第二子块的方向上执行所述部分编程操作。