CN115188830A - 垂直结构的薄膜晶体管及电子器件 - Google Patents

垂直结构的薄膜晶体管及电子器件 Download PDF

Info

Publication number
CN115188830A
CN115188830A CN202210895874.2A CN202210895874A CN115188830A CN 115188830 A CN115188830 A CN 115188830A CN 202210895874 A CN202210895874 A CN 202210895874A CN 115188830 A CN115188830 A CN 115188830A
Authority
CN
China
Prior art keywords
thin film
film transistor
conductor portion
insulating substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210895874.2A
Other languages
English (en)
Inventor
李治福
刘广辉
艾飞
宋德伟
罗成志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202210895874.2A priority Critical patent/CN115188830A/zh
Publication of CN115188830A publication Critical patent/CN115188830A/zh
Priority to US18/050,753 priority patent/US20240038900A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种垂直结构的薄膜晶体管及电子器件，该垂直结构的薄膜晶体管包括绝缘基底、及设置于绝缘基底上的有源层，有源层包括叠层设置的第一导体部、有源段和第二导体部；本申请中通过设置第一导体部在绝缘基底上的正投影与第二导体部在绝缘基底上的正投影部分重合，从而避免薄膜晶体管制作过程中的污染离子由绝缘基底方向侵入有源段中，进而实现提升薄膜晶体管性能可靠性的效果。

Description

垂直结构的薄膜晶体管及电子器件
技术领域
本申请涉及显示技术领域，尤其涉及一种垂直结构的薄膜晶体管及电子器件。
背景技术
目前液晶显示面板(Liquid Crystal Display，LCD)和有机发光二极管(OrganicLight Emitting Diode，OLED)移动终端等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
在现有技术中，已知将像素、驱动、多路复用、控制、逻辑等IC(IntegratedCircuit)电路集成在玻璃基板(system on glass，SOG)上可以提高半导体器件集成度、降低对IC芯片的依赖性；而为了实现SOG需要提高现有薄膜晶体管(Thin Film Transistor，TFT)的集成度、最大工作频率和电流密度，其中，由于薄膜晶体管导通时的电性能与有源层对应于所述源极和所述漏极之间的部分(即所述有源层的沟道(channel)长度)有关，为了实现上述效果，需要使薄膜晶体管具有更短的沟道长度和更小的体积；然而传统的薄膜晶体管在制作过程中，在基底上通过现有曝光设备制作“I”型有源层时，其掩模图案的最小尺寸一般大于2μm，因此在现有技术中，很难实现所述薄膜晶体管的短沟道化；并且随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，使得亚阈值漏电(Subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。
发明内容
本申请实施例提供一种显示面板及移动终端，用以缓解相关技术中的不足。
为实现上述功能，本申请实施例提供的技术方案如下：
本申请实施例提供一种垂直结构的薄膜晶体管，包括：
绝缘基底；
有源层，设置于所述绝缘基底上，所述有源层包括叠层设置的第一导体部、有源段和第二导体部；
其中，所述第一导体部在所述绝缘基底上的正投影与所述第二导体部在所述绝缘基底上的正投影部分重合。
在本申请实施例所提供的垂直结构的薄膜晶体管中，所述第二导体部的厚度大于所述第一导体部的厚度。
在本申请实施例所提供的垂直结构的薄膜晶体管中，所述第二导体部的厚度大于所述第一导体部的厚度的两倍。
在本申请实施例所提供的垂直结构的薄膜晶体管中，在垂直于所述绝缘基底的方向上，所述第二导体部的厚度大于或等于50纳米，且小于或等于300微米，所述第一导体部的厚度大于或等于10纳米，且小于或等于100微米。
在本申请实施例所提供的垂直结构的薄膜晶体管中，所述有源层包括层叠设置于所述绝缘基底上的第一有源层、第二有源层以及第三有源层；
其中，所述有源层包括掺杂了离子的所述第一导体部，所述第三有源层包括掺杂了离子的所述第二导体部。
在本申请实施例所提供的垂直结构的薄膜晶体管中，所述有源段的形状与所述第二导体部的形状相同。
在本申请实施例所提供的垂直结构的薄膜晶体管中，所述第二导体部的掺杂离子浓度小于所述第一导体部的掺杂离子浓度。
在本申请实施例所提供的垂直结构的薄膜晶体管中，所述垂直结构的薄膜晶体管还包括位于所述有源层的侧壁上的栅极，所述栅极在所述有源层的侧壁上的正投影覆盖所述有源段。
在本申请实施例所提供的垂直结构的薄膜晶体管中，所述栅极在所述绝缘基底上的正投影与所述有源段在所述绝缘基底上的正投影的一侧重叠。
在本申请实施例所提供的垂直结构的薄膜晶体管中，所述栅极在所述绝缘基底上的正投影与所述有源段在所述绝缘基底上的正投影的两个或者多侧重叠。
在本申请实施例所提供的垂直结构的薄膜晶体管中，所述垂直结构的薄膜晶体管还包括：
遮光层，设置于所述绝缘基底和所述有源层之间，所述遮光层在所述绝缘基底上的正投影至少覆盖所述有源段在所述基底上的正投影，且所述栅极与所述遮光层连接。
在本申请实施例所提供的垂直结构的薄膜晶体管中，所述有源段的厚度大于或等于0.1微米，且小于或等于1微米。
在本申请实施例所提供的垂直结构的薄膜晶体管中，所述垂直结构的薄膜晶体管还包括位于所述有源层远离基底一侧的第一金属层，所述第一金属层与所述第一导体部连接；
其中，所述第一导体部包括与所述有源段连接的第一导体子部、及与所述第一金属层连接的第二导体子部，所述第一导体子部在所述基底上的正投影与所述第二导体部在所述基底上的正投影重叠，所述第二导体子部在所述基底上的正投影与所述第二导体部在所述基底上的正投影互不交叠。
本申请实施例提供一种电子器件，所述电子器件包括上述任一所述的垂直结构的薄膜晶体管。
本申请实施例的有益效果：本申请实施例提供一种垂直结构的薄膜晶体管及电子器件，所述垂直结构的薄膜晶体管包括绝缘基底、及设置于所述绝缘基底上的有源层，所述有源层包括叠层设置的第一导体部、有源段和第二导体部；本申请实施例通过设置所述第一导体部在所述绝缘基底上的正投影与所述第二导体部在所述绝缘基底上的正投影部分重合，从而避免现有薄膜晶体管制作过程中的污染离子由绝缘基底方向侵入有源段中，进而实现提升薄膜晶体管性能可靠性的效果；同时，通过将所述第一导体部、所述有源段和所述第二导体部设置成垂直于所述绝缘基底方向的层叠结构，从而减小了沟道长度，降低短沟道效应，提升了开态电流，降低了功耗；并且进一步缩小所述垂直结构的薄膜晶体管所占用面积减小，提高了开口率，提升了所述垂直结构的薄膜晶体管的集成度，有利于开发高PII、高刷新率产品以及实现部分IC功能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有薄膜晶体管的俯视截面图；
图2为图1中沿A-A′方向的剖面结构示意图；
图3为图1中沿B-B′方向的剖面结构示意图。
图4为本申请实施例所提供的垂直结构的薄膜晶体管的第一种俯视截面图；
图5为图4中沿A-A′方向的剖面结构示意图；
图6为图4中沿B-B′方向的剖面结构示意图；
图7为本申请实施例所提供的垂直结构的薄膜晶体管的第二种俯视截面图；
图8为图7中沿B-B′方向的剖面结构示意图；
图9为本申请实施例所提供的垂直结构的薄膜晶体管的第三种俯视截面图；
图10为图9中沿B-B′方向的剖面结构示意图；
图11为本申请实施例所提供垂直结构的薄膜晶体管的制作方法的流程图；
图12A至图12J为图11中垂直结构的薄膜晶体管制作的结构工艺流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种垂直结构的薄膜晶体管及电子器件。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参阅图4～图12J，本申请实施例提供一种垂直结构的薄膜晶体管及电子器件，所述垂直结构的薄膜晶体管10包括：
绝缘基底11；
有源层21，设置于所述绝缘基底11上，所述有源层21包括叠层设置的第一导体部21A、有源段21B和第二导体部21C；
其中，所述第一导体部21A在所述绝缘基底11上的正投影与所述第二导体部21C在所述绝缘基底11上的正投影部分重合。
请参阅图1、图2和图3；其中，图1为现有薄膜晶体管的俯视截面图；图2为图1中沿A-A′方向的剖面结构示意图；图3为图1中沿B-B′方向的剖面结构示意图。
现有薄膜晶体管包括绝缘基底11、及依次层叠设置于所述绝缘基底11上的遮光层12、缓冲层13、有源层21、栅极23绝缘层22、栅极23、层间绝缘层24、源极25A和漏极25B；需要说明的是，本实施例对现有薄膜晶体管的种类不做具体限制，本实施例仅以现有显示面板包括顶栅型薄膜晶体管为例对本申请的技术方案进行举例说明。
可以理解的是，随着显示面板行业的不断发展，消费者对显示面板有窄边框、高开口率、高亮度、高分辨率等参数提出了越来越高的要求，而为了实现上述效果，需要提高现有薄膜晶体管(Thin Film Transistor，TFT)的集成度、最大工作频率和电流密度，其中，由于薄膜晶体管导通时的电性能与有源层对应于所述源极和所述漏极之间的部分(即所述有源层的沟道(channel)长度)有关，因此，需要使薄膜晶体管具有更短的沟道长度和更小的体积；但在传统的薄膜晶体管制作过程中，在绝缘基底上通过现有曝光设备制作“I”型有源层时，其掩模图案的最小尺寸一般大于2μm，因此在现有技术中，很难实现所述薄膜晶体管的短沟道化。
本申请实施例通过设置所述有源层21包括叠层设置的第一导体部21A、有源段21B和第二导体部21C，所述垂直结构的薄膜晶体管10的沟道210位于所述第一导体部21A和所述第二导体部21C之间，即，在本实施例中，所述垂直结构的薄膜晶体管10的沟道210长度由所述有源段21B的厚度决定，因此，尽管有曝光设备的限制，但由于可以控制所述有源段21B的厚度，因此所述沟道210的长度可以独立于所述曝光设备进行控制，即，实现薄膜晶体管的短沟道化，提升了开态电流，降低了功耗；并且进一步缩小所述垂直结构的薄膜晶体管所占用面积减小，提高了开口率，提升了所述垂直结构的薄膜晶体管的集成度，有利于开发高PII、高刷新率产品；同时，由于本实施例所提供的垂直结构的薄膜晶体管具有尺寸小、集成度高特点，因此还可以实现IC的数据存储，电压变换等功能。
同时，本申请实施例通过设置所述第一导体部21A在所述绝缘基底11上的正投影与所述第二导体部21C在所述绝缘基底11上的正投影部分重合，从而避免现有薄膜晶体管制作过程中的污染离子由绝缘基底11方向侵入有源段21B中，进而实现提升薄膜晶体管性能可靠性的效果。
现结合具体实施例对本申请的技术方案进行描述。
在一实施例中，请结合图4、图5和图6；其中，图4为本申请实施例所提供的垂直结构的薄膜晶体管的第一种俯视截面图；图5为图4中沿A-A′方向的剖面结构示意图；图6为图4中沿B-B′方向的剖面结构示意图。
本实施例提供一种垂直结构的薄膜晶体管10，所述垂直结构的薄膜晶体管10包括绝缘基底11、及设置于绝缘基底11上的有源层21；其中，所述有源层21包括层叠设置于所述绝缘基底11上的第一导体部21A、有源段21B以及第二导体部21C。
可以理解的是，本实施例通过设置所述有源层21包括叠层设置的第一导体部21A、有源段21B和第二导体部21C，所述垂直结构的薄膜晶体管10的沟道210位于所述第一导体部21A和所述第二导体部21C之间，即，在本实施例中，所述垂直结构的薄膜晶体管10的沟道210长度可以由所述有源段21B的厚度决定，因此，尽管有曝光设备的限制，但由于可以控制所述有源段21B的厚度，因此所述沟道210的长度可以独立于所述曝光设备进行控制，从而实现薄膜晶体管的短沟道化。
优选地，在本实施例中，所述有源段21B的厚度大于或等于0.01微米，且小于或等于0.1微米，其中，所述有源段21B的厚度优选为0.02微米、0.03微米或0.04微米；可以理解的是，在本实施例中，所述垂直结构的薄膜晶体管10的沟道210长度可以由所述有源段21B的厚度决定，因此，相对于传统的薄膜晶体管在制作过程中受曝光设备的限制，其沟道210长度通常大于2微米，本实施例通过设置所述有源层21包括叠层设置的第一导体部21A、有源段21B和第二导体部21C，其中，所述有源段21B的厚度大于或等于0.01微米，且小于或等于0.1微米，从而减小了沟道210长度，降低短沟道效应，提升了开态电流，降低了功耗，并且进一步缩小所述薄膜晶体管的面积，有利于实现微型薄膜晶体管的制作。
需要说明的是，在本实施例中，所述有源层21包括层叠设置于所述绝缘基底11上的第一有源层、第二有源层以及第三有源层；其中，所述有源层21包括掺杂了离子的所述第一导体部21A，所述第三有源层包括掺杂了离子的所述第二导体部21C，即，在本实施例中，所述有源层21为所述第一有源层、所述第二有源层以及所述第三有源层堆叠而成，所述第一导体部21A中包括掺杂离子，所述第二导体部21C中包括掺杂离子。
进一步地，在本实施例中，所述有源段21B的形状与所述第二导体部21C的形状相同，所述第一导体部21A在所述绝缘基底11上的正投影与所述第二导体部21C在所述绝缘基底11上的正投影部分重合；具体地，所述有源段21B在所述绝缘基底11上的正投影与所述第二导体部21C在所述绝缘基底11上的正投影重叠，所述有源段21B和所述第二导体部21C具有相同的投影图案。
可以理解的是，在现有薄膜晶体管制作过程中，由于显示面板的制备过程中引入的离子污染等原因，可能会导致污染离子由所述衬底的一侧朝着有源层21扩散，从而破坏所述薄膜晶体管的稳定性，本实施例通过设置所述有源段21B的形状与所述第二导体部21C的形状相同，所述第一导体部21A在所述绝缘基底11上的正投影与所述第二导体部21C在所述绝缘基底11上的正投影部分重合，从而避免现有薄膜晶体管制作过程中的污染离子由绝缘基底11方向侵入有源段21B中，进而实现提升薄膜晶体管性能可靠性的效果。
需要说明的是，在本实施例中，所述第一导体部21A的厚度大于或等于10纳米，且小于或等于100纳米，其中，所述第一导体部21A的厚度优选为35纳米、45纳米或55纳米。
在本实施例中，所述有源层21的材料包括但不限于多晶硅、非晶硅和氧化物半导体材料中的一种，优选地，在本实施例中以所述有源层21的材料包括多晶硅为例对本申请的技术方案进行举例说明；
进一步地，在本实施例中，所述第一导体部21A和所述第二导体部21C均可以由硅化物制成以高浓度掺杂n型杂质的多晶硅，所述硅化物包括但不限于非晶硅(a-s i)，所述第二导体部21C的厚度大于所述第一导体部21A的厚度；具体地，所述第二导体部21C的厚度大于所述第一导体部21A的厚度的两倍；可以理解的是，在现有技术中，在进行薄膜晶体管制备时，业内通常会利用等离子气体对有源层21中用于与源极25A和漏极25B接触的位置进行导体化处理，从而减小源极25A和漏极25B的搭接阻抗，进而提升薄膜晶体管的性能，等离子气体容易扩散，从而致使有源层21的沟道210形成导体，进而失去半导体性能或者造成薄膜晶体管沟道210长度在基板上分布均一性较差等问题。
可以理解的是，所述第一导体部21A和所述第二导体部21C均可以由硅化物制成以高浓度掺杂n型杂质的多晶硅仅用于举例说明；例如在另一实施例中，所述第一导体部21A和所述第二导体部21C均为N型重掺杂非晶硅层，从而在制作所述垂直结构的薄膜晶体管10时，无需额外进行离子注入，进而避免当所述第二导体部21C由硅化物制成以高浓度掺杂n型杂质的多晶硅时，等离子气体存在由所述第二导体部21C扩散到所述有源段21B中的风险。
本实施例通过设置所述第二导体部21C的厚度大于所述第一导体部21A的厚度，从而避免在所述有源段21B上形成第二导体部21C时，等离子气体向所述有源段21B的方向扩散，进而维持所述垂直结构的薄膜晶体管10的工作稳定性。
需要说明的是，在本实施例中，所述第二导体部21C的厚度大于或等于50纳米，且小于或等于300纳米，其中，所述第二导体部21C的厚度优选为100纳米、150纳米或200纳米。
进一步地，在本实施例中，所述第二导体部21C的掺杂离子浓度小于所述第一导体部21A的掺杂离子浓度；可以理解的是，在本实施例中，将掺杂离子浓度较低的所述第二导体部21C形成在所述有源段21B上，使得所述第二导体部21C中的掺杂离子不易扩散进入所述有源段21B中，这有利于改善薄膜晶体管结构中的短沟道效应，从而优化所述垂直结构的薄膜晶体管10的性能。
在本实施例中，所述垂直结构的薄膜晶体管10包括层叠设置于所述绝缘基底11上的缓冲层13、所述有源层21、栅极23绝缘层22、栅极23、层间绝缘层24以及第一金属层，其中，所述第一金属层包括与所述第一导体部21A连接的漏极25B、及与所述第二导体部21C连接的源极25A。
其中，所述栅极23在所述有源层21的侧壁211上的正投影覆盖所述有源段21B；具体地，在本实施例中，所述栅极23在所述绝缘基底11上的正投影与所述有源段21B在所述绝缘基底11上的正投影的一侧重叠，从而使所述栅极23能够调节所述垂直结构的薄膜晶体管10的沟道210电流。
在本实施例中，所述垂直结构的薄膜晶体管10还包括穿过所述层间绝缘层24和所述栅极23绝缘层22的第一过孔241和第二过孔242，所述漏极25B通过所述第一过孔241与所述第一导体部21A连接，所述源极25A通过所述第二过孔242与所述第二导体部21C连接；进一步地，所述第一导体部21A包括与所述有源段21B连接的第一导体子部21A1、及与所述漏极25B连接的第二导体子部21A2，所述第一导体子部21A1在所述基底上的正投影与所述第二导体部21C在所述基底上的正投影重叠，所述第二导体子部21A2在所述基底上的正投影与所述第二导体部21C在所述基底上的正投影互不交叠，即，在本实施例中，沿所述源极25A指向所述漏极25B的方向，所述第一导体部21A的长度大于所述第二导体部21C的长度，其中，所述第一过孔241位于所述第二导体子部21A2上，所述第二过孔242位于所述第二导体部21C上，从而方便所述漏极25B与所述第一导体部21A的连接，且相对于现有薄膜晶体管，本实施例增大了所述源极25A和所述漏极25B之间的间距，避免了源极25A和漏极25B之间发生接触短路，有利于提高产品的生产良率。
在本实施例中，所述垂直结构的薄膜晶体管10还包括位于所述绝缘基底11和所属缓冲层13之间的遮光层12，所述遮光层12在所述绝缘基底11上的正投影至少覆盖所述有源段21B在所述绝缘基底11上的正投影；其中，所述遮光层12可以对射向所述有源段21B的光进行遮挡，从而减少因光照射所述有源段21B产生的光生载流子导致的漏电流增加，进而保持所述垂直结构的薄膜晶体管10工作时的稳定性。
在另一实施例中，请参阅图7和图8；其中，图7为本申请实施例所提供的垂直结构的薄膜晶体管的第二种俯视截面图；图8为图7中沿B-B′方向的剖面结构示意图。
在本实施例中，所述垂直结构的薄膜晶体管的结构与上述实施例所提供的垂直结构的薄膜晶体管结构相似，具体请参照上述实施例中的垂直结构的薄膜晶体管的描述，此处不再赘述，两者的区别仅在于：
在本实施例中，所述栅极23在所述绝缘基底11上的正投影与所述有源段21B在所述绝缘基底11上的正投影的两个或者多侧重叠；相对于上述实施例，本实施例通过设置所述栅极23在所述绝缘基底11上的正投影与所述有源段21B在所述绝缘基底11上的正投影的两个或者多侧重叠，从而控制所述沟道210的宽度，进一步调节所述垂直结构的薄膜晶体管10的沟道210电流。
在另一实施例中，请参阅图9和图10；其中，图9为本申请实施例所提供的垂直结构的薄膜晶体管的第三种俯视截面图；图10为图9中沿B-B′方向的剖面结构示意图。
在本实施例中，所述垂直结构的薄膜晶体管的结构与上述实施例所提供的垂直结构的薄膜晶体管结构相似，具体请参照上述实施例中的垂直结构的薄膜晶体管的描述，此处不再赘述，两者的区别仅在于：
在本实施例中，所述栅极23在所述有源层21的侧壁211上的正投影覆盖所述有源段21B，且所述栅极23与所述遮光层12连接；可以理解的是，所述栅极23与所述遮光层12连接，从而在所述垂直结构的薄膜晶体管10工作时，所述遮光层12上具有与所述栅极23相同的电位，所述栅极23和所述遮光层12共同向所述有源段21B加载电场，从而提高了所述垂直结构的薄膜晶体管10对沟道210的控制能力。
本申请实施例还提供一种垂直结构的薄膜晶体管10的制作方法，请结合图11及图12A至图12J；其中，图11为本申请实施例所提供垂直结构的薄膜晶体管10的制作方法的流程图；图12A至图12J为图11中垂直结构的薄膜晶体管10制作的结构工艺流程图。
在本实施例中，所述垂直结构的薄膜晶体管10的制作方法包括以下步骤：
步骤S100：提供一绝缘基底11。
其中，当所述绝缘基底11为刚性衬底时，材料可以是金属或玻璃，当所述绝缘基底11为柔性衬底时，材料可以包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基树脂、环氧基树脂、聚氨酯基树脂、纤维素树脂、硅氧烷树脂、聚酰亚胺基树脂、聚酰胺基树脂中的至少一种。
步骤S200：在所述绝缘基底11上形成有源层21，所述有源层21包括叠层设置的第一导体部21A、有源段21B和第二导体部21C；其中，所述第一导体部21A在所述绝缘基底11上的正投影与所述第二导体部21C在所述绝缘基底11上的正投影部分重合。
需要说明的是，在本实施例中，所述有源段21B的形状与所述第二导体部21C的形状相同；在所述步骤S200之前，所述垂直结构的薄膜晶体管10的制作方法还包括以下步骤：
步骤S110：在所述绝缘基底11上依次形成遮光层12和缓冲层13，如图12A所示；所述遮光层12的厚度大于或等于10纳米，且小于或等于300纳米，所述遮光层12的材料包括但不限于金属材料，所金属材料包括但不限于钼(Mo)、钛(Ti)、镍(Ni)其中的一种或多种合金；所述缓冲层13的材料包括但不限于单层氮化硅(Si3N4)、单层二氧化硅(SiO2)、单层氮氧化硅(SiONx)，或是以上膜层的双层结构。
具体地，在本实施例中，所述步骤S200包括以下步骤：
步骤S201：在所述缓冲层13上形成第一非晶硅层，并对所述第一非晶硅层进行结晶处理以形成第一多晶硅薄膜；具体的，在所述缓冲层13上沉积一层非晶硅材料(a-si)以形成所述第一非晶硅层，所述第一非晶硅层的厚度大于或等于10纳米，且小于或等于100纳米，其中，所述第一非晶硅层的厚度优选为35纳米、45纳米或55纳米；对所述第一非晶硅层进行准分子激光退火(ELA)处理以形成所述第一多晶硅薄膜。
步骤S202：对所述第一多晶硅薄膜图案化处理形成第一多晶硅图案，具体地，利用一道光罩，采用正型光阻通过黄光、蚀刻制程对所述第一多晶硅薄膜进行图形化处理，从而在所述缓冲层13上形成所述第一多晶硅图案。
步骤S203:对所述第一多晶硅图案进行离子注入，从而形成所述第一导体部21A，如图12B和图12C所示；其中，所述第一多晶硅图案中掺入的离子为硼离子或者磷离子。
步骤S204：在所述第一导体部21A上形成第二非晶硅层，并对所述第二非晶硅层进行结晶处理以形成第二多晶硅薄膜；具体的，在所述第一导体部21A上沉积一层非晶硅材料(a-si)以形成所述第二非晶硅层，所述第二非晶硅层的厚度大于或等于10纳米，且小于或等于100纳米，其中，所述第二非晶硅层的厚度优选为20纳米、30纳米或40纳米；对所述第二非晶硅层进行准分子激光退火(ELA)处理以形成所述第二多晶硅薄膜。
步骤S205：对所述第二多晶硅薄膜图案化处理形成所述有源段21B；具体地，利用一道光罩，采用正型光阻通过黄光、蚀刻制程对所述第二多晶硅薄膜进行图形化处理，从而在所述第一导体部21A上形成所述有源段21B；其中，所述有源段21B在所述绝缘基底11上的正投影与所述第一导体部21A在所述绝缘基底11上的正投影部分重合。
步骤S206：在所述有源段21B上形成第三非晶硅层，并对所述第三非晶硅层进行结晶处理以形成第三多晶硅薄膜；具体的，在所述有源段21B上沉积一层非晶硅材料(a-si)以形成所述第三非晶硅层，所述第三非晶硅层的厚度大于或等于50纳米，且小于或等于300纳米，其中，所述第三非晶硅层的厚度优选为100纳米、150纳米或200纳米；对所述第三非晶硅层进行准分子激光退火(ELA)处理以形成所述第三多晶硅薄膜。
步骤S207：对所述第三多晶硅薄膜图案化处理形成第二多晶硅图案，具体地，利用一道光罩，采用正型光阻通过黄光、蚀刻制程对所述第三多晶硅薄膜进行图形化处理，从而在所述缓冲层13上形成所述第二多晶硅图案。
步骤S208:对所述第二多晶硅图案进行离子注入，从而形成所述第二导体部21C，其中，所述第二导体部21C的形状于所述有源段21B的形状相同，所述第二导体部21C在所述绝缘基底11上的正投影与所述第一导体部21A在所述绝缘基底11上的正投影部分重合，优选地，在本实施例中，所述第一导体部21A在所述绝缘基底11上的正投影覆盖所述第二导体部21C在所述绝缘基底11上的正投影，如图12D和图12E所示。
需要说明的是，在本实施例中，所述第二多晶硅图案中掺入的离子为硼离子或者磷离子，进一步地，所述第二导体部21C的掺杂离子浓度小于所述第一导体部21A的掺杂离子浓度；可以理解的是，在本实施例中，将掺杂离子浓度较低的所述第二导体部21C形成在所述有源段21B上，使得所述第二导体部21C中的掺杂离子不易扩散进入所述有源段21B中，这有利于改善薄膜晶体管结构中的短沟道效应，从而优化所述垂直结构的薄膜晶体管10的性能。
并且，本实施例通过设置所述第三非晶硅层的厚度大于或等于50纳米，且小于或等于300纳米，所述第一非晶硅层的厚度大于或等于10纳米，且小于或等于100纳米，从而使所述第二导体部21C的厚度大于所述第一导体部21A的厚度，进而避免在所述有源段21B上形成第二导体部21C时，等离子气体向所述有源段21B的方向扩散，以达到维持所述垂直结构的薄膜晶体管10的工作稳定性的效果。
进一步地，可以理解的是，本实施例通过设置所述有源层21包括叠层设置的第一导体部21A、有源段21B和第二导体部21C，所述垂直结构的薄膜晶体管10的沟道210位于所述第一导体部21A和所述第二导体部21C之间，即，在本实施例中，所述垂直结构的薄膜晶体管10的沟道210长度可以由所述有源段21B的厚度决定，因此，尽管有曝光设备的限制，但由于可以控制所述有源段21B的厚度，因此所述沟道210的长度可以独立于所述曝光设备进行控制，即，实现薄膜晶体管的短沟道化。
同时，在现有薄膜晶体管制作过程中，由于显示面板的制备过程中引入的离子污染等原因，可能会导致污染离子由所述衬底的一侧朝着有源层21扩散，从而破坏所述薄膜晶体管的稳定性，本实施例通过设置所述有源段21B的形状与所述第二导体部21C的形状相同，所述第一导体部21A在所述绝缘基底11上的正投影与所述第二导体部21C在所述绝缘基底11上的正投影部分重合，从而避免现有薄膜晶体管制作过程中的污染离子由绝缘基底11方向侵入有源段21B中，进而实现提升薄膜晶体管性能可靠性的效果。
在本实施例中，所述垂直结构的薄膜晶体管10的制作方法还包括以下步骤：
步骤S300：在所述有源层21远离所述绝缘基底11的一侧形成栅极23绝缘层22，如图12F和图12G所示；其中，所述栅极23绝缘层22覆盖所述有源层21，从而对所述有源层21起到阻隔水氧以及绝缘的作用，所述栅极23绝缘层22的厚度大于或等于30纳米，且小于或等于200纳米，所述栅极23绝缘层22的材料包括但不限于单层氮化硅(Si3N4)、单层二氧化硅(SiO2)、单层氮氧化硅(SiONx)，或是以上膜层的双层结构。
步骤S400：在所述栅极23绝缘层22远离所述有源层21的一侧形成栅极23，所述栅极23在所述有源层21的侧壁211上的正投影覆盖所述有源段21B；具体地，在本实施例中，所述栅极23在所述绝缘基底11上的正投影与所述有源段21B在所述绝缘基底11上的正投影的一侧重叠，从而使所述栅极23能够调节所述垂直结构的薄膜晶体管10的沟道210电流，如图12F和图12E所示。
其中，所述栅极23的厚度大于或等于0.1微米，且小于或等于1微米，所述栅极23的材料为金属材料，所述金属材料包括但不限于钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)和钨(W)中的至少一种金属，本实施例对此不做具体限制。
步骤S500：在所述栅极23远离所述栅极23绝缘层22的一侧形成层间绝缘层24，所述层间绝缘层24覆盖所述栅极23，从而对所述栅极23起到阻隔水氧以及绝缘的作用，所述层间绝缘层24的材料包括但不限于单层氮化硅(SiNx)、单层氧化硅(SiOx)，或是以上膜层的双层结构。
步骤S600:通过一光罩制程，在所述栅极23绝缘层22和所述层间绝缘层24上开设第一过孔241和第二过孔242，其中，所述第一过孔241穿过所述栅极23绝缘层22和所述层间绝缘层24，且暴露部分所述第一导体部21A，所述第二过孔242穿过所述栅极23绝缘层22和所述层间绝缘层24，且暴露部分所述第二导体部21C，如图12H和图12I所示。
步骤S700:在所述层间绝缘层24远离所述栅极23的一侧形成源极25A和漏极25B，所述漏极25B通过所述第一过孔241与所述第一导体部21A连接，所述源极25A通过所述第二过孔242与所述第二导体部21C连接。
其中，所述第一导体部21A包括与所述有源段21B连接的第一导体子部21A1、及与所述漏极25B连接的第二导体子部21A2，所述第一导体子部21A1在所述基底上的正投影与所述第二导体部21C在所述基底上的正投影重叠，所述第二导体子部21A2在所述基底上的正投影与所述第二导体部21C在所述基底上的正投影互不交叠，所述第一过孔241位于所述第二导体子部21A2上，如图12J所示。
其中，所述源极25A的材料以及所述漏极25B的材料均为金属材料，所述金属材料包括但不限于钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)和钨(W)中的至少一种金属，本实施例对此不做具体限制。
需要说明的是，请结合图4，在本实施例中，所述图12A、所述图12C、所述图12C、所述图12E、所述图12G以及所述图12I为所述图4中沿B-B′方向的截面示意图，所述图12B、所述图12D、图12F、图12H以及所述图12J为所述图4中沿A-A′方向的截面示意图。
需要说明的是，在另一实施例中，所述步骤S200还可以包括以下步骤：
步骤S201：在所述缓冲层13上形成第一导体部21A，所述第一导体部21A为N型重掺杂非晶硅层。
步骤S202：在所述第一导体部21A上形成非晶硅层，并对所述非晶硅层进行结晶处理以形成多晶硅薄膜；具体的，在所述第一导体部21A上沉积一层非晶硅材料(a-si)以形成所述非晶硅层，所述非晶硅层的厚度大于或等于10纳米，且小于或等于100纳米，其中，所述非晶硅层的厚度优选为20纳米、30纳米或40纳米；对所述非晶硅层进行准分子激光退火(ELA)处理以形成所述多晶硅薄膜。
步骤S203：对所述多晶硅薄膜图案化处理形成所述有源段21B；具体地，利用一道光罩，采用正型光阻通过黄光、蚀刻制程对所述多晶硅薄膜进行图形化处理，从而在所述第一导体部21A上形成所述有源段21B；其中，所述有源段21B在所述绝缘基底11上的正投影与所述第一导体部21A在所述绝缘基底11上的正投影部分重合。
步骤S204：在所述有源段21B上形成第二导体部21C，所述第二导体部21C为N型重掺杂非晶硅层；其中，所述第二导体部21C的形状于所述有源段21B的形状相同，所述第二导体部21C在所述绝缘基底11上的正投影与所述第一导体部21A在所述绝缘基底11上的正投影部分重合，优选地，在本实施例中，所述第一导体部21A在所述绝缘基底11上的正投影覆盖所述第二导体部21C在所述绝缘基底11上的正投影。
可以理解的是，在本实施例中，所述第一导体部21A和所述第二导体部21C均为N型重掺杂非晶硅层，从而在制作所述垂直结构的薄膜晶体管10时，无需额外进行离子注入，进而避免当所述第二导体部21C由硅化物制成以高浓度掺杂n型杂质的多晶硅时，等离子气体存在由所述第二导体部21C扩散到所述有源段21B中的风险。
本实施例提供一种电子器件，所述电子器件包括上述任一实施例中所述的垂直结构的薄膜晶体管。
可以理解的是，所述垂直结构的薄膜晶体管已经在上述实施例中进行了详细的说明，在此不在重复说明。
在具体应用时，所述电子器件可以为智能手机、平板电脑、笔记本电脑、智能手环、智能手表、智能眼镜、智能头盔、台式机电脑、智能电视或者数码相机等设备的显示屏，甚至可以应用在具有柔性显示屏的电子设备上。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种垂直结构的薄膜晶体管及电子器件进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (14)

1.一种垂直结构的薄膜晶体管，其特征在于，包括：
绝缘基底；
有源层，设置于所述绝缘基底上，所述有源层包括叠层设置的第一导体部、有源段和第二导体部；
其中，所述第一导体部在所述绝缘基底上的正投影与所述第二导体部在所述绝缘基底上的正投影部分重合。
2.根据权利要求1所述的垂直结构的薄膜晶体管，其特征在于，所述第二导体部的厚度大于所述第一导体部的厚度。
3.根据权利要求2所述的垂直结构的薄膜晶体管，其特征在于，所述第二导体部的厚度大于所述第一导体部的厚度的两倍。
4.根据权利要求2所述的垂直结构的薄膜晶体管，其特征在于，在垂直于所述绝缘基底的方向上，所述第二导体部的厚度大于或等于50纳米，且小于或等于300微米，所述第一导体部的厚度大于或等于10纳米，且小于或等于100微米。
5.根据权利要求1所述的垂直结构的薄膜晶体管，其特征在于，所述有源层包括层叠设置于所述绝缘基底上的第一有源层、第二有源层以及第三有源层；
其中，所述有源层包括掺杂了离子的所述第一导体部，所述第三有源层包括掺杂了离子的所述第二导体部。
6.根据权利要求1所述的垂直结构的薄膜晶体管，其特征在于，所述有源段的形状与所述第二导体部的形状相同。
7.根据权利要求1所述的垂直结构的薄膜晶体管，其特征在于，所述第二导体部的掺杂离子浓度小于所述第一导体部的掺杂离子浓度。
8.根据权利要求1所述的垂直结构的薄膜晶体管，其特征在于，所述垂直结构的薄膜晶体管还包括位于所述有源层的侧壁上的栅极，所述栅极在所述有源层的侧壁上的正投影覆盖所述有源段。
9.根据权利要求8所述的垂直结构的薄膜晶体管，其特征在于，所述栅极在所述绝缘基底上的正投影与所述有源段在所述绝缘基底上的正投影的一侧重叠。
10.根据权利要求8所述的垂直结构的薄膜晶体管，其特征在于，所述栅极在所述绝缘基底上的正投影与所述有源段在所述绝缘基底上的正投影的两个或者多侧重叠。
11.根据权利要求8所述的垂直结构的薄膜晶体管，其特征在于，所述垂直结构的薄膜晶体管还包括：
遮光层，设置于所述绝缘基底和所述有源层之间，所述遮光层在所述绝缘基底上的正投影至少覆盖所述有源段在所述基底上的正投影，且所述栅极与所述遮光层连接。
12.根据权利要求1所述的垂直结构的薄膜晶体管，其特征在于，所述有源段的厚度大于或等于0.1微米，且小于或等于1微米。
13.根据权利要求1所述的垂直结构的薄膜晶体管，其特征在于，所述垂直结构的薄膜晶体管还包括位于所述有源层远离基底一侧的第一金属层，所述第一金属层与所述第一导体部连接；
其中，所述第一导体部包括与所述有源段连接的第一导体子部、及与所述第一金属层连接的第二导体子部，所述第一导体子部在所述基底上的正投影与所述第二导体部在所述基底上的正投影重叠，所述第二导体子部在所述基底上的正投影与所述第二导体部在所述基底上的正投影互不交叠。
14.一种电子器件，其特征在于，所述电子器件包括1-13任意一项所述垂直结构的薄膜晶体管。
CN202210895874.2A 2022-07-27 2022-07-27 垂直结构的薄膜晶体管及电子器件 Pending CN115188830A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210895874.2A CN115188830A (zh) 2022-07-27 2022-07-27 垂直结构的薄膜晶体管及电子器件
US18/050,753 US20240038900A1 (en) 2022-07-27 2022-10-28 Thin-film transistor having vertical structure and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210895874.2A CN115188830A (zh) 2022-07-27 2022-07-27 垂直结构的薄膜晶体管及电子器件

Publications (1)

Publication Number Publication Date
CN115188830A true CN115188830A (zh) 2022-10-14

Family

ID=83521215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210895874.2A Pending CN115188830A (zh) 2022-07-27 2022-07-27 垂直结构的薄膜晶体管及电子器件

Country Status (2)

Country Link
US (1) US20240038900A1 (zh)
CN (1) CN115188830A (zh)

Also Published As

Publication number Publication date
US20240038900A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
CN107275350B (zh) 阵列基板及其制作方法和显示装置
TWI401802B (zh) 薄膜電晶體板及其製造方法
US20090250701A1 (en) Circuit board, electronic device, and method for producing circuit board
US7674658B2 (en) Semiconductor device and manufacturing method thereof
US20070057332A1 (en) Thin film transistor and fabrication method thereof
CN111129033B (zh) 阵列基板及其制备方法
TWI383502B (zh) 畫素結構及其製造方法
US10651205B2 (en) Array substrate, display panel and display device
CN107425011B (zh) 阵列基板及其制作方法、显示装置
US20200357830A1 (en) Ltps type tft and method for manufacturing same
CN106206615B (zh) 阵列基板的制作方法
CN113192985A (zh) Tft基板及其制备方法、显示面板和显示装置
TWI715344B (zh) 主動元件基板及其製造方法
CN115188830A (zh) 垂直结构的薄膜晶体管及电子器件
CN108831895B (zh) 显示面板及其制造方法
WO2024045345A1 (zh) 半导体器件及电子器件
WO2018040795A1 (zh) 一种阵列基板及其制备方法、显示面板及其制备方法
US10192902B2 (en) LTPS array substrate
WO2024021151A1 (zh) 半导体器件及电子器件
CN115498043A (zh) 半导体器件及电子器件
CN115799263A (zh) 半导体器件及电子器件
CN111627929B (zh) 高穿透性液晶显示面板及制备方法
CN113690181B (zh) Tft阵列基板及其制作方法
CN114792715B (zh) 显示面板
CN117525119A (zh) 薄膜晶体管及阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination