CN115799263A - 半导体器件及电子器件 - Google Patents

Abstract

本申请提供一种半导体器件及电子器件，该半导体器件包括绝缘基底和位于绝缘基底上的薄膜晶体管层，薄膜晶体管层包括有源层和位于有源层上的第一金属层，有源层包括层叠设置的有源段和导体层，导体层包括间隔设置于有源段上的第一导体段和第二导体段，第一金属层包括与第一导体段连接的第一电极和与第二导体段连接的第二电极；通过设置有源段包括位于第一电极和第二电极之间的凹槽，凹槽的深度大于导体层的厚度，且小于有源层的厚度，半导体器件还包括设置于凹槽内的补偿部，补偿部包括导电部，导电部与第一电极和第二电极中的一者连接，导电部与第一电极和第二电极中的另一者绝缘设置，从而减小了沟道长度，提升了半导体器件的开态电流。

Description

半导体器件及电子器件

技术领域

本申请涉及显示技术领域，尤其涉及一种半导体器件及电子器件。

背景技术

目前，请参阅图1，为现有显示面板的结构示意图；现有显示面板1包括层叠设置的绝缘基底10、遮光层70、缓冲层80、薄膜晶体管层20、平坦层91、公共电极62A、钝化层92以及像素电极61A，所述薄膜晶体管层20包括依次层叠设置于所述绝缘基底10上的有源层23、栅极绝缘层22、栅极21、层间绝缘层25、源极24A1和漏极24B1。

可以理解的是，在现有技术中，所述薄膜晶体管层包括呈矩阵式排布的多个薄膜晶体管20A(Thin Film Transistor，TFT)，薄膜晶体管20A利用栅极电压来控制源极24A1和漏极24B1间电流，从而用作显示面板的开关元件；其中，随着显示器件性能的提高，要求薄膜晶体管20A中的沟道具有更大的宽长比，而沟道的宽长比决定了该薄膜晶体管20A的功能特性，在沟道的宽度一定的条件下，缩短沟道的长度能够使该薄膜晶体管具有更大的宽长比，从而具有更大的开态电流。

然而，传统的薄膜晶体管在制作过程中，沟道的长度直接受光刻工艺的限制，因此实现短沟道有较大的难度；同时，在现有技术中，当采用刻蚀工艺在有源层上形成源极和漏极时，金属材料会受到蚀刻液的侧刻影响，从而导致沟道长度增加，进而降低薄膜晶体管的开态电流。

发明内容

本申请实施例提供一种半导体器件及电子器件，用以缓解相关技术中的不足。

为实现上述功能，本申请实施例提供的技术方案如下：

1、本申请实施例提供一种半导体器件，包括：

绝缘基底：

薄膜晶体管层，设置于所述绝缘基底上，所述薄膜晶体管层包括：

有源层，设置于所述绝缘基底上，所述有源层包括层叠设置的有源段和导体层，所述导体层包括间隔设置于所述有源段上的第一导体段和第二导体段；

第一金属层，设置于所述有源层远离所述绝缘基底的一侧，所述第一金属层包括与所述第一导体段连接的第一电极和与所述第二导体段连接的第二电极；

其中，所述有源层包括位于所述第一电极和所述第二电极之间的凹槽，所述凹槽的深度小于所述有源层的厚度，且大于所述导体层的厚度；

所述半导体器件还包括设置于所述凹槽内的补偿部，所述补偿部至少包括导电部，所述导电部与所述第一电极和所述第二电极中的一者连接，所述导电部与所述第一电极和所述第二电极中的另一者绝缘设置。

在本申请实施例所提供的半导体器件中，所述补偿部包括位于所述导电部与所述有源段之间的第一补偿子部和第二补偿子部，所述第一补偿子部的厚度和所述第二补偿子部的厚度之和小于或等于所述凹槽的深度，所述导电部由所述第二补偿子部向远离所述凹槽的方向延伸。

在本申请实施例所提供的半导体器件中，所述导电部在所述绝缘基底上的正投影与所述第二补偿子部在所述绝缘基底上的正投影重叠，所述第二补偿子部在所述绝缘基底上的正投影与所述第一补偿子部在所述绝缘基底上的正投影重叠。

在本申请实施例所提供的半导体器件中，所述第一补偿子部的材料与所述有源段的材料相同，所述第二补偿子部的材料与所述导体层的材料相同，所述导电部的材料与所述第一金属层的材料相同。

在本申请实施例所提供的半导体器件中，所述补偿部包括位于所述导电部与所述有源段之间的第一补偿子部和第二补偿子部，所述第一补偿子部的厚度和所述第二补偿子部的厚度之和等于所述凹槽的深度，所述第二补偿子部位于所述第一补偿子部和所述导电部之间；

其中，所述第一补偿子部远离所述绝缘基底的一侧与所述有源段远离所述绝缘基底的一侧齐平，所述第二补偿子部远离所述绝缘基底的一侧与所述导体层远离所述绝缘基底的一侧齐平，所述导电部远离所述绝缘基底的一侧与所述第一金属层远离所述绝缘基底的一侧齐平。

在本申请实施例所提供的半导体器件中，所述半导体器件还包括位于所述第一金属层远离所述有源层一侧的第一绝缘层，所述第一绝缘层由所述第一金属层远离所述有源层的一侧向所述凹槽内延伸；

其中，至少部分所述第一绝缘层位于所述导电部与所述第一电极之间，或者至少部分所述第一绝缘层位于所述导电部与所述第二电极之间。

在本申请实施例所提供的半导体器件中，所述导电部与所述第一电极连接；

所述第一绝缘层包括相互连接的第一绝缘子部和第二绝缘子部，所述第一绝缘子部在所述基底上的正投影覆盖所述第二电极在所述基底上的正投影，所述第二绝缘子部位于所述凹槽内，且所述第二绝缘子部设置于所述补偿部和所述第二电极之间。

在本申请实施例所提供的半导体器件中，所述导电部与所述第二电极连接；

所述第一绝缘层包括相互连接的第一绝缘子部和第二绝缘子部，所述第一绝缘子部在所述基底上的正投影覆盖所述第一电极在所述基底上的正投影，所述第二绝缘子部位于所述凹槽内，且所述第二绝缘子部设置于所述补偿部和所述第一电极之间。

在本申请实施例所提供的半导体器件中，所述薄膜晶体管层包括依次层叠设置的栅极、栅极绝缘层、所述有源层、所述第一电极和所述第二电极；

其中，所述第一电极覆盖所述第一导体段，所述第二电极覆盖所述第二导体段，所述栅极在所述绝缘基底上的正投影覆盖所述有源层在所述绝缘基底上的正投影。

本申请实施例提供一种电子器件，所述电子器件包括上述任一所述的半导体器件。

本申请实施例的有益效果：本申请实施例通过设置所述有源层包括位于所述第一电极和所述第二电极之间的凹槽，所述凹槽的深度大于所述导体层的厚度，且小于所述有源层的厚度，所述半导体器件还包括设置于所述凹槽内的补偿部，所述补偿部至少包括导电部，所述导电部与所述第一电极和所述第二电极中的一者连接，所述导电部与所述第一电极和所述第二电极中的另一者绝缘设置，从而减小了沟道长度，提升了开态电流，降低了所述半导体器件的功耗。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有显示面板的结构示意图；

图2为本申请实施例所提供的半导体器件的第一种俯视截面图；

图3为图2中沿A-A′方向的剖面结构示意图；

图4为本申请实施例所提供的半导体器件的第二种俯视截面图；

图5为图4中沿B-B′方向的剖面结构示意图；

图6为本申请实施例所提供半导体器件的制作方法的流程图；

图7A至图7G为图6中半导体器件制作的结构工艺流程图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。

本申请实施例提供一种半导体器件及电子器件。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。

请参阅图2～图7G，本申请实施例提供一种半导体器件及电子器件，所述半导体器件2包括：

绝缘基底10：

薄膜晶体管层20，设置于所述绝缘基底10上，所述薄膜晶体管层20包括：

有源层23，设置于所述绝缘基底10上，所述有源层23包括层叠设置的有源段23A和导体层231，所述导体层231包括间隔设置于所述有源段23A上的第一导体段23B和第二导体段23C；

第一金属层24，设置于所述有源层23远离所述绝缘基底10的一侧，所述第一金属层24包括与所述第一导体段23B连接的第一电极24A和与所述第二导体段23C连接的第二电极24B；

其中，所述有源层23包括位于所述第一电极24A和所述第二电极24B之间的凹槽230，所述凹槽230的深度小于所述有源层23的厚度，且大于所述导体层231的厚度；

所述半导体器件2还包括设置于所述凹槽230内的补偿部30，所述补偿部30至少包括导电部33，所述导电部33与所述第一电极24A和所述第二电极24B中的一者连接，所述导电部33与所述第一电极24A和所述第二电极24B中的另一者绝缘设置。

可以理解的是，本申请实施例通过设置所述有源层23包括位于所述第一电极24A和所述第二电极24B之间的凹槽230，所述凹槽230的深度小于所述有源层23的厚度，且大于所述导体层231的厚度，所述半导体器件2还包括设置于所述凹槽230内的补偿部30，所述补偿部30至少包括导电部33，所述导电部33与所述第一电极24A和所述第二电极24B中的一者连接，所述导电部33与所述第一电极24A和所述第二电极24B中的另一者绝缘设置，从而减小了沟道长度，提升了开态电流，降低了所述半导体器件2的功耗。

现结合具体实施例对本申请的技术方案进行描述。

在一实施例中，请结合图2和图3；其中，图2为本申请实施例所提供的半导体器件的第一种俯视截面图；图3为图2中沿A-A′方向的剖面结构示意图。

在本实施例中，所述半导体器件2包括绝缘基底10和设置于所述绝缘基底10上的薄膜晶体管层20，所述绝缘基底10可以包括刚性基底或柔性基底，本实施例对所述绝缘基底10的材料不做具体限制。

所述薄膜晶体管层20包括依次层叠设置于所述绝缘基底10上的栅极21、栅极绝缘层22、有源层23以及第一金属层24，所述有源层23包括层叠设置的有源段23A和导体层231，所述导体层231包括间隔设置于所述有源段23A上的第一导体段23B和第二导体段23C，所述第一金属层24包括与所述第一导体段23B连接的第一电极24A和与所述第二导体段23C连接的第二电极24B，所述第一电极24A包括但不限于源极，所述第二电极24B包括但不限于漏极，所述第一导体段23B和所述第二导体段23C具有相同的投影图案，所述第一电极24A和所述第二电极24B具有不相同的投影图案。

所述薄膜晶体管层20包括呈矩阵式排布的多个薄膜晶体管20A，一个所述薄膜晶体管20A对应位于一个子像素区域内，所述薄膜晶体管20A包括层叠设置的所述栅极21、所述栅极绝缘层22、所述有源层23、所述第一电极24A和所述第二电极24B。

所述有源层23的材料包括但不限于非晶硅、多晶硅、或者氧化物半导体材料；优选地，所述第一导体段23B和所述第二导体段23C均由硅化物制成以高浓度掺杂n型杂质的多晶硅，所述第一导体段23B的形状和所述第二导体段23C的形状相同，所述有源段23A在所述绝缘基底10上的正投影覆盖所述第一导体段23B在所述绝缘基底10上的正投影，所述有源段23A在所述绝缘基底10上的正投影覆盖所述第二导体段23C在所述绝缘基底10上的正投影。

所述栅极21的材料为金属材料，所金属材料包括但不限于钼(Mo)、钛(Ti)、镍(Ni)其中的一种或多种合金；所述栅极21在所述绝缘基底10上的正投影覆盖所述有源层23在所述绝缘基底10上的正投影；可以理解的是，结合图1，在现有技术中，通常会在所述绝缘基底10和所述有源层23之间设置一遮光层，所述遮光层可以对射向所述有源层23的光进行遮挡，从而减少因光照射所述有源层23产生的光生载流子导致的漏电流增加，进而保持所述有源层23工作时的稳定性，与现有技术相比，本实施例通过设置所述栅极21在所述绝缘基底10上的正投影覆盖所述有源层23在所述绝缘基底10上的正投影，从而使所述栅极21起到现有技术中所述遮光层的作用，节省了工程流程，进而降低所述半导体器件2的制作成本。

所述第一金属层24的材料包括但不限于钼(Mo)、钛(Ti)、镍(Ni)其中的一种或多种合金，所述第一电极24A覆盖所述第一导体段23B，所述第二电极24B覆盖所述第二导体段23C，具体地，所述第一电极24A在所述绝缘基底10上的正投影覆盖所述第一导体段23B在所述绝缘基底10上的正投影，所述第二电极24B在所述绝缘基底10上的正投影覆盖所述第二导体段23C在所述绝缘基底10上的正投影；可以理解的是，结合图1，与现有的薄膜晶体管层制作工艺相比，本实施例无需通过刻蚀工艺开设接触过孔，使得所述第一电极24A和第二电极24B通过接触过孔与所述有源层23连接，进一步节省了制作成本。

在本实施例中，所述有源层23包括位于所述第一电极24A和所述第二电极24B之间的凹槽230，所述凹槽230的深度小于所述有源层23的厚度，且大于所述导体层231的厚度，进一步地，所述凹槽230的宽度等于所述第一电极24A和所述第二电极24B之间的间距；其中，所述半导体器件2还包括设置于所述凹槽230内的补偿部30，所述补偿部30至少包括导电部33，所述导电部33与所述第一电极24A和所述第二电极24B中的一者连接，所述导电部33与所述第一电极24A和所述第二电极24B中的另一者绝缘设置。

具体地，在本实施例中，所述导电部33与所述第二电极24B连接，所述导电部33与所述第一电极24A绝缘设置；可以理解的是，本实施例通过设置所述有源段23A包括位于所述第一电极24A和所述第二电极24B之间的凹槽230，所述凹槽230的深度小于所述有源层23的厚度，且大于所述导体层231的厚度,所述凹槽230的宽度等于所述第一电极24A和所述第二电极24B之间的间距，所述半导体器件2还包括设置于所述凹槽230内的补偿部30，所述补偿部30至少包括导电部33，所述导电部33与所述第二电极24B连接，从而增加了所述第二电极24B的宽度，进而减小了所述薄膜晶体管20A的沟道(channel)长度，提升了开态电流，降低了所述半导体器件2的功耗；并且，通过设置所述导电部33与所述第一电极24A绝缘设置，进而避免了所述第二电极24B与所述第一电极24A导通，从而影响所述薄膜晶体管20A的电学特性。

在本实施例中，所述补偿部30包括位于所述导电部33与所述有源段23A之间的第一补偿子部31和第二补偿子部32，所述第一补偿子部31的厚度和所述第二补偿子部32的厚度之和小于或等于所述凹槽230的深度，所述导电部33由所述第二补偿子部32向远离所述凹槽230的方向延伸。

优选地，所述第一补偿子部31的厚度和所述第二补偿子部32的厚度之和等于所述凹槽230的深度，所述第二补偿子部32位于所述第一补偿子部31和所述导电部33之间，所述第一补偿子部31远离所述绝缘基底10的一侧与所述有源段23A远离所述绝缘基底10的一侧齐平，所述第二补偿子部32远离所述绝缘基底10的一侧与所述导体层231远离所述绝缘基底10的一侧齐平，所述导电部33远离所述绝缘基底10的一侧与所述第一金属层24远离所述有源层23的一侧齐平。

进一步地，所述导电部33在所述绝缘基底10上的正投影与所述第二补偿子部32在所述绝缘基底10上的正投影重叠，所述第二补偿子部32在所述绝缘基底10上的正投影与所述第一补偿子部31在所述绝缘基底10上的正投影重叠，从而保持所述薄膜晶体管20A的平整度，维持所述半导体器件2的平整性；进一步地，所述第一补偿子部31的材料与所述有源段23A的材料相同，所述第二补偿子部32的材料与所述导体层231的材料相同，所述导电部33的材料与所述第一金属层24的材料相同，从而维持所述薄膜晶体管20A的电学特性。

进一步地，在本实施例中，所述半导体器件2还包括位于所述第一金属层24远离所述有源层23一侧的第一绝缘层40，所述第一绝缘层40由所述第一金属层24远离所述有源层23的一侧向所述凹槽230内延伸；其中，至少部分所述第一绝缘层40位于所述导电部33与所述第一电极24A之间。

具体地，在本实施例中，所述第一绝缘层40包括相互连接的第一绝缘子部41和第二绝缘子部42，所述第一绝缘子部41在所述基底上的正投影覆盖所述第一电极24A在所述基底上的正投影，从而对所述第一电极24A起到阻隔水氧以及绝缘的作用；所述第二绝缘子部42位于所述凹槽230内，且所述第二绝缘子部42设置于所述补偿部30和所述第一电极24A之间，从而使所述导电部33与所述第一电极24A绝缘设置，避免了所述第二电极24B与所述第一电极24A导通，从而影响所述薄膜晶体管20A的电学特性。

可以理解的是，在本实施例中，所述薄膜晶体管20A的沟道(图中未标记)位于所述第一导体段23B和所述第二导体段23C之间，即，所述有源段23A，所述沟道的长度等于所述第二绝缘子部42的宽度，因此，所述沟道的长度可以由所述第二绝缘子部42的宽度决定，因此，在所述沟道的宽度一定的条件下，本实施例可以通过减小所述第二绝缘子部42的宽度，从而缩短沟道的长度，进而能够使所述薄膜晶体管20A具有更大的宽长比，从而具有更大的开态电流，并且降低了所述薄膜晶体管20A的功耗。

具体地，在本实施例中，所述半导体器件2还包括位于所述第二电极24B和所述栅极绝缘层22之间的第三电极61、位于所述第一绝缘层40远离所述第一金属层24一侧的第二绝缘层50、及位于所述第二绝缘层50远离所述第一绝缘层40一侧的第四电极62；其中，所述第三电极61与所述第二电极24B相连接，所述第三电极61在所述绝缘基底10上的正投影至少与部分所述第二电极24B在所述绝缘基底10上的正投影重合，所述第三电极61在所述绝缘基底10上的正投影与所述第一电极24A在所述绝缘基底10上的互不交叠，所述第三电极61在所述绝缘基底10上的正投影与所述栅极21在所述绝缘基底10上的互不交叠；其中，所述第三电极61为像素电极和公共电极中的一者，所述第四电极62为像素电极和公共电极中的另一者。

可以理解的是，结合图1，与现有的薄膜晶体管层20制作工艺相比，本实施例无需通过刻蚀工艺开设接触过孔，使得所述第二电极24B通过接触过孔与所述第三电极61连接，进一步节省了制作成本；并且，通过设置所述第三电极61、所述第二电极24B以及所述第四电极62依次层叠设置于所述绝缘基板上，从而缩减了所述半导体器件2的厚度。

请结合图4和图5；其中，图4为本申请实施例所提供的半导体器件的第二种俯视截面图；图5为图4中沿B-B′方向的剖面结构示意图。

在本实施例中，所述显示面板的结构与上述实施例所提供的半导体器件的第一种结构相似/相同，具体请参照上述实施例中的半导体器件的描述，此处不再赘述，两者的区别仅在于：

在本实施例中，所述导电部33与所述第一电极24A连接，所述导电部33与所述第二电极24B绝缘设置；可以理解的是，本实施例通过设置所述有源段23A包括位于所述第一电极24A和所述第二电极24B之间的凹槽230，所述凹槽230的深度小于所述有源层23的厚度，且大于所述导体层231的厚度,所述凹槽230的宽度等于所述第一电极24A和所述第二电极24B之间的间距，所述半导体器件2还包括设置于所述凹槽230内的补偿部30，所述补偿部30至少包括导电部33，所述导电部33与所述第一电极24A连接，从而增加了所述第一电极24A的宽度，进而减小了所述薄膜晶体管20A的沟道(channel)长度，提升了开态电流，降低了所述半导体器件2的功耗；并且，通过设置所述导电部33与所述第二电极24B绝缘设置，进而避免了所述第一电极24A与所述第二电极24B导通，从而影响所述薄膜晶体管20A的电学特性。

进一步地，所述第一绝缘层40由所述第一金属层24远离所述有源层23的一侧向所述凹槽230内延伸；其中，至少部分所述第一绝缘层40位于所述导电部33与所述第二电极24B之间。

具体地，在本实施例中，所述第一绝缘层40包括相互连接的第一绝缘子部41和第二绝缘子部42，所述第一绝缘子部41在所述基底上的正投影覆盖所述第二电极24B在所述基底上的正投影，从而对所述第二电极24B起到阻隔水氧以及绝缘的作用；所述第二绝缘子部42位于所述凹槽230内，且所述第二绝缘子部42设置于所述补偿部30和所述第二电极24B之间，从而使所述导电部33与所述第二电极24B绝缘设置，避免了所述第一电极24A与所述第二电极24B导通，从而影响所述薄膜晶体管20A的电学特性。

本申请实施例还提供一种半导体器件的制作方法，请结合图2、图3、图6图7A至图7G；其中，图6为本申请实施例所提供半导体器件的制作方法的流程图；图7A至图7G为图6中半导体器件制作的结构工艺流程图。

在本实施例中，所述半导体器件的制作方法包括以下步骤：

步骤S100：提供一绝缘基底10。

其中，当所述绝缘基底10为刚性衬底时，材料可以是金属或玻璃，当所述绝缘基底10为柔性衬底时，材料可以包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基树脂、环氧基树脂、聚氨酯基树脂、纤维素树脂、硅氧烷树脂、聚酰亚胺基树脂、聚酰胺基树脂中的至少一种。

步骤S200：在所述绝缘基底10上形成薄膜晶体管层20，所述薄膜晶体管层20包括有源层23、及位于所述有源层23上的第一金属层24，所述有源层23包括层叠设置的有源段23A和导体层231，所述导体层231包括间隔设置于所述有源段23A上的第一导体段23B和第二导体段23C，所述第一金属层24包括与所述第一导体段23B连接的第一电极24A和与所述第二导体段23C连接的第二电极24B；其中，所述有源层23包括位于所述第一电极24A和所述第二电极24B之间的凹槽230，述凹槽230的深度小于所述有源层23的厚度，且大于所述导体层231的厚度。

其中，所述半导体器件的制作方法还包括以下步骤：

步骤S300：在所述薄膜晶体管层20远离所述绝缘基底10的一侧形成补偿部30，所述补偿部30设置于所述凹槽230内，所述补偿部30至少包括导电部33，所述导电部33与所述第一电极24A和所述第二电极24B中的一者连接，所述导电部33与所述第一电极24A和所述第二电极24B中的另一者绝缘设置。

具体地，在本实施例中，所述步骤S200中，所述半导体器件的制作方法还包括以下步骤：

步骤S201：在所述绝缘基底10上形成栅极21，如图7A所示；其中，所述栅极21的材料包括但不限于钼(Mo)、钛(Ti)、镍(Ni)其中的一种或多种合金。

步骤S202：在所述栅极21远离所述绝缘基底10的一侧形成栅极绝缘层22，所述栅极绝缘层22覆盖所述栅极21，从而对所述栅极21起到阻隔水氧以及绝缘的作用，如图7B所示；其中，所述栅极绝缘层22的材料包括但不限于单层氮化硅(Si₃N₄)、单层二氧化硅(SiO₂)、单层氮氧化硅(SiON_x)，或是以上膜层的双层结构。

步骤S203：在所述栅极绝缘层22远离所述栅极21的一侧形成有源层23，所述栅极21在所述绝缘基底10上的正投影覆盖所述有源层23在所述绝缘基底10上的正投影。

具体地，所述步骤S203包括以下步骤：

步骤S2031：在所述栅极绝缘层22上沉积第一非晶硅(a-Si)层，并对所述第一非晶硅层进行结晶处理以形成第一多晶硅薄膜。

步骤S2032：对所述第一多晶硅薄膜图案化处理形成所述有源段23A。

步骤S2033：在所述有源段23A上沉积第二非晶硅(a-Si)层，并对所述第二非晶硅层进行结晶处理以形成第二多晶硅薄膜。

步骤S2034：对所述第二多晶硅薄膜图案化处理形成第二多晶硅图案，并对所述第二多晶硅图案进行离子注入，从而形成导体层231，所述有源层23包括层叠设置的所述有源段23A和所述导体层231，如图7C所示；优选地，所述导体层231由硅化物制成以高浓度掺杂n型杂质的多晶硅。

步骤S204：在所述栅极绝缘层22远离所述栅极21的一侧形成第三电极61，所述第三电极61在所述绝缘基底10上的正投影与所述有源层23在所述绝缘基底10上的互不交叠，所述第三电极61在所述绝缘基底10上的正投影与所述栅极21在所述绝缘基底10上的互不交叠，如图7D所示。

步骤S205：在所述有源层23远离所述栅极绝缘层22的一侧形成第一金属层24，对所述第一金属层24和所述有源层23图案化处理，形成穿过所述第一金属层24、所述导体层231以及部分所述有源段23A的开槽2300，所述开槽2300包括穿过所述第一金属层24的第一开孔(图中未标记)、及穿过所述导体层231以及部分所述有源段23A的所述凹槽230，所述第一开孔与所述凹槽230相互连通；其中，所述第一金属层24形成间隔设置的所述第一电极24A和所述第二电极24B，所述导体层231形成间隔设置的所述第一导体段23B和所述第二导体段23C，所述第一电极24A与所述第一导体段23B连接，所述第二电极24B与所述第二导体段23C连接，所述凹槽230位于所述第一电极24A和所述第二电极24B之间，如图7E所示。

具体地，所述第一电极24A在所述绝缘基底10上的正投影覆盖所述第一导体段23B在所述绝缘基底10上的正投影，所述第二电极24B在所述绝缘基底10上的正投影覆盖所述第二导体段23C在所述绝缘基底10上的正投影。

进一步地，所述第二电极24B与所述第三电极61相连接，所述第三电极61在所述绝缘基底10上的正投影至少与部分所述第二电极24B在所述绝缘基底10上的正投影重合。

步骤S206：在所述第一电极24A远离所述有源层23的一侧形成第一绝缘层40，所述第一绝缘层40由所述第一电极24A远离所述有源层23的一侧向所述凹槽230内延伸，如图7F所示；其中，所述第一绝缘层40的材料包括但不限于单层氮化硅(Si₃N₄)、单层二氧化硅(SiO₂)、单层氮氧化硅(SiON_x)，或是以上膜层的双层结构。

进一步地，在本实施例中，所述步骤S300中，所述半导体器件的制作方法还包括以下步骤：

步骤S301：在所述薄膜晶体管层20远离所述绝缘基底10的一侧形成补偿部30，所述补偿部30设置于所述凹槽230内，所述补偿部30包括层叠设置于所述有源段23A上的第一补偿子部31、第二补偿子部32以及所述导电部33，其中，所述导电部33与所述第二电极24B连接，所述导电部33与所述第一电极24A绝缘设置，如图7G所示。

具体地，所述补偿部30的厚度等于所述开槽2300的深度，所述第一补偿子部31远离所述绝缘基底10的一侧与所述有源段23A远离所述绝缘基底10的一侧齐平，所述第二补偿子部32远离所述绝缘基底10的一侧与所述导体层231远离所述绝缘基底10的一侧齐平，所述导电部33远离所述绝缘基底10的一侧与所述第一金属层24远离所述绝缘基底10的一侧齐平，所述导电部33在所述绝缘基底10上的正投影与所述第二补偿子部32在所述绝缘基底10上的正投影重叠，所述第二补偿子部32在所述绝缘基底10上的正投影与所述第一补偿子部31在所述绝缘基底10上的正投影重叠，从而保持所述薄膜晶体管20A的平整度。

进一步地，所述第一补偿子部31的材料与所述有源段23A的材料相同，所述第二补偿子部32的材料与所述导体层231的材料相同，所述导电部33的材料与所述第一金属层24的材料相同，从而维持所述薄膜晶体管20A的电学特性。

并且，所述第二绝缘子部42设置于所述补偿部30和所述第一电极24A之间，从而使所述导电部33与所述第一电极24A绝缘设置，避免了所述第二电极24B与所述第一电极24A导通，从而影响所述薄膜晶体管20A的电学特性。

具体地，在本实施例中，所述半导体器件的制作方法还包括以下步骤：

步骤S400：在所述第一绝缘层40远离所述第一电极24A的一侧依次形成第二绝缘层50和第四电极62，其中，所述第二绝缘层50覆盖所述层间绝缘层、所述第一绝缘层40、所述补偿部30、所述第二电极24B以及所述第三电极61，从而对上述膜层起到阻隔水氧以及绝缘的作用，所述第四电极62对应所述第三电极61设置，如图3所示。

可以理解的是，在本实施例中，所述薄膜晶体管层20包括呈矩阵式排布的多个薄膜晶体管20A，一个所述薄膜晶体管20A对应位于一个子像素区域内，所述薄膜晶体管20A包括层叠设置的所述栅极21、所述栅极绝缘层22、所述有源层23、所述第一电极24A和所述第二电极24B，所述薄膜晶体管20A的沟道位于所述第一导体段23B和所述第二导体段23C之间，即，所述沟道的长度等于所述第二绝缘子部42的宽度，因此，所述沟道的长度可以由所述第二绝缘子部42的宽度决定，因此，在所述沟道的宽度一定的条件下，本实施例可以通过减小所述第二绝缘子部42的宽度，从而缩短沟道的长度，进而能够使所述薄膜晶体管20A具有更大的宽长比，从而具有更大的开态电流，并且降低了所述薄膜晶体管20A的功耗。

本实施例提供一种电子器件，所述电子器件包括上述任一实施例中所述的半导体器件。

可以理解的是，所述半导体器件已经在上述实施例中进行了详细的说明，在此不在重复说明。

在具体应用时，所述电子器件可以为智能手机、平板电脑、笔记本电脑、智能手环、智能手表、智能眼镜、智能头盔、台式机电脑、智能电视或者数码相机等设备的显示屏，甚至可以应用在具有柔性显示屏的电子设备上。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种半导体器件及电子器件进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种半导体器件，其特征在于，包括：

绝缘基底：

薄膜晶体管层，设置于所述绝缘基底上，所述薄膜晶体管层包括：

有源层，设置于所述绝缘基底上，所述有源层包括层叠设置的有源段和导体层，所述导体层包括间隔设置于所述有源段上的第一导体段和第二导体段；

第一金属层，设置于所述有源层远离所述绝缘基底的一侧，所述第一金属层包括与所述第一导体段连接的第一电极和与所述第二导体段连接的第二电极；

其中，所述有源层包括位于所述第一电极和所述第二电极之间的凹槽，所述凹槽的深度小于所述有源层的厚度，且大于所述导体层的厚度；

所述半导体器件还包括设置于所述凹槽内的补偿部，所述补偿部至少包括导电部，所述导电部与所述第一电极和所述第二电极中的一者连接，所述导电部与所述第一电极和所述第二电极中的另一者绝缘设置。

2.根据权利要求1所述的半导体器件，其特征在于，所述补偿部包括位于所述导电部与所述有源段之间的第一补偿子部和第二补偿子部，所述第一补偿子部的厚度和所述第二补偿子部的厚度之和小于或等于所述凹槽的深度，所述导电部由所述第二补偿子部向远离所述凹槽的方向延伸。

3.根据权利要求2所述的半导体器件，其特征在于，所述导电部在所述绝缘基底上的正投影与所述第二补偿子部在所述绝缘基底上的正投影重叠，所述第二补偿子部在所述绝缘基底上的正投影与所述第一补偿子部在所述绝缘基底上的正投影重叠。

4.根据权利要求2所述的半导体器件，其特征在于，所述第一补偿子部的材料与所述有源段的材料相同，所述第二补偿子部的材料与所述导体层的材料相同，所述导电部的材料与所述第一金属层的材料相同。

5.根据权利要求1所述的半导体器件，其特征在于，所述补偿部包括位于所述导电部与所述有源段之间的第一补偿子部和第二补偿子部，所述第一补偿子部的厚度和所述第二补偿子部的厚度之和等于所述凹槽的深度，所述第二补偿子部位于所述第一补偿子部和所述导电部之间；

其中，所述第一补偿子部远离所述绝缘基底的一侧与所述有源段远离所述绝缘基底的一侧齐平，所述第二补偿子部远离所述绝缘基底的一侧与所述导体层远离所述绝缘基底的一侧齐平，所述导电部远离所述绝缘基底的一侧与所述第一金属层远离所述绝缘基底的一侧齐平。

6.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述第一金属层远离所述有源层一侧的第一绝缘层，所述第一绝缘层由所述第一金属层远离所述有源层的一侧向所述凹槽内延伸；

其中，至少部分所述第一绝缘层位于所述导电部与所述第一电极之间，或者至少部分所述第一绝缘层位于所述导电部与所述第二电极之间。

7.根据权利要求6所述的半导体器件，其特征在于，所述导电部与所述第一电极连接；

所述第一绝缘层包括相互连接的第一绝缘子部和第二绝缘子部，所述第一绝缘子部在所述基底上的正投影覆盖所述第二电极在所述基底上的正投影，所述第二绝缘子部位于所述凹槽内，且所述第二绝缘子部设置于所述补偿部和所述第二电极之间。

8.根据权利要求6所述的半导体器件，其特征在于，所述导电部与所述第二电极连接；

所述第一绝缘层包括相互连接的第一绝缘子部和第二绝缘子部，所述第一绝缘子部在所述基底上的正投影覆盖所述第一电极在所述基底上的正投影，所述第二绝缘子部位于所述凹槽内，且所述第二绝缘子部设置于所述补偿部和所述第一电极之间。

9.根据权利要求1所述的半导体器件，其特征在于，所述薄膜晶体管层包括依次层叠设置的栅极、栅极绝缘层、所述有源层、所述第一电极和所述第二电极；

其中，所述第一电极覆盖所述第一导体段，所述第二电极覆盖所述第二导体段，所述栅极在所述绝缘基底上的正投影覆盖所述有源层在所述绝缘基底上的正投影。

10.一种电子器件，其特征在于，所述电子器件包括权利要求1-9中任意一项所述的半导体器件。

Images