CN115188792A - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
CN115188792A
CN115188792A CN202210836718.9A CN202210836718A CN115188792A CN 115188792 A CN115188792 A CN 115188792A CN 202210836718 A CN202210836718 A CN 202210836718A CN 115188792 A CN115188792 A CN 115188792A
Authority
CN
China
Prior art keywords
data
line
lines
outgoing
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210836718.9A
Other languages
English (en)
Inventor
何翼
王蓉
董向丹
何帆
颜俊
樊聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210836718.9A priority Critical patent/CN115188792A/zh
Publication of CN115188792A publication Critical patent/CN115188792A/zh
Priority to PCT/CN2023/105911 priority patent/WO2024012329A1/zh
Priority to GBGB2406575.7A priority patent/GB202406575D0/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板，包括：显示区域和边框区域，边框区域包括位于显示区域一侧的第一边框区域。显示区域包括：多个子像素、多条第一数据线、多条第二数据线、多条第一数据连接线以及多条第二数据连接线。多条第一数据线通过多条第一数据连接线与多条第二数据连接线电连接。第一边框区域包括：多条第一数据引出线、多条第二数据引出线、多条引出转接线以及至少一条第一电源线。第一数据引出线包括：第一引出线和第二引出线。第一引出线通过引出转接线与第二引出线电连接。至少一条引出转接线在衬底的正投影与第一电源线在衬底的正投影存在交叠。

Description

显示基板及显示装置
技术领域
本文涉及但不限于显示技术领域，尤指一种显示基板及显示装置。
背景技术
有机发光二极管(OLED，Organic Light Emitting Diode)和量子点发光二极管(QLED，Quantum-dot Light Emitting Diodes)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供一种显示基板及显示装置。
一方面，本实施例提供一种显示基板，包括：衬底、多个子像素、多条第一数据线、多条第二数据线、多条第一数据连接线、多条第二数据连接线、多条第一数据引出线、多条第二数据引出线、多条引出转接线以及至少一条第一电源线。衬底包括：显示区域和边框区域，边框区域包括位于所述显示区域一侧的第一边框区域。所述显示区域具有靠近所述第一边框区域的第一边界，所述边框区域具有第二边界和第三边界，所述第二边界和第三边界在第一方向上位于所述第一边界的两侧。多个子像素、多条第一数据线、多条第二数据线、多条第一数据连接线以及多条第二数据连接线位于所述显示区域。所述多条第一数据线和所述多条第二数据线被配置为向所述多个子像素提供数据信号。所述多条第一数据连接线沿第一方向延伸，所述多条第一数据线、多条第二数据线和多条第二数据连接线沿第二方向延伸，所述第一方向与第二方向交叉。所述多条第一数据线通过所述多条第一数据连接线与所述多条第二数据连接线电连接。所述多条第一数据线在所述第一方向上位于所述多条第二数据线和所述多条第二数据连接线靠近所述第二边界或所述第三边界的一侧。多条第一数据引出线、多条第二数据引出线、多条引出转接线以及至少一条第一电源线位于所述第一边框区域。所述多条第一数据引出线与所述多条第二数据连接线电连接，所述多条第二数据引出线与所述多条第二数据线电连接。所述至少一条第一电源线被配置为向所述多个子像素提供电源信号。所述多条第一数据引出线中的至少一条第一数据引出线包括：第一引出线和第二引出线，所述第一引出线通过所述引出转接线与所述第二引出线电连接，所述第一引出线与所述第二数据连接线电连接，所述引出转接线至少部分沿所述第一方向延伸，所述第二引出线在所述第一方向上位于所述第二数据引出线靠近所述第二边界或第三边界的一侧。多条引出转接线中的至少一条引出转接线在所述衬底的正投影与所述第一电源线在所述衬底的正投影存在交叠。
在一些示例性实施方式中，所述第一电源线至少包括：第一走线；所述第一走线具有多个开口，所述第一引出线与所述引出转接线的连接位置在所述衬底的正投影位于所述开口在所述衬底的正投影范围内。
在一些示例性实施方式中，所述第一数据引出线中的至少部分线段和所述第二数据引出线中的至少部分线段位于所述第一走线靠近所述衬底的一侧，所述引出转接线位于所述第一走线远离所述衬底的一侧。
在一些示例性实施方式中，所述引出转接线与所述第一走线之间至少设置有机绝缘层。
在一些示例性实施方式中，所述第一引出线通过第一连接电极与所述引出转接线电连接，所述第一连接电极位于所述开口内，所述第一连接电极在所述衬底的正投影与所述第一走线在所述衬底的正投影没有交叠。
在一些示例性实施方式中，所述第一连接电极与所述第一走线为同层结构。
在一些示例性实施方式中，所述第一数据引出线和所述第二数据引出线在所述衬底的正投影与所述第一走线在所述衬底的正投影存在交叠。
在一些示例性实施方式中，所述第一电源线还包括：位于所述第一走线远离所述衬底一侧的第二走线，所述第二走线与所述第一走线电连接，所述第二走线在所述衬底的正投影与所述第一走线的开口在所述衬底的正投影没有交叠。
在一些示例性实施方式中，所述第二走线与所述引出转接线为同层结构。
在一些示例性实施方式中，所述第一走线与所述第二走线之间设置有至少一个绝缘层，所述第一走线的至少部分与所述第二走线直接接触，所述第二走线在所述衬底的正投影覆盖所述至少一个绝缘层的边界的至少部分。
在一些示例性实施方式中，所述至少一个绝缘层包括：无机绝缘层和有机绝缘层，所述无机绝缘层位于所述有机绝缘层靠近所述衬底的一侧。
在一些示例性实施方式中，所述显示基板在所述第一方向上具有第一中心线。所述多条第一数据线在所述第一方向上位于所述多条第二数据线和所述多条第二数据连接线远离所述第一中心线的一侧，所述多条第二引出线在所述第一方向上位于所述第二数据引出线远离所述第一中心线的一侧。
在一些示例性实施方式中，所述显示区域包括：位于所述第一中心线两侧的第一区域和第二区域。在所述第一区域或第二区域内，远离所述第一中心线的第一数据线所电连接的第二数据连接线，位于靠近所述第一中心线的第一数据线电连接的第二数据连接线靠近所述第一中心线的一侧。
在一些示例性实施方式中，所述显示区域包括：位于所述第一中心线两侧的第一区域和第二区域；在所述第一区域或第二区域内，远离所述第一中心线的第一数据线所电连接的第二数据连接线，位于靠近所述第一中心线的第一数据线电连接的第二数据连接线远离所述第一中心线的一侧。
在一些示例性实施方式中，靠近所述第一中心线的第一引出线所电连接的引出转接线，位于远离所述第一中心线的第一引出线所电连接的引出转接线靠近所述显示区域的一侧。
在一些示例性实施方式中，靠近所述第一中心线的第一引出线所电连接的引出转接线，位于远离所述第一中心线的第一引出线所电连接的引出转接线远离所述显示区域的一侧。
在一些示例性实施方式中，所述多条引出转接线关于所述第一中心线对称。
在一些示例性实施方式中，所述第一边框区域至少包括：沿着远离所述显示区域的方向依次设置的第一扇出区、弯折区、第二扇出区以及第一电路区；所述第一电路区至少包括测试电路；所述第一电源线和引出转接线至少位于所述第二扇出区。
在一些示例性实施方式中，所述第一引出线和第二引出线位于所述第二扇出区。
在一些示例性实施方式中，所述第二引出线与所述引出转接线的连接位置在所述衬底的正投影与所述第一电源线在所述衬底的正投影没有交叠。
在一些示例性实施方式中，所述第二引出线与所述引出转接线的连接位置位于所述第一电源线远离所述弯折区的一侧。
另一方面，本实施例提供一种显示装置，包括如上所述的显示基板。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为本公开至少一实施例的一种显示装置的结构示意图；
图2为本公开至少一实施例的一种显示基板的结构示意图；
图3为本公开至少一实施例的显示基板的显示区域的剖面结构示意图；
图4为本公开至少一实施例的显示基板的走线示意图；
图5为本公开至少一实施例的显示基板的走线示例图；
图6为本公开至少一实施例的第二扇出区的局部走线示意图；
图7为本公开至少一实施例的第一边框区域的局部示意图；
图8为图7中的第一数据引出线和第二数据引出线的示意图；
图9为图7中第一源漏金属层的局部示意图；
图10为图7中第二源漏金属层的局部示意图；
图11为图7中弯折区和第二扇出区的局部示意图；
图12为图11中区域A2的局部放大示意图；
图13A为图12中形成第二栅金属层后的第二扇出区的局部放大示意图；
图13B为图12中形成第一源漏金属层后的第二扇出区的局部放大示意图；
图13C为图12中形成第七绝缘层后的第二扇出区的局部放大示意图；
图14A为图12中沿P-P’方向的局部放大示意图；
图14B为图12中沿Q-Q’方向的局部放大示意图；
图14C为图12中沿U-U’方向的局部放大示意图；
图15为本公开至少一实施例的引出转接线与第二引出线之间的连接示意图；
图16为本公开至少一实施例的显示基板的另一走线示意图；
图17为本公开至少一实施例的显示基板的另一走线示意图；
图18为图16或图17中第二扇出区的局部示意图；
图19为第一边框区域的多条数据引出线的电阻变化曲线图；
图20为第一边框区域的多条数据引出线进行电阻补偿之后的电阻变化曲线图。
具体实施方式
下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。
在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。另外，栅极还可以称为控制极。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
本说明书中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本说明书中，“大致相同”是指数值相差10％以内的情况。
图1为本公开至少一实施例的一种显示装置的结构示意图。如图1所示，显示装置可以包括：时序控制器、数据驱动器、扫描驱动器、发光驱动器和显示基板。时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接。数据驱动器分别与多个数据线(例如，D1到Dn)连接，扫描驱动器分别与多个扫描线(例如，S1到Sm)连接，发光驱动器分别与多个发光控制线(例如，E1到Eo)连接。其中，n、m和o可以是自然数。显示基板包括像素阵列，像素阵列可以包括多个子像素Pxij，i和j可以是自然数。至少一个子像素Pxij可以包括：像素电路和与像素电路连接的发光元件。像素电路可以分别与扫描线、发光控制线和数据线连接。
在一些示例性实施例中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发光控制起始信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号。发光驱动器可以通过从时序控制器接收时钟信号、发光控制起始信号等来产生将提供到发光控制线E1、E2、E3、……和Eo的发光控制信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光控制线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发光控制起始信号传输到下一级电路的方式产生发光控制信号。
图2为本公开至少一实施例的一种显示基板的结构示意图。如图2所示，显示基板可以包括：显示区域100、位于显示区域100周边的边框区域。边框区域可以包括：位于显示区域100一侧的第一边框区域200以及位于显示区域100其它侧的第二边框区域300。第一边框区域200和第二边框区域300连通围绕在显示区域100的四周。在一些示例中，显示区域100可以是平坦的区域，包括组成像素阵列的多个子像素Pxij，多个子像素Pxij可以被配置为显示动态图片或静止图像，显示区域100可以称为有效区域(AA，Active Area)。在一些示例中，显示基板可以采用柔性基板，因而显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。
在一些示例中，如图2所示，显示区域100具有靠近第一边框区域200的第一边界B1、靠近第二边框区域300的第六边界B6、第七边界B7和第八边界B8。第一边界B1可以连接在第六边界B6和第七边界B7之间，第八边界B8可以连接在第六边界B6和第七边界B7之间。第一边界B1和第八边界B8可以沿第二方向Y相对，第六边界B6和第七边界B7可以沿第一方向X相对。第六边界B6和第七边界B7在第一方向X上可以位于第一边界B1的两侧。边框区域可以具有第二边界B2、第三边界B3、第四边界B4和第五边界B5。第四边界B4可以连接在第二边界B2和第三边界B3之间，第五边界B5可以连接在第二边界B2和第三边界B3之间。第二边界B2和第三边界B3在第一方向X上相对，第二边界B2和第三边界B3在第一方向X上可以位于第一边界B1的两侧。
在一些示例性实施例中，如图2所示，第一边框区域200可以包括沿着远离显示区域100的第二方向Y依次设置的第一扇出区201、弯折区202、第二扇出区203、第一电路区204、第三扇出区205、驱动芯片区206和绑定引脚区207。第一扇出区201可以连接到显示区域100，至少包括多条数据扇出线，多条数据扇出线被配置为以扇出走线方式连接显示区域100的数据线。弯折区202连接在第一扇出区201和第二扇出区203之间，弯折区202可以包括设置有凹槽的复合绝缘层，被配置为使第二扇出区203至绑定引脚区207弯折到显示区域100的背面。第二扇出区203可以至少包括以扇出走线方式引出的多条数据扇出线。第二扇出区203连接在弯折区202和第一电路区204之间。第一电路区204可以包括：防静电电路和测试电路。防静电电路可以被配置为通过消除静电防止显示基板的静电损伤。测试电路可以配置为给显示区域100的数据线提供数据测试信号。第三扇出区205可以至少包括以扇出走线方式引出的多条数据扇出线。第三扇出区205连接在第一电路区204和驱动芯片区206之间。驱动芯片区206可以设置集成电路(IC，Integrated Circuit)，集成电路可以被配置为与第三扇出区205的多条数据扇出线连接。绑定引脚区207可以包括：多个绑定焊盘(Bonding Pad)，绑定焊盘可以被配置为与外部的柔性线路板(FPC，Flexible PrintedCircuit)绑定连接。驱动芯片区206和绑定引脚区207之间可以设置有连接走线。
在一些示例性实施例中，第二边框区域300可以包括：沿着远离显示区域100的第一方向X依次设置的第二电路区、电源线区、裂缝坝区和切割区。第一方向X与第二方向Y交叉，例如，第一方向X垂直于第二方向Y。第二电路区连接到显示区域100，可以至少包括栅极驱动电路，栅极驱动电路与显示区域100中像素电路所连接的第一扫描线、第二扫描线和发光控制线连接。电源线区连接到第二电路区，可以至少包括边框电源引线，边框电源引线沿着平行于显示区域边缘的方向延伸，与显示区域100中的阴极连接。裂缝坝区连接到电源线区，可以至少包括在复合绝缘层上设置的多个裂缝。切割区连接到裂缝坝区，可以至少包括在复合绝缘层上设置的切割槽，切割槽被配置为在显示基板的所有膜层制备完成后，切割设备分别沿着切割槽进行切割。
在一些示例性实施例中，第一边框区域200中的第一扇出区201和第二边框区域300中的电源线区可以设置有第一隔离坝和第二隔离坝，第一隔离坝和第二隔离坝可以沿着平行于显示区域边缘的方向延伸，形成环绕显示区域100的环形结构。显示区域边缘是显示区域100靠近第一边框区域200或者第二边框区域300一侧的边缘。
在一些示例性实施方式中，显示基板可以包括以矩阵方式排布的多个像素单元。至少一个像素单元可以包括出射不同颜色的三个子像素。例如，一个像素单元可以包括：红色子像素、绿色子像素和蓝色子像素。或者，至少一个像素单元可以包括四个子像素，例如可以包括：红色子像素、蓝色子像素和两个绿色子像素，或者，可以包括红色子像素、绿色子像素、蓝色子像素和白色子像素。每个子像素可以包括像素电路和发光元件。例如，像素电路可以分别与扫描线、数据线和发光控制线连接，像素电路可以被配置为在扫描线和发光控制线的控制下，接收数据线传输的数据电压，向发光元件输出相应的电流。每个子像素中的发光元件分别与所在子像素的像素电路连接，发光元件被配置为响应所在子像素的像素电路输出的电流发出相应亮度的光。在一些示例中，子像素的发光元件的形状可以是矩形状、菱形、五边形或六边形。当一个像素单元包括三个子像素时，三个子像素的发光元件可以采用水平并列、竖直并列或品字等方式排列。当一个像素单元包括四个子像素时，四个子像素的发光元件可以采用钻石形(Diamond)方式排列，形成RGBG像素排列，或者可以采用水平并列、竖直并列或正方形等方式排列。然而，本公开在此不做限定。
图3为本公开至少一实施例的显示基板的显示区域的剖面结构示意图。图3示意了显示区域100中三个子像素的结构。在一些示例中，如图3所示，在垂直于显示基板的方向上，显示基板可以包括：衬底101、依次设置在衬底101上的电路结构层102、发光结构层103以及封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。
在一些示例性实施例中，如图3所示，衬底101可以是柔性基底，或者可以是刚性基底。每个子像素的电路结构层102可以包括由多个晶体管和存储电容构成的像素电路。每个子像素的发光结构层103可以至少包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301与像素电路连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层103。
在一些示例性实施例中，有机发光层303可以包括发光层(EML)以及如下任意一层或多层：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在一些示例中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是各自连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是相互隔离的。
在一些示例性实施例中，像素电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。其中，上述电路结构中的T指的是薄膜晶体管，C指的是电容，T前面的数字代表电路中薄膜晶体管的数量，C前面的数字代表电路中电容的数量。在一些示例中，像素电路中的多个晶体管可以是P型晶体管，或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在另一些示例中，像素电路中的多个晶体管可以包括P型晶体管和N型晶体管。
在一些示例中，像素电路中的多个晶体管可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LTPS，Low Temperature Poly-Silicon)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，即LTPS+Oxide(简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
在一些示例，以像素电路的多个晶体管包括低温多晶硅薄膜晶体管和氧化物薄膜晶体管为例。在垂直于显示基板的方向上，电路结构层可以包括：依次设置在衬底上的第一半导体层、第一绝缘层、第一栅金属层、第二绝缘层、第二栅金属层、第三绝缘层、第二半导体层、第四绝缘层、第三栅金属层、第五绝缘层、第一源漏金属层、第六绝缘层、第七绝缘层、第二源漏金属层和第八绝缘层。在一些示例中，第一半导体层可以包括：像素电路的低温多晶硅薄膜晶体管的有源层。第一栅金属层可以包括：像素电路的低温多晶硅薄膜晶体管的栅极以及存储电容的其中一个电极。第二栅金属层可以包括：像素电路的存储电容的另一个电极。第二半导体层可以包括：像素电路的氧化物薄膜晶体管的有源层。第三栅金属层可以包括：像素电路的氧化物薄膜晶体管的栅极。第一源漏金属层可以包括：多个连接电极。第二源漏金属层可以包括：阳极连接电极。第二源漏金属层的阳极连接电极可以通过第八绝缘层开设的过孔与发光结构层的对应的阳极电连接。在一些示例中，第一绝缘层至第六绝缘层可以为无机绝缘层，第七绝缘层和第八绝缘层可以为有机绝缘层，还可以称为平坦层。然而，本实施例对此并不限定。
随着OLED显示技术的发展，消费者对显示产品显示效果的要求越来越高，极窄边框成为显示产品发展的新趋势，因此边框的窄化甚至无边框设计在OLED显示产品设计中越来越受到重视。一种显示基板中，第一边框区域通常包括沿着远离显示区域的方向依次设置的第一扇出区、弯折区、第二扇出区、第一电路区、第三扇出区、驱动芯片区和绑定引脚区。由于第一边框区域的宽度(沿第一方向X的长度)小于显示区域的宽度(沿第一方向X的长度)，第一边框区域中集成电路和绑定焊盘的信号线需要通过扇出区以扇出(Fanout)走线方式才能引入到较宽的显示区域，显示区域与第一边框区域的宽度差距越大，扇形区中斜向引出线越多，驱动芯片区与显示区域之间的距离就越大，因而第一扇形区占用空间较大，导致第一边框区域的窄化设计难度较大。为了改善上述情况，可以在显示区域内设置数据连接线，使得第一边框区域的数据引出线通过数据连接线与数据线电连接，可以有效减小第一扇出区的长度，从而大大缩减下边框的尺寸。然而，在通过数据连接线对数据线进行转接的过程中，第一边框区域内的数据引出线的顺序会被打乱，使得第一边框区域的数据引出线的顺序不同于显示区域的数据线的顺序，导致无法兼容常规集成电路，而且存在数据信号的传输走线的电阻突变等问题。
本公开实施例提供一种显示基板，包括：衬底、多个子像素、多条第一数据线、多条第二数据线、多条第一数据连接线、多条第二数据连接线、多条第一数据引出线、多条第二数据引出线、多条引出转接线以及第一电源线。衬底包括：显示区域和边框区域，边框区域包括位于显示区域一侧的第一边框区域。显示区域具有靠近第一边框区域的第一边界，边框区域具有第二边界和第三边界，第二边界和第三边界在第一方向上位于第一边界的两侧。多个子像素、多条第一数据线、多条第二数据线、多条第一数据连接线以及多条第二数据连接线位于显示区域。多条第一数据线和多条第二数据线被配置为向多个子像素提供数据信号。多条第一数据连接线沿第一方向延伸，多条第一数据线、多条第二数据线和多条第二数据连接线沿第二方向延伸。第一方向与第二方向交叉，例如，第一方向垂直于第二方向。多条第一数据线通过多条第一数据连接线与多条第二数据连接线电连接。多条第一数据线在第一方向上位于多条第二数据线和多条第二数据连接线靠近第二边界或第三边界的一侧。多条第一数据引出线、多条第二数据引出线、多条引出转接线以及至少一条第一电源线位于第一边框区域。多条第一数据引出线与多条第二数据连接线电连接。多条第二数据引出线与多条第二数据线电连接。至少一条第一电源线被配置为向多个子像素提供电源信号。多条第一数据引出线中的至少一条第一数据引出线包括：第一引出线和第二引出线。第一引出线通过引出转接线与第二引出线电连接。第一引出线与第二数据连接线电连接。引出转接线至少部分沿第一方向延伸，第二引出线在第一方向上位于第二数据引出线靠近第二边界或第三边界的一侧。多条引出转接线中的至少一条引出转接线在衬底的正投影与第一电源线在衬底的正投影存在交叠。
本实施例提供的显示基板，在第一边框区域利用引出转接线电连接第一引出线和第二引出线，来调整第一数据引出线和第二数据引出线沿第一方向的顺序，使得第一边框区域内的数据信号或测试数据信号的提供顺序与显示区域内的第一数据线和第二数据线的顺序保持一致，以实现对常规集成电路的兼容，从而节省成本。而且，可以在一定程度上改善数据信号的传输走线的电阻突变情况。
在一些示例性实施方式中，第一电源线至少可以包括：第一走线。第一走线具有多个开口，第一引出线与引出转接线的连接位置在衬底的正投影可以位于开口在衬底的正投影范围内。在本示例中，对第一电源线的第一走线进行挖孔设计来实现引出转接线排布，可以降低对第一电源线的影响。
在一些示例性实施方式中，第一数据引出线中的至少部分线段和第二数据引出线中的至少部分线段可以位于第一走线靠近衬底的一侧，引出转接线可以位于第一走线远离衬底的一侧。在本示例中，引出转接线在衬底的正投影与多条数据引出线在衬底的正投影可以存在交叠，利用第一电源线的第一走线来隔离数据引出线和引出转接线，可以有效防止走线之间的相互串扰。
在一些示例性实施方式中，引出转接线与第一电源线的第一走线之间至少可以设置有机绝缘层。在本示例中，通过在引出转接线和第一电源线的第一走线之间设置有机绝缘层，可以增大引出转接线和第一电源线的第一走线之间的介质层，有利于减少两者之间的寄生电容。
在一些示例性实施方式中，第一引出线可以通过第一连接电极与引出转接线电连接。第一连接电极可以位于第一走线的开口内，第一连接电极在衬底的正投影与第一电源线的第一走线在衬底的正投影可以没有交叠。例如，第一连接电极与第一走线可以为同层结构。然而，本实施例对此并不限定。例如，第一引出线可以与引出转接线直接电连接。
在一些示例性实施方式中，第一电源线还可以包括：位于第一走线远离衬底一侧的第二走线。第二走线与第一走线电连接，且第二走线在衬底的正投影与第一走线的开口在衬底的正投影没有交叠。在本示例中，第一走线设置开口的区域为引出转接线与第一引出线的连接区域，在引出转接线与第一引出线的连接区域之外的区域，第一电源线可以采用双层走线。例如，第二走线与引出转接线可以为同层结构。
在一些示例性实施方式中，第一边框区域至少可以包括：沿着远离显示区域的方向依次设置的第一扇出区、弯折区、第二扇出区以及第一电路区。第一电路区至少包括测试电路。第一电源线和引出转接线至少可以位于第二扇出区。本示例中，在第一电路区靠近显示区域一侧设置引出转接线，有利于调整第一数据引出线和第二数据引出线的顺序，从而兼容常规的集成电路，降低成本。而且，有利于实现下边框的窄化。在另一些示例中，引出转接线和第一电源线可以至少位于第一扇出区，来实现对第一数据引出线和第二数据引出线的顺序调整。
下面通过一些示例对本实施例的方案进行举例说明。
图4为本公开至少一实施例的显示基板的走线示意图。在一些示例中，如图4所示，显示区域100可以包括：沿第二方向Y延伸的多条第一数据线11和多条第二数据线12。第一数据线11可以与沿第二方向Y排布的多个子像素Pxij电连接，被配置为给多个子像素Pxij提供数据信号。第二数据线12可以与沿第二方向Y排布的多个子像素Pxij电连接，被配置为给多个子像素Pxij提供数据信号。多条第一数据线11和多条第二数据线12可以沿第一方向X排布。例如，多条第一数据线11在第一方向X上可以位于多条第二数据线12的外侧。如图2和图4所示，多条第一数据线11在第一方向X上位于多条第二数据线12靠近第二边界B2和第三边界B3的一侧。显示基板在第一方向X上可以具有第一中心线OO’。多条第二数据线12可以位于多条第一数据线11靠近第一中心线OO’的一侧。
在一些示例中，如图4所示，显示区域100还可以包括：沿第一方向X延伸的多条第一数据连接线13和沿第二方向Y延伸的多条第二数据连接线14。多条第一数据线11可以与多条第一数据连接线13一一对应电连接，多条第一数据连接线13可以与多条第二数据连接线14一一对应电连接。一条第一数据线11可以通过一条第一数据连接线13与一条第二数据连接线14电连接。例如，第一数据连接线13的一端与第一数据线11电连接，另一端与第二数据连接线14电连接。第二数据连接线14在第一方向X上可以位于所电连接的第一数据线11靠近第一中心线OO’的一侧。第二数据连接线14可以在第一方向X上插设在多条第二数据线12之间。例如，在第一方向X上间隔四条第二数据线12可以排布一条第二数据连接线14。然而，本实施例对此并不限定。
在一些示例中，如图4所示，显示区域100可以包括：位于第一中心线OO’两侧的第一区域(例如，左半区域)100a和第二区域(例如，右边区域)100b。在第一区域100a或第二区域100b内，远离第一中心线OO’的第一数据线11所电连接的第一数据连接线13的长度可以大于靠近第一中心线OO’的第一数据线11所电连接的第一数据连接线13的长度。远离第一中心线OO’的第一数据线11所电连接的第一数据连接线13，在第二方向Y上可以位于靠近第一中心线OO’的第一数据线11所电连接的第一数据连接线13远离显示区域100的下边缘的一侧。例如，第一区域100a和第二区域100b可以关于第一中心线OO’大致对称。然而，本实施例对此并不限定。
在一些示例中，如图4所示，在第一区域100a或第二区域100b内，远离第一中心线OO’的第一数据线11所电连接的第二数据连接线14，在第一方向X上可以位于靠近第一中心线OO’的第一数据线11所电连接的第二数据连接线14靠近该第一中心线OO’的一侧。远离第一中心线OO’的第一数据线11所电连接的第二数据连接线14沿第二方向Y的长度，可以大于靠近第一中心线OO’的第一数据线11所电连接的第二数据连接线14沿第二方向Y的长度。在本示例中，以显示区域100的第一区域100a为例，多条第一数据线11沿第一方向X从边缘到中心的排布顺序与所述多条第一数据线11转接的第二数据连接线14沿第一方向X从边缘到中心的排布顺序是相反的。本示例所示的第一数据线11的转接方式可以称为逆序插序方式。
在一些示例中，第一数据线11、第二数据线12和第二数据连接线14可以为同层结构，例如可以均位于第二源漏金属层；第一数据连接线13可以位于第一源漏金属层。然而，本实施例对此并不限定。例如，第一数据线11、第二数据线12和第二数据连接线14可以为位于第一源漏金属层，第一数据连接线13可以位于第二源漏金属层。或者，第一数据线13可以位于第一栅金属层、第二栅金属层或者第三栅金属层。
在一些示例中，如图4所示，第一扇出区201可以包括：多条第一数据扇出线21和多条第二数据扇出线22。第一数据扇出线21可以与延伸至第一扇出区201的第二数据连接线14电连接。第二数据扇出线22可以与延伸至第一扇出区201的第二数据线12电连接。多条第一数据扇出线21在第一方向X上可以穿插设置在多条第二数据扇出线22之间。多条第一数据扇出线21和多条第二数据线22的排布顺序与显示区域100内的多条第二数据线12和多条第二数据连接线14的排布顺序可以一致。例如，在第一方向X上间隔四条第二数扇出出线22可以排布一条第一数据扇出线21。然而，本实施例对此并不限定。
在一些示例中，第一扇出区201的第一数据扇出线21和第二数据扇出线22可以位于第一栅金属层或第二栅金属层。相邻两条数据扇出线可以位于不同导电层。
本示例中，通过将显示区域100内靠近左右两侧边缘的第一数据线11通过第一数据连接线13和第二数据连接线14从显示区域100引出至第一扇出区201，可以使得显示区域100的边缘位置的第一数据线11与第二数据线12集中引出，从而可以减小第一扇出区201的数据扇出线所占用的排布空间，减小第一扇出区201的长度，缩减下边框尺寸。
在一些示例中，如图4所示，弯折区202可以包括：多条第一弯折连接线23和多条第二弯折连接线24。第一弯折连接线23和第二弯折连接线24可以沿第二方向Y延伸。第一弯折连接线23可以与第一数据扇出线21电连接，第二弯折连接线24可以与第二数据扇出线22电连接。多条第一弯折连接线23和多条第二弯折连接线24沿第一方向X的排布顺序与多条第一数据扇出线21和多条第二数据扇出线22沿第一方向X的排布顺序可以一致。
在一些示例中，如图4所示，第二扇出区203可以包括：多条第三数据扇出线25、多条第四数据扇出线26以及多条引出转接线27。第四数据扇出线26可以与第二弯折连接线24电连接。第三数据扇出线25可以与第一弯折连接线23电连接。第三数据扇出线25和第四数据扇出线26可以延伸至第一电路区。
在一些示例中，如图4所示，第三扇出区可以包括：多条第五数据扇出线29和多条第六数据扇出线28。第五数据扇出线29可以与第三数据扇出线25电连接，第六数据扇出线28可以与第四数据扇出线26电连接。第五数据扇出线29和第六数据扇出线28可以延伸至驱动芯片区206，以便与驱动芯片区206的连接引脚电连接，后续实现与集成电路电连接。
在本示例中，第一数据引出线可以包括：第一数据扇出线21、第一弯折连接线23、第三数据扇出线25以及第五数据扇出线29。第二数据引出线可以包括：第二数据扇出线22、第二弯折连接线24、第四数据扇出线26以及第六数据扇出线28。
图5为本公开至少一实施例的显示基板的走线示例图。在一些示例中，以第一中心线OO’的左侧区域为例，如图5所示，第一数据引出线L1最靠近显示基板的边缘，第一数据引出线L2最靠近第一中心线OO’。其余第一数据引出线位于第一数据引出线L1和L2之间。
在一些示例中，如图5所示，在显示区域100的第一区域内，第一数据引出线L1电连接的第一数据线11，位于第一数据引出线L2电连接的第一数据线11靠近第一中心线OO’的一侧；第一数据引出线L1电连接的第一数据线11远离第一中心线OO’的一侧设置有多条第一数据线11，靠近第一中心线OO’的一侧设置多条第二数据线12和多条第二数据连接线14。
在一些示例中，如图5所示，在第二扇出区203内，第一数据引出线L2的第三数据扇出线25可以与引出转接线27电连接，通过至少沿第一方向X延伸的引出转接线27，第一数据引出线L2的第三数据扇出线25可以与靠近第一边框区域边缘的第五数据扇出线29电连接。第一数据引出线L1的第三数据扇出线25可以与引出转接线27电连接，通过至少沿第一方向X延伸的引出转接线27，第一数据引出线L1的第三数据扇出线25可以与远离第一边框区域边缘的第五数据扇出线29电连接。多条第一数据引出线在第一扇出区201、弯折区202和第二扇出区203的靠近弯折区202区域内的顺序，与多条第一数据引出线在第二扇出区203的靠近第一电路区204的区域内、第三扇出区205区域内的顺序是相反的。多条引出转接线27可以关于第一中心线OO’大致对称。
图6为本公开至少一实施例的第二扇出区的局部走线示意图。图6为图5中区域A1的局部走线示意图。在一些示例中，如图6所示，第二扇出区的第三数据扇出线25可以包括：第一引出线251和第二引出线252。第一引出线251和第二引出线252可以通过引出转接线27电连接。引出转接线27可以先沿第一方向X延伸，再沿第二方向Y向远离显示区域一侧延伸。引出转接线27可以为折线型。一条第三数据扇出线25的第二引出线252可以在第一方向X位于第一引出线251远离第一中心线的一侧。在第一引出线251沿第二方向Y的延伸方向上还设置有第一虚设走线253，第一虚设走线253与第一引出线251断开。通过设置第一虚设走线253可以保证走线均一性。
在一些示例中，如图6所示，第二扇出区的第四数据扇出线26可以包括：第三引出线261和第四引出线262。第三引出线261可以与第四引出线262电连接。例如，第三引出线261可以通过连接电极与第四引出线262电连接。然而，本实施例对此并不限定。例如，第三引出线261和第四引出线262可以为一体结构；或者，第三引出线261可以与第四引出线262直接电连接。多条第二引出线252在第一方向X上可以位于多条第四引出线262靠近第一边框区域的边缘的一侧。
在一些示例中，如图4至图6所示，多条第一引出线251和多条第四数据扇出线26的第三引出线261沿第一方向X的排布顺序可以与多条第一弯折连接线23和多条第二弯折连接线24沿第一方向X的排布顺序一致，多条第二引出线252和多条第四数据扇出线26的第四引出线262沿第一方向X的排布顺序可以与显示区域100内的多条第一数据线11和多条第二数据线12沿第一方向X的排布顺序一致。本示例利用引出转接线27可以对第三数据扇出线25进行跳线转接，可以调整数据信号的传输顺序，从而使得数据信号传输顺序与显示区域的第一数据线和第二数据线的排布顺序一致，以便适配常规的集成电路。
图7为本公开至少一实施例的第一边框区域的局部示意图。图8为图7中的第一数据引出线和第二数据引出线的示意图。图7和图8中仅以若干条第一数据引出线和第二数据引出线为例进行示意。图9为图7中第一源漏金属层的局部示意图。图10为图7中第二源漏金属层的局部示意图。
在一些示例中，如图7所示，第一边框区域还可以包括：第一电源线41和第二电源线42。第一电源线41的至少部分和第二电源线42的至少部分可以位于第二扇出区203。第一电源线41可以从第二扇出区203沿第二方向Y绕过第一电路区204和驱动芯片区206延伸至绑定引脚区207，与绑定引脚区207内的第一电源引脚电连接。第二电源线42可以在第一方向X上位于第一电源线41的相对两侧。第二电源线42例如可以关于沿第二方向Y延伸的第一中心线大致对称。第二电源线42可以从第二扇出区203沿第二方向Y延伸至绑定引脚区207，并与绑定引脚区207内的第二电源引脚电连接。例如，第一电源线41可以被配置为持续提供高电平信号，第二电源线42可以被配置为持续提供低电平信号。
在一些示例中，如图7和图8所示，引出转接线27可以位于第二扇出区203，引出转接线27的两端可以分别电连接第一引出线251和第二引出线252。多条引出转接线27在衬底的正投影与第一电源线41在衬底的正投影可以存在交叠。第一电源线41在衬底的正投影与多条第一引出线251在衬底的正投影可以存在交叠。引出转接线27与第二引出线252的连接位置在衬底的正投影与第一电源线41在衬底的正投影可以没有交叠。
在一些示例中，如图7和图8所示，沿第一方向X远离第一边框区域边缘的第一引出线251可以与靠近弯折区202的引出转接线27电连接，沿第一方向X靠近第一边框区域边缘的第一引出线251可以与远离弯折区202的引出转接线27电连接。
在一些示例中，如图7所示，第一扇出区201还可以包括：第一电源连接线31和第二电源连接线32。第二电源连接线32在第一方向X上可以位于第一电源连接线31的相对两侧。第二电源连接线32可以沿着显示区域100的边缘延伸至第二边框区域，并与第二边框区域内的边框电源引线电连接。如图9所示，第二电源连接线32可以位于第一源漏金属层。第一电源连接线31可以与显示区域内的多条高电位电源线电连接，以便给显示区域内的多个子像素的像素电路提供高电位电源信号。在一些示例中，第一电源连接线31可以包括：叠设的第五走线311和第六走线312。第五走线311可以为位于第一源漏金属层，第六走线312可以位于第二源漏金属层。在一些示例中，第五走线311可以具有多个第一透气孔，第六走线312可以具有多个第二透气孔，第一透气孔和第二透气孔在衬底的正投影可以为矩形，例如圆角矩形。第二透气孔在衬底的正投影可以与第一透气孔在衬底的正投影存在交叠。第五走线311通过设置多个第一透气孔，有利于制备过程中第七绝缘层(如图14A至图14C内的第七绝缘层507)的气体排出，第六走线312通过设置多个第二透气孔，有利于制备过程中第八绝缘层(图未示)的气体排除，防止发生爆膜。第五走线311可以通过第七绝缘层开设的多个过孔与第六走线312电连接。然而，本实施例对此并不限定。
在一些示例中，如图7至图10所示，弯折区202还可以包括：多个(例如三个)第三电源连接线33和多个(例如，四个)第四电源连接线34。第三电源连接线33和第四电源连接线34可以为同层结构，例如均位于第二源漏金属层。第三电源连接线33可以与第一电源连接线31的第五走线311电连接。第四电源连接线34可以第二电源连接线32电连接。
在一些示例中，如图7至图10所示，第一电源线41可以包括：叠设的第一走线411和第二走线412。例如，第一走线411可以位于第一源漏金属层，第二走线412可以位于第二源漏金属层。第一走线411与第二走线412电连接。第二走线412与第三电源连接线33可以为一体结构。第二电源线42可以包括：叠设的第三走线421和第四走线422。例如，第三走线421可以位于第一源漏金属层，第四走线422可以位于第二源漏金属层。第三走线421和第四走线422可以电连接。第四走线422与第四电源连接线34可以为一体结构。然而，本实施例对此并不限定。
图11为图7中弯折区和第二扇出区的局部示意图。图12为图11中区域A2的局部放大示意图。图13A为图12中形成第二栅金属层后的第二扇出区的局部放大示意图。图13B为图12中形成第一源漏金属层后的第二扇出区的局部放大示意图。图13C为图12中形成第七绝缘层(如图14A至图14C内的第七绝缘层507)后的第二扇出区的局部放大示意图。图14A为图12中沿P-P’方向的局部放大示意图。图14B为图12中沿Q-Q’方向的局部放大示意图。图14C为图12中沿U-U’方向的局部放大示意图。
在一些示例中，如图12至图13A所示，在第二扇出区，第三数据扇出线的第一引出线251可以在第一方向X上穿插设置在多条第四数据扇出线26之间。例如，四条第四数据扇出线26之间可以间隔排布一条第一引出线251。第二扇出区还包括：在第二方向Y上与第一引出线251对齐的第一虚设走线253。第一引出线251与第一虚设走线253为同层结构，且两者断开。例如，第一虚设走线253可以沿第二方向Y延伸至第二扇出区和第一电路区的边缘。或者，第一虚设走线253可以沿第二方向Y延伸至第二引出线252的起始位置处。第一虚设走线253与第二引出线252断开，没有电连接。通过设置第一虚设走线253可以确保第二扇出区的走线均一性。多条第一引出线251和多条第四数据扇出线26中相邻两条走线可以位于不同导电层。例如，如图14A所示，一条第一引出线251可以位于第一栅金属层，该条第一引出线251相邻的两条第四数据扇出线26可以位于第二栅金属层。在本示例中，第一引出线251和第四数据扇出线26可以利用两个导电层排布，且相邻走线位于不同导电层，可以实现相邻走线的紧凑排布，有利于减少走线的排布空间，而且可以减少相邻走线之间的干扰。
在一些示例中，如图12至图13B所示，在第二扇出区，第一电源线的第一走线411可以具有多个开口K1。例如，开口K1在衬底的正投影可以为矩形，比如圆角矩形。在第一方向X上从第一边框区域的边缘向中心的方向上，多个开口与弯折区之间的距离可以逐渐减小。第一走线411的开口K1内可以设置第一连接电极61。第一连接电极61在衬底的正投影可以位于开口K1内，并与第一走线411在衬底的正投影没有交叠。第一走线411和第一连接电极61可以为同层结构，例如位于第一源漏金属层。如图14B所示，第一连接走线61可以通过第五绝缘层505开设的多个(例如四个)第一过孔V1与位于第一栅金属层(或第二栅金属层)的第一引出线251电连接。第一过孔V1内的第五绝缘层505、第四绝缘层504、第三绝缘层503和第二绝缘层502可以被去掉，暴露出第一引出线251的表面。
在一些示例中，如图12至图13C所示，在第二扇出区，第一电源线的第二走线412与引出转接线27可以为同层结构，例如可以位于第二源漏金属层。引出转接线27可以至少沿第一方向X延伸，例如可以先沿第一方向X朝第二引出线一侧延伸，再沿第二方向Y向远离显示区域一侧延伸至与第二引出线电连接。引出转接线27可以通过第二过孔V2与位于第一源漏金属层的第一连接电极61电连接。如图14B所示，第二过孔V2内的第六绝缘层506和第七绝缘层507可以被去掉，暴露出第一连接电极61的表面。引出转接线27在衬底的正投影与第一电源线的第一走线411在衬底的正投影存在交叠。在本示例中，通过对第一电源线的第一走线411进行挖开口设计，使得引出转接线27与第一引出线251的连接位置的正投影位于所述开口内，可以在实现第一引出线的转接过程中最小化对第一电源线的影响。
在一些示例中，如图12所示，第二扇出区还可以包括：沿第一方向X延伸的多条第二虚设走线63。第二虚设走线63在第一方向X上可以位于相邻引出转接线27之间。在第二方向Y上，第二虚设走线63可以与引出转接线27相邻，第二虚设走线63可以位于引出转接线27远离显示区域的一侧。通过设置第二虚设走线63可以实现第二扇出区的引出转接线的排布均一性，而且可以改善制备工艺对位于边缘处的引出转接线的影响。
在一些示例中，如图12和图14A所示，多条引出转接线27可以位于第一电源线的第一走线411远离衬底101的一侧，多条第一引出线251和第四数据扇出线26可以位于第一走线411靠近衬底101的一侧。利用第一电源线的第一走线411可以将引出转接线27与多条第一引出线251和第四数据扇出线26隔离开，可以有效防止走线之间的相互串扰。以红色子像素和蓝色子像素接收的数据信号为交流信号，绿色子像素接收的数据信号为直流信号为例，利用第一电源线隔离引出转接线，可以隔离引出转接线传输的交流信号对第一走线的下方传输的直流信号的影响，还可以隔离第一走线下方传输的交流信号对引出转接线传输的直流信号的影响。
在一些示例中，如图12和图14A所示，引出转接线27和第一电源线的第一走线411之间可以设置有第七绝缘层507和第六绝缘层506。例如，第七绝缘层507可以为有机绝缘层，第六绝缘层506可以为无机绝缘层。通过设置第七绝缘层507可以起到平坦化作用，有利于增加工艺良率，而且通过增加引出转接线27和第一走线411之间的介质层，可以有利于减少两者之间的寄生电容，减少相互之间的影响。
在一些示例中，如图12、图13C和图14C所示，第六绝缘层506可以开设有第一凹槽V4，第一凹槽V4内的第六绝缘层506可以被去掉。第七绝缘层507可以开设有第二凹槽V3，第二凹槽V3内的第七绝缘层507可以被去掉。在本示例中，第一凹槽V4在衬底101的正投影可以位于第一走线411在衬底101的正投影范围内，第二凹槽V3在衬底101的正投影与第一走线411在衬底101的正投影可以部分交叠，例如，第一走线411远离显示区域一侧区域内的第七绝缘层507可以被去掉。在第一电源线所在区域内，第一电源线的第二走线412在衬底101的正投影与第六绝缘层506的边缘在衬底101的正投影可以存在交叠，以包覆第六绝缘层506的边界。第二走线412在衬底101的正投影与第七绝缘层507的边缘在衬底101的正投影可以存在交叠。第二走线412和第一走线411在第一凹槽V4和第二凹槽V3的交叠区域可以直接接触。本示例中，第一电源线采用双层走线设计，且第二走线可以对保留的第七绝缘层和第六绝缘层的部分边界进行包覆，可以有效减少膜层剥离(Peeling)风险。
在一些示例中，如图7至图11所示，在第一引出线251和引出转接线27的转接区域，第一电源线采用单层走线设计，在其余区域第一电源线可以采用双层走线设计，且第一走线411和第二走线412可以至少部分直接接触。
在一些示例中，如图7至图10所示，第二电源线42可以采用双层走线设计(即包括叠设的第三走线421和第四走线422)。第三走线421和第四走线422的至少部分可以直接接触。在第三走线421和第四走线422的正投影的边缘，第四走线422在衬底的正投影可以覆盖第六绝缘层的边缘，并覆盖第七绝缘层的至少部分边缘，以有效减少膜层剥离风险。第二电源线的第三走线和第四走线的连接方式与第一电源线的第一走线和第二走线的连接方式可以大致相同，故于此不再赘述。
图15为本公开至少一实施例的引出转接线与第二引出线之间的连接示意图。在一些示例中，如图15所示，位于第二源漏金属层的引出转接线27可以通过第七绝缘层和第六绝缘层开设的过孔与位于第一源漏金属层的第二连接电极62电连接。第二连接电极62可以通过第五绝缘层至第二绝缘层开设的过孔与位于第一栅金属层的第二引出线252电连接。或者，第二连接电极62可以通过第五绝缘层至第三绝缘层开设的过孔与位于第二栅金属层的第二引出线252电连接。引出转接线27与第二引出线252的连接位置在衬底的正投影与第一电源线在衬底的正投影可以没有交叠。引出转接线27与第二引出线252的连接位置可以位于第一电源线远离弯折区的一侧。然而，本实施例对此并不限定。在另一些示例中，引出转接线27与第二引出线252的连接位置可以位于第一电源线靠近弯折区的一侧。又如，第一电源线的第一走线还可以开设多个开口，第二连接电极可以位于所述开口内，以实现与第二引出线和引出转接线的电连接。
下面通过显示基板的制备过程对显示基板的结构进行举例说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B为同层结构”是指，A和B通过同一次图案化工艺同时形成，或者A和B靠近衬底一侧的表面与衬底的距离基本相同，或者A和B靠近衬底一侧的表面与同一个膜层直接接触。膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在一些示例性实施方式中，显示基板的制备过程可以包括如下操作。
(1)、提供衬底。在一些示例中，衬底可以为柔性衬底。例如，柔性衬底可以包括在玻璃载板上叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，第一无机材料层和第二无机材料层还可以称之为阻挡(Barrier)层，半导体层的材料可以采用非晶硅(a-si)。然而，本实施例对此并不限定。
(2)、形成第一半导体层。在一些示例中，在衬底上沉积第一半导体薄膜，通过图案化工艺对第一半导体薄膜进行图案，形成设置在衬底上的第一半导体层。例如，第一半导体层可以包括：位于显示区域的像素电路的低温多晶硅薄膜晶体管的有源层。
(3)、形成第一栅金属层。在一些示例中，在形成前述图案的衬底上，依次沉积第一绝缘薄膜和第一金属薄膜，通过图案化工艺对第一金属薄膜进行图案化，形成第一绝缘层以及设置在第一绝缘层上的第一栅金属层。例如，第一栅金属层可以至少包括：位于显示区域的像素电路的低温多晶硅薄膜晶体管的栅极以及存储电容的其中一个电极、位于第一边框区域的第一扇出区的多条第一数据扇出线和多条第二数据扇出线、位于第二扇出区的多条第三数据扇出线和多条第四数据扇出线、以及位于第三扇出区的多条第五数据扇出线和多条第六数据扇出线。
(4)、形成第二栅金属层。在一些示例中，在形成前述图案的衬底上，依次沉积第二绝缘薄膜和第二金属薄膜，通过图案化工艺对第二金属薄膜进行图案化，形成第二绝缘层和设置在第二绝缘层上的第二栅金属层。例如，第二栅金属层可以至少包括：位于显示区域的像素电路的存储电容的另一个电极、位于第一边框区域的第一扇出区的多条第一数据扇出线和多条第二数据扇出线、位于第二扇出区的多条第三数据扇出线和多条第四数据扇出线、以及位于第三扇出区的多条第五数据扇出线和多条第六数据扇出线。在本示例中，第一扇出区的多条第一数据扇出线和多条第二数据扇出线中的相邻走线可以位于不同导电层。第二扇出区的多条第三数据扇出线和多条第四数据扇出线中的相邻走线可以位于不同导电层。第三扇出区的多条第五数据扇出线和多条第六数据扇出线中的相邻走线可以位于不同导电层。
(5)、形成第二半导体层。在一些示例中，在形成前述图案的衬底上，依次沉积第三绝缘薄膜和第二半导体薄膜，通过图案化工艺对第二半导体薄膜进行图案化，形成第三绝缘层和设置在第三绝缘层上的第二半导体层。例如，第二半导体层可以包括：位于显示区域的像素电路的氧化物薄膜晶体管的栅极。
(6)、形成第三栅金属层。在一些示例中，在形成前述图案的衬底上，依次沉积第四绝缘薄膜和第三金属薄膜，通过图案化工艺对第三金属薄膜进行图案化，形成第四绝缘层和设置在第四绝缘层上的第三栅金属层。例如，第三栅金属层可以至少包括：位于显示区域的像素电路的氧化物薄膜晶体管的栅极。
(7)、形成第一源漏金属层。在一些示例中，在形成前述图案的衬底上，沉积第五绝缘薄膜，通过图案化工艺形成第五绝缘层；随后，沉积第四金属薄膜，通过图案化工艺形成第一源漏金属层。显示区域的第五绝缘层可以开设有多个过孔，例如可以暴露出第一半导体层、第一栅金属层、第二栅金属层、第三栅金属层或第二半导体层的表面。例如，第一边框区域的弯折区域的第一绝缘层至第五绝缘层中的至少部分被去掉。第一边框区域的第二扇出区的第五绝缘层开设有多个过孔，例如可以暴露出第一栅金属层或第二栅金属层的表面。例如，第一源漏金属层可以包括：位于显示区域的像素电路的多个连接电极以及多条第一数据连接线、位于第一边框区域的第一扇出区的第一电源连接线的第五走线和第二电源连接线、位于第二扇出区的多条第一连接电极、多个第二连接电极、第一电源线的第一走线以及第二电源线的第三走线。
(8)、形成第二源漏金属层。在一些示例中，在形成前述图案的衬底上，沉积第六绝缘薄膜，通过图案化工艺形成第六绝缘层；随后，涂覆第七绝缘薄膜，通过图案化工艺形成第七绝缘层；随后，沉积第五金属薄膜，通过图案化工艺形成第二源漏金属层；随后，涂覆第八绝缘薄膜，通过图案化工艺形成第八绝缘层。在一些示例中，第二源漏金属层可以包括：位于显示区域的多条第一数据线、多条第二数据线和多条第二数据连接线、位于第一边框区域的第一扇出区的第一电源连接线的第六走线、位于弯折区的第一弯折连接线、第二弯折连接线、第三电源连接线和第四电源连接线、以及位于第二扇出区的引出转接线、第一电源线的第二走线以及第二电源线的第四走线。
至此，在衬底的显示区域可以制备完成电路结构层。
(9)、形成发光结构层。在一些示例中，在形成前述图案的衬底上，沉积第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成阳极层。阳极层包括多个发光元件的阳极。阳极可以通过第八绝缘层开设的过孔与像素电路电连接。随后，涂覆像素定义薄膜，通过掩膜、曝光、显影工艺，形成像素定义层。显示区域的像素定义层开设有暴露出阳极层的多个像素开口。随后，在显示区域依次形成有机发光层和阴极层。有机发光层形成在像素开口内，实现有机发光层与阳极连接。阴极形成在像素定义层上，与有机发光层连接。
(10)、形成封装结构层。在一些示例中，封装结构层可以包括无机材料/有机材料/无机材料的叠层结构。
在一些示例中，第一半导体层的材料可以包括多晶硅。第二半导体层的材料可以包括金属氧化物。第一栅金属层、第二栅金属层、第三栅金属层、第一源漏金属层和第二源漏金属层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层至第六绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第七绝缘层和第八绝缘层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。阳极层可以采用金属等反射材料，阴极可以采用透明导电材料。然而，本实施例对此并不限定。
本实施例的显示基板的结构及其制备过程仅仅是一种示例性说明。在一些示例中，可以根据实际需要变更相应结构以及增加或减少构图工艺。本示例性实施例的制备工艺可以利用目前成熟的制备设备即可实现，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本实施例提供的显示基板可以利用引出转接线来调整数据信号的传输顺序，使得第一边框区域的数据信号或测试数据信号的提供顺序与显示区域的第一数据线和第二数据线的顺序一致，并降低对第一电源线的影响。而且，本示例的数据引出线的走线方式有利于改善走线电阻突变情况。另外，通过第一电源线对数据扇出线和引出转接线进行隔离，可以有效防止数据信号之间的相互串扰。
图16为本公开至少一实施例的显示基板的另一走线示意图。在一些示例中，如图16所示，在第一区域100a或第二区域100b内，远离第一中心线OO’的第一数据线11所电连接的第二数据连接线14，在第一方向X上，可以位于靠近第一中心线OO’的第一数据线11所电连接的第二数据连接线14远离该第一中心线OO’的一侧。在本示例中，以显示区域的第一区域100a为例，多条第一数据线11沿第一方向X从边缘到中心的排布顺序与所述多条第一数据线11转接的第二数据连接线14沿第一方向X从边缘到中心的排布顺序是相同的。本示例所示的第一数据线11的转接方式可以称为正序插序方式。
在一些示例中，如图16所示，在第一区域100a或第二区域100b内，远离第一中心线OO’的第一数据线11所电连接的第二数据连接线14沿第二方向Y的长度，可以小于靠近第一中心线OO’的第一数据线11所电连接的第二数据连接线14沿第二方向Y的长度。远离第一中心线OO’的第一数据线11所电连接的第一数据连接线13，在第二方向Y上可以位于靠近第一中心线OO’的第一数据线11所电连接的第一数据连接线13靠近显示区域100的下边缘的一侧。
在一些示例中，如图16所示，位于第二扇出区203的第三数据扇出线25可以包括第一引出线和第二引出线，第一引出线和第二引出线可以通过引出转接线27电连接。靠近第一中心线OO’的第一引出线所电连接的引出转接线27，在第二方向Y上可以位于远离第一中心线OO’的第一引出线所电连接的引出转接线27远离弯折区域202的一侧。引出转接线27在第二扇出区203可以与第一电源线在衬底的正投影存在交叠。
图17为本公开至少一实施例的显示基板的另一走线示意图。在一些示例中，如图17所示，在第一区域100a或第二区域100b内，远离第一中心线OO’的第一数据线11所电连接的第二数据连接线14沿第二方向Y的长度，可以大于靠近第一中心线OO’的第一数据线11所电连接的第二数据连接线14沿第二方向Y的长度。远离第一中心线OO’的第一数据线11所电连接的第一数据连接线13，在第二方向Y上可以位于靠近第一中心线OO’的第一数据线11所电连接的第一数据连接线13远离显示区域100的下边缘的一侧。本实施例的显示基板的其余结构与图16所示的实施例大致相同。
图18为图16或图17中第二扇出区的局部示意图。在一些示例中，如图16至图18所示，位于第二扇出区203的第三数据扇出线25可以包括第一引出线和第二引出线，第一引出线和第二引出线可以通过引出转接线27电连接。靠近第一中心OO’的第一引出线所电连接的引出转接线27，在第二方向Y上可以位于远离第一中心线OO’的第一引出线所电连接的引出转接线27远离弯折区域202的一侧。本示例所示的第一数据线的转接方式为正序插序方式。引出转接线27在第二扇出区203可以与第一电源线41在衬底的正投影存在交叠。第一电源线41可以包括第一走线411和第二走线412。第一走线411可以具有多个开口，引出转接线27和第一引出线的连接位置在衬底的正投影可以位于所述开口内，与第一走线411没有交叠。在没有排布引出转接线27的区域，第一电源线41可以采用第一走线411和第二走线412的双层走线结构。
关于本实施例的显示基板的其余结构，可以参照前述实施例的说明，故于此不再赘述。
图19为第一边框区域的多条数据引出线的电阻变化曲线图。图20为第一边框区域的多条数据引出线进行电阻补偿之后的电阻变化曲线图。图19和图20中的横坐标表示数据引出线沿第一方向的编号，纵坐标表示电阻值。
在一些示例中，如图19所示，曲线L11表示如图4所示采用逆序插序方式的显示基板在第一边框区域利用引出转接线进行转接后的数据引出线的电阻变化。曲线L12表示如图16或图17所示采用正序插序方式的显示基板在第一边框区域利用引出转接线进行转接后的数据引出线的电阻变化。曲线L13表示采用逆序插序方式的显示基板不在第一边框区域利用引出转接线而是利用更新的集成电路后的数据引出线的电阻变化。由图19可见，电阻跳变情况从小到大依次为：曲线L11、曲线L12和曲线L13。
在一些示例中，如图19所示，在进行电阻补偿时，曲线L11所需补偿的点位较少，且电阻差值较小(例如仅166Ω)，易于补偿，需求的补偿空间较小，有利于显示基板的下边框收窄。曲线L12，由于没有采用引出转接线对第一数据引出线进行跳线设计，使得第一数据引出线穿插在第二数据引出线中，位置较为分散，导致电阻补偿的工作量巨大。曲线L13所需补偿的点位较多，且电阻差值较大(例如最大差值约为983Ω)，需求的补偿空间较大。
在一些示例中，如图20所示，曲线L21表示如图4所示采用逆序插序方式的显示基板在第一边框区域利用引出转接线进行转接后的数据引出线进行电阻补偿后的变化。曲线L22表示如图16或图17所示采用正序插序方式的显示基板在第一边框区域利用引出转接线进行转接后的数据引出线进行电阻补偿后的变化。由图20可见，曲线L21的过渡比曲线L22更为平滑，因此，采用逆序插序方式的显示基板在第一边框区域利用引出转接线进行转接的方案，优于采用正序插序方式的显示基板在第一边框区域利用引出转接线进行转接的方案。本实施例对于采用的电阻补偿方式并不限定。
在一些示例中，本公开实施例的显示基板可以应用于具有像素电路的显示装置中，如OLED、量子点显示(QLED)、发光二极管显示(Micro LED或Mini LED)或量子点发光二极管显示(QDLED)等，本公开在此不做限定。
本公开实施例还提供一种显示装置，显示装置可以包括前述的显示基板。在一些示例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。
本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

Claims (22)

1.一种显示基板，其特征在于，包括：
衬底，包括：显示区域和边框区域，所述边框区域包括：位于所述显示区域一侧的第一边框区域；所述显示区域具有靠近所述第一边框区域的第一边界，所述边框区域具有第二边界和第三边界，所述第二边界和第三边界在第一方向上位于所述第一边界的两侧；
多个子像素，位于所述显示区域；
多条第一数据线、多条第二数据线、多条第一数据连接线以及多条第二数据连接线，位于所述显示区域；所述多条第一数据线和所述多条第二数据线被配置为向所述多个子像素提供数据信号；所述多条第一数据连接线沿第一方向延伸，所述多条第一数据线、所述多条第二数据线和所述多条第二数据连接线沿第二方向延伸，所述第一方向与第二方向交叉；所述多条第一数据线通过所述多条第一数据连接线与所述多条第二数据连接线电连接；所述多条第一数据线在所述第一方向上位于所述多条第二数据线和所述多条第二数据连接线靠近所述第二边界或所述第三边界的一侧；
多条第一数据引出线、多条第二数据引出线、多条引出转接线以及至少一条第一电源线，位于所述第一边框区域；所述多条第一数据引出线与所述多条第二数据连接线电连接，所述多条第二数据引出线与所述多条第二数据线电连接，所述至少一条第一电源线被配置为向所述多个子像素提供电源信号；
所述多条第一数据引出线中的至少一条第一数据引出线包括：第一引出线和第二引出线，所述第一引出线通过所述引出转接线与所述第二引出线电连接，所述第一引出线与所述第二数据连接线电连接，所述引出转接线至少部分沿所述第一方向延伸，所述第二引出线在所述第一方向上位于所述第二数据引出线靠近所述第二边界或所述第三边界的一侧；
所述多条引出转接线中的至少一条引出转接线在所述衬底的正投影与所述第一电源线在所述衬底的正投影存在交叠。
2.根据权利要求1所述的显示基板，其特征在于，所述第一电源线至少包括：第一走线；所述第一走线具有多个开口，所述第一引出线与所述引出转接线的连接位置在所述衬底的正投影位于所述开口在所述衬底的正投影范围内。
3.根据权利要求2所述的显示基板，其特征在于，所述第一数据引出线中的至少部分线段和所述第二数据引出线中的至少部分线段位于所述第一走线靠近所述衬底的一侧，所述引出转接线位于所述第一走线远离所述衬底的一侧。
4.根据权利要求3所述的显示基板，其特征在于，所述引出转接线与所述第一走线之间至少设置有机绝缘层。
5.根据权利要求2所述的显示基板，其特征在于，所述第一引出线通过第一连接电极与所述引出转接线电连接，所述第一连接电极位于所述开口内，所述第一连接电极在所述衬底的正投影与所述第一走线在所述衬底的正投影没有交叠。
6.根据权利要求5所述的显示基板，其特征在于，所述第一连接电极与所述第一走线为同层结构。
7.根据权利要求2所述的显示基板，其特征在于，所述第一数据引出线和所述第二数据引出线在所述衬底的正投影与所述第一走线在所述衬底的正投影存在交叠。
8.根据权利要求2至7中任一项所述的显示基板，其特征在于，所述第一电源线还包括：位于所述第一走线远离所述衬底一侧的第二走线，所述第二走线与所述第一走线电连接，所述第二走线在所述衬底的正投影与所述第一走线的开口在所述衬底的正投影没有交叠。
9.根据权利要求8所述的显示基板，其特征在于，所述第二走线与所述引出转接线为同层结构。
10.根据权利要求8所述的显示基板，其特征在于，所述第一走线与所述第二走线之间设置有至少一个绝缘层，所述第一走线的至少部分与所述第二走线直接接触，所述第二走线在所述衬底的正投影覆盖所述至少一个绝缘层的边界的至少部分。
11.根据权利要求10所述的显示基板，其特征在于，所述至少一个绝缘层包括：无机绝缘层和有机绝缘层，所述无机绝缘层位于所述有机绝缘层靠近所述衬底的一侧。
12.根据权利要求1至7中任一项所述的显示基板，其特征在于，所述显示基板在所述第一方向上具有第一中心线；所述多条第一数据线在所述第一方向上位于所述多条第二数据线和所述多条第二数据连接线远离所述第一中心线的一侧，所述多条第二引出线在所述第一方向上位于所述第二数据引出线远离所述第一中心线的一侧。
13.根据权利要求12所述的显示基板，其特征在于，所述显示区域包括：位于所述第一中心线两侧的第一区域和第二区域；在所述第一区域或第二区域内，远离所述第一中心线的第一数据线所电连接的第二数据连接线，位于靠近所述第一中心线的第一数据线电连接的第二数据连接线靠近所述第一中心线的一侧。
14.根据权利要求12所述的显示基板，其特征在于，所述显示区域包括：位于所述第一中心线两侧的第一区域和第二区域；在所述第一区域或第二区域内，远离所述第一中心线的第一数据线所电连接的第二数据连接线，位于靠近所述第一中心线的第一数据线电连接的第二数据连接线远离所述第一中心线的一侧。
15.根据权利要求12所述的显示基板，其特征在于，靠近所述第一中心线的第一引出线所电连接的引出转接线，位于远离所述第一中心线的第一引出线所电连接的引出转接线靠近所述显示区域的一侧。
16.根据权利要求12所述的显示基板，其特征在于，靠近所述第一中心线的第一引出线所电连接的引出转接线，位于远离所述第一中心线的第一引出线所电连接的引出转接线远离所述显示区域的一侧。
17.根据权利要求12所述的显示基板，其特征在于，所述多条引出转接线关于所述第一中心线对称。
18.根据权利要求1至7中任一项所述的显示基板，其特征在于，所述第一边框区域至少包括：沿着远离所述显示区域的方向依次设置的第一扇出区、弯折区、第二扇出区以及第一电路区；所述第一电路区至少包括测试电路；所述第一电源线和引出转接线至少位于所述第二扇出区。
19.根据权利要求18所述的显示基板，其特征在于，所述第一引出线和第二引出线位于所述第二扇出区。
20.根据权利要求19所述的显示基板，其特征在于，所述第二引出线与所述引出转接线的连接位置在所述衬底的正投影与所述第一电源线在所述衬底的正投影没有交叠。
21.根据权利要求19所述的显示基板，其特征在于，所述第二引出线与所述引出转接线的连接位置位于所述第一电源线远离所述弯折区的一侧。
22.一种显示装置，其特征在于，包括如权利要求1至21中任一项所述的显示基板。
CN202210836718.9A 2022-07-15 2022-07-15 显示基板及显示装置 Pending CN115188792A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210836718.9A CN115188792A (zh) 2022-07-15 2022-07-15 显示基板及显示装置
PCT/CN2023/105911 WO2024012329A1 (zh) 2022-07-15 2023-07-05 显示基板及显示装置
GBGB2406575.7A GB202406575D0 (en) 2022-07-15 2023-07-05 Display substrate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210836718.9A CN115188792A (zh) 2022-07-15 2022-07-15 显示基板及显示装置

Publications (1)

Publication Number Publication Date
CN115188792A true CN115188792A (zh) 2022-10-14

Family

ID=83519146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210836718.9A Pending CN115188792A (zh) 2022-07-15 2022-07-15 显示基板及显示装置

Country Status (3)

Country Link
CN (1) CN115188792A (zh)
GB (1) GB202406575D0 (zh)
WO (1) WO2024012329A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023207507A1 (zh) * 2022-04-25 2023-11-02 京东方科技集团股份有限公司 显示基板和显示装置
WO2024012329A1 (zh) * 2022-07-15 2024-01-18 京东方科技集团股份有限公司 显示基板及显示装置
WO2024036511A1 (zh) * 2022-08-17 2024-02-22 京东方科技集团股份有限公司 显示基板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3880822B2 (ja) * 2000-10-05 2007-02-14 シャープ株式会社 液晶表示装置
CN110095889B (zh) * 2018-01-30 2022-06-17 瀚宇彩晶股份有限公司 显示面板及其制作方法
CN110531559B (zh) * 2019-09-20 2022-05-20 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN113964142A (zh) * 2021-11-19 2022-01-21 昆山国显光电有限公司 显示面板和显示装置
CN114784077A (zh) * 2022-04-26 2022-07-22 京东方科技集团股份有限公司 显示面板及显示装置
CN115188792A (zh) * 2022-07-15 2022-10-14 京东方科技集团股份有限公司 显示基板及显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023207507A1 (zh) * 2022-04-25 2023-11-02 京东方科技集团股份有限公司 显示基板和显示装置
WO2024012329A1 (zh) * 2022-07-15 2024-01-18 京东方科技集团股份有限公司 显示基板及显示装置
WO2024036511A1 (zh) * 2022-08-17 2024-02-22 京东方科技集团股份有限公司 显示基板及显示装置

Also Published As

Publication number Publication date
GB202406575D0 (en) 2024-06-26
WO2024012329A1 (zh) 2024-01-18

Similar Documents

Publication Publication Date Title
CN112071882B (zh) 显示基板及其制备方法、显示装置
EP4391776A2 (en) Display device
KR20190073868A (ko) 표시 장치
CN115188792A (zh) 显示基板及显示装置
US11805677B2 (en) Display substrate, display panel, and manufacturing method of display substrate
CN111863929A (zh) 显示基板及其制备方法、显示装置
CN111524952B (zh) 显示基板及其制备方法、显示装置
CN113964109A (zh) 显示基板及其制备方法、显示装置
CN114122025A (zh) 显示基板及其制备方法、显示装置
KR20220052882A (ko) 전계 발광 표시 장치
US11515383B2 (en) Display device
WO2024099009A1 (zh) 显示面板及显示装置
JP7522136B2 (ja) 表示基板及び表示方法、表示装置
JP2023528698A (ja) 表示基板及びその製造方法、表示装置
CN116157856A (zh) 显示基板及显示装置
GB2609339A (en) Display substrate and display device
US20200211444A1 (en) Display Apparatus Having a Unit Pixel Composed of Four Sub-Pixels
CN220402267U (zh) 发射显示装置
US20230359300A1 (en) Touch Display Substrate, Manufacturing Method Therefor, and Touch Display Device
EP4280279A1 (en) Display substrate and display device
CN221057431U (zh) 显示装置
US20240237449A1 (en) Display Substrate and Display Apparatus
US20240212599A1 (en) Display panel and display apparatus
CN115605832A (zh) 显示面板及其制备方法、显示触控装置
CN116761461A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination