CN115172185A - 一种硅基电子集成电路封装模块、制备方法及光电处理模组 - Google Patents

一种硅基电子集成电路封装模块、制备方法及光电处理模组 Download PDF

Info

Publication number
CN115172185A
CN115172185A CN202210864559.3A CN202210864559A CN115172185A CN 115172185 A CN115172185 A CN 115172185A CN 202210864559 A CN202210864559 A CN 202210864559A CN 115172185 A CN115172185 A CN 115172185A
Authority
CN
China
Prior art keywords
chip
pic
silicon
integrated circuit
based electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210864559.3A
Other languages
English (en)
Inventor
吴世豪
李宗怿
梁新夫
郭良奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Original Assignee
Changdian Integrated Circuit Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Integrated Circuit Shaoxing Co ltd filed Critical Changdian Integrated Circuit Shaoxing Co ltd
Priority to CN202210864559.3A priority Critical patent/CN115172185A/zh
Publication of CN115172185A publication Critical patent/CN115172185A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明公开了一种硅基电子集成电路封装模块制备方法，包括：准备桥接芯片及光致有源面上覆盖有牺牲块的PIC芯片；对所述PIC芯片和所述桥接芯片进行包封；通过去除所述牺牲块在所述PIC芯片上形成用于设置玻璃腔体的开口；在所述开口上设置玻璃腔体；实现若干相关芯片与所述PIC芯片和所述桥接芯片的互联，并进行包封；制备外联接件；露出所述玻璃腔体的内部空腔。本发明还公开了一种硅基电子集成电路封装模块及光电处理模组。本发明采用玻璃腔体预设在PIC芯片的光致有源面，并通过玻璃腔体在封装过程中将光致有源面保护起来，确保所述玻璃腔体在整个封装工艺过程中不受封装工艺处理步骤的影响，同时保证了PIC芯片光致有源面的绝对清洁和结构完整性。

Description

一种硅基电子集成电路封装模块、制备方法及光电处理模组
技术领域
本发明属于集成电路封装技术领域，具体涉及一种硅基电子集成电路封装模块、制备方法及光电处理模组。
背景技术
光子作为信息载体，具有比电子作为信息载体更快的传输速率；而且光子之间几乎无干扰，不同波长、偏振、模式的光子可多路同时通信，因此光子具有更大的信息传输带宽和更高的信息传输速率，且不受电磁场干扰。目前，硅光电芯片是最具市场发展潜力的信息传输和信息处理芯片技术。
在硅光电芯片的集成封装工艺中，如何将激光器产生的微波光源通过光纤波导阵列耦合到光子集成芯片(Photonic Integrated Circuit,PIC)上需要解决一系列的产业化封装问题，比如：需要在入射的微波光源和PIC芯片的光致有源面建立一个洁净程度高的腔体，用于布设光纤阵列等波导器件，而在封装的整个工艺过程中要确保该腔体的绝对清洁，且PIC的光致有源面不能受到整个封装工艺制程的破坏，成了硅光电芯片封装领域亟待解决的产业化难题。
现有技术中，通常利用激光的高密度热量来实现特定区域的熔融，从而制备得到所需的预设腔体，但激光的高热工艺会对芯片中的晶体管等电路产生不利影响；此外激光的高密度热量会在局部区域产生热应力，最终导致制备的预设腔体的洁净程度不高，且光致有源面会因为激光的热损伤而导致结构破坏，大大影响了入射光源在光致有源面上的耦合效率和耦合质量，进而影响到光子信号的传输效率和传输质量。
发明内容
针对现有技术中所存在的不足，本发明提供了一种PIC芯片光致有源面清洁且结构完整的硅基电子集成电路封装模块、制备方法及光电处理模组。
一种硅基电子集成电路封装模块制备方法，包括如下步骤：
准备桥接芯片及光致有源面上覆盖有牺牲块的PIC芯片；
对所述PIC芯片和所述桥接芯片进行包封；
通过去除所述牺牲块在所述PIC芯片上形成用于设置玻璃腔体的开口；
在所述开口上设置玻璃腔体；
实现多个相关芯片与所述PIC芯片和所述桥接芯片的互联，并对所述相关芯片及所述玻璃腔体进行包封；
制备外联接件；
露出所述玻璃腔体的内部空腔。
作为优选，所述对所述PIC芯片和所述桥接芯片进行包封，包括如下步骤：
在第一载板上制备临时键合胶膜；
将所述PIC芯片和所述桥接芯片黏贴到第一载板上；
对所述第一载板上贴有PIC芯片和桥接芯片的一侧进行包封。
作为优选，所述将所述PIC芯片和所述桥接芯片黏贴到第一载板上，包括如下步骤：
在所述临时键合胶膜的基面上制备具有金属识别点的金属层；
根据所述金属识别点所确定的位置，将所述PIC芯片和所述桥接芯片布置到所述第一载板上。
作为优选，所述牺牲块采用金属材料。
作为优选，所述通过去除所述牺牲块在所述PIC芯片上形成用于设置所述玻璃腔体的开口，包括：
在所述PIC芯片上所述牺牲块一侧制备第一介电层；
在所述牺牲块的位置进行光刻，去除所述牺牲块，形成开口。
作为优选，所述在所述开口上设置所述玻璃腔体之前，还包括：
在所述PIC芯片和所述桥接芯片上制作导电联接结构。
作为优选，所述相关芯片包括模拟电路芯片及数字电路芯片；
所述实现若干相关芯片与所述PIC芯片和所述桥接芯片的互联，包括：
实现所述PIC芯片、所述模拟电路芯片、所述桥接芯片以及所述数字电路芯片的依次导电互联。
作为优选，所述露出所述玻璃腔体的内部空腔，通过将所述对所述相关芯片及所述玻璃腔体进行包封而形成的包封结构进行减薄处理得到。
第二方面，一种硅基电子集成电路封装模块，由第一方面所述任一种硅基电子集成电路封装模块制备方法制备得到。
第三方面，一种光电处理模组，包括如第二方面所述的一种硅基电子集成电路封装模块，还包括设置在所述玻璃腔体的内部空腔中的光纤阵列波导器件。
相比于现有技术，本发明具有如下有益效果：
本发明采用玻璃腔体预设在PIC芯片的光致有源面，并通过玻璃腔体将光致有源面保护起来，确保所述玻璃腔体在整个封装工艺过程中不受封装工艺处理步骤的影响，同时保证了PIC芯片光致有源面的绝对清洁和结构完整性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图3为本发明一种硅基电子集成电路封装模块制备方法的PIC芯片的制备过程结构示意图；
图4-图17为本发明一种硅基电子集成电路封装模块制备方法的各步骤结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
第一方面，一种硅基电子集成电路封装模块制备方法，包括如下步骤：
S101：制备光致有源面上覆盖有牺牲块的PIC芯片。
本步骤中，制备得到具有若干个PIC芯片电路的硅晶圆。所述牺牲块可以是金属牺牲块，用于覆盖PIC芯片上预设光纤波导阵列的腔体的光致有源面。
如图1所示，所述PIC芯片电路布设在硅衬底10中，所述PIC芯片通过外联部件13a实现与外部元器件的电气联接，所述外联部件13a通过导电布线层12a和导电细柱11a实现PIC芯片内部电路的联接。其中，所述导电布线层12a用于导电细柱11a与外联部件13a的互联布线，通过所述导电布线层12a可实现外联部件13a在PIC芯片上的任意排布布局。
如图2所示，在所述具有PIC芯片电路的硅晶圆上涂敷光刻胶，并进行曝光、显影、和烘干等光刻工艺步骤，制备得到光刻胶完全覆盖PIC芯片上预设光纤波导阵列腔体的牺牲块1的基面。
如图3所示，对远离所述牺牲块1的硅衬底10的表面进行研磨，直至露出所述导电细柱11a，并在研磨后的硅衬底10的表面进行光刻、电镀，制备得到与导电细柱11a联接的导电联接部件14a，并在外联部件13a的硅衬底10的表面黏贴NCF胶膜2；划取硅晶圆上的PIC芯片，从而制备得到分立的PIC芯片。
同理，可制备桥接芯片。
S102：将PIC芯片和桥接芯片100黏贴到载板C1上。
本步骤中，如图4所示，可采用在所述载板C1上涂敷临时键合胶液制备临时键合胶膜F1或压合临时键合胶膜F1；如图5所示，再将包覆有NCF膜的PIC芯片和包覆有NCF膜的桥接芯片100黏贴在具有所述临时键合胶膜F1的所述载板C1上。所述桥接芯片100包括：外联部件13b、外联部件13c、导电布线层12b、导电联接部件14b和导电细柱11b；其中，外联部件13b用于与封装基板或PCB板的互联；导电布线层12b用于与外联部件13b和导电细柱11b的互联。
另外，在所述载板C1上制备临时键合胶膜F1之后，所述PIC芯片和桥接芯片100黏贴到载板C1上之前，如图4所示，还可以在临时键合胶膜F1的基面上制备具有金属识别点M1的金属层；这样可以让设备机械手根据金属识别点M1来布置芯片位置。
S103：对载板C1上贴有PIC芯片和桥接芯片100的一侧进行包封并黏贴到载板C2。
本步骤中，如图6所示，可对载板C1贴有芯片的一侧进行塑封，得到具有包封PIC芯片和桥接芯片100的塑封层3a的封装体。在所述塑封层3a的表面旋涂临时键合胶液制备临时键合胶膜F2或压合临时键合胶膜F2，并通过所述临时键合胶膜F2粘贴到载板C2。
S104：去除载板C1及牺牲块，形成用于设置玻璃腔体的开口。
本步骤中，如图7所示，翻转S103步骤得到的预封装体，通过解键合去除临时键合胶膜F1和载板C1，并对所述塑封层3a的表面进行减薄处理直至露出导电联接部件14a、14b、14c。其中，所述解键合步骤的目的是去除临时键合胶膜F1和载板C1，还可通过匹配其它的键合工艺和键合设备来实现解键合以去除临时键合胶膜F1和载板C1，例如通过真空负压方式吸附载板及通过相应的充气解除负压吸附力的真空解键合方式。
如图8所示，在所述牺牲块一侧，涂敷光刻胶制备第一介电层41，并在牺牲块1对应处进行曝光、显影，清洗去除牺牲块1并得到具有开口5的介电层图案，即在所述牺牲块1位置处形成开口；其中，所述第一介电层41的制备可包括离心旋涂光刻胶、喷雾涂敷光刻胶、覆压带有感光剂的膜层。所述开口5用于后续设置玻璃腔体。
S105：在所述PIC芯片和桥接芯片上制作导电联接结构。
本步骤中，如图9-图12所示，所述导电联接结构包括位于所述导电联接部件上的金属种子层15和金属布线层16。所述导电联接结构用于与导电联接部件电连接。具体制备步骤如下：
如图9所示，在导电联接部件(14a、14b、14c)对应的第一介电层41区域进行光刻开口，使所述的光刻开口露出对应导电联接部件(14a、14b、14c)。
如图10所示，在第一介电层41对应的表面磁控溅射一层金属种子层15。
如图11所示，在金属种子层15对应的表面涂敷一层光刻胶制备第二介电牺牲层42，并在导电联接部件(14a、14b、14c)对应的第二介电牺牲层42上进行光刻开口。
如图12所示，在金属种子层15表面对应的非介电层区域进行电镀铜，制备得到金属布线层16；清洗去除第二介电牺牲层42以及第二介电牺牲层42底面对应区域的金属种子层部分，露出开口5＇；清洗去除第一介电牺牲层41。
S106：在所述开口上设置玻璃腔体。
本步骤中，如图13所示，将玻璃腔体200通过胶体粘贴在开口5＇处。
S107：实现若干相关芯片与所述PIC芯片和所述桥接芯片的互联，并进行包封。
本步骤中，如图14所示，所述相关芯片可包括模拟电路芯片300a、数字电路芯片400、模拟电路芯片300b。所述相关芯片通过其I/O引脚17与导电联接部件14连通；其中，所述的I/O引脚17包括导电柱17a和互联焊球17b，此处还可省略互联焊球17b的制备，将导电柱17a采用电镀铜工艺制备得到，金属布线层16采用电镀铜柱阵列，直接采用铜-铜键合工艺来实现导电柱17a和金属布线层16之间的互联。具体来说，所述桥接芯片的作用是实现模拟电路芯片300与数字电路芯片400之间的信号传输；所述PIC芯片与模拟电路芯片300a通过导电联接部件14a、金属种子层15、金属布线层16和I/O引脚17来实现导电互联；所述模拟电路芯片300a与桥接芯片100通过I/O引脚17、金属布线层16、金属种子层15和导电联接部件14b来实现导电互联；所述桥接芯片100与数字电路芯片400通过I/O引脚17、金属布线层16、金属种子层15和导电联接部件14c来实现导电互联。
如图15所示，制备功能芯片的底填料层6，并通过制备塑封层3b将所述相关芯片及玻璃腔体200包封。
S108：制备外联接件。
本步骤中，所述外联接件包括互联焊球18。如图16所示，翻转所述步骤S107得到的预封装体，通过解键合去除临时键合胶膜F2和载板C2，再减薄塑封层3a直至露出外联部件13(包括13a、13b、13c)，并在外联部件的对应位置制备互联焊球18；其中所述的互联焊球18可包括金属种子层18a、金属柱18b、共晶层18c和锡基合金焊球18d。
S109：露出所述玻璃腔体200的内部空腔200＇。
本步骤中，如图17所示，翻转所述步骤S108得到的预封装体，在互联焊球18所在的基面贴敷保护膜，通过所述的保护膜将所述预封装体通过真空吸附在载板上，对塑封层3b进行减薄处理，直至露出玻璃腔体200的内部空腔200＇，得到一种硅基电子集成电路封装模块。所述内部空腔200＇用于布设光纤阵列等波导器件。
本实施例中采用玻璃腔体预设在PIC芯片的光致有源面，并在封装过程中通过玻璃腔体将光致有源面保护起来，确保所述玻璃腔体在整个封装工艺过程中不受封装工艺处理步骤的影响，同时保证了PIC芯片光致有源面的绝对清洁和结构完整性。
第二方面，一种硅基电子集成电路封装模块，由第一方面任一所述的一种硅基电子集成电路封装模块制备方法制备得到。
第三方面，一种光电处理模组，包括如第二方面所述的一种硅基电子集成电路封装模块，还包括设置在所述玻璃腔体的内部空腔中的光纤阵列波导器件。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

Claims (10)

1.一种硅基电子集成电路封装模块制备方法，其特征在于，包括如下步骤：
准备桥接芯片及光致有源面上覆盖有牺牲块的PIC芯片；
对所述PIC芯片和所述桥接芯片进行包封；
通过去除所述牺牲块在所述PIC芯片上形成用于设置玻璃腔体的开口；
在所述开口上设置玻璃腔体；
实现多个相关芯片与所述PIC芯片和所述桥接芯片的互联，并对所述相关芯片及所述玻璃腔体进行包封；
制备外联接件；
露出所述玻璃腔体的内部空腔。
2.根据权利要求1所述的一种硅基电子集成电路封装模块制备方法，其特征在于，所述对所述PIC芯片和所述桥接芯片进行包封，包括如下步骤：
在第一载板上制备临时键合胶膜；
将所述PIC芯片和所述桥接芯片黏贴到第一载板上；
对所述第一载板上贴有PIC芯片和桥接芯片的一侧进行包封。
3.根据权利要求2所述的一种硅基电子集成电路封装模块制备方法，其特征在于，所述将所述PIC芯片和所述桥接芯片黏贴到第一载板上，包括如下步骤：
在所述临时键合胶膜的基面上制备具有金属识别点的金属层；
根据所述金属识别点所确定的位置，将所述PIC芯片和所述桥接芯片布置到所述第一载板上。
4.根据权利要求1所述的一种硅基电子集成电路封装模块制备方法，其特征在于：
所述牺牲块采用金属材料。
5.根据权利要求1所述的一种硅基电子集成电路封装模块制备方法，其特征在于：
所述通过去除所述牺牲块在所述PIC芯片上形成用于设置所述玻璃腔体的开口，包括：
在所述PIC芯片上所述牺牲块一侧制备第一介电层；
在所述牺牲块的位置进行光刻，去除所述牺牲块，形成开口。
6.根据权利要求1所述的一种硅基电子集成电路封装模块制备方法，其特征在于，所述在所述开口上设置所述玻璃腔体之前，还包括：
在所述PIC芯片和所述桥接芯片上制作导电联接结构。
7.根据权利要求1所述的一种硅基电子集成电路封装模块制备方法，其特征在于：
所述相关芯片包括模拟电路芯片及数字电路芯片；
所述实现若干相关芯片与所述PIC芯片和所述桥接芯片的互联，包括：
实现所述PIC芯片、所述模拟电路芯片、所述桥接芯片以及所述数字电路芯片的依次导电互联。
8.根据权利要求1所述的一种硅基电子集成电路封装模块制备方法，其特征在于：
所述露出所述玻璃腔体的内部空腔，通过将所述对所述相关芯片及所述玻璃腔体进行包封而形成的包封结构进行减薄处理得到。
9.一种硅基电子集成电路封装模块，其特征在于，由权利要求1-8中任一项所述的一种硅基电子集成电路封装模块制备方法制备得到。
10.一种光电处理模组，其特征在于，包括如权利要求9所述的一种硅基电子集成电路封装模块，还包括设置在所述玻璃腔体的内部空腔中的光纤阵列波导器件。
CN202210864559.3A 2022-07-21 2022-07-21 一种硅基电子集成电路封装模块、制备方法及光电处理模组 Pending CN115172185A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210864559.3A CN115172185A (zh) 2022-07-21 2022-07-21 一种硅基电子集成电路封装模块、制备方法及光电处理模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210864559.3A CN115172185A (zh) 2022-07-21 2022-07-21 一种硅基电子集成电路封装模块、制备方法及光电处理模组

Publications (1)

Publication Number Publication Date
CN115172185A true CN115172185A (zh) 2022-10-11

Family

ID=83497286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210864559.3A Pending CN115172185A (zh) 2022-07-21 2022-07-21 一种硅基电子集成电路封装模块、制备方法及光电处理模组

Country Status (1)

Country Link
CN (1) CN115172185A (zh)

Similar Documents

Publication Publication Date Title
TWI772736B (zh) 扇出型天線封裝結構及其封裝方法
KR100818534B1 (ko) 칩-형 전자 부품 및 그 제조 방법 및 그 제조에 사용하는 유사 웨이퍼 및 그 제조 방법
US6271469B1 (en) Direct build-up layer on an encapsulated die package
US7781240B2 (en) Integrated circuit device
KR101870985B1 (ko) 반도체 패키지와 반도체 패키지의 제조 방법 및 광학 모듈
US20130185935A1 (en) Method of fabricating a base layer circuit structure
TWI463635B (zh) 具有堆疊的微電子單元之微電子封裝及其製造方法
CN112005370A (zh) 用于光子芯片和电气芯片集成的集成电路桥
US6617702B2 (en) Semiconductor device utilizing alignment marks for globally aligning the front and back sides of a semiconductor substrate
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
KR20090122277A (ko) 마이크로전자 워크피스 및 이 워크피스를 이용한 마이크로전자 디바이스 제조 방법
US7087464B2 (en) Method and structure for a wafer level packaging
JPH06502744A (ja) マルチチップ集積回路パッケージ及びモジュール
CN114361047B (zh) 一种集成电路封装模块及其制备方法、光电处理模组
JP2004363279A (ja) 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
US20080061425A1 (en) Chip package structure and fabricating method thereof
CN115172185A (zh) 一种硅基电子集成电路封装模块、制备方法及光电处理模组
CN115172186A (zh) 一种硅基电子集成电路封装模块、制备方法及光电处理模组
CN114613685A (zh) 封装方法及封装结构
KR20220088295A (ko) 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐
JP2005117011A (ja) ウエハーレベルパッケージの方法及び構造
CN114446918A (zh) Mcm封装结构及其制作方法
US20240194574A1 (en) Process for thin film capacitor integration
CN114628263B (zh) 一种光电混合封装结构及其制造方法
CN212542410U (zh) 扇出型晶圆级封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination