CN115149928A - 工艺温度计电压不敏感高精度振荡器电路 - Google Patents
工艺温度计电压不敏感高精度振荡器电路 Download PDFInfo
- Publication number
- CN115149928A CN115149928A CN202210908070.1A CN202210908070A CN115149928A CN 115149928 A CN115149928 A CN 115149928A CN 202210908070 A CN202210908070 A CN 202210908070A CN 115149928 A CN115149928 A CN 115149928A
- Authority
- CN
- China
- Prior art keywords
- tube
- resistor
- pmos tube
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000008569 process Effects 0.000 title claims abstract description 21
- 230000008878 coupling Effects 0.000 claims abstract description 17
- 238000010168 coupling process Methods 0.000 claims abstract description 17
- 238000005859 coupling reaction Methods 0.000 claims abstract description 17
- 230000010355 oscillation Effects 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 69
- 238000001514 detection method Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000003321 amplification Effects 0.000 claims description 9
- 230000001934 delay Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 18
- 238000005070 sampling Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 6
- 238000001914 filtration Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 238000010248 power generation Methods 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 239000010752 BS 2869 Class D Substances 0.000 description 4
- 208000032365 Electromagnetic interference Diseases 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- -1 resistor R80 Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 101100102598 Mus musculus Vgll2 gene Proteins 0.000 description 1
- 101100102583 Schizosaccharomyces pombe (strain 972 / ATCC 24843) vgl1 gene Proteins 0.000 description 1
- 102100023478 Transcription cofactor vestigial-like protein 1 Human genes 0.000 description 1
- 102100023477 Transcription cofactor vestigial-like protein 2 Human genes 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明涉及一种工艺温度计电压不敏感高精度振荡器电路,包括振荡信号产生电路、抖频振荡器电源产生电路和时钟耦合输出电路,所述时钟耦合输出电路输出的反馈时钟再连接所述抖频振荡器电源产生电路的输入端。本发明提供的高精度振荡器电路中,一方面振荡信号产生电路采用的振荡器电源电压只受基准信号控制,不受PVT波动影响,保证了参考时钟信号OSC_out的频率稳定性;另一方面,在抖频振荡器电源产生电路内部采用幅度和时间上均具有伪随机特性的伪随机码进行调制,产生具有伪随机抖动特性的振荡器电源电压,从而使得参考时钟信号OSC_out的频率具有抖频特性,最终使得输出时钟信号变为抖频时钟,从而实现降低EMI干扰的目标。
Description
技术领域
本发明涉及一种工艺温度计电压不敏感的高精度振荡器电路,属于集成电路技术领域。
背景技术
脉冲宽度调制PWM(英文全称Pulse Width Modulation)技术是通过采用数字输出脉冲来对模拟电路进行控制的一种非常有效的技术,广泛应用于测量、通信、功率控制与变换等许多领域。PWM信号是数字信号,因为在一定的时刻,电流或电压都是以一种ON或OFF的状态呈现。电压或点流通通过ON或OFF的重复脉冲序列被加载到模拟负载上。只要带宽足够,任何模拟值都可以使用PWM进行编码。因此,PWM控制技术在各类功率集成电路和高可靠信号传输领域有着广泛应用,是一种很成熟的控制模式,它具有结构简单,输出控制精度高等优势。
总的来说脉冲宽度调制模式是通过保持整体控制***的开关频率不变,调整功率开关管的导通时间来调整***占空比,从而改变输出功率。在各种PWM模式控制的现代功率集成电路中,开关频率由时钟振荡信号进行控制,通常由片上集成的振荡器电路产生,因此振荡器电路输出的时钟特性对于整体芯片的性能有着重要影响。本发明提供了一种工艺温度计电压不敏感高精度振荡器电路。
发明内容
本发明在现有技术基础上,提供了一种工艺温度计电压不敏感的高精度振荡器电路,进一步提升控制器的控制精度。
本发明所述的工艺温度计电压不敏感高精度振荡器电路包括:依次连接的振荡信号产生电路、抖频振荡器电源产生电路和时钟耦合输出电路,时钟耦合输出电路输出的反馈时钟CK_fb再连接抖频振荡器电源产生电路的输入端;所述抖频振荡器电源产生电路根据电源电压VCC和反馈时钟CK_fb产生振荡器电源电压VCC_OSC,输出到振荡信号产生电路,振荡信号产生电路根据振荡器电源电压VCC_OSC产生参考时钟信号OSC_out,输出到时钟耦合输出电路,时钟耦合输出电路根据电源电压VCC和时钟信号OSC_out产生X路输出时钟CK1~CKX和反馈时钟CK_fb,X为正整数。
具体的,所述振荡信号产生电路包括:电流源I40,PMOS管M40、NMOS管M41、延迟电容C40、施密特触发器S40、反相器Inv40、反相器Inv41、反相器Inv42和输出缓冲器Buf40;其中,反相器Inv40、反相器Inv41、反相器Inv42顺序连接构成奇数级反相器链,PMOS管M40和NMOS管M41构成一个延迟控制反相器,PMOS管M40源极连接电流源I40,PMOS管M40栅极和NMOS管M41栅极相连,作为延迟控制反相器的输入端,PMOS管M40漏极和NMOS管M41漏极相连,作为延迟控制反相器的输出端,NMOS管M41源极接地;延迟控制反相器的输出同时连接到延迟电容C40上端和施密特触发器S40的输入端,延迟电容C40下端接地,施密特触发器S40的输出端连接到所述奇数级反相器链的输入端,所述奇数级反相器链的输出端同时连接到输出缓冲器Buf40的输入端和延迟控制反相器的输入端,输出缓冲器Buf40的输出端即为参考时钟信号OSC_out。
具体的,所述抖频振荡器电源产生电路包括以下几部分电路:
由PMOS管M501、PMOS管M502、PMOS管M505、PMOS管M506、NMOS管M508、NMOS管M509、NMOS管M510、电阻R51和电容C51构成的两级误差放大器,所述两级误差放大器的第一差分输入端为PMOS管M505的栅极,所述两级误差放大器的第二差分输入端为PMOS管M506的栅极,所述两级误差放大器的放大输出端连接PMOS管M502的漏极和NMOS管M510的漏极;PMOS管M501漏极连接PMOS管M505源极、PMOS管M506源极,PMOS管M505漏极连接NMOS管M508漏极、NMOS管M508栅极、NMOS管M509栅极,PMOS管M506漏极连接NMOS管M509漏极、电阻R51上端、NMOS管M510栅端,电阻R51下端连接电容C51上端;
由PMOS管M503、PMOS管M511、电阻R53和电容C52构成的跟随缓冲器;所述跟随缓冲器的信号输入端为PMOS管M511的栅极,连接两级误差放大器的放大输出端;所述跟随缓冲器的信号输出端同时连接PMOS管M511的源极、电阻R53下端以及经过电容C52接地电压GND;电阻R53上端连接PMOS管M503漏极;
由PMOS管M500、PMOS管M521、NMOS管M522、电阻R521、电阻R522和电容C521构成的反馈时钟检测电路;所述反馈时钟检测电路的输入端CK_fb连接到PMOS管M521的栅极和NMOS管M522的栅极;所述反馈时钟检测电路的输出端为时钟反馈电压Vckfb,连接到电阻R521的下端、电阻R522的上端、PMOS管M521的源极;所述PMOS管M521的漏极和NMOS管M522的漏极相连,并连接到电容C521上端;电阻R521的上端连接到PMOS管M500的漏极;NMOS管M522的源极、电容C521的下端和电阻R522的下端均接地电压GND;
由PMOS管M530、电阻R530、N个串联电阻、N个NMOS管和伪随机码产生电路构成的抖频参考电压产生电路;所述抖频参考电压产生电路的基准电压输入端Vref为PMOS管M530的栅极,所述抖频参考电压产生电路产生的抖频参考电压Vrdith输出端为电阻R530的下端与N个串联电阻组成的电阻串的上端的连接点;PMOS管M530的漏极连接到电阻R530的上端,N个串联电阻中每个电阻的上端和下端分别对应连接N个NMOS管的漏极和源极,所述N个NMOS管的栅极分别连接伪随机码产生电路输出的伪随机码P1~PN;N个串联电阻组成的电阻串的最下端接地电压GND;
所述抖频参考电压产生电路产生的抖频参考电压Vrdith连接到所述两级误差放大器的第二差分输入端,所述反馈时钟检测电路的时钟反馈电压Vckfb连接到所述两级误差放大器的第一差分输入端,所述两级误差放大器的放大输出端连接到所述跟随缓冲器的信号输入端,所述跟随缓冲器的信号输出端即为振荡器电源电压VCC_OSC;
以上NMOS管M722源极、电容C721下端、电阻R722下端、NMOS管M708源极、NMOS管M709源极、电容C71下端、NMOS管M710源极、PMOS管M711漏极均接地电压GND;PMOS管M700栅极、PMOS管M701栅极、PMOS管M702栅极、PMOS管M703栅极均接偏置电压;PMOS管M730源极、PMOS管M700源极、PMOS管M701源极、PMOS管M702源极、PMOS管M703源极均接电源VCC;N=2K,K为任意正整数。
具体的,所述抖频参考电压产生电路中的抖频参考电压Vrdith由电阻R530和N个串联电阻组成的电阻串总电阻分压得到;N个串联电阻中任意两个电阻的阻值均不相同,且N个电阻中单个电阻阻值大小选择采用伪随机分布,即任意两个电阻之间的比值均不相同,实现抖频参考电压Vrdith幅度的随机特性;所述伪随机码产生电路产生的N位伪随机码P1~PN,任意时刻只有1位伪随机码输出高电平,其余N-1位均为低电平;并且N位伪随机码P1~PN中任意1位伪随机码输出高电平的时间长度均不相同,实现抖频参考电压Vrdith时间上的随机特性。
具体的,所述伪随机码产生电路包括:延时序列产生电路、伪随机编码电路和二进制转温度计编码电路;所述延时序列产生电路产生2K+1-1个时间延时不同的时钟信号Q1~Q(2K+1-1);所述伪随机编码电路将2K+1-1个时间延时不同的时钟信号Q1~Q(2K+1-1)进行随机编码转换为K位二进制数据信号D1~DK;所述二进制转温度计编码电路将D1~DK进行编码转换,得到2K位温度计码P1~P2K;2K位温度计码P1~P2K即为所述伪随机码产生电路最终输出的N位伪随机码;
所述延时序列产生电路内部包括2K+1-1个级联的D触发器延时单元、一个异或门和一个环形振荡器;环形振荡器产生一个初始时钟信号CLK;2K+1-1个级联的D触发器延时单元根据初始时钟信号CLK先后产生2K+1-1个时间延时不同的时钟信号Q1~Q(2K+1-1);最后两个时钟信号Q(2K+1-1)和Q(2K+1-2)经过异或门后反馈连接到第一个D触发器延时单元的置位控制端。
具体的,所述时钟耦合输出电路包括:PMOS管M81、PMOS管M82、NMOS管M83、NMOS管M84、PMOS管M85、NMOS管M86、PMOS管M87、NMOS管M88、反相器Inv81、反相器Inv82、X+1个输出反相器、电容C80、电阻R80、电容C81、电阻R81、电容C82和电阻R82,X为任意正整数;其中,电容C80的左侧连接到外部输入时钟信号,电容C80的右侧同时连接到电阻R80的上端、电容C81下端和电容C82的上端;电容C81上端连接到电阻R81的下端和PMOS管M85的栅极,电容C82的下端连接到电阻R82的上端和NMOS管M86的栅极;电阻R81的上端连接到PMOS管M82的漏极,电阻R82的下端连接到NMOS管M84的漏极,PMOS管M82的栅极同时连接到PMOS管M81的漏极和PMOS管M81的栅极、NMOS管M83的漏极和NMOS管M83的栅极以及NMOS管M84的栅极;PMOS管M85的漏极连接到NMOS管M86的漏极,还连接到PMOS管M87和NMOS管M88的栅极;PMOS管M87的漏极连接到NMOS管M88的漏极,还连接到反相器Inv81的输入端;反相器Inv81的输出端连接到反相器Inv82的输入端;反相器Inv82的输出端同时连接到X+1个输出反相器的输入端;X+1个输出反相器的输出端分别提供反馈时钟信号CK_fb以及X个输出时钟信号CK1~CKX;所述电阻R80的下端、NMOS管M83的源极、NMOS管M84的源极、NMOS管M86的源极和NMOS管M88的源极同时连接到地电压GND;PMOS管M81的源极、PMOS管M82的源极、PMOS管M85的源极和PMOS管M87的源极同时连接到电源电压VCC。
本发明的优点是:一方面振荡信号产生电路采用的振荡器电源电压VCC_OSC只受基准信号控制,不受PVT波动影响,保证了参考时钟信号OSC_out的频率稳定性;另一方面,在抖频振荡器电源产生电路内部采用幅度和时间上均具有伪随机特性的伪随机码进行调制,产生具有伪随机抖动特性的VCC_OSC,从而使得参考时钟信号OSC_out的频率具有抖频特性,从而实现降低DC-DC控制器EMI干扰的目标。本发明可广泛应用于各类PWM调制控制器***中。
附图说明
图1为本发明工艺温度计电压不敏感高精度振荡器电路结构框图。
图2为本发明振荡信号产生电路的实施例。
图3为本发明抖频振荡器电源产生电路的实施例。
图4为本发明产生的抖频参考电压Vrdith的一种示意图。
图5为本发明伪随机码产生电路的实施例。
图6为本发明时钟耦合输出电路的实施例。
图7为本发明振荡信号和抖频振荡器电源的产生过程仿真波形。
图8为本发明时钟耦合输出过程仿真波形。
图9为本发明在LED驱动电源中的应用示意图。
图10为本发明在DC-DC控制器中的应用示意图。
图11为本发明在D类功率放大器中的应用示意图。
图12为本发明在电机控制器中的应用示意图。
图13为本发明在PWM控制器中的应用示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步详细的说明。
如图1所示,本发明的电路总体包括:抖频振荡器电源产生电路1、振荡信号产生电路2和时钟耦合输出电路3。所述抖频振荡器电源产生电路1根据电源电压VCC和反馈时钟CK_fb产生振荡器电源电压VCC_OSC,振荡信号产生电路2根据振荡器电源电压VCC_OSC产生参考时钟信号OSC_out,时钟耦合输出电路3根据电源电压VCC和时钟信号OSC_out产生X路输出时钟CK1~CKX以及反馈时钟CK_fb。反馈时钟CK_fb再连接到抖频振荡器电源产生电路1的输入端。
由于芯片中的振荡器和时钟信号的输出频率特别容易受PVT波动影响,本发明为限制PVT波动对输出时钟CK1~CKX频率的影响,采用了反馈时钟CK_fb对振荡信号产生电路2所采用的振荡器电源电压VCC_OSC进行反馈控制,保持参考时钟信号OSC_out的稳定性,并最终保持输出时钟CK1~CKX的稳定性。
假设温度升高使得振荡信号产生电路2内部的MOS管电流降低,对应的参考时钟信号OSC_out的频率将会降低,反馈时钟CK_fb紧跟着降低,抖频振荡器电源产生电路1根据反馈时钟CK_fb的变化调整振荡器电源电压VCC_OSC,使振荡器电源电压VCC_OSC增大,对应的振荡信号产生电路2内部的MOS管电流将会增大,最终补偿温度变化对输出时钟CK1~CKX频率的影响。对应的电源电压VCC产生变化时,只要保证基准信号控制的振荡器电源电压VCC_OSC不变,参考时钟信号OSC_out的频率将会保持不变,输出时钟CK1~CKX频率也将保持不变。
图2为本发明振荡信号产生电路2的一种实施例。所述振荡信号产生电路2包括:电流源I40,PMOS管M40、NMOS管M41、延迟电容C40、施密特触发器S40、反相器Inv40、反相器Inv41、反相器Inv42和输出缓冲器Buf40。其中,反相器Inv40、反相器Inv41、反相器Inv42构成奇数级反相器链,PMOS管M40和NMOS管M41构成一个延迟控制反相器,延迟控制反相器的输出同时连接到延迟电容C40的上端和施密特触发器S40的输入端,施密特触发器S40的输出端连接到所述奇数级反相器链的输入端,所述奇数级反相器链的输出端同时连接到输出缓冲器Buf40的输入端和延迟控制反相器的输入端,输出缓冲器Buf40的输出端即为参考时钟信号OSC_out。
图2电路中,延迟控制反相器、施密特触发器S40和奇数级反相器链级联,形成了总数为奇数级的环形振荡器,产生振荡时钟信号,振荡器输出时钟的频率由电流源I40对延迟电容C40进行充放电的延迟控制。由于电流源I40和振荡器电源电压VCC_OSC均为基准信号产生,通常不随PVT波动而变化,因此可以得到稳定的参考时钟信号OSC_out。
图3为本发明抖频振荡器电源产生电路1的一种实施例。所述抖频振荡器电源产生电路1包括以下几部分:
1、由PMOS管M501、PMOS管M502、PMOS管M505、PMOS管M506、NMOS管M508、NMOS管M509、NMOS管M510、电阻R51和电容C51构成的两级误差放大器,所述两级误差放大器的第一差分输入端为PMOS管M505的栅极,所述两级误差放大器的第二差分输入端为PMOS管M506的栅极,所述两级误差放大器的放大输出端连接PMOS管M502的漏极和NMOS管M510的漏极。
2、由PMOS管M503、PMOS管M511、电阻R53和电容C52构成的跟随缓冲器;所述跟随缓冲器的信号输入端为PMOS管M511的栅极;所述跟随缓冲器的信号输出端即为振荡器电源电压VCC_OSC,并同时连接PMOS管M511的源极、PMOS管M503的漏极和电容C52的上端。
3、由PMOS管M500、PMOS管M521、NMOS管M522、电阻R521、电阻R522和电容C521构成的反馈时钟检测电路;所述反馈时钟检测电路的输入端CK_fb连接到PMOS管M521的栅极和NMOS管M522的栅极;所述反馈时钟检测电路的输出端为时钟反馈电压Vckfb,连接到电阻R521的下端、电阻R522的上端、PMOS管M521的源极和所述两级误差放大器的第一差分输入端;所述PMOS管M521的漏极和NMOS管M522的漏极相连,并连接到电容C521的上端;电阻R521的上端连接到PMOS管M500的漏极;NMOS管M522的源极、电容C521的下端和电阻R522的下端均接地电压GND。
4、由PMOS管M530、电阻R530、N个串联电阻R531~R53N、N个NMOS管M531~M53N和伪随机码产生电路50构成的抖频参考电压产生电路。所述抖频参考电压产生电路的基准电压输入端Vref为PMOS管M530的栅极,PMOS管M530的漏极连接到电阻R530的上端,所述抖频参考电压产生电路产生的抖频参考电压Vrdith为电阻R530的下端与N个串联电阻组成的电阻串的上端的连接点。电阻R531~电阻R53N由上到下依次相连,R531的上端即为N个串联电阻组成的电阻串的上端,R53N的下端即为N个串联电阻组成的电阻串的下端。NMOS管M531的漏极连接到电阻R531的上端,NMOS管M531的源极连接到电阻R531的下端;NMOS管M532漏极连接到电阻R532的上端,NMOS管M532的源极连接到电阻R532的下端;依次类推,NMOS管M53N的漏极连接电阻R53N的上端,NMOS管M53N的源极连接到电阻R53N的下端,并接地电压GND。伪随机码产生电路50输出的伪随机码P1连接到NMOS管M531的栅极,伪随机码产生电路50输出的伪随机码P2连接到NMOS管M532的栅极,依次类推,伪随机码产生电路50输出的伪随机码PN连接到NMOS管M53N的栅极。
所述抖频参考电压产生电路产生的抖频参考电压Vrdith连接到所述两级误差放大器的第二差分输入端,所述反馈时钟检测电路的时钟反馈电压Vckfb连接到所述两级误差放大器的第一差分输入端,所述两级误差放大器的放大输出端连接到所述跟随缓冲器的信号输入端,所述跟随缓冲器的信号输出端即为振荡器电源电压VCC_OSC。
图3中由PMOS管M500、PMOS管M521、NMOS管M522、电阻R521、电阻R522和电容C521构成的反馈时钟检测电路。PMOS管M521和NMOS管M522在反馈时钟CK_fb的控制下,对电容C521进行充放电,使得电容C521形成一个等效阻抗Rc521,Rc521与R522并联之后的电阻与R521分压,得到最终的时钟反馈电压Vckfb。电容C521形成的等效阻抗Rc521,与反馈时钟CK_fb的频率高低显然成反比,若反馈时钟CK_fb的频率变高,等效阻抗Rc521将会降低;若反馈时钟CK_fb的频率降低,等效阻抗Rc521将会变高。这样时钟反馈电压Vckfb的电压高低就可以精确的反映反馈时钟CK_fb的频率高低。
图3中由PMOS管M530、电阻R530、N个串联电阻、N个NMOS管和伪随机码产生电路50构成的抖频参考电压产生电路中,抖频参考电压Vrdith由电阻R530和N个串联电阻组成的电阻串总电阻Rs53分压得到。而N个串联电阻组成的电阻串总电阻Rs53大小受N位伪随机码控制,因此抖频参考电压产生电路产生的抖频参考电压Vrdith具有伪随机特性。本发明实施例中,N个串联电阻中任意两个电阻的阻值均不相同,且N个电阻中单个电阻阻值大小选择采用伪随机分布,即任意两个电阻之间的比值均不相同。这样就可以保证不同伪随机码控制下的抖频参考电压Vrdith之间的电压幅度差值均不同,实现抖频参考电压Vrdith幅度的随机特性。所述伪随机码产生电路50产生的N位伪随机码P1~PN,任意时刻只有1位伪随机码输出高电平,其余N-1位均为低电平;并且N位伪随机码P1~PN中任意1位伪随机码输出高电平的时间长度均不相同。这样可以保证保证不同伪随机码控制下的抖频参考电压Vrdith之间的任意一种电压的有效持续时间均不同,实现抖频参考电压Vrdith时间上的随机特性。
如图4所示为图3所述抖频参考电压产生电路所形成抖频参考电压Vrdith的一种示意图。图中给出的是一种采用8位伪随机码控制实现的8种不同抖频参考电压Vrdith的波形。可以看出,本发明提供的抖频参考电压Vrdith不仅在幅度上具有伪随机特性,在时间上也具有伪随机特性,从而更接近自然噪声信号。并且随着伪随机码位数增加,抖频参考电压Vrdith将会越接近自然噪声信号。
图5为本发明伪随机码产生电路50的一种实施例。所述伪随机码产生电路50包括延时序列产生电路71、伪随机编码电路72和二进制转温度计编码电路73。所述延时序列产生电路71产生2K+1-1个时间延时不同的时钟信号Q1~Q(2K+1-1);所述伪随机编码电路72将2K+1-1个时间延时不同的时钟信号Q1~Q(2K+1-1)进行随机编码转换为K位二进制数据信号D1~DK;所述二进制转温度计编码电路73将K位二进制数据信号D1~DK进行编码转换,得到2K位温度计码P1~P2K;P1~P2K即为所述伪随机码产生电路50最终输出的N位伪随机码。其中N=2K,K为正整数。
如图5左侧所示,延时序列产生电路71内部包括2K+1-1个级联的D触发器延时单元、一个异或门XOR71和一个环形振荡器711;环形振荡器711产生一个初始时钟信号CLK;2K+1-1个级联的D触发器延时单元根据初始时钟信号CLK先后产生产生2K+1-1个时间延时不同的时钟信号Q1~Q(2K+1-1);最后两个时钟信号Q2K+1-1和Q2K+1-2经过异或门XOR71后反馈连接到第一个D触发器延时单元的置位控制端。
图5的伪随机码产生电路50中,一共产生8位伪随机码,因此K=3,延时序列产生电路71其内部采用了包括15个级联的D触发器延时单元,先后产生产生15个时间延时不同的时钟信号Q1~Q15。伪随机编码电路72总共使用了15个抽头时钟信号,每个抽头不会自相关,抽头之间也不会相关。经编码得到DA0、DA1、DA2这3位二进制伪随机码。然后3位二进制伪随机码经过译码得到8位输出温度计伪随机码P1~P8。
图6为本发明时钟耦合输出电路3的一种实施例。所述时钟耦合输出电路3包括:PMOS管M81、PMOS管M82、NMOS管M83、NMOS管M84、PMOS管M85、NMOS管M86、PMOS管M87、NMOS管M88、反相器Inv81、反相器Inv82、X+1个输出反相器、电容C80、电阻R80、电容C81、电阻R81、电容C82和电阻R82。
其中,电容C80的左侧连接到外部输入时钟信号IN,电容C80的右侧(A点)同时连接到电阻R80的上端、电容C81下端和电容C82的上端;电容C81上端(B点)连接到电阻R81的下端和PMOS管M85的栅极,电容C82的下端(C点)连接到电阻R82的上端和NMOS管M86的栅极;电阻R81的上端连接到PMOS管M82的漏极,电阻R82的下端连接到NMOS管M84的漏极,PMOS管M82的栅极同时连接到PMOS管M81的漏极和栅极、NMOS管M83的漏极和栅极和NMOS管M84的栅极;PMOS管M85的漏极(D点)连接到NMOS管M86的漏极,还连接到PMOS管M87栅极和NMOS管M88的栅极;PMOS管M87的漏极连接到NMOS管M88的漏极,还连接到反相器Inv81的输入端。反相器Inv81的输出端连接到反相器Inv82的输入端;反相器Inv82的输出端同时连接到X+1个输出反相器的输入端;X+1个输出反相器的输出端分别提供反馈时钟信号CK_fb和X个输出时钟信号CK1~CKX。电阻R80的下端、NMOS管M83的源极、NMOS管M84的源极、NMOS管M86的源极和NMOS管M88的源极同时连接到地电压GND;PMOS管M81的源极、PMOS管M82的源极、PMOS管M85的源极和PMOS管M87的源极同时连接到电源电压VCC。
图6中PMOS管M81、PMOS管M82、NMOS管M83和NMOS管M84一起形成一个自偏置的电路,给电阻R81上端和电阻R82下端提供一个偏置;电容C80和电阻R80组成一个高通滤波器,将输入时钟的高低电平直流分量进行隔直;电容C81和电阻R81组成第二个高通滤波器,电容C82和电阻R82组成第三个高通滤波器;第二个高通滤波器和第三个高通滤波器的输出分别连接到PMOS管M85的栅极和NMOS管M86的栅极。输入时钟信号经过2级高通滤波之后,得到的交流信号经PMOS管M85和NMOS管M86构成的推挽放大电路,在D点得到高低电平移位过的新时钟信号,然后经3级反相器缓冲整形,得到最终输出时钟。
图6电路中,输入时钟IN经过先后2级高通滤波后,再经级联反相器整形缓冲得到多路输出时钟。其功能是通过高通滤波器的电容耦合,将摆幅为VCC_OSC的输入时钟转换为摆幅为VCC的输出时钟,实现电平的转换。输出输出时钟使用的电源为VCC,即使再大的干扰也不会反馈到输入时钟,从而保证了输入时钟IN,即参考时钟信号OSC_out的稳定性。
图7为本发明振荡信号和抖频振荡器电源的产生过程仿真波形。当电源电压VCC上电之后,参考时钟信号OSC_out和振荡器电源电压VCC_OSC均需要一个稳定过程,最终得到频率稳定的输出时钟CKX。图8为本发明时钟耦合输出过程仿真波形,输入时钟IN的幅度为0~1.2V,经滤波后的A点幅度为-0.6~+0.6V,经二次滤波移位得到B点幅度为1.0~2.2V,C点幅度为-0.2~1.0V,最终得到D点时钟幅度变为为0~1.8V。
图9为本发明在LED驱动电源中的应用示意图。采用本发明的LED驱动电源芯片***为一种三通道LED驱动***。对于LED驱动芯片的分类方式有许多种,其中恒流型驱动是目前最常用也是最可靠的驱动方式。恒流驱动是指输出端的电流保持恒定,使得驱动负载产生正常的照明亮度。根据主功率器件的工作状态可将恒流型驱动分为开关恒流驱动和线性恒流驱动,开关恒流驱动采用开关电源技术,当外界干扰导致电流发生变化时,通过采样和反馈调节电流大小使得电流回到预设值,大大增强了抗干扰能力。另外,LED具有非线性的I-V特性,因此很小的电压波动将导致很大的电流变化,而电压波动是不可避免的,采用恒流型的驱动方式提升了驱动性能。
图9所述电路有两种调光方式,分别为电流值调光、PWM调光,LED的亮度与通过它的传导电流成正比。LED调光比是开启和关闭时间与开启时间之和的比率。由于LED是电流驱动设备,当LED串联连接时,每个LED应该流过相似的电流。通过接收外部信号,改变电流大小,使其输出不同颜色的灯光。该芯片可直接应用于市电,在整个工作电压范围内都能确保所有LED负载正常工作。该芯片完成了智能调光设计,具有过压、过流、过温保护功能,并且具有上电置位/掉电复位功能。
本发明提供的高精度振荡器电路00被用于图9中提供开关工作时钟。上述电路工作过程如下:在输入端上电后,首先经过高压降压模块输出稳定的低压电压,作为低压模块的电压源。在上电完成后,经过过流、过压、过温等保护电路,在保护电路未触发时,由振荡器产生固定频率的CLK时钟信号,而PWM调光为控制信号控制基准选择电路,输出要求基准电压,同时振荡器电路产生的锯齿波信号,基准电压信号与锯齿波信号经过比较器后,产生不同占空比的矩形波,由于占空比的不同驱动三原色灯光的亮度也有所差异,三者色温不同产生不同颜色的光。三通道LED驱动芯片特点之一就是能针对不同场景,调节红、绿、蓝三种LED灯串亮度,产生合适色温,满足各种环境要求。
图10为本发明在DC-DC控制器中的应用示意图。该DC-DC控制器采用同步整流方式,其正常工作模式是连续模式CCM、调制方式选用PWM方式。本发明所提供的高精度振荡器00用于产生控制器***所需要的各类时钟信号CLK。图10中的差分放大器DIFFAMP用于实现差分远端采样,该放大器的输出端口引出管脚以方便用户是否选择差分远端采样方式。差分远端采样的输出DRS再由采样电阻RA与RB分压得到反馈电压VFB,VFB与内部产生0.6V电压基准作误差放大得到VEA。电感DCR电流采样是一种无损的电流采样方式,其可以很大程度提高转换效率,尤其是在大电流输出的应用场合。在电感L附近放置负温度系数的电阻RNTC作温度采样并输入到温度补偿模块再由斜坡箝位电路完成电感温度补偿。
在正常工作模式下,时钟信号CLK置位RS锁存器打开MT,电流比较器ICMP输出信号PWM复位RS锁存器关闭MT。ICMP的采样阈值由电流ITHC控制,在ILIM配置确定的情况下,ITHC有误差放大器的输出结果VEA控制,从而实现峰值电流控制模式中的电压-电流环的控制。当负载变重时,输出电压VO减小,从而导致LTHC增大、电流比较器的阈值增大,即导通时间变长,更多的电流传送至VO;当负载变轻时,控制过程与上述相反。PWM调制方式以较低的频率工作时可以提高***的转换效率,但是需要更大的电感和/或电容以维持较小的输出电压纹波。因此,工作频率的选择是效率与***器件体积、成本之间的折衷。片内电源模块及基准与偏置模块为***电路的正常工作提供电源、参考电压及电流偏置等;反向电流比较器辅助完成同步整流及轻载工作模式等功能;此外,***还集成了欠压、过压保护功能及启动使能、软启动配置等等。
图11为本发明在D类音频功率放大器中的应用示意图。音频功率放大器是用来将音频信号进一步放大,以得到较大的输出功率,推动扬声器发声。D类放大器为非线性功率放大器,是一种具有极高工作效率的开关功率放大器,其中被放大的信号并非直接为输入信号而是经采样变换后脉宽变化的开关信号,D类放大器工作时,功率开关管导通电阻为零,没有电压降,关断时电阻为无穷大,没有电流流过,由于受器件限制(如开关速度、漏电流、导通电阻不为零等)和设计上的不完善,其实际效率通常可达到90%以上,因此同线性放大器相比,具有较大的优势,
图11的基于PWM调制的D类音频功率放大器***,其内部各模块功能如下:输入放大级,采用全差分结构,将单端音频输入信号转换为两路反相输出信号,并使得它们的共模电平偏置在VDD/2电平处。误差放大器,采用全差分结构,用来在两路音频输入信号与三角波载波信号比较前对其进行整形,产生误差信号VE1和VE2,以减小音频功率放大器的总谐波失真(THD)。比较器用来比较误差信号VE1、VE2与三角波载波信号以输出两路PWM信号驱动后端输出功率开关管,其中VE1和VE2的幅度必须小于载波信号VT的幅度,否则***将会产生失真。驱动电路用来对非理想的PWM脉冲信号进行整形,同时增加死区时间以保护功率开关管,防止全桥开关电路中的单臂发生Shoot-through现象,死区时间应该选择适当,过短防止不了Shoot-through,过长将降低电路效率及增大失真度。全桥开关电路由两个半桥开关电路构成,既需要满足输出电流要求,同时也要求其中功率开关管的RON足够小,以减小功率管本身的功耗,提高电路效率。图11中本发明提出的振荡电路00用来产生三角波VT作为载波信号,VT需要有良好的线性度以生成PWM信号,推动功率管工作。基准源电路为其它模块提供准确的参考电平及偏置电压。过流保护电路在负载电流大于一极限值时关端所有功率开关管,同时还向前级数字处理电路反馈过流信息,以备进行调整,保护整个***。过温保护电路的作用是当工作温度升高到一极限值时关端所有功率管,保护***。此电路存在一迟滞设计,当工作温度降低到一定值后,过温保护电路状态才发生改变,***得以正常工作。
图12为本发明在电机控制器中的应用示意图,由14个引脚组成,从1脚到14脚分别为:nFAULT、MODE、PHASE、GND、nSLEEP、ENABLE、OUT+、SENSE、VBB、OUT-、GND、VCP、VREG、NC。其中MODE、PHASE、nSLEEP、ENABLE是控制信号输入端口,通过改变端口的电平从而实现对电机的控制。nFAULT是错误报警信号输出端口。OUT+和OUT-是H桥输出端口,提供几安培的输出驱动电流。电机驱动通常采用H桥结构,H桥由上4个N型DMOS管组成,M1、M2为高边功率管,M3、M4为低边功率管。VGH1和VGH2是高边功率管驱动电压,VGL1和VGL2是低边功率管驱动电压,以此实现对功率管的开关控制。电机负载连接在H桥的输出OUT+和OUT-之间。电机的工作状态通过H桥控制。通过对MCU编程,预先设定好需要的正反转模式、快慢减速模式、睡眠模式和PWM信号的控制逻辑,然后控制电机在需要的时候正转、反转、快减速、慢减速、进入睡眠状态、加速和减速,进而实现用户的应用需求。
图12所示电机控制器的具体功能模块如下:
(1)电源模块(POWER):该模块由带隙基准电压源和自启动高压LDO组成,电源模块为后级低压模块提供稳定的5.5V低压电源。
(2)振荡器及高压电荷泵模块(OSC/Charge pump):由高压电荷泵模块、电源基准电路、本发明所述的振荡器电路00、高压电平转换电路以及PSM控制反馈环路组成,振荡器频率通常在几百KHz,通过控制开关的导通与关断给泵电容充电和放电来实现对电位的抬升,再通过PSM控制环路将输出电压稳定在比输入电源电压VBB恒定高5.5V的电压,给高端功率MOS管栅极提供驱动电压。
(3)功率管栅极驱动模块(Pre-driver):功率管栅极驱动模块包括有栅极驱动电路和高压DMOS功率管,功率管栅极驱动电路的作用是提供栅驱动电压和电流,使DMOS功率管能快速的导通和关断。
(4)模式控制模块(Control):该模块将外部输入的逻辑信号MODE、PHASE、nSLEEP和ENABLE信号通过一系列数字逻辑转化为4个栅极控制信号,来分别控制电机的正反转、快慢减速、低功耗睡眠模式和PWM控制。
(5)保护模块(Protect):集成有各种保护模块,包括有过温保护、过流保护、欠压锁定和上电复位等保护模块。
图13为本发明在PWM控制器中的应用示意图。开关电源能实现直流与交流、直流与直流之间的转换,将输入电压转换成另一幅值的输出电压。开关电源因其转换效率高等优势目前在众多领域都得到了应用。在这些开关电源电路中,需要一个稳定且高效的PWM控制器电路,来控制转换器电路中功率器件的通断。由于PWM控制器只有一个反馈回路,其设计难度更低,抗噪声能力强、结构简单、调制范围广等等优势,因此拥有更广的应用场景。
图13中的PWM控制器主要包括:基准模块、LDO模块、欠压保护模块、本发明提供的振荡器模块00、死区时间控制模块、驱动模块等。
本发明提供的振荡器模块00,其振荡器频率的提高,受到开关管、EMI等因素的影响,一是频率提升会使得开关管的导通损耗和变压器损耗增加,二是抑制EMI的难度会增大。
LDO模块:内部LDO模块输出电压为5V,这是由于芯片内部采用的是5V器件,该模块功能是为芯片内部模块提供稳定的电压,需要有一定的带电流能力,为减少该电压波动对振荡器、欠压保护模块的影响,需要将LDO模块输出电压的误差范围控制在1%以内,并有较好的瞬态响应能力。
欠压保护模块:电路在输入电压较低时工作会对变换器的性能和稳定性造成威胁,欠压保护模块的功能是在低于设计值下让电路停止工作,该模块的响应速度和精度是设计的重点。
驱动模块:驱动模块分为同步整流驱动模块和半桥栅极驱动模块,功率管一般使用VDMOS,其栅源电容较大,需要驱动模块提供较大电流才能提高开关速度,减小开关损耗。当供电电压VCC=10V,上升时间为10ns以内时,可计算出半桥栅极驱动端口需要能输出电流,考虑到布线电阻的影响,留出20%的裕量。另外,半桥变换器的高边功率管源极不接地,需要使用电平抬升电路将高边驱动端口转移到相应的电位,图中低边管驱动输入电源电压为VCC,高边管驱动通过电平位移到高压轨HB-HS上。
死区时间控制模块:通过设置外接电阻,来设定半桥栅极驱动信号与同步整流驱动信号之间的时序,考虑到芯片工作时驱动端口的上升时间和下降时间,死区时间通常设定为50ns-500ns。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.工艺温度计电压不敏感高精度振荡器电路,其特征是,包括依次连接的振荡信号产生电路(2)、抖频振荡器电源产生电路(1)和时钟耦合输出电路(3),时钟耦合输出电路(3)输出的反馈时钟CK_fb再连接抖频振荡器电源产生电路(1)的输入端;所述抖频振荡器电源产生电路(1)根据电源电压VCC和反馈时钟CK_fb产生振荡器电源电压VCC_OSC,输出到振荡信号产生电路(2),振荡信号产生电路(2)根据振荡器电源电压VCC_OSC产生参考时钟信号OSC_out,输出到时钟耦合输出电路(3),时钟耦合输出电路(3)根据电源电压VCC和时钟信号OSC_out产生X路输出时钟CK1~CKX和反馈时钟CK_fb,X为正整数。
2.根据权利要求1所述的工艺温度计电压不敏感高精度振荡器电路,其特征是,所述振荡信号产生电路(2)包括:电流源I40,PMOS管M40、NMOS管M41、延迟电容C40、施密特触发器S40、反相器Inv40、反相器Inv41、反相器Inv42和输出缓冲器Buf40;其中,反相器Inv40、反相器Inv41、反相器Inv42顺序连接构成奇数级反相器链,PMOS管M40和NMOS管M41构成一个延迟控制反相器,PMOS管M40源极连接电流源I40,PMOS管M40栅极和NMOS管M41栅极相连,作为延迟控制反相器的输入端,PMOS管M40漏极和NMOS管M41漏极相连,作为延迟控制反相器的输出端,NMOS管M41源极接地;延迟控制反相器的输出同时连接到延迟电容C40上端和施密特触发器S40的输入端,延迟电容C40下端接地,施密特触发器S40的输出端连接到所述奇数级反相器链的输入端,所述奇数级反相器链的输出端同时连接到输出缓冲器Buf40的输入端和延迟控制反相器的输入端,输出缓冲器Buf40的输出端即为参考时钟信号OSC_out。
3.根据权利要求1所述的工艺温度计电压不敏感高精度振荡器电路,其特征是,所述抖频振荡器电源产生电路(1)包括以下几部分电路:
由PMOS管M501、PMOS管M502、PMOS管M505、PMOS管M506、NMOS管M508、NMOS管M509、NMOS管M510、电阻R51和电容C51构成的两级误差放大器,所述两级误差放大器的第一差分输入端为PMOS管M505的栅极,所述两级误差放大器的第二差分输入端为PMOS管M506的栅极,所述两级误差放大器的放大输出端连接PMOS管M502的漏极和NMOS管M510的漏极;PMOS管M501漏极连接PMOS管M505源极、PMOS管M506源极,PMOS管M505漏极连接NMOS管M508漏极、NMOS管M508栅极、NMOS管M509栅极,PMOS管M506漏极连接NMOS管M509漏极、电阻R51上端、NMOS管M510栅端,电阻R51下端连接电容C51上端;
由PMOS管M503、PMOS管M511、电阻R53和电容C52构成的跟随缓冲器;所述跟随缓冲器的信号输入端为PMOS管M511的栅极,连接两级误差放大器的放大输出端;所述跟随缓冲器的信号输出端同时连接PMOS管M511的源极、电阻R53下端以及经过电容C52接地电压GND;电阻R53上端连接PMOS管M503漏极;
由PMOS管M500、PMOS管M521、NMOS管M522、电阻R521、电阻R522和电容C521构成的反馈时钟检测电路;所述反馈时钟检测电路的输入端CK_fb连接到PMOS管M521的栅极和NMOS管M522的栅极;所述反馈时钟检测电路的输出端为时钟反馈电压Vckfb,连接到电阻R521的下端、电阻R522的上端、PMOS管M521的源极;所述PMOS管M521的漏极和NMOS管M522的漏极相连,并连接到电容C521上端;电阻R521的上端连接到PMOS管M500的漏极;NMOS管M522的源极、电容C521的下端和电阻R522的下端均接地电压GND;
由PMOS管M530、电阻R530、N个串联电阻、N个NMOS管和伪随机码产生电路构成的抖频参考电压产生电路;所述抖频参考电压产生电路的基准电压输入端Vref为PMOS管M530的栅极,所述抖频参考电压产生电路产生的抖频参考电压Vrdith输出端为电阻R530的下端与N个串联电阻组成的电阻串的上端的连接点;PMOS管M530的漏极连接到电阻R530的上端,N个串联电阻中每个电阻的上端和下端分别对应连接N个NMOS管的漏极和源极,所述N个NMOS管的栅极分别连接伪随机码产生电路输出的伪随机码P1~PN;N个串联电阻组成的电阻串的最下端接地电压GND;
所述抖频参考电压产生电路产生的抖频参考电压Vrdith连接到所述两级误差放大器的第二差分输入端,所述反馈时钟检测电路的时钟反馈电压Vckfb连接到所述两级误差放大器的第一差分输入端,所述两级误差放大器的放大输出端连接到所述跟随缓冲器的信号输入端,所述跟随缓冲器的信号输出端即为振荡器电源电压VCC_OSC;
以上NMOS管M722源极、电容C721下端、电阻R722下端、NMOS管M708源极、NMOS管M709源极、电容C71下端、NMOS管M710源极、PMOS管M711漏极均接地电压GND;PMOS管M700栅极、PMOS管M701栅极、PMOS管M702栅极、PMOS管M703栅极均接偏置电压;PMOS管M730源极、PMOS管M700源极、PMOS管M701源极、PMOS管M702源极、PMOS管M703源极均接电源VCC;N=2K,K为任意正整数。
4.根据权利要求3所述的工艺温度计电压不敏感高精度振荡器电路,其特征是,所述抖频参考电压产生电路中的抖频参考电压Vrdith由电阻R530和N个串联电阻组成的电阻串总电阻分压得到;N个串联电阻中任意两个电阻的阻值均不相同,且N个电阻中单个电阻阻值大小选择采用伪随机分布,即任意两个电阻之间的比值均不相同,实现抖频参考电压Vrdith幅度的随机特性;所述伪随机码产生电路产生的N位伪随机码P1~PN,任意时刻只有1位伪随机码输出高电平,其余N-1位均为低电平;并且N位伪随机码P1~PN中任意1位伪随机码输出高电平的时间长度均不相同,实现抖频参考电压Vrdith时间上的随机特性。
5.根据权利要求3所述的工艺温度计电压不敏感高精度振荡器电路,其特征是,所述伪随机码产生电路包括:延时序列产生电路(71)、伪随机编码电路(72)和二进制转温度计编码电路(73);所述延时序列产生电路(71)产生2K+1-1个时间延时不同的时钟信号Q1~Q(2K +1-1);所述伪随机编码电路(72)将2K+1-1个时间延时不同的时钟信号Q1~Q(2K+1-1)进行随机编码转换为K位二进制数据信号D1~DK;所述二进制转温度计编码电路(73)将D1~DK进行编码转换,得到2K位温度计码P1~P2K;2K位温度计码P1~P2K即为所述伪随机码产生电路最终输出的N位伪随机码;
所述延时序列产生电路(71)内部包括2K+1-1个级联的D触发器延时单元、一个异或门和一个环形振荡器;环形振荡器产生一个初始时钟信号CLK;2K+1-1个级联的D触发器延时单元根据初始时钟信号CLK先后产生2K+1-1个时间延时不同的时钟信号Q1~Q(2K+1-1);最后两个时钟信号Q(2K+1-1)和Q(2K+1-2)经过异或门后反馈连接到第一个D触发器延时单元的置位控制端。
6.根据权利要求1所述的工艺温度计电压不敏感高精度振荡器电路,其特征是,所述时钟耦合输出电路(3)包括:PMOS管M81、PMOS管M82、NMOS管M83、NMOS管M84、PMOS管M85、NMOS管M86、PMOS管M87、NMOS管M88、反相器Inv81、反相器Inv82、X+1个输出反相器、电容C80、电阻R80、电容C81、电阻R81、电容C82和电阻R82,X为任意正整数;
其中,电容C80的左侧连接到外部输入时钟信号,电容C80的右侧同时连接到电阻R80的上端、电容C81下端和电容C82的上端;电容C81上端连接到电阻R81的下端和PMOS管M85的栅极,电容C82的下端连接到电阻R82的上端和NMOS管M86的栅极;电阻R81的上端连接到PMOS管M82的漏极,电阻R82的下端连接到NMOS管M84的漏极,PMOS管M82的栅极同时连接到PMOS管M81的漏极和PMOS管M81的栅极、NMOS管M83的漏极和NMOS管M83的栅极以及NMOS管M84的栅极;PMOS管M85的漏极连接到NMOS管M86的漏极,还连接到PMOS管M87和NMOS管M88的栅极;PMOS管M87的漏极连接到NMOS管M88的漏极,还连接到反相器Inv81的输入端;反相器Inv81的输出端连接到反相器Inv82的输入端;反相器Inv82的输出端同时连接到X+1个输出反相器的输入端;X+1个输出反相器的输出端分别提供反馈时钟信号CK_fb以及X个输出时钟信号CK1~CKX;所述电阻R80的下端、NMOS管M83的源极、NMOS管M84的源极、NMOS管M86的源极和NMOS管M88的源极同时连接到地电压GND;PMOS管M81的源极、PMOS管M82的源极、PMOS管M85的源极和PMOS管M87的源极同时连接到电源电压VCC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210908070.1A CN115149928A (zh) | 2022-07-29 | 2022-07-29 | 工艺温度计电压不敏感高精度振荡器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210908070.1A CN115149928A (zh) | 2022-07-29 | 2022-07-29 | 工艺温度计电压不敏感高精度振荡器电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115149928A true CN115149928A (zh) | 2022-10-04 |
Family
ID=83414079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210908070.1A Pending CN115149928A (zh) | 2022-07-29 | 2022-07-29 | 工艺温度计电压不敏感高精度振荡器电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115149928A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116647210A (zh) * | 2023-07-25 | 2023-08-25 | 深圳飞骧科技股份有限公司 | 时钟信号控制模组及射频前端模组 |
CN116961623A (zh) * | 2023-09-20 | 2023-10-27 | 江苏帝奥微电子股份有限公司 | 一种高精度占空比控制电路及其控制方法 |
-
2022
- 2022-07-29 CN CN202210908070.1A patent/CN115149928A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116647210A (zh) * | 2023-07-25 | 2023-08-25 | 深圳飞骧科技股份有限公司 | 时钟信号控制模组及射频前端模组 |
CN116647210B (zh) * | 2023-07-25 | 2024-05-17 | 深圳飞骧科技股份有限公司 | 时钟信号控制模组及射频前端模组 |
CN116961623A (zh) * | 2023-09-20 | 2023-10-27 | 江苏帝奥微电子股份有限公司 | 一种高精度占空比控制电路及其控制方法 |
CN116961623B (zh) * | 2023-09-20 | 2023-12-08 | 江苏帝奥微电子股份有限公司 | 一种高精度占空比控制电路及其控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10879801B2 (en) | Power converter with a plurality of switching power stage circuits | |
Park et al. | A 40 V 10 W 93%-efficiency current-accuracy-enhanced dimmable LED driver with adaptive timing difference compensation for solid-state lighting applications | |
US8928424B2 (en) | Duty cycle translator methods and apparatus | |
CN115149928A (zh) | 工艺温度计电压不敏感高精度振荡器电路 | |
TWI448188B (zh) | 在浮動地電位積體電路中提供絕對資訊的電路與方法 | |
US8248046B2 (en) | DC-DC converter for pulse frequency modulation control and power supply system | |
CN106257812A (zh) | 一种基于COT控制含均流功能两相Buck电路的电源管理芯片 | |
US8421431B2 (en) | Frequency jitter controller for power converter | |
US8058860B2 (en) | Single pin multi-VID bit interface circuit for dynamic voltage change of a DC/DC converter | |
CN104113966A (zh) | 平均电流模式控制的恒流源***及其控制方法 | |
CN104901534A (zh) | 一种斜坡补偿电路及dc-dc转换装置 | |
CN104242629A (zh) | 一种具有斜坡补偿功能的低压低功耗 pwm 比较器 | |
JP2004088818A (ja) | Dc/dcコンバータの制御回路及びdc/dcコンバータ | |
CN106921294B (zh) | 一种脉冲波调制和脉冲跳周期调制的切换电路和切换方法 | |
Gao et al. | An AC input inductor-less LED driver for efficient lighting and visible light communication | |
Qu et al. | A fully soft switched point-of-load converter for resource constraint drone applications | |
TWI764346B (zh) | 電壓轉換電路及其控制方法 | |
Li et al. | Fixed‐frequency adaptive off‐time controlled buck current regulator with excellent pulse‐width modulation and analogue dimming for light‐emitting diode driving applications | |
TW202123592A (zh) | 升壓轉換器 | |
Cheng et al. | A wide-input-range low-profile adaptive delay compensated hysteretic LED driver with enhanced current accuracy | |
US20210328504A1 (en) | Driving circuit with emi reduction | |
KR20080054132A (ko) | 역률 보상 회로 | |
CN108448893B (zh) | 一种基于占空比的动态斜坡补偿电路 | |
Liu et al. | Design of high-performance integrated dimmable LED driver for high-brightness solid-state lighting applications | |
TW202131614A (zh) | 升壓轉換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |