CN115132707A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115132707A
CN115132707A CN202110899897.6A CN202110899897A CN115132707A CN 115132707 A CN115132707 A CN 115132707A CN 202110899897 A CN202110899897 A CN 202110899897A CN 115132707 A CN115132707 A CN 115132707A
Authority
CN
China
Prior art keywords
terminal
semiconductor device
switching element
voltage
current value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110899897.6A
Other languages
English (en)
Inventor
新井健太郎
石森敏文
矢动丸裕
高桥正好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021049999A external-priority patent/JP7494137B2/ja
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN115132707A publication Critical patent/CN115132707A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一种能够反复使用并且能够抑制周围的设备的破损的半导体装置。实施方式的半导体装置具备第一电路、第一端子、第二端子、将上述第一端子与上述第二端子之间串联连接的导电体、以及第一开关元件。上述第一电路构成为在满足第一条件的情况下使上述第一开关元件为断开状态。上述导电体构成为在满足第二条件的情况下被物理切断。

Description

半导体装置
本申请以日本专利申请2021-49999号(申请日：2021年3月24日)为基础申请来主张优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
技术领域
实施方式主要涉及半导体装置。
背景技术
公知有一种通过将电流路径切断来保护周围的设备免受过大的电力的半导体装置。
发明内容
实施方式提供一种能够反复使用并且能够抑制周围的设备的破损的半导体装置。
实施方式的半导体装置具备第一电路、第一端子、第二端子、在上述第一端子与上述第二端子之间串联连接的导电体以及第一开关元件。上述第一电路构成为在满足第一条件的情况下使上述第一开关元件为断开状态。上述导电体构成为在满足第二条件的情况下被物理切断。
附图说明
图1是表示包括实施方式涉及的半导体装置的电力供给***的整体构成的框图。
图2是表示实施方式涉及的半导体装置的整体构成的俯视图。
图3是表示实施方式涉及的半导体装置的沿着图2中的III-III线的剖面的剖视图。
图4是用于对实施方式涉及的半导体装置的半导体芯片所包含的电路的构成的一个例子进行说明的框图。
图5是用于对实施方式涉及的半导体装置的电子熔断器部所包含的电路的构成、以及电子熔断器部与物理熔断器部的连接的一个例子进行说明的电路图。
图6是用于对使用了实施方式涉及的半导体装置的动作的一个例子进行说明的时间图。
图7是用于对第一变形例涉及的半导体装置的电子熔断器部所包含的电路、以及电子熔断器部与物理熔断器部的连接的一个例子进行说明的电路图。
图8是用于对使用了第一变形例涉及的半导体装置的动作的一个例子进行说明的时间图。
图9是用于对第二变形例涉及的半导体装置的半导体芯片所包含的电路的构成的一个例子进行说明的框图。
图10是用于对使用了第二变形例涉及的半导体装置的动作的一个例子进行说明的时间图。
图11是用于对第三变形例涉及的半导体装置的半导体芯片所包含的电路的构成的一个例子进行说明的框图。
具体实施方式
以下，参照附图对实施方式进行说明。其中，在以下的说明中，对具有同一功能以及构成的构件赋予共用的参照附图标记。
1.实施方式
对实施方式涉及的半导体装置进行说明。
1.1构成
1.1.1电力供给***
首先，使用图1对包括实施方式涉及的半导体装置的电力供给***的构成进行说明。图1是表示包括实施方式涉及的半导体装置1的电力供给***的构成的一个例子的框图。
半导体装置1是电子部件的封装。半导体装置1包括端子Pin以及Pout。端子Pin例如与半导体装置1的外部的电力供给电路2连接。从电力供给电路2向端子Pin供给电力。端子Pout例如与半导体装置1的外部的负载3连接。从端子Pout向负载3输出电力。
1.1.2半导体装置
图2是用于对实施方式涉及的半导体装置的构成进行说明的俯视图。
半导体装置1具备半导体芯片20、头部30、多个管脚40、以及多条线(wire)50。在图2中，省略了覆盖半导体芯片20、头部30、多个管脚40、以及多条电线50的绝缘体。
在头部30上设置半导体芯片20。在以下的说明中，将从头部30朝向半导体芯片20的方向设为上方向。即，半导体芯片20设置在头部30的上表面上。头部30具有将由半导体装置1产生的热散热到半导体装置1的外部的功能。
半导体芯片20经由对应的电线50与多个管脚40分别电连接。由此，半导体芯片20能够经由多个管脚40被从半导体装置1的外部供给电力。另外，半导体芯片20能够经由多个管脚40向半导体装置1的外部输出电力。
图3是表示实施方式涉及的半导体装置的沿着图2中的III-III线的剖面的剖视图。
如图3所示，半导体芯片20、头部30、多个管脚40以及多条电线50被绝缘体60密封。
在半导体芯片20的上表面上设置有多个焊盘电极21。多个焊盘电极21包括焊盘电极21a以及21b。
在多个管脚40的上表面上设置有多个焊盘电极41。多个焊盘电极41包括焊盘电极41a以及41b。焊盘电极41a对应于焊盘电极21a。焊盘电极41b对应于焊盘电极21b。设置有焊盘电极41a的管脚40作为端子Pin发挥功能。设置有焊盘电极41b的管脚40作为端子Pout发挥功能。
多个焊盘电极41中的一个以及多个焊盘电极21中的对应的一个通过多条电线50中的至少一个而物理连接且电连接。多条电线50包括电线50a以及50b。电线50a包括与焊盘电极21a接合的第一端、和与焊盘电极41a接合的第二端。电线50b包括与焊盘电极21b接合的第一端、和与焊盘电极41b接合的第二端。
经由焊盘电极41a、电线50a以及焊盘电极21a从半导体装置1的外部向半导体芯片20供给电力。另外，从半导体芯片20经由焊盘电极21b、电线50b以及焊盘电极41b向半导体装置1的外部输出电力。
1.1.3半导体芯片
使用图4对实施方式涉及的半导体装置1的半导体芯片20进行说明。图4是用于对实施方式涉及的半导体装置的半导体芯片所包含的电路的构成的一个例子进行说明的框图。
半导体芯片20包括物理熔断器部22以及电子熔断器部23。物理熔断器部22以及电子熔断器部23在端子Pin与端子Pout之间该按顺序串联连接。
物理熔断器部22例如是设置在半导体芯片20上的导电体的布线图案。物理熔断器部22形成将端子Pin与电子熔断器部23之间连接的导电路径。物理熔断器部22构成为基于流经物理熔断器部22的电流进行熔断。更具体而言，物理熔断器部22构成为当流经物理熔断器部22的电流的电流值Ip遍及(持续)预先设定的第一期间为第一电流值I1以上的情况下发生熔断。即，物理熔断器部22具有通过将连接端子Pin与端子Pout之间的电流路径(以下，简称为电流路径)物理切断来使端子Pin与端子Pout之间电绝缘的功能。
电子熔断器部23例如是设置在半导体芯片20上的电子电路。电子熔断器部23形成将物理熔断器部22与端子Pout之间连接的导电路径。电子熔断器部23构成为基于流经物理熔断器部22的电流来将电流路径物理连接、并且使端子Pin与端子Pout之间电绝缘。更具体而言，电子熔断器部23构成为例如在电流值Ip为第二电流值I2以上的情况下将电流路径物理连接但是将端子Pin与端子Pout之间电绝缘。第二电流值I2小于第一电流值I1。
1.1.4电子熔断器部
使用图5对实施方式涉及的半导体装置1的电子熔断器部23的具体的构成进行说明。图5是用于对实施方式涉及的电子熔断器部所包含的电路的构成、以及电子熔断器部与物理熔断器部的连接的一个例子进行说明的电路图。
电子熔断器部23包括切换电路230、检测电路231、以及控制电路232。
切换电路230包括开关元件Q1以及电压生成电路VG。开关元件Q1是N型的MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor：金属氧化物半导体场效晶体管)。
开关元件Q1的第一端与物理熔断器部22连接。经由物理熔断器部22向开关元件Q1的第一端供给电流。开关元件Q1的栅极与节点N1连接。开关元件Q1的第二端与端子Pout连接。
电压生成电路VG的第一端被输入电压VIN。电压生成电路VG的第二端与节点N1连接。电压生成电路VG对电压VIN进行升压。从电压生成电路VG的第二端输出由电压生成电路VG升压后的电压。
检测电路231包括开关元件Q2及Q3、电阻R1、运算放大器AMP1及AMP2、以及恒压源VS1。开关元件Q2是N型的MOSFET。另外，开关元件Q3是P型的MOSFET。
开关元件Q2的第一端与开关元件Q1的第一端连接。开关元件Q2的栅极与节点N1连接。开关元件Q2的第二端与节点N2连接。
开关元件Q3的第一端与节点N2连接。开关元件Q3的栅极与运算放大器AMP1连接。开关元件Q3的第二端与节点N3连接。
电阻R1的第一端与节点N3连接。电阻R1的第二端被接地。
运算放大器AMP1具有正相输入端子(+)、反相输入端子(－)以及输出端子。运算放大器AMP1的正相输入端子(+)与节点N2连接。运算放大器AMP1的反相输入端子(－)与开关元件Q1的第二端连接。运算放大器AMP1的输出端子与开关元件Q3的栅极连接。
运算放大器AMP2具有正相输入端子(+)、反相输入端子(－)以及输出端子。运算放大器AMP2的正相输入端子(+)与节点N3连接。运算放大器AMP2的反相输入端子(－)与恒压源VS1连接。运算放大器AMP2的输出端子与控制电路232连接。
恒压源VS1的第一端与运算放大器AMP2的反相端子(－)连接。恒压源VS1的第二端被接地。恒压源VS1构成为从恒压源VS1的第一端输出电压Vs。电压Vs例如与电流值Ip和第二电流值I2等同时的节点N3的电压等同。
控制电路232包括开关元件Q4。开关元件Q4是N型的MOSFET。
开关元件Q4的第一端与节点N1连接。开关元件Q4的栅极与运算放大器AMP2的输出端子连接。开关元件Q4的第二端被接地。
1.2动作
接下来，使用图6对实施方式涉及的半导体装置1的动作进行说明。图6是用于对使用了实施方式涉及的半导体装置的动作的一个例子进行说明的时间图。在图6中，表示了通过物理熔断器部22以及电子熔断器部23的每一个使端子Pin与端子Pout之间电绝缘的例子。在图6中，图示了流经物理熔断器部22的电流的电流值Ip。
在时刻T1，开始从电力供给电路2向负载3的电力的供给。与此相伴，在半导体装置1内流动电流。
更具体而言，电压生成电路VG对开关元件Q1以及Q2各自的栅极施加共用的电压。通过运算放大器AMP1的作用，使得运算放大器AMP1的反相输入端子(－)(开关元件Q1的第二端)的电压与运算放大器AMP1的正相输入端子(+)(节点N2)的电压变得相等。由此，开关元件Q1以及Q2的栅极源极间电压相等。另外，通过运算放大器AMP1的作用，从运算放大器AMP1的输出端子向开关元件Q3的栅极供给电压。由此，开关元件Q3为导通状态。因此，向开关元件Q2流动与开关元件Q1的尺寸比对应的电流。开关元件Q3的第二端(节点N3)的电压基于流经开关元件Q2的电流来决定。
从运算放大器AMP2的输出端子输出运算放大器AMP2的反相输入端子(－)的电压Vs与运算放大器AMP2的正相输入端子(+)(节点N3)的电压的比较结果。这里，时刻T1时的电流值Ip小于第二电流值I2。由此，从运算放大器AMP2的输出端子输出“L(Low)”电平的信号。因此，开关元件Q4基于“L”电平的信号成为断开状态。
在开关元件Q4为断开状态的情况下，通过从电压生成电路VG供给的电压，使得节点N1的电压成为电压VON。电压VON是开关元件Q1以及Q2为导通状态的电压。由此，开关元件Q1以及Q2维持导通状态。因此，端子Pin与端子Pout之间的电连接被维持。
在时刻T2，电流值Ip与第二电流值I2等同。由此，电子熔断器部23将电流路径物理连接但是将端子Pin与端子Pout之间电绝缘(在图6中，用“e-fuse断开”表示)。因此，停止来自端子Pout的电流的输出。
更具体而言，在电流值Ip为第二电流值I2以上的情况下，从运算放大器AMP2的输出端子输出“H(High)”电平的信号。由此，开关元件Q4基于“H”电平的信号而成为导通状态。因此，节点N1的电压例如从电压VON降低至接地电位。因而，开关元件Q1从导通状态切换为断开状态。
在图6的例子中，在从时刻T2至时刻T3的期间，电压增加。由此，例如在时刻T2以及时刻T3之间的时刻，开始对开关元件Q1的第一端施加过电压。因此，在时刻T3，开关元件Q1成为短路状态(在图6中，用“短路状态”表示)。因而，物理熔断器部22中开始流过电流。
在时刻T4，电流值Ip与第一电流值I1等同。
在从时刻T4至时刻T5的期间，电流值Ip被维持为第一电流值I1以上。由此，在时刻T5，物理熔断器部22熔断(在图6中，用“熔断”表示)。即，物理熔断器部22通过将电流路径物理切断来使端子Pin与电子熔断器部23之间电绝缘。因此，半导体装置1中流动的电流停止。
通过以上过程，半导体装置1的动作结束。
1.3实施方式涉及的效果
实施方式涉及的半导体装置1的半导体芯片20具备端子Pin、端子Pout、在端子Pin与端子Pout之间串联连接的物理熔断器部22和开关元件Q1、以及控制电路232。控制电路232构成为在满足第一条件的情况下使开关元件Q1为断开状态。第一条件例如是电流值Ip成为第二电流值I2以上。由此，半导体装置1能够基于物理熔断器部22的电流值Ip来将电流路径物理连接但是将端子Pin与端子Pout之间电绝缘。因此，半导体装置1能够反复保护半导体装置1以及周围的设备免受过大的电力。
另外，物理熔断器部22构成为在满足第一条件以及第二条件的情况下被物理切断。第二条件例如是电流值Ip遍及第一期间成为第一电流值I1以上。由此，即便是在开关元件Q1为断开状态之后开关元件Q1成为短路状态那样的情况，半导体装置1也能够通过将物理熔断器部22物理切断，使端子Pin与电子熔断器部23之间电绝缘。即，即使开关元件Q1因故障而成为短路状态，也能够停止在半导体装置1中流动的电流。因此，能够抑制因过大的电力的供给而造成的周围的设备的破损。
2.变形例
此外，上述的实施方式能够进行各种变形。
以下，对变形例涉及的半导体装置进行说明。以下，以与实施方式涉及的半导体装置的不同点为中心来对变形例涉及的半导体装置1的构成以及动作进行说明，并省略其以外的说明。通过变形例涉及的半导体装置，也能起到与实施方式相同的效果。
2.1第一变形例
在上述的实施方式中，表示了半导体芯片20基于电流值Ip来使端子Pin与端子Pout之间电绝缘的例子。然而，并不限定于此。半导体芯片20也可以基于物理熔断器部22的布线图案被施加的电压Vp(以下，简称为物理熔断器部22的电压Vp)来使端子Pin与端子Pout之间电绝缘。其中，物理熔断器部22的电压Vp例如是物理熔断器部22的布线图案中的与开关元件Q1的第一端连接的一端的电压。
2.1.1构成
首先，对第一变形例涉及的半导体装置1的构成进行说明。其中，由于第一变形例涉及的半导体装置1的半导体芯片20的物理熔断器部22、头部30、多个管脚40、以及多条电线50的构成与实施方式相同，所以省略它们的说明。以下，主要以与实施方式的不同点来对电子熔断器部23的构成进行说明，并省略关于其他构成的说明。
2.1.1.1半导体芯片
对第一变形例涉及的电子熔断器部23的构成进行说明。
电子熔断器部23构成为例如在物理熔断器部22的电压为第二电压V2以上的情况下，将电流路径物理连接且使端子Pin与端子Pout之间电绝缘。其他的构成能够与实施方式相同。
2.1.1.2电子熔断器部
使用图7对第一变形例涉及的半导体装置1的电子熔断器部23的具体的构成进行说明。图7是用于对第一变形例涉及的半导体装置的电子熔断器部所包含的电路的构成、以及电子熔断器部与物理熔断器部的连接的一个例子进行说明的电路图。
电子熔断器部23包括电阻R2及R3、切换电路230、检测电路231、以及控制电路232。其中，由于切换电路230的构成可与实施方式相同，所以省略它们的说明。
电阻R2的第一端与开关元件Q1的第一端连接。对电阻R2的第一端、以及开关元件Q1的第一端供给基于物理熔断器部22的电压Vp的电压。电阻R2的第二端与节点N4连接。
电阻R3的第一端与节点N4连接。电阻R3的第二端被接地。
检测电路231包括开关元件Q5、运算放大器AMP3以及电阻R4、R5及R6。开关元件Q5例如是N型的JFET(Junction Field Effect Transistor：结型场效应晶体管)。
电阻R4的第一端与节点N4连接。电阻R4的第二端与节点N5连接。
对电阻R5的第一端输入电压VREF。电阻R5的第二端与节点N6连接。电压VREF例如是由未图示的恒压源供给的恒定电压。
电阻R6的第一端与节点N6连接。电阻R6的第二端被接地。
开关元件Q5的第一端与节点N5连接。开关元件Q5的第二端以及栅极被接地。
运算放大器AMP3具有正相输入端子(+)、反相输入端子(－)以及输出端子。运算放大器AMP3的正相输入端子(+)与节点N5连接。运算放大器AMP3的反相输入端子(－)与节点N6连接。运算放大器AMP3的输出端子与控制电路232连接。
控制电路232包括开关元件Q4。
开关元件Q4的第一端以及第二端的构成与实施方式相同。开关元件Q4的栅极与运算放大器AMP3的输出端子连接。
2.1.2动作
接下来，使用图8对第一变形例涉及的半导体装置1的动作进行说明。图8是用于对使用了第一变形例涉及的半导体装置的动作的一个例子进行说明的时间图。在图8中，例示了通过物理熔断器部22以及电子熔断器部23的每一个来使端子Pin与端子Pout之间电绝缘的例子。在图8中，图示了电流值Ip以及物理熔断器部22的电压Vp。
在时刻T6，开始从电力供给电路2向负载3的电力的供给。与此相伴，在半导体装置1内流动电流。
更具体而言，电压生成电路VG对开关元件Q1的栅极施加电压。从运算放大器AMP3的输出端子输出运算放大器AMP3的反相输入端子(－)的电压与运算放大器AMP3的正相输入端子(+)的电压的比较结果。这里，电压VREF例如被设定为运算放大器AMP3的反相输入端子(－)的电压与在电压Vp和第二电压V2相同的情况下的运算放大器AMP3的正相输入端子(+)的电压相同。时刻T6时的电压Vp小于第二电压V2。由此，从运算放大器AMP3的输出端子输出“L”电平的信号。这样，运算放大器AMP3根据基于物理熔断器部22与电子熔断器部23之间的电压的运算放大器AMP3的正相输入端子(+)的电压和运算放大器AMP3的反相输入端子(－)的电压的比较结果，来输出与电压Vp是否为第二电压V2以上相对应的信号。
开关元件Q4基于来自运算放大器AMP3的输出端子的“L”电平的信号而成为断开状态。另外，开关元件Q1被维持为导通状态。因此，维持端子Pin与端子Pout之间的电连接。
在时刻T7，物理熔断器部22的电压与第二电压V2相同。由此，电子熔断器部23将电流路径物理连接但是将端子Pin与端子Pout之间电绝缘(在图8中，用“e-fuse断开”表示)。因此，来自端子Pout的电流的输出停止。其中，时刻T7时的电流值Ip小于第一电流值I1。
更具体而言，在电压Vp与第二电压V2相同的情况下，从运算放大器AMP3的输出端子输出“H”电平的信号。由此，时刻T7时的开关元件Q4成为导通状态。因此，节点N1的电压例如从电压VON降低至接地电位。因而，开关元件Q1从导通状态切换为断开状态。
在图8的例子中，在从时刻T7至时刻T8的期间，电压Vp增加。由此，例如在时刻T7以及时刻T8之间时刻，开始对开关元件Q1的第一端施加过电压。因此，在时刻T8，基于与实施方式中的时刻T3同样的理由，开关元件Q1成为短路状态(在图8中，用“短路状态”表示)。因此，开始在物理熔断器部22流动电流。另外，与此相伴，电压Vp开始降低。
在时刻T9，电流值Ip与第一电流值I1相同。
在从时刻T9至时刻T10的期间，电流值Ip被维持为第一电流值I1以上。由此，在时刻T10，物理熔断器部22熔断(在图8中，用“熔断”表示)。即，物理熔断器部22通过将电流路径物理切断而使端子Pin与电子熔断器部23之间电绝缘。由此，半导体装置1中流动的电流停止。
通过如以上那样动作，半导体装置1在电子熔断器部23检测电压的情况下，也能够反复保护周围的设备免受过大的电力。
2.2第二变形例
在上述的实施方式以及第一变形例中，表示了在开关元件Q1成为短路状态的情况下物理熔断器部22熔断的例子，但并不限定于这些。半导体装置1例如在实施方式中也可以构成为抑制开关元件Q1成为短路状态。以下，关于第二变形例涉及的半导体装置1的构成以及动作，主要对与实施方式以及第一变形例不同的构成以及动作进行说明，省略除此以外的说明。
2.2.1构成
使用图9对第二变形例涉及的半导体装置1的构成进行说明。图9是用于对第二变形例涉及的半导体装置的半导体芯片所包含的电路的构成的一个例子进行说明的框图。其中，由于第二变形例涉及的半导体装置1的头部30、多个管脚40、以及多条电线50的构成能够与实施方式以及第一变形例相同，所以省略它们的说明。以下，关于半导体芯片20的构成，主要对与实施方式以及第一变形例不同的点进行说明，省略关于其他构成的说明。
第二变形例涉及的半导体芯片20除了实施方式以及第一变形例的构成以外，还包括二极管D。二极管D例如是齐纳二极管。除了二极管D以外的半导体芯片20的构成能够与实施方式以及第一变形例相同。
二极管D的第一端(阴极)连接在物理熔断器部与电子熔断器部23之间。二极管D的第二端(阳极)被接地。在二极管D的第一端的电压成为二极管D的击穿电压以上的情况下，二极管D成为导通状态。
在电子熔断器部23具有与实施方式相同的构成的情况下，二极管D的击穿电压例如被设定为在物理熔断器部22流动具有第二电流值I2的电流时的、二极管D的第一端的电压以上的电压。另外，二极管D的击穿电压例如被设定为在物理熔断器部22流动具有第一电流值I1的电流时的、比二极管D的第一端的电压低的电压。优选二极管D的击穿电压例如是在物理熔断器部22流动具有第二电流值I2的电流时的、更接近二极管D的第一端的电压的电压。
在电子熔断器部23具有与第一变形例相同的构成的情况下，二极管D的击穿电压例如被设定为物理熔断器部22的电压为第二电压V2时的、二极管D的第一端的电压以上的电压。其中，在以下的说明中，以二极管D的击穿电压与物理熔断器部22的电压为第二电压V2时的、二极管D的第一端的电压相同的情况为例来进行说明。
2.2.2动作
接下来，使用图10对第二变形例涉及的半导体装置1的动作进行说明。图10是用于对使用了第二变形例涉及的半导体装置的动作的一个例子进行说明的时间图。其中，在图10中，对物理熔断器部22以及电子熔断器部23具有与第一变形例同样的构成的情况的动作进行说明。在图10中，图示了电流值Ip以及物理熔断器部22的电压Vp。
实施方式的时刻T11时的动作与第一变形例的时刻T6时的动作同样。
在时刻T12，电压Vp与第二电压V2相同。由此，与第一变形例的时刻T7时的动作同样，电子熔断器部23将电流路径物理连接但是将端子Pin与端子Pout之间电绝缘(在图10中，用“e-fuse断开”表示)。因此，来自端子Pout的电流的输出停止。
另外，二极管D通过物理熔断器部22的电压成为第二电压V2而成为导通状态(在图10中，用“D：导通”表示)。这样，与第一变形例的从时刻T7至时刻T8时的动作不同，在开关元件Q1因向开关元件Q1的第一端的过电压的施加而成为短路状态之前，二极管D成为导通状态。由此，在半导体装置1内流动的电流经由物理熔断器部22以及二极管D流动。
在时刻T13，电流值Ip与第一电流值I1相等。
在从时刻T13至时刻T14的期间，电流值Ip被维持为第一电流值I1以上。由此，在时刻T14，物理熔断器部22熔断(在图10中，用“熔断”表示)。即，物理熔断器部22通过将电流路径物理切断来使端子Pin与电子熔断器部23之间电绝缘。由此，半导体装置1中流动的电流停止。
通过以上过程，半导体装置1的动作结束。
此外，在以上的说明中，对物理熔断器部22以及电子熔断器部23具有与第一变形例相同的构成的情况的动作进行了说明，但并不限定于此。在物理熔断器部22以及电子熔断器部23具有与实施方式等同的构成的情况下，也能够实现与上述的动作实质等同的动作。
2.2.3效果
根据第二变形例，在开关元件Q1成为短路状态之前，二极管D为导通状态。由此，可抑制向电子熔断器部23的大电流的供给以及高电压的施加。因此，能够抑制开关元件Q1成为短路状态。因而，能够更可靠地抑制因过大的电流的供给引起的周围的设备的破损。
2.3第三变形例
在上述的实施方式、第一变形例以及第二变形例中，表示了物理熔断器部22(进行熔断的布线图案)设置在半导体芯片20上的例子。然而，并不限定于此。物理熔断器部22在半导体装置1内也可以设置在半导体芯片20的外部。
在第三变形例涉及的半导体装置1中，与实施方式、第一变形例以及第二变形例不同，在半导体芯片20上不包含进行熔断的布线图案，比半导体芯片20靠上游设置的电线50a作为物理熔断器部22发挥功能。此外，由于第三变形例涉及的半导体装置1的头部30、多个管脚40、以及多条电线50中的除了电线50a以外的电线50的构成能够与实施方式、第一变形例以及第二变形例相同，所以省略它们的说明。以下，关于半导体芯片20以及电线50a的构成，针对与实施方式、第一变形例以及第二变形例不同的构成进行说明。
使用图11对第三变形例涉及的半导体芯片20的构成的例子进行说明。图11是用于对第三变形例涉及的半导体装置的半导体芯片所包含的电路的构成的一个例子进行说明的框图。
如图11所示，第三变形例涉及的半导体芯片20不包含进行熔断的布线图案。另外，电子熔断器部23连接在作为物理熔断器部22发挥功能的电线50a与端子Pout之间。电子熔断器部23的构成能够与实施方式以及第一变形例各自中的电子熔断器部23的构成相同。
电线50a构成为基于电线50a中流动的电流的电流值使电线50a熔断。更具体而言，电线50a构成为在遍及第一期间电线50a中流动的电流的电流值为第一电流值I1以上的情况下进行熔断。
此外，在图11所示的例子中，以半导体芯片20不包含二极管D的情况为例进行了表示，但第三变形例涉及的半导体芯片20也可以与第二变形例涉及的半导体芯片20同样包含二极管D。该情况下，二极管D的第一端连接在物理熔断器部22与电子熔断器部23之间。二极管D的第二端与第二变形例涉及的二极管D的构成同样地被接地。
根据这样的构成，也能够起到与实施方式、第一变形例以及第二变形例同样的效果。
3.其它
另外，在上述的实施方式、第一变形例以及第二变形例中，表示了半导体装置1是封装的情况，但并不限定于此。半导体装置1也可以构成为半导体芯片20等不被绝缘体密封。具体而言，例如，半导体装置1可以取代多个管脚40而具有能够与半导体装置1的外部的电子仪器连接的多个球型(或者凸块型)的端子。该情况下，球型(或者凸块型)的端子作为端子Pin或者Pout发挥功能。由于球型(或者凸块型)的端子设置在半导体芯片20的下方，所以也可以不设置多条电线50。
对本发明的几个实施方式进行了说明，但这些实施方式只是例示，并不意图限定发明的范围。这些实施方式能够通过其他各种方式加以实施，在不脱离发明主旨的范围能够进行各种省略、置换、变更。这些实施方式及其变形与包含于发明的范围、主旨同样地包含在技术方案所记载的发明及其等同的范围。

Claims (14)

1.一种半导体装置，其特征在于，
具备：
第一电路；
第一端子；
第二端子；以及
导电体和第一开关元件，在所述第一端子与所述第二端子之间串联连接，
所述第一电路构成为在满足第一条件的情况下使所述第一开关元件为断开状态，
所述导电体构成为在满足第二条件的情况下被物理切断。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一条件是流经所述导电体的电流的电流值成为第一电流值以上，
所述第二条件是所述电流值成为第二电流值以上，所述第二电流值大于所述第一电流值。
3.根据权利要求1所述的半导体装置，其特征在于，
所述第一条件是施加于所述导电体的电压成为第一电压以上，
所述第二条件是流经所述导电体的电流的电流值成为第三电流值以上，所述第三电流值比对所述导电体施加所述第一电压的情况下的所述电流值大。
4.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置还包括二极管，该二极管具有连接在所述导电体以及所述第一开关元件之间的阴极和被接地的阳极。
5.根据权利要求4所述的半导体装置，其特征在于，
所述二极管是齐纳二极管。
6.根据权利要求5所述的半导体装置，其特征在于，
所述二极管构成为在满足第三条件的情况下成为导通状态，
所述第三条件包括所述第一条件。
7.根据权利要求1～6中任意一项所述的半导体装置，其特征在于，
所述半导体装置具备在上表面上设置有所述导电体、所述第一开关元件以及所述第一电路的芯片。
8.根据权利要求1～6中任意一项所述的半导体装置，其特征在于，
所述导电体是电线。
9.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具备：
第二开关元件，包括连接在所述导电体与所述第一开关元件之间的第一端、与所述第一开关元件的栅极连接的栅极、以及第二端；
第三开关元件，包括与所述第二开关元件的所述第二端连接的第一端、栅极以及第二端；
第一运算放大器，包括连接在所述第二端子与所述第一开关元件之间的第一输入端、与所述第二开关元件的所述第二端以及所述第三开关元件的所述第一端连接的第二输入端、以及与所述第三开关元件的所述栅极连接的输出端；以及
第二运算放大器，包括被供给第三电压的第一输入端、与所述第三开关元件的所述第二端连接的第二端、以及输出端，
所述第一电路包括第四开关元件，该第四开关元件包括与所述第一开关元件的所述栅极连接的第一端、与所述第二运算放大器的输出端连接的栅极、以及被接地的第二端。
10.根据权利要求9所述的半导体装置，其特征在于，
所述半导体装置还包括向所述第一开关元件的所述栅极输出电压的第二电路。
11.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具备第三运算放大器，该第三运算放大器包括被供给第四电压的第一输入端、连接在所述导电体与所述第一开关元件之间的第二输入端、以及输出端，
所述第一电路包括第四开关元件，该第四开关元件包括与所述第一开关元件的栅极连接的第一端、与所述第三运算放大器的所述输出端连接的栅极、以及被接地的第二端。
12.根据权利要求11所述的半导体装置，其特征在于，
所述半导体装置还包括向所述第一开关元件的栅极输出电压的第二电路。
13.根据权利要求11所述的半导体装置，其特征在于，
所述半导体装置还具备第五开关元件，该第五开关元件包括与所述第三运算放大器的所述第二输入端连接的第一端、被接地的第二端、以及与所述第二端连接的栅极。
14.根据权利要求13所述的半导体装置，其特征在于，
所述第五开关元件是结型场效应晶体管。
CN202110899897.6A 2021-03-24 2021-08-06 半导体装置 Pending CN115132707A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-049999 2021-03-24
JP2021049999A JP7494137B2 (ja) 2021-03-24 半導体装置

Publications (1)

Publication Number Publication Date
CN115132707A true CN115132707A (zh) 2022-09-30

Family

ID=83362769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110899897.6A Pending CN115132707A (zh) 2021-03-24 2021-08-06 半导体装置

Country Status (2)

Country Link
US (1) US11695404B2 (zh)
CN (1) CN115132707A (zh)

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680684B2 (ja) 1989-05-31 1997-11-19 三洋電機株式会社 混成集積回路
KR100193736B1 (ko) * 1996-09-17 1999-06-15 윤종용 배터리 보호 기능을 갖는 배터리 팩
JP3982078B2 (ja) * 1998-08-26 2007-09-26 ソニー株式会社 電池保護回路及び電子装置
US5994883A (en) * 1998-12-11 1999-11-30 Liu; Daniel Alternating current power control device
JP3380766B2 (ja) * 1999-03-18 2003-02-24 富士通株式会社 保護方法及び制御回路並びに電池ユニット
JP2005160169A (ja) * 2003-11-21 2005-06-16 Texas Instr Japan Ltd バッテリ保護回路
US7538519B2 (en) * 2004-11-24 2009-05-26 Dell Products L.P. Information handling system with battery protected from non-permanent failures
KR100624944B1 (ko) * 2004-11-29 2006-09-18 삼성에스디아이 주식회사 배터리 팩의 보호회로
JP4904851B2 (ja) 2006-02-28 2012-03-28 株式会社日立製作所 過電圧保護回路を備えた半導体装置
US20090027821A1 (en) * 2007-07-26 2009-01-29 Littelfuse, Inc. Integrated thermistor and metallic element device and method
KR101093982B1 (ko) * 2009-10-30 2011-12-15 삼성에스디아이 주식회사 배터리 팩 및 그의 구동 방법
US8339139B2 (en) * 2010-01-29 2012-12-25 Infineon Technologies Ag System and method for testing a circuit
EP2589148B1 (en) * 2010-09-24 2017-07-19 Siemens Aktiengesellschaft Power switching assembly
JP2012195338A (ja) 2011-03-15 2012-10-11 Fuji Electric Co Ltd 半導体装置
US9696736B2 (en) * 2013-03-15 2017-07-04 Fairchild Semiconductor Corporation Two-terminal current limiter and apparatus thereof
US10424915B2 (en) * 2014-01-13 2019-09-24 Littelfuse, Inc. Secondary protection with permanent disable for a battery
FR3017754B1 (fr) * 2014-02-14 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Systeme d'alimentation a tension continue configure pour precharger un condensateur de filtrage avant l'alimentation d'une charge
TWI523359B (zh) * 2014-12-05 2016-02-21 台達電子工業股份有限公司 過電壓保護裝置及其操作方法
JP6805267B2 (ja) * 2016-04-13 2020-12-23 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． ２つの電流モニタを備える装置
GB2556081B (en) * 2016-11-18 2019-12-18 Ge Aviat Systems Ltd System and method for protecting a solid state power controller
US11374402B2 (en) * 2017-03-24 2022-06-28 Ford Global Technologies, Llc Protection circuit for oscilloscope measurement channel
US20190115750A1 (en) * 2017-10-13 2019-04-18 Getac Technology Corporation Electronic device with output energy limiting function
US10868416B2 (en) * 2018-03-02 2020-12-15 Sierra Wireless, Inc. Protection circuit involving positive temperature coefficient device
KR102185036B1 (ko) * 2018-04-30 2020-12-01 엘에스일렉트릭(주) 차단기 제어 모듈
BE1026349B1 (de) * 2018-06-08 2020-01-13 Phoenix Contact Gmbh & Co Schutzschalter mit Überwachungseinrichtung und Verfahren hierfür
US11824345B2 (en) * 2019-09-04 2023-11-21 Texas Instruments Incorporated Methods and apparatus to improve performance of power path protection devices

Also Published As

Publication number Publication date
US20220311430A1 (en) 2022-09-29
JP2022148353A (ja) 2022-10-06
US11695404B2 (en) 2023-07-04

Similar Documents

Publication Publication Date Title
JP5296119B2 (ja) パワー・スイッチの構造および方法
US10777513B2 (en) Integrated circuit comprising a chip formed by a high-voltage transistor and comprising a chip formed by a low-voltage transistor
JP5266029B2 (ja) 負荷駆動装置
CN110178444B (zh) 电路和用于操作电路的方法
US11522363B2 (en) Supply protection circuit that protects power transistor from a supply signal of an incorrect polarity
US20210366886A1 (en) Semiconductor device
JP6497327B2 (ja) 給電制御装置
US7616417B2 (en) Semiconductor device including protection circuit and switch circuit and its testing method
US5774000A (en) DC semiconductor switch
US7511355B2 (en) Semiconductor device having fuse element
KR20020096837A (ko) 전력용 반도체장치
US5654863A (en) Integrated circuit having a gate oxide
JP7494137B2 (ja) 半導体装置
CN115132707A (zh) 半导体装置
US11829179B2 (en) Integrated circuit and method for limiting a switchable load current
US8737032B2 (en) Method for limiting an un-mirrored current and circuit therefor
US5764466A (en) Circuit for short circuit detection through resistive shunt in power circuits using unipolar control voltage
US20230387678A1 (en) Semiconductor device
JP2005175054A (ja) 半導体装置及びその製造方法
US9941686B2 (en) Sensor device
CN118174260A (zh) 接地***及其控制方法、芯片与芯片封装件
JP2019161495A (ja) 半導体装置および装置
JP7325314B2 (ja) 半導体装置
WO2023276632A1 (ja) 車載装置
JP2016200506A (ja) 回路装置、グランドオープン検出システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination