JP2005175054A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005175054A
JP2005175054A JP2003410123A JP2003410123A JP2005175054A JP 2005175054 A JP2005175054 A JP 2005175054A JP 2003410123 A JP2003410123 A JP 2003410123A JP 2003410123 A JP2003410123 A JP 2003410123A JP 2005175054 A JP2005175054 A JP 2005175054A
Authority
JP
Japan
Prior art keywords
gate
terminal
voltage
semiconductor device
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003410123A
Other languages
English (en)
Other versions
JP2005175054A5 (ja
Inventor
Chihiro Tadokoro
千広 田所
Yoshifumi Tomomatsu
佳史 友松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003410123A priority Critical patent/JP2005175054A/ja
Priority to US10/895,823 priority patent/US20050122748A1/en
Priority to DE102004042783A priority patent/DE102004042783A1/de
Priority to KR1020040083440A priority patent/KR20050056122A/ko
Publication of JP2005175054A publication Critical patent/JP2005175054A/ja
Publication of JP2005175054A5 publication Critical patent/JP2005175054A5/ja
Priority to US11/604,717 priority patent/US20070069252A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】ゲート絶縁型半導体装置と、該ゲート絶縁型半導体装置のゲート・エミッタ間をクランプするクランプ素子とが同一チップ上に形成された半導体装置において、製造途中で、クランプ電圧より大きな所定の電圧をゲート絶縁膜に印加して試験をし、不良チップを除去することでゲート絶縁膜の品質を維持できるようにする。
【解決手段】ＩＧＢＴ１１のゲートをゲート端子Ｇに接続する。そして、クランプ素子１２の一端をアノード端子Ａに接続する。ゲート・エミッタ間にクランプ電圧より大きな電圧を印加することで、ＩＧＢＴ１１のゲート絶縁膜の絶縁破壊電圧を試験する。そして、本来あるべき絶縁破壊電圧分布を外れるゲート絶縁膜のＩＧＢＴ１１を除去した後、正常なＩＧＢＴ１１について、ゲート端子Ｇとアノード端子Ａをワイヤボンディングにより接続する。
【選択図】図１

Description

本発明は、半導体装置に関し、特にゲート絶縁型半導体装置と、該ゲート絶縁型半導体装置のゲート・エミッタ間をクランプするためのクランプ素子とを備えた半導体装置に関するものである。
ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やパワーＭＯＳＦＥＴ等のゲート絶縁型半導体装置は、電力変換装置に広く用いられている。特にＩＧＢＴは、ＭＯＳＦＥＴの高速動作とバイポーラトランジスタ素子の低オン電圧の両方の性質を兼ね備えているため、インバータを始めとする電力変換装置に幅広く利用されている。
ＩＧＢＴはＭＯＳＦＥＴ部とバイポーラトランジスタ部との組合せにより等価的に表せる。そしてＩＧＢＴの低損失化のため、ＭＯＳＦＥＴ部の微細化等により通電能力の向上が図られている。しかし、アーム短絡等の負荷短絡が生じた場合に、通電能力が高いと短絡電流が増大する。そして、ゲートに存在する寄生インダクタンスにより印加電圧以上の電圧がゲートに印加された場合、この短絡電流はさらに増大するのでＩＧＢＴが破壊される可能性が高くなる。また、ゲート・エミッタ間に過剰な電圧が印加された場合、ゲート絶縁膜が破壊される可能性もある。そこで、ゲート・エミッタ間電圧への過電圧を防止するため、クランプ素子の開発が行われている（特許文献１，２参照）。
特開２００３−００８０２０号公報 特開２０００−３４９２３５号公報
ところで、ＩＧＢＴの品質管理の観点から、ゲート絶縁膜の絶縁破壊電圧が本来あるべき絶縁破壊電圧分布から外れるＩＧＢＴを除去することが望ましい。そして、ゲート絶縁膜の絶縁破壊電圧の試験は、ゲート・エミッタ間にある程度の大きさの電圧を印加することで行われる。しかしながら、ゲート・エミッタ間にクランプ素子を接続すると、クランプ電圧より大きなゲート・エミッタ間電圧を印加できなくなる。
そこで、本発明の課題は、製造途中でクランプ電圧より大きな電圧をゲート絶縁膜に印加できる構成にすることで、不良素子を排除し、ＩＧＢＴの信頼性を高める発明を提供することにある。
この発明の半導体装置は、ゲート絶縁型半導体装置と、該ゲート絶縁型半導体装置の制御電極・第１電流電極間をクランプするためのクランプ素子とが同一チップ上に形成された半導体装置であって、前記チップ上に形成され、前記ゲート絶縁型半導体装置の前記制御電極に接続された第１端子と、前記チップ上に形成され、前記クランプ素子の一端に接続された第２端子とを備え、前記第１端子と前記第２端子とがワイヤボンディングによって接続されていることを特徴とする。
この発明の半導体装置では、第１端子と第２端子とがワイヤボンディングによって接続されている。従って、ワイヤボンディング前には、クランプ素子が制御電極・第１電流電極間に接続されていないので、クランプ電圧より大きな電圧を制御電極・第１電流電極間に印加することができる。ゲート絶縁膜にクランプ電圧より大きな電圧を印加して、本来あるべき絶縁破壊電圧分布から外れるような不良チップを除去できるので、ゲート絶縁膜の信頼性を向上することができる。そしてワイヤボンディング後は、制御電極・第１電流電極間に過剰なゲート電圧が印加されないようにできる。
実施の形態１．
図１は本実施の形態に係る半導体装置を示す図である。ゲート絶縁型半導体装置として、ＩＧＢＴ１１を用いた例を示している。そしてＩＧＢＴ１１とクランプ素子１２とが同一半導体チップ（以下単にチップと称する）上に形成されている。
外部電極ＧＲ，ＣＲ，ＥＲは、チップ上に形成されたゲート端子（第１端子）Ｇ，コレクタ端子Ｃ，エミッタ端子Ｅとワイヤボンディングによって接続されている。外部電極ＧＲはゲート端子ＧとワイヤボンディングＷＧによって接続されている。外部電極ＣＲはコレクタ端子ＣとワイヤボンディングＷＣによって接続されている。そして外部電極ＥＲはエミッタ端子ＥとワイヤボンディングＷＥによって接続されている。ＩＧＢＴ１１のゲート（制御電極）は、チップ上に形成されたゲート端子Ｇに接続されている。エミッタ（第１電流電極）はチップ上に形成されたエミッタ端子Ｅに接続されている。そして、コレクタ（第２電流電極）はチップ上に形成されたコレクタ端子Ｃに接続されている。
また、ＩＧＢＴ１１のゲート・エミッタ（制御電極・第１電流電極）間をクランプするためのクランプ素子１２がＩＧＢＴ１１と同一チップ上に形成されている。クランプ素子１２の一端は、チップ上に形成されたアノード端子（第２端子）Ａに接続されている。そしてエミッタには、クランプ素子１２の他端が接続されている。そしてアノード端子Ａとゲート端子ＧはワイヤボンディングＷＡによって接続されている。
クランプ素子１２はダイオードＤから構成されている。そしてダイオードＤは複数（図１の例では４個）のダイオードＤ１〜Ｄ４を備えている。夫々のダイオードは直列接続されている。つまり、夫々のダイオードの接続はアノードとカソードとが接続されている。そして、ダイオードＤ１のカソードはエミッタに接続されている。ダイオードＤ４のアノードはアノード端子Ａに接続されている。
前述したように、ＩＧＢＴ１１とダイオードＤ１〜Ｄ４とは同一チップ上に形成されている。一般に、ＩＧＢＴ等のゲート絶縁型半導体装置では、ゲート電極としてポリシリコン膜が用いられている。ＩＧＢＴ１１のゲート電極形成工程で成膜したポリシリコン膜にＰＮ接合を選択的に形成することで、ダイオードＤ１〜Ｄ４を同一チップ上に形成することができる。
図２は、本実施の形態に係る半導体装置の製造途中での構成を示している。外部電極とチップ上の端子とが、ワイヤボンディングによって接続される前の状態を示している。この状態でゲート端子Ｇ・エミッタ端子Ｅ間に電圧を印加することで、ゲート絶縁膜に電圧を印加する。所定の大きさの電圧を印加し、ゲート絶縁膜の絶縁破壊電圧の低いチップを除去する。
その後、ゲート端子Ｇとゲート外部電極ＧＲをワイヤボンディングＷＧによって接続する。そして、エミッタ端子Ｅとエミッタ外部電極ＥＲをワイヤボンディングＷＥによって接続する。さらに、コレクタ端子Ｃとコレクタ外部電極ＣＲをワイヤボンディングＷＣによって接続する。また、ダイオードＤ４のアノード端子Ａとゲート端子ＧをワイヤボンディングＷＡによって接続する（図１参照）。その後、通常の工程にしたがって半導体装置を完成させる。
ＩＧＢＴのゲート・エミッタ間にクランプ素子を接続した場合、ゲート・エミッタ間電圧はクランプ電圧より大きな電圧を印加することができない。ＩＧＢＴ１１のゲート絶縁膜の試験を行う場合、クランプ電圧より大きな電圧を印加して、本来あるべき絶縁破壊電圧の分布から外れるような不良チップを除去することが望ましい。
本実施の形態に係る発明では、ゲート端子Ｇとアノード端子ＡがワイヤボンディングＷＡによって接続されている。従ってワイヤボンディング前には、ゲート端子Ａとエミッタ端子Ｅの間にクランプ電圧より大きな電圧を印加することができる。
従って、ゲート絶縁膜にクランプ電圧より大きな電圧を印加して、絶縁破壊電圧の分布から外れるような不良素子を除去できるので、ゲート絶縁膜の信頼性を向上することができる。そして、ワイヤボンディングによりゲート端子Ｇとアノード端子Ａを接続した後は、ダイオードＤはクランプ素子として動作し、過剰なゲート電圧がゲート・エミッタ間に印加されないようにすることができる。
また、クランプ素子としてツェナーダイオードを用い、ツェナーダイオードの降伏電圧をクランプ電圧として利用することが一般的に行われている。しかし、降伏電圧のばらつきが大きい場合、クランプ電圧を精度良く制御することは難しい。本実施の形態では、ダイオードの順方向電圧（一般に約０．５Ｖ〜０．６Ｖ）をクランプ電圧として用いている。従って、降伏電圧を用いる場合に比べて精度良くクランプ電圧を設定できる。そしてクランプ電圧の値は、接続するダイオードの数を変えることで容易に制御できる。
さらに、本実施の形態に係る構成では、同一チップ上にダイオードＤ及びＩＧＢＴ１１を作成している。単体のダイオード素子をゲート・エミッタ間にリード線等によって接続する場合に比べて寄生インダクタンスを低減することができる。
なお、上記説明では、ｎチャネルＩＧＢＴを例に説明をしたが、異なる極性であるｐチャネルＩＧＢＴであってもよい。また、ＩＧＢＴに限定されるものでは無く、ＣＳＴＢＴ（Ｃａｒｒｉｅｒ Ｓｔｏｒｅｄ Ｔｒｅｎｃｈ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、パワーＭＯＳＦＥＴあるいはＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔａｒ）などの他の絶縁ゲート型半導体装置へも適用することができる。そして、これらの絶縁ゲート型半導体装置においても、ｎチャネル、ｐチャネルの極性は問わない。
実施の形態２．
図３は、本実施の形態に係る半導体装置を示す図である。実施の形態１と同一の構成には同一の符号を付し、重複する説明は省略する。本実施の形態においては、実施の形態１に対して、クランプ素子３１はダイオードＤＲをさらに備えている。
ダイオードＤＲの一端はアノード端子Ａに接続され、他端はエミッタに接続されている。即ち、ダイオードＤＲは、ダイオードＤに対して逆並列にアノード端子Ａとエミッタ間に接続されている。ダイオードＤＲは複数個（図３の例では４個）のダイオードＤＲ１〜ＤＲ４を備えている。夫々のダイオードは直列接続されている。つまり、夫々のダイオードの接続は、アノードとカソードとが接続されている。そして、ダイオードＤＲ１のカソードがアノード端子Ａに接続されている。ダイオードＤＲ４のアノードは、ＩＧＢＴ１１のエミッタに接続されている。ここで、実施の形態１と同様にダイオードＤＲはＩＧＢＴ１１と同一チップ上に形成されている。
ゲート端子Ｇとゲート外部電極ＧＲはワイヤボンディングＷＧ、エミッタ端子Ｅとエミッタ外部電極ＥＲはワイヤボンディングＷＥ、及びコレクタ端子Ｃとコレクタ外部電極ＣＲはワイヤボンディングＷＣにより夫々接続されている。そしてアノード端子Ａは、ゲート端子ＧとワイヤボンディングＷＡにより接続されている。
図４は、本実施の形態に係る半導体装置の製造工程の途中段階を示している。夫々の外部電極とチップ上の端子とがワイヤボンディングにより接続される前の状態を示している。この状態で、ゲート端子Ｇ・エミッタ端子Ｅ間に電圧を印加することで、ゲート絶縁膜に電圧を印加する。所定の大きさの電圧を印加し、ゲート絶縁膜の絶縁破壊電圧の低いＩＧＢＴ１１を除去する。その後、ゲート端子Ｇとゲート外部電極ＧＲをワイヤボンディングＷＧ、エミッタ端子Ｅとエミッタ外部電極ＥＲをワイヤボンディングＷＥ、及びコレクタ端子Ｃとコレクタ外部電極ＣＲをワイヤボンディングＷＣによりそれぞれ接続する。そして、ダイオードＤ４のアノード端子Ａとゲート端子ＧもまたワイヤボンディングＷＡにより接続する（図３参照）。その後、通常の工程により半導体装置を完成させる。
本実施の形態においても、ゲート端子Ｇとアノード端子ＡがワイヤボンディングＷＡによって接続されている。ワイヤボンディング前にゲート端子Ｇとエミッタ端子Ｅに電圧を印加することで、クランプ電圧以上の電圧を印加することができる。クランプ電圧以上の電圧を印加して、ゲート絶縁膜が絶縁破壊電圧の分布から外れるような不良チップを除去できるので、ゲート絶縁膜の信頼性を向上することができる。
また、ゲート・エミッタ間には静電気等により、エミッタ側に高電圧が印加される可能性がある。つまり、逆方向に過電圧が印加される可能性がある。実施の形態１の発明では、このような逆方向の過電圧に対しては、ダイオードの降伏電圧を用いることになる。従って、クランプ特性の精度が劣る可能性がある。
本実施の形態では、クランプ素子３１にダイオードＤＲをさらに備えている。ここで、ダイオードＤＲの順方向電圧ＶＦ２は、ダイオードＤの降伏電圧ＢＶＲ１より小さく設定されているものとする。このように設定することで、逆方向の過電圧に対してもダイオードＤＲの順方向電圧によってクランプできるので、精度良くクランプすることができる。なお、ゲートに過電圧が印加された場合に、ダイオードＤの順方向電圧ＶＦ１によってクランプできるように、ダイオードＤの順方向電圧ＶＦ１は、ダイオードＤＲの降伏電圧ＢＶＲ２より小さく設定されている。
なお、上記説明では、ｎチャネルＩＧＢＴを例に説明をしたが、異なる極性であるｐチャネルＩＧＢＴであってもよい。また、ＩＧＢＴに限定されるものでは無く、ＣＳＴＢＴ（Ｃａｒｒｉｅｒ Ｓｔｏｒｅｄ Ｔｒｅｎｃｈ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、パワーＭＯＳＦＥＴあるいはＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔａｒ）などの他の絶縁ゲート型半導体装置へも適用することができる。そして、これらの絶縁ゲート型半導体装置においても、ｎチャネル、ｐチャネルの極性は問わない。
実施の形態３．
図５は本実施の形態に係る半導体装置の構成を示す図である。実施の形態１と同一の構成には同一の符号を付し、重複する説明は省略する。クランプ素子６１の一端がゲートに接続され、抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は、エミッタに接続されている。クランプ素子６１はセンス端子Ｓをさらに備えている。また、ゲート端子Ｇには、図示しないゲート外部電極を介してゲート駆動回路５２が接続されている。ゲート駆動回路５２は、ＩＧＢＴ１１を駆動するためのゲート電圧をゲートに印加する。そして、センス端子Ｓは図示しないセンス外部端子を介してゲート駆動回路５２に接続されている。
クランプ素子６１は、ダイオードＤ、ダイオードＤＲから構成されている。ダイオードＤは複数個（図５の例では４個）のダイオードＤ１〜Ｄ４を備えている。ダイオードＤ４のアノードがゲートに接続され、ダイオードＤ１のカソードは抵抗Ｒ２の一端及びセンス端子Ｓに接続されている。ダイオードＤ１〜Ｄ４は直列接続されている。つまり、夫々のダイオード同士はアノードとカソードとが接続されている。
また、ダイオードＤＲは複数個（図５の例では４個）のダイオードＤＲ１〜ＤＲ４を備えている。ダイオードＤＲ１のカソードはゲートに接続されている。そしてダイオードＤＲ４のアノードはセンス端子Ｓ、抵抗Ｒ２の一端に接続されている。ダイオードＤＲ１〜ＤＲ４間は直列接続されている。つまり、夫々のダイオード同士はアノードとカソードとが接続されている。ここで、ＩＧＢＴ１１、抵抗Ｒ２、ダイオードＤ１〜Ｄ４及びダイオードＤＲ１〜ＤＲ４はＩＧＢＴ１１と同一チップ上に形成されている。
ゲート端子Ｇに印加されるゲート電圧は、ダイオードＤと抵抗Ｒ２によって分圧される。そして、抵抗Ｒ２の分圧値はセンス端子Ｓを介してゲート駆動回路５２に入力されている。ゲート駆動回路５２はこの分圧値を監視している。ゲート電圧に過電圧が印加された場合、センス端子Ｓから出力される分圧値が大きくなる。このような過電圧が発生するとゲート駆動回路５２は、ゲートの駆動を即座にオフにする。あるいは、ゲートに印加する電圧を下げてゲートに印加される電圧を許容電圧以下に抑える。
本実施の形態では、ゲートに印加された電圧を抵抗の分圧値を介して監視している。そして、過電圧が生じた場合は即座にゲート駆動回路５２にフィードバックし、ゲート電圧を下げるもしくは遮断する。以上のように構成されているので、本実施の形態に係るＩＧＢＴ素子は、安定した動作をすることができる。
なお、上記説明では、ｎチャネルＩＧＢＴを例に説明をしたが、異なる極性であるｐチャネルＩＧＢＴであってもよい。また、ＩＧＢＴに限定されるものでは無く、ＣＳＴＢＴ（Ｃａｒｒｉｅｒ Ｓｔｏｒｅｄ Ｔｒｅｎｃｈ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、パワーＭＯＳＦＥＴあるいはＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔａｒ）などの他の絶縁ゲート型半導体装置へも適用することができる。そして、これらの絶縁ゲート型半導体装置においても、ｎチャネル、ｐチャネルの極性は問わない。
実施の形態１に係る半導体装置の構成を示す図である。 実施の形態１に係る半導体装置の製造途中での構成を示す図である。 実施の形態２に係る半導体装置の構成を示す図である。 実施の形態２に係る半導体装置の製造途中での構成を示す図である。 実施の形態３に係る半導体装置の構成を示す図である。
符号の説明
１１ ＩＧＢＴ、１２，３１，６１ クランプ素子、ＷＧ，ＷＣ，ＷＥ，ＷＡ ワイヤボンディング、５２ ゲート駆動回路。

Claims (4)

  1. ゲート絶縁型半導体装置と、該ゲート絶縁型半導体装置の制御電極・第１電流電極間をクランプするためのクランプ素子とが同一チップ上に形成された半導体装置であって、
    前記チップ上に形成され、前記ゲート絶縁型半導体装置の前記制御電極に接続された第１端子と、
    前記チップ上に形成され、前記クランプ素子の一端に接続された第２端子とを備え、
    前記第１端子と前記第２端子とがワイヤボンディングによって接続されていることを特徴とする半導体装置。
  2. 前記クランプ素子は、直列接続された第１の複数のダイオードを備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記クランプ素子は、前記第１の複数のダイオードに対して逆並列に接続された第２の複数のダイオードの直列接続をさらに備えることを特徴とする請求項２に記載の半導体装置。
  4. 請求項１から３の何れかに記載の半導体装置の製造方法であって、
    前記制御電極・前記第１電流電極間に所定の電圧を印加する工程と、
    前記工程の後に、前記第１端子と前記第２端子とをワイヤボンディングにより接続する工程と
    を備えることを特徴とする半導体装置の製造方法。
JP2003410123A 2003-12-09 2003-12-09 半導体装置及びその製造方法 Withdrawn JP2005175054A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003410123A JP2005175054A (ja) 2003-12-09 2003-12-09 半導体装置及びその製造方法
US10/895,823 US20050122748A1 (en) 2003-12-09 2004-07-22 Semiconductor device and method of manufacturing thereof
DE102004042783A DE102004042783A1 (de) 2003-12-09 2004-09-03 Halbleitervorrichtung und Herstellungsverfahren von dieser
KR1020040083440A KR20050056122A (ko) 2003-12-09 2004-10-19 반도체장치
US11/604,717 US20070069252A1 (en) 2003-12-09 2006-11-28 Insulated gate semiconductor device having a clamping element to clamp gate-emitter voltage and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003410123A JP2005175054A (ja) 2003-12-09 2003-12-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005175054A true JP2005175054A (ja) 2005-06-30
JP2005175054A5 JP2005175054A5 (ja) 2006-03-09

Family

ID=34631817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003410123A Withdrawn JP2005175054A (ja) 2003-12-09 2003-12-09 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US20050122748A1 (ja)
JP (1) JP2005175054A (ja)
KR (1) KR20050056122A (ja)
DE (1) DE102004042783A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7616417B2 (en) 2007-02-09 2009-11-10 Nec Electronics Corporation Semiconductor device including protection circuit and switch circuit and its testing method
JP2014107760A (ja) * 2012-11-28 2014-06-09 Toshiba Corp 半導体装置
JP2022537452A (ja) * 2019-06-21 2022-08-25 ウルフスピード インコーポレイテッド トランジスタの短絡保護のためのデバイス設計

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042950A (ja) * 2006-08-01 2008-02-21 Mitsubishi Electric Corp 電力変換装置
US8155916B2 (en) * 2008-07-07 2012-04-10 Infineon Technologies Ag Semiconductor component and method of determining temperature
US11942471B2 (en) * 2020-11-13 2024-03-26 Renesas Electronics Corporation Semiconductor chip, semiconductor device and manufacturing method of semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2837054B2 (ja) * 1992-09-04 1998-12-14 三菱電機株式会社 絶縁ゲート型半導体装置
US5381105A (en) * 1993-02-12 1995-01-10 Motorola, Inc. Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit
US5539254A (en) * 1994-03-09 1996-07-23 Delco Electronics Corp. Substrate subassembly for a transistor switch module
US6172383B1 (en) * 1997-12-31 2001-01-09 Siliconix Incorporated Power MOSFET having voltage-clamped gate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7616417B2 (en) 2007-02-09 2009-11-10 Nec Electronics Corporation Semiconductor device including protection circuit and switch circuit and its testing method
JP2014107760A (ja) * 2012-11-28 2014-06-09 Toshiba Corp 半導体装置
JP2022537452A (ja) * 2019-06-21 2022-08-25 ウルフスピード インコーポレイテッド トランジスタの短絡保護のためのデバイス設計
JP7362790B2 (ja) 2019-06-21 2023-10-17 ウルフスピード インコーポレイテッド トランジスタの短絡保護のためのデバイス設計

Also Published As

Publication number Publication date
US20070069252A1 (en) 2007-03-29
DE102004042783A1 (de) 2005-07-07
KR20050056122A (ko) 2005-06-14
US20050122748A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
US9881916B2 (en) Semiconductor device
US20140184303A1 (en) Power semiconductor device
US11652399B2 (en) Miller clamp protection circuit, driving circuit, driving chip and intelligent IGBT module
KR20080012123A (ko) 전력변환장치
CN102655367A (zh) 功率模块
JP5556726B2 (ja) スイッチング回路
US7696650B2 (en) Driving circuit for switching elements
US11251178B2 (en) Power module with MOSFET body diode on which energization test can be conducted efficiently
US20210366886A1 (en) Semiconductor device
US20150109031A1 (en) Rc-igbt with freewheeling sic diode
US11303203B2 (en) Semiconductor device
US20070069252A1 (en) Insulated gate semiconductor device having a clamping element to clamp gate-emitter voltage and method of manufacturing thereof
US6727516B2 (en) Semiconductor power conversion apparatus
US6762440B1 (en) Semiconductor component and corresponding test method
JP4901083B2 (ja) ゲート駆動装置
KR20110027959A (ko) 모스 게이트 전력 반도체 소자
US20200312729A1 (en) Manufacturing method of semiconductor module
KR101060127B1 (ko) 모스 게이트 전력 반도체 소자
CN101946412B (zh) 用于限制非镜像电流的方法及其电路
JPH1141909A (ja) 半導体モジュ−ル及び電力変換装置
JP3512426B2 (ja) Ｍｏｓゲート型半導体素子を用いた電力変換装置
US20230420445A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20220321022A1 (en) Semiconductor module
US20220149839A1 (en) Semiconductor device
WO2023145144A1 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070808