CN115132570B - 一种半导体结构的处理方法及装置 - Google Patents

一种半导体结构的处理方法及装置 Download PDF

Info

Publication number
CN115132570B
CN115132570B CN202211064639.7A CN202211064639A CN115132570B CN 115132570 B CN115132570 B CN 115132570B CN 202211064639 A CN202211064639 A CN 202211064639A CN 115132570 B CN115132570 B CN 115132570B
Authority
CN
China
Prior art keywords
gas
thickness
oxide layer
flow
natural oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211064639.7A
Other languages
English (en)
Other versions
CN115132570A (zh
Inventor
王卫静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Technology Group Co.,Ltd.
Original Assignee
Innotron Memory Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innotron Memory Co ltd filed Critical Innotron Memory Co ltd
Priority to CN202211064639.7A priority Critical patent/CN115132570B/zh
Publication of CN115132570A publication Critical patent/CN115132570A/zh
Application granted granted Critical
Publication of CN115132570B publication Critical patent/CN115132570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本公开实施例涉及半导体领域，公开了一种半导体结构的处理方法及装置，其中，方法包括：提供衬底；衬底上形成有自然氧化层；确定自然氧化层的厚度；根据自然氧化层的厚度，控制预设条件；预设条件包括：第一气体和第二气体的流量比值；在预设条件下，向反应腔内通入第一气体和第二气体中的至少一种，将自然氧化层还原为气态副产物并从反应腔中抽出，从而去除自然氧化层；对衬底进行刻蚀。本公开实施例能够减小过度刻蚀或者刻蚀不足的风险，提高集成电路产品的良率。

Description

一种半导体结构的处理方法及装置
技术领域
本公开涉及半导体领域，具体涉及一种半导体结构的处理方法及装置。
背景技术
随着半导体技术的发展，在光刻工艺中使用的光学掩膜版（Mask Reticle），其图案尺寸（pattern dimension）在不断缩小，以形成尺寸更小的器件。相应的，需要减小光敏抗蚀剂的厚度，以控制图案分辨率。因此，需要采用具有高选择性的硬掩膜，以减少高深宽比结构的阻挡层的厚度。
然而，采用高选择性的硬掩膜，意味着硬掩膜的刻蚀速率与衬底上其他膜结构的刻蚀速率存在较大的不同，这样，在后续刻蚀过程中更容易受到其他因素的影响而导致过度刻蚀或者刻蚀不足。
发明内容
有鉴于此，本公开实施例提供了一种半导体结构的处理方法及装置，能够减小过度刻蚀或者刻蚀不足的风险，提高集成电路产品的良率。
本公开实施例的技术方案是这样实现的：
本公开实施例提供了一种半导体结构的处理方法，包括：提供衬底；所述衬底上形成有自然氧化层；确定所述自然氧化层的厚度；根据所述自然氧化层的厚度，控制预设条件；所述预设条件包括：第一气体和第二气体的流量比值；在所述预设条件下，向反应腔内通入所述第一气体和所述第二气体中的至少一种，将所述自然氧化层还原为气态副产物并从所述反应腔中抽出，从而去除所述自然氧化层；对所述衬底进行刻蚀。
上述方案中，所述衬底还包括硬掩膜，所述自然氧化层形成于所述硬掩膜的表面；所述确定所述自然氧化层的厚度包括：确定所述硬掩膜形成后的等待时间；根据所述等待时间，确定所述自然氧化层的厚度。
上述方案中，所述第一气体为氮气，所述第二气体为氨气。
上述方案中，所述根据所述自然氧化层的厚度，控制所述预设条件，包括：根据所述自然氧化层的厚度，在预设数据曲线中，确定出所述第一气体与所述第二气体的流量比值；所述预设数据曲线表征所述流量比值随着所述自然氧化层的厚度的增大而减小；控制所述第一气体的流量和所述第二气体的流量满足所述流量比值。
上述方案中，所述确定出所述第一气体与所述第二气体的流量比值，包括：确定出所述第一气体的流量与所述第二气体的流量的比值为第一值；所述第一值在所述自然氧化层的还原反应过程中为定值。
上述方案中，所述确定出所述第一气体与所述第二气体的流量比值，包括：确定出所述第一气体的流量与所述第二气体的流量的比值为第二值；所述第二值随着所述自然氧化层的还原反应时间的增大而增大。
上述方案中，所述硬掩膜的材料包括：氮氧化硅和/或氮化硅；所述自然氧化层的厚度小于等于200nm。
上述方案中，所述第一气体的流量和所述第二气体的流量的总和大于等于500sccm，且小于等于3000sccm。
上述方案中，所述预设条件还包括：反应腔内温度；所述反应腔内温度大于等于200℃，且小于等于400℃。
上述方案中，所述预设条件还包括：反应腔内气压；所述反应腔内气压大于等于3torr，且小于等于7torr。
上述方案中，所述预设条件还包括：射频产生功率；所述射频产生功率大于等于300W，且小于等于800W。
本公开实施例还提供了一种半导体结构的处理装置，包括：
控制单元，用于确定衬底上形成的自然氧化层的厚度，并根据所述自然氧化层的厚度，控制预设条件；所述预设条件包括：第一气体和第二气体的流量比值；
反应腔，用于在预设条件下，被通入所述第一气体和所述第二气体中的至少一种，将所述自然氧化层还原为气态副产物并抽出，从而去除所述自然氧化层。
上述方案中，所述衬底还包括硬掩膜，所述自然氧化层形成于所述硬掩膜的表面；所述控制单元，还用于确定所述硬掩膜形成后的等待时间；根据所述等待时间，确定所述自然氧化层的厚度。
上述方案中，所述第一气体为氮气，所述第二气体为氨气；所述半导体结构的处理装置还包括：流量控制器；所述流量控制器设置于所述反应腔的气体输入端口；所述控制单元，还用于存储预设数据曲线，根据所述自然氧化层的厚度，在所述预设数据曲线中，确定出所述第一气体与所述第二气体的流量比值；以及，通过所述流量控制器，控制所述第一气体的流量和所述第二气体的流量满足所述流量比值。
上述方案中，所述预设条件还包括：射频产生功率；所述半导体结构的处理装置还包括：射频电源；所述射频电源电连接所述反应腔；所述控制单元，还用于通过所述射频电源，控制所述射频产生功率。
由此可见，本公开实施例提供了一种半导体结构的处理方法及装置，方法包括：提供衬底；衬底上形成有自然氧化层；确定自然氧化层的厚度；根据自然氧化层的厚度，控制预设条件；预设条件包括：第一气体和第二气体的流量比值；在预设条件下，向反应腔内通入第一气体和第二气体中的至少一种，将自然氧化层还原为气态副产物并从反应腔中抽出，从而去除自然氧化层；对衬底进行刻蚀。这样，在不影响硬掩膜的情况下，精确地去除了自然氧化层，避免了自然氧化层对刻蚀工艺造成不良影响，减小了过度刻蚀或者刻蚀不足的风险，从而，提高了集成电路产品的良率。
附图说明
图1为背景技术的示意图；
图2为本公开实施例提供的半导体结构的处理方法的流程示意图一；
图3为本公开实施例提供的半导体结构的处理方法的效果示意图一；
图4为本公开实施例提供的半导体结构的处理方法的效果示意图二；
图5为本公开实施例提供的半导体结构的处理方法的效果示意图三；
图6为本公开实施例提供的半导体结构的处理方法的效果示意图四；
图7为本公开实施例提供的半导体结构的处理方法的流程示意图二；
图8为本公开实施例提供的半导体结构的处理方法的效果示意图五；
图9为本公开实施例提供的半导体结构的处理方法的流程示意图三；
图10为本公开实施例提供的半导体结构的处理方法的效果示意图六；
图11为本公开实施例提供的半导体结构的处理装置的结构示意图。
具体实施方式
为了使本公开的目的、技术方案和优点更加清楚，下面结合附图和实施例对本公开的技术方案进一步详细阐述，所描述的实施例不应视为对本公开的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本公开保护的范围。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
如果申请文件中出现“第一/第二”的类似描述则增加以下的说明，在以下的描述中，所涉及的术语“第一/第二/第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一/第二/第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。
以下对部分专业名词进行了解释。
硬掩膜（hard-mask，HM），是一种通过化学气相淀积（Chemical VaporDeposition，CVD）工艺生成的无机薄膜材料。硬掩模主要运用于光刻工艺中，通过硬掩模可以将光刻胶图像刻蚀转移到衬底上。
关键尺寸（Critical Dimension，CD），是指在集成电路光掩膜制造及光刻工艺中为评估及控制工艺的图形处理精度，也被称为最小特征尺寸。
刻蚀均匀性（Uniformity），是一种衡量刻蚀工艺在整个晶圆（wafer）上刻蚀能力一致性的参数。
随着半导体技术的发展，集成电路中各器件的尺寸不断缩小，以提高集成度。相应的，在光刻工艺中使用的光学掩膜版（Mask Reticle），其图案尺寸（pattern dimension）也需要对应缩小。而随着图案尺寸的缩小，必须相应地减小光敏抗蚀剂（即光刻胶）的厚度，以控制图案分辨率。因此，需要采用具有高选择性的硬掩膜，以减少高深宽比结构的阻挡层的厚度。
然而，采用高选择性的硬掩膜，意味着硬掩膜的刻蚀速率与衬底上其他膜结构的刻蚀速率存在较大的不同，这样，在后续刻蚀过程中更容易受到其他因素的影响而导致过度刻蚀或者刻蚀不足。过度刻蚀可能导致半导体结构发生倒塌，过度刻蚀或者刻蚀不足还可能导致所形成的电路出现短路或者短路。另一方面，过度刻蚀或者刻蚀不足还会对集成电路中的关键尺寸和刻蚀均匀性造成不良影响。
对刻蚀过程造成不良影响的因素中，包括了自然氧化层（native oxide）。在形成硬掩膜后，硬掩膜上可能会形成一定厚度的自然氧化层。由于硬掩膜的高选择性，因此，硬掩膜的刻蚀速率和自然氧化层的刻蚀速率具有较大区别，这样，自然氧化层便会对硬掩膜的刻蚀产生较大干扰。例如，按照硬掩膜对应的工艺参数进行刻蚀，则很难刻蚀掉自然氧化层，从而造成自然氧化层所覆盖区域的刻蚀不足。
图1示出了一段时间内所加工的集成电路产品的关键尺寸的量测值，如图1所示，由于自然氧化层的影响，各个集成电路产品的关键尺寸的量测值离散分布，并未收敛于目标值附近。进而，部分量测值（图1中的实心点）已经超出了控制线（control line）的下限。由图1可知，在自然氧化层的影响下，关键尺寸难以被控制，影响了集成电路产品的质量。
图2是本公开实施例提供的半导体结构的处理方法的一个可选的流程示意图，将结合图2示出的步骤进行说明。
S101、提供衬底；衬底上形成有自然氧化层。
本公开实施例中，衬底不限于单晶半导体者多晶半导体衬底，还可以是本征单晶硅衬底或者是轻微掺杂的硅衬底，进一步，可以为N型多晶硅衬底或P型多晶硅衬底。
在本公开的一些实施例中，参考图3和图4，衬底10上包括了硬掩膜20，硬掩膜20中包括了含硅材料。由于加工衬底的反应腔内可能会有残留的空气，用于放置衬底的传送盒（FOUP）中也有空气的存在，因此，硬掩膜20的表面会和空气中的氧气（O2）和水蒸气（H2O）形成接触。氧气和水蒸气会和硬掩膜20中的硅元素（图3中以Si+表示）发生反应，生成二氧化硅（SiO2），即生成了自然氧化层30。
需要说明的是，自然氧化层的成分不仅限于二氧化硅，在另一些实施例中，自然氧化层的成分也可以是其他的氧化物。也就是说，当自然氧化层的成分为除二氧化硅外的氧化物时，也可以采用本公开实施例提供的半导体结构的处理方法进行处理，在此不做限制。
S102、确定自然氧化层的厚度。
本公开实施例中，由于自然氧化层会对后续的刻蚀造成不良影响，因此需要对自然氧化层进行处理。在对自然氧化层进行处理前，可以先确定出自然氧化层的厚度。
参考图4，自然氧化层30的厚度可以通过多种方式测得。在一些实施例中，可以通过半导体量测机台对自然氧化层30的厚度进行测试；在另一些实施例中，则可以根据硬掩膜20生成后的等待时间（waiting time）来确定出自然氧化层30的厚度。
S103、根据自然氧化层的厚度，控制预设条件；预设条件包括：第一气体和第二气体的流量比值。
本公开实施例中，控制预设条件的过程可以由控制单元来执行。在确定出自然氧化层的厚度之后，控制单元可以根据自然氧化层的厚度来控制预设条件，以控制将要进行的还原反应。预设条件中包括了第一气体和第二气体的流量比值。
本公开实施例中，第一气体和第二气体的流量比值，是指向反应腔内通入第一气体和第二气体时，这两种气体的流量的比值。例如，通入的第一气体的流量为500sccm，通入的第二气体的流量为1000sccm，则第一气体和第二气体的流量比值为1:2；又如，通入的第一气体的流量为1000sccm，通入的第二气体的流量为0，则第一气体和第二气体的流量比值为1:0；又如，通入的第一气体的流量为0，通入的第二气体的流量为1000sccm，则第一气体和第二气体的流量比值为0:1。也就是说，如图5所示，可以向反应腔内通入包含了第一气体和第二气体的混合气体；也可以向仅反应腔内通入一种气体，即通入第一气体或第二气体。
本公开实施例中，预设条件中还可以包括：反应腔内温度、反应腔内气压和射频产生功率等。
S104、在预设条件下，向反应腔内通入第一气体和第二气体中的至少一种，将自然氧化层还原为气态副产物并从反应腔中抽出，从而去除自然氧化层。
本公开实施例中，参考图5和图6，可以在预设条件下，向反应腔内通入第一气体和第二气体中的至少一种，将自然氧化层30还原为气态副产物，并将气态副产物从反应腔中抽出，从而去除自然氧化层30。
本公开实施例中，第一气体是还原反应中的保护气体，第二气体是还原反应中的反应气体。也就是说，在自然氧化层的还原反应中，由第二气体与自然氧化层发生还原反应；第一气体则用于保护还原反应不受到其他气体的干扰，以及调整第二气体的浓度。
在本公开的一些实施例中，第一气体可以是氮气（N2），第二气体可以是氨气（NH3）。在自然氧化物的成分为二氧化硅的情况下，氨气可以和二氧化硅还原反应，二氧化硅被氨气还原为气态的硅烷（SiH4），即还原为气态副产物。
在本公开的另一些实施例中，第一气体可以是氮气（N2），第二气体可以是四氟甲烷（CF4）。在自然氧化物的成分为二氧化硅的情况下，四氟甲烷可以和二氧化硅还原反应，二氧化硅被四氟甲烷还原为气态的四氟化硅（SiF4），即还原为气态副产物。
S105、对衬底进行刻蚀。
本公开实施例中，在去除了自然氧化层后，可以对衬底进行后续的刻蚀工艺。参考图5和图6，自然氧化层30被去除后，衬底10上的硬掩膜20被暴露出来，从而可以在不受自然氧化层30的影响下，进行刻蚀工艺。
可以理解的是，本公开实施例根据自然氧化层的厚度来控制预设条件，并在预设条件下，向反应腔内通入第一气体和第二气体中的至少一种，将自然氧化层还原为气态副产物并从反应腔中抽出，从而去除自然氧化层，而后，再进行刻蚀工艺。这样，在不影响硬掩膜的情况下，精确地去除了自然氧化层，避免了自然氧化层对刻蚀工艺造成不良影响，减小了过度刻蚀或者刻蚀不足的风险，提高了所生产的集成电路中的关键尺寸的准确度，提高了所生产的集成电路的刻蚀均匀性，从而，提高了集成电路产品的良率。
在本公开的一些实施例中，可以通过图7示出的S1021~S1022来实现图2示出的S102，将结合各步骤进行说明。S1021~S1022可以由半导体结构的处理装置中的控制单元来执行。
S1021、确定硬掩膜形成后的等待时间。
本公开实施例中，衬底还包括了硬掩膜，自然氧化层形成于硬掩膜的表面。在实际生产过程中，在硬掩膜形成后，衬底需要经由传送盒传送到光刻机台或刻蚀机台，而后进行刻蚀工艺。由于加工衬底的反应腔内可能会有残留的空气，用于放置衬底的传送盒中也有空气的存在，因此，硬掩膜的表面会和空气中的氧气和水蒸气形成接触，从而反应生成自然氧化层。在一些实施例中，参考图3和图4，硬掩膜20中包括了含硅材料，空气中的氧气和水蒸气会和硬掩膜20中的硅元素（图3中以Si+表示）发生反应，生成二氧化硅，即生成了自然氧化层30。
本公开实施例中，从硬掩膜形成后，到刻蚀工艺开始前的这一段时间，即为等待时间（waiting time）。在实际生产过程中，形成了硬掩膜的衬底需要被依次传输到刻蚀机台以进行刻蚀工艺，因此，各个衬底上的硬掩膜生成后的等待时间并不相同。
S1022、根据等待时间，确定自然氧化层的厚度。
本公开实施例中，由于生成自然氧化层的化学反应即发生在等待时间内，也就是说，等待时间的长度即为生成自然氧化层的化学反应时间的长度，因此，等待时间越长则生成的自然氧化层越厚，从而，根据等待时间可以确定自然氧化层的厚度。
图8示出了等待时间与关键尺寸的部分量测值，参考图8，在生产集成电路的过程中，形成硬掩膜后的等待时间越长，则所生产的集成电路的关键尺寸越小。由于自然氧化层的厚度会影响到集成电路的关键尺寸的大小，因此，图8示出的内容印证了等待时间与自然氧化层的厚度之间存在对应关系，也就是说，根据等待时间，可以确定出自然氧化层的厚度。
可以理解的是，本公开实施例通过硬掩膜形成后的等待时间，确定出自然氧化层的厚度，进而，根据自然氧化层的厚度来控制预设条件，并在预设条件下，将自然氧化层去除。这样，在不影响硬掩膜的情况下，精确地去除了自然氧化层，避免了自然氧化层对刻蚀工艺造成不良影响，减小了过度刻蚀或者刻蚀不足的风险，提高了所生产的集成电路中的关键尺寸的准确度，提高了所生产的集成电路的刻蚀均匀性，从而，提高了集成电路产品的良率。
在本公开的一些实施例中，第一气体为氮气，第二气体为氨气。在对自然氧化层的还原反应过程中，第一气体为保护气体，第二气体为反应气体。在自然氧化物的成分为二氧化硅的情况下，氨气可以和二氧化硅还原反应，二氧化硅被氨气还原为气态的硅烷，即还原为气态副产物。
在本公开的一些实施例中，可以通过图9示出的S1031~S1032来实现图2示出的S103，将结合各步骤进行说明。S1031~S1032可以由半导体结构的处理装置中的控制单元来执行。
S1031、根据自然氧化层的厚度，在预设数据曲线中，确定出第一气体与第二气体的流量比值；预设数据曲线表征流量比值随着自然氧化层的厚度的增大而减小。
本公开实施例中，第一气体是还原反应中的保护气体，第二气体是还原反应中的反应气体，因此，自然氧化层的厚度越大，则需要浓度更高的第二气体参与还原反应，也就是说，随着自然氧化层的厚度的增大，所通入的第一气体与第二气体的流量比值需要相应减小。
图10示意出了预设数据曲线的图案，参考图10，流量比值随着自然氧化层的厚度的增大而减小。例如，在自然氧化层的厚度为2nm的情况下，对应的第一气体与第二气体的流量比值为1:0；在自然氧化层的厚度为20nm的情况下，对应的第一气体与第二气体的流量比值为2:1；在自然氧化层的厚度为50nm的情况下，对应的第一气体与第二气体的流量比值为1:2；在自然氧化层的厚度为200nm的情况下，对应的第一气体与第二气体的流量比值为0:1。
本公开实施例中，控制单元可以根据以往的生产过程中所量测和采集到的数据，计算得到预设数据曲线，也就是说，预设数据曲线可以根据现有的大量数据计算得到。一方面，控制单元根据预设数据曲线，可以确定出当前生产过程中，对自然氧化层进行还原反应所需要通入的第一气体与第二气体的流量比值；另一方面，当前生产过程中所量测和采集到的数据（如关键尺寸等），可以用于对预设数据曲线进行调整，为后续生产过程提供更为精确的预设数据曲线。
S1032、控制第一气体的流量和第二气体的流量满足流量比值。
本公开实施例中，在预设数据曲线中确定出第一气体与第二气体的流量比值之后，控制单元可以控制第一气体的流量和第二气体的流量满足流量比值。反应腔的气体输入端口设置有流量控制器（Mass Flow Controller，MFC），控制单元电连接流量控制器，从而，控制单元可以通过流量控制器来控制第一气体的流量和第二气体的流量满足流量比值。
可以理解的是，本公开实施例根据自然氧化层的厚度，在预设数据曲线中，确定出第一气体与第二气体的流量比值，进而，控制预设条件，并在预设条件下，将自然氧化层去除。这样，在不影响硬掩膜的情况下，精确地去除了自然氧化层，避免了自然氧化层对刻蚀工艺造成不良影响，提高了所生产的集成电路中的关键尺寸的准确度，提高了所生产的集成电路的刻蚀均匀性，从而，提高了集成电路产品的良率。
在本公开的一些实施例中，可以通过S1033来实现图9示出的S1031，将结合各步骤进行说明。
S1033、确定出第一气体的流量与第二气体的流量的比值为第一值；第一值在自然氧化层的还原反应过程中为定值。
本公开实施例中，控制单元可以根据自然氧化层的厚度，在预设数据曲线中确定出第一气体的流量与第二气体的流量的比值为第一值。第一值在自然氧化层的还原反应过程中为定值，意味着，控制单元会控制两种气体的流量的比值在还原反应过程中不发生改变，也就是说，在还原反应过程中，两种气体会以固定的比例被通入反应腔。
在本公开的一些实施例中，可以通过S1034来实现图9示出的S1031，将结合各步骤进行说明。
S1034、确定出第一气体的流量与第二气体的流量的比值为第二值；第二值随着自然氧化层的还原反应时间的增大而增大。
本公开实施例中，第一气体为还原反应中的保护气体，第二气体为还原反应中的反应气体。控制单元可以根据自然氧化层的厚度，在预设数据曲线中确定出第一气体的流量与第二气体的流量的比值为第二值。第二值随着自然氧化层的还原反应时间的增大而增大，意味着，随着还原反应时间的增大，控制单元会控制第二气体的比例逐渐减小。
可以理解的是，由于第一气体为还原反应中的保护气体，第二气体为还原反应中的反应气体，这样，随着还原反应的进行，自然氧化层被消耗，自然氧化层的厚度会逐渐降低，相应的，继续进行还原反应所需要的第二气体的浓度也随之降低。因此，随着自然氧化层的还原反应时间的增大，适应性地增大第一气体的流量与第二气体的流量的比值（即减小第二气体的比例），能够动态地调整还原反应的反应条件，使反应条件保持在最佳的范围内。
在本公开的一些实施例中，硬掩膜的材料包括：氮氧化硅（SiON）和/或氮化硅（SiN）。在另一些实施例中，硬掩膜也可以为其他含硅膜，在此不做限制。另一方面，自然氧化层的厚度小于等于200nm，自然氧化层的厚度范围可以根据已有的量测数据经过统计和计算而得到。
在本公开的一些实施例中，第一气体的流量和第二气体的流量的总和大于等于500sccm，且小于等于3000sccm。
本公开实施例中，反应腔的气体输入端口设置有流量控制器，控制单元电连接流量控制器，从而，控制单元可以通过流量控制器来控制第一气体的流量和第二气体的流量的总和，使两种气体的流量的总和大于等于500sccm且小于等于3000sccm。
在本公开的一些实施例中，预设条件还包括：反应腔内温度；反应腔内温度大于等于200℃，且小于等于400℃。
本公开实施例中，反应腔内设置有加热基座（Heater），控制单元可以通过加热基座来控制反应腔内温度，使反应腔内温度大于等于200℃且小于等于400℃。
在本公开的一些实施例中，预设条件还包括：反应腔内气压；反应腔内气压大于等于3torr，且小于等于7torr。
本公开实施例中，反应腔的气体输出端口设置有气泵（pump），气泵可以将反应腔内的气体抽出。而反应腔的气体输入端口设置的流量控制器则可以控制输入反应腔内的气体流量。通过流量控制器和气泵的配合作用，可以控制反应腔内气压。进而，控制单元可以通过流量控制器和气泵，控制反应腔内气压大于等于3torr且小于等于7torr。
在本公开的一些实施例中，预设条件还包括：射频产生功率；射频产生功率大于等于300W，且小于等于800W。
本公开实施例中，反应腔还电连接了射频电源，射频电源可以将通入反应腔内的第一气体和/或第二气体电离为等离子体（plasma），以更有效地进行对自然氧化层的还原反应。射频电源中的射频产生功率，用于控制产生的等离子体密度。控制单元可以控制射频电源中的射频产生功率，使之大于等于300W且小于等于800W。
本公开实施例还提供了一种半导体结构的处理装置，如图11所示，半导体结构的处理装置80包括：控制单元40和反应腔50。控制单元40用于确定自然氧化层的厚度，并根据自然氧化层的厚度，控制预设条件；其中，预设条件包括：第一气体和第二气体的流量比值。反应腔50用于在预设条件下，被通入第一气体和第二气体中的至少一种，将衬底上形成的自然氧化层还原为气态副产物并抽出，从而去除自然氧化层。
本公开实施例中，衬底不限于单晶半导体者多晶半导体衬底，还可以是本征单晶硅衬底或者是轻微掺杂的硅衬底，进一步，可以为N型多晶硅衬底或P型多晶硅衬底。衬底的表面形成有自然氧化层，在一些实施例中，自然氧化层可以是一层很薄的二氧化硅层或者其他类似的物质。
本公开实施例中，第一气体是还原反应中的保护气体，第二气体是还原反应中的反应气体。也就是说，在自然氧化层的还原反应中，由第二气体与自然氧化层发生还原反应；第一气体则用于保护还原反应不受到其他气体的干扰，以及调整第二气体的浓度。
本公开实施例中，参考图11，在反应腔50中，衬底被放置于加热基座502上。加热基座502可以对衬底乃至反应腔50的内部进行加热，以控制反应腔50内温度。在一些实施例中，在对自然氧化层进行还原反应的过程中，反应腔内温度大于等于200℃且小于等于400℃。
可以理解的是，本公开实施例根据自然氧化层的厚度来控制预设条件，并在预设条件下，向反应腔内通入第一气体和第二气体中的至少一种，将自然氧化层还原为气态副产物并从反应腔中抽出，从而去除自然氧化层，而后，再进行刻蚀工艺。这样，在不影响硬掩膜的情况下，精确地去除了自然氧化层，避免了自然氧化层对刻蚀工艺造成不良影响，提高了所生产的集成电路中的关键尺寸的准确度，提高了所生产的集成电路的刻蚀均匀性，从而，提高了集成电路产品的良率。
在本公开的一些实施例中，衬底还包括硬掩膜，自然氧化层形成于硬掩膜的表面。如图11所示，控制单元40还用于确定硬掩膜形成后的等待时间，并根据等待时间，确定自然氧化层的厚度。
本公开实施例中，衬底还包括了硬掩膜，自然氧化层形成于硬掩膜的表面。在一些实施例中，硬掩膜的材料包括：氮氧化硅和/或氮化硅。在另一些实施例中，硬掩膜也可以为其他含硅膜，在此不做限制。
在实际生产过程中，在硬掩膜形成后，衬底需要经由传送盒传送到刻蚀机台，而后进行刻蚀工艺。由于加工衬底的反应腔内可能会有残留的空气，用于放置衬底的传送盒中也有空气的存在，因此，硬掩膜的表面会和空气中的氧气和水蒸气形成接触，从而反应生成自然氧化层。
本公开实施例中，从硬掩膜形成后，到刻蚀工艺开始前的这一段时间，即为等待时间。在实际生产过程中，形成了硬掩膜的衬底需要被依次传输到刻蚀机台以进行刻蚀工艺，因此，各个衬底上的硬掩膜生成后的等待时间并不相同。由于生成自然氧化层的化学反应即发生在等待时间内，也就是说，等待时间的长度即为生成自然氧化层的化学反应时间的长度，因此，等待时间越长则生成的自然氧化层越厚，从而，根据等待时间可以确定自然氧化层的厚度。
在本公开的一些实施例中，自然氧化层的厚度小于等于200nm，自然氧化层的厚度范围可以根据已有的量测数据经过统计和计算而得到。
可以理解的是，本公开实施例通过硬掩膜形成后的等待时间，确定出自然氧化层的厚度，进而，根据自然氧化层的厚度来控制预设条件，并在预设条件下，将自然氧化层去除。这样，在不影响硬掩膜的情况下，精确地去除了自然氧化层，避免了自然氧化层对刻蚀工艺造成不良影响，提高了所生产的集成电路中的关键尺寸的准确度，提高了所生产的集成电路的刻蚀均匀性，从而，提高了集成电路产品的良率。
在本公开的一些实施例中，第一气体可以是氮气，第二气体可以是氨气。在自然氧化物的成分为二氧化硅的情况下，氨气可以和二氧化硅还原反应，二氧化硅被氨气还原为气态的硅烷，即还原为气态副产物。
在本公开的另一些实施例中，第一气体可以是氮气，第二气体可以是四氟甲烷。在自然氧化物的成分为二氧化硅的情况下，四氟甲烷可以和二氧化硅还原反应，二氧化硅被四氟甲烷还原为气态的四氟化硅，即还原为气态副产物。
在本公开的一些实施例中，如图11所示，半导体结构的处理装置80还包括：流量控制器60。流量控制器60设置于反应腔50的气体输入端口。控制单元40，还用于存储预设数据曲线，根据自然氧化层的厚度，在预设数据曲线中，确定出第一气体与第二气体的流量比值；以及，通过流量控制器60，控制第一气体的流量和第二气体的流量满足流量比值。
本公开实施例中，第一气体是还原反应中的保护气体，第二气体是还原反应中的反应气体，因此，自然氧化层的厚度越大，则需要浓度更高的第二气体参与还原反应，也就是说，随着自然氧化层的厚度的增大，所通入的第一气体与第二气体的流量比值需要相应减小。图10示意出了预设数据曲线的图案，参考图10，流量比值随着自然氧化层的厚度的增大而减小。
本公开实施例中，控制单元可以根据以往的生产过程中所量测和采集到的数据，计算得到预设数据曲线，也就是说，预设数据曲线可以根据现有的大量数据计算得到。一方面，控制单元根据预设数据曲线，可以确定出当前生产过程中，对自然氧化层进行还原反应所需要通入的第一气体与第二气体的流量比值；另一方面，当前生产过程中所量测和采集到的数据（如关键尺寸等），可以用于对预设数据曲线进行调整，为后续生产过程提供更为精确的预设数据曲线。
在本公开的一些实施例中，参考图11，控制单元40可以通过流量控制器60来控制第一气体的流量和第二气体的流量的总和，使两种气体的流量的总和大于等于500sccm且小于等于3000sccm。
可以理解的是，本公开实施例根据自然氧化层的厚度，在预设数据曲线中，确定出第一气体与第二气体的流量比值，进而，控制预设条件，并在预设条件下，将自然氧化层去除。这样，在不影响硬掩膜的情况下，精确地去除了自然氧化层，避免了自然氧化层对刻蚀工艺造成不良影响，提高了所生产的集成电路中的关键尺寸的准确度，提高了所生产的集成电路的刻蚀均匀性，从而，提高了集成电路产品的良率。
在本公开的一些实施例中，参考图11，控制单元40可以根据自然氧化层的厚度，在预设数据曲线中确定出第一气体的流量与第二气体的流量的比值为第一值，其中，第一值在自然氧化层的还原反应过程中为定值。也就是说，控制单元会控制两种气体的流量的比值在还原反应过程中不发生改变，也就是说，在还原反应过程中，两种气体会以固定的比例被通入反应腔50。
在本公开的一些实施例中，参考图11，控制单元40可以根据自然氧化层的厚度，在预设数据曲线中确定出第一气体的流量与第二气体的流量的比值为第二值，其中，第二值随着自然氧化层的还原反应时间的增大而增大。也就是说，随着还原反应时间的增大，控制单元40会控制第二气体的比例逐渐减小。
可以理解的是，由于第一气体为还原反应中的保护气体，第二气体为还原反应中的反应气体，这样，随着还原反应的进行，自然氧化层被消耗，自然氧化层的厚度会逐渐降低，相应的，继续进行还原反应所需要的第二气体的浓度也随之降低。因此，随着自然氧化层的还原反应时间的增大，适应性地增大第一气体的流量与第二气体的流量的比值（即减小第二气体的比例），能够动态地调整还原反应的反应条件，使反应条件保持在最佳的范围内。
在本公开的一些实施例中，预设条件还包括：射频产生功率。如图11所示，半导体结构的处理装置80还包括：射频电源70；射频电源70电连接反应腔50。控制单元40还用于通过射频电源70，控制射频产生功率。
本公开实施例中，参考图11，射频电源70可以将通入反应腔内的第一气体和/或第二气体电离为等离子体，而喷淋头（Showerhead）501则将等离子体射入反应腔50内，这样，能够更有效地对自然氧化层进行还原反应。射频电源70中的射频产生功率，用于控制产生的等离子体密度。控制单元40可以控制射频电源70中的射频产生功率，使之大于等于300W且小于等于800W。
在本公开的一些实施例中，预设条件还包括：反应腔内气压。如图11所示，反应腔50的气体输出端口设置有气泵（图11中未示出），气泵用于将反应腔50内的气体抽出。通过流量控制器60和气泵的配合作用，可以控制反应腔内气压。进而，控制单元40可以通过流量控制器60和气泵，控制反应腔内气压大于等于3torr且小于等于7torr。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种半导体结构的处理方法，其特征在于，所述方法包括：
提供衬底；所述衬底上形成有自然氧化层；
确定所述自然氧化层的厚度；
根据所述自然氧化层的厚度，控制预设条件；所述预设条件包括：第一气体和第二气体的流量比值；
在所述预设条件下，向反应腔内通入所述第一气体和所述第二气体中的至少一种，将所述自然氧化层还原为气态副产物并从所述反应腔中抽出，从而去除所述自然氧化层；
对所述衬底进行刻蚀；
其中，所述根据所述自然氧化层的厚度，控制所述预设条件，包括：
根据所述自然氧化层的厚度，在预设数据曲线中，确定出所述第一气体与所述第二气体的流量比值；所述预设数据曲线表征所述流量比值随着所述自然氧化层的厚度的增大而减小；
控制所述第一气体的流量和所述第二气体的流量满足所述流量比值。
2.根据权利要求1所述的半导体结构的处理方法，其特征在于，所述衬底还包括硬掩膜，所述自然氧化层形成于所述硬掩膜的表面；所述确定所述自然氧化层的厚度包括：
确定所述硬掩膜形成后的等待时间；
根据所述等待时间，确定所述自然氧化层的厚度。
3.根据权利要求1或2所述的半导体结构的处理方法，其特征在于，
所述第一气体为氮气，所述第二气体为氨气。
4.根据权利要求1所述的半导体结构的处理方法，其特征在于，所述确定出所述第一气体与所述第二气体的流量比值，包括：
确定出所述第一气体的流量与所述第二气体的流量的比值为第一值；所述第一值在所述自然氧化层的还原反应过程中为定值。
5.根据权利要求1所述的半导体结构的处理方法，其特征在于，所述确定出所述第一气体与所述第二气体的流量比值，包括：
确定出所述第一气体的流量与所述第二气体的流量的比值为第二值；所述第二值随着所述自然氧化层的还原反应时间的增大而增大。
6.根据权利要求2所述的半导体结构的处理方法，其特征在于，
所述硬掩膜的材料包括：氮氧化硅和/或氮化硅；
所述自然氧化层的厚度小于等于200nm。
7.根据权利要求3所述的半导体结构的处理方法，其特征在于，所述第一气体的流量和所述第二气体的流量的总和大于等于500sccm，且小于等于3000sccm。
8.根据权利要求3所述的半导体结构的处理方法，其特征在于，所述预设条件还包括：反应腔内温度；所述反应腔内温度大于等于200℃，且小于等于400℃。
9.根据权利要求3所述的半导体结构的处理方法，其特征在于，所述预设条件还包括：反应腔内气压；所述反应腔内气压大于等于3torr，且小于等于7torr。
10.根据权利要求3所述的半导体结构的处理方法，其特征在于，所述预设条件还包括：射频产生功率；所述射频产生功率大于等于300W，且小于等于800W。
11.一种半导体结构的处理装置，其特征在于，所述装置包括：
控制单元，用于确定衬底上形成的自然氧化层的厚度，并根据所述自然氧化层的厚度，控制预设条件；所述预设条件包括：第一气体和第二气体的流量比值；
反应腔，用于在预设条件下，被通入所述第一气体和所述第二气体中的至少一种，将所述自然氧化层还原为气态副产物并抽出，从而去除所述自然氧化层；
所述半导体结构的处理装置还包括：流量控制器；所述流量控制器设置于所述反应腔的气体输入端口；
所述控制单元，还用于存储预设数据曲线，根据所述自然氧化层的厚度，在所述预设数据曲线中，确定出所述第一气体与所述第二气体的流量比值；以及，通过所述流量控制器，控制所述第一气体的流量和所述第二气体的流量满足所述流量比值；其中，所述预设数据曲线表征所述流量比值随着所述自然氧化层的厚度的增大而减小。
12.根据权利要求11所述的半导体结构的处理装置，其特征在于，所述衬底还包括硬掩膜，所述自然氧化层形成于所述硬掩膜的表面；
所述控制单元，还用于确定所述硬掩膜形成后的等待时间；根据所述等待时间，确定所述自然氧化层的厚度。
13.根据权利要求11所述的半导体结构的处理装置，其特征在于，所述第一气体为氮气，所述第二气体为氨气。
14.根据权利要求13所述的半导体结构的处理装置，其特征在于，所述预设条件还包括：射频产生功率；
所述半导体结构的处理装置还包括：射频电源；所述射频电源电连接所述反应腔；
所述控制单元，还用于通过所述射频电源，控制所述射频产生功率。
CN202211064639.7A 2022-09-01 2022-09-01 一种半导体结构的处理方法及装置 Active CN115132570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211064639.7A CN115132570B (zh) 2022-09-01 2022-09-01 一种半导体结构的处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211064639.7A CN115132570B (zh) 2022-09-01 2022-09-01 一种半导体结构的处理方法及装置

Publications (2)

Publication Number Publication Date
CN115132570A CN115132570A (zh) 2022-09-30
CN115132570B true CN115132570B (zh) 2022-11-25

Family

ID=83386939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211064639.7A Active CN115132570B (zh) 2022-09-01 2022-09-01 一种半导体结构的处理方法及装置

Country Status (1)

Country Link
CN (1) CN115132570B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102460A (ja) * 1995-10-02 1997-04-15 Kokusai Electric Co Ltd 半導体製造装置
US6417041B1 (en) * 1999-03-26 2002-07-09 Advanced Micro Devices, Inc. Method for fabricating high permitivity dielectric stacks having low buffer oxide
CN104425241A (zh) * 2013-09-10 2015-03-18 中国科学院微电子研究所 一种自然氧化层的去除方法
US10347503B2 (en) * 2013-11-11 2019-07-09 Tokyo Electron Limited Method and hardware for enhanced removal of post etch polymer and hardmask removal
CN105336703B (zh) * 2014-08-07 2018-09-04 无锡华润上华科技有限公司 一种半导体器件的制作方法

Also Published As

Publication number Publication date
CN115132570A (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
KR102430939B1 (ko) 반도체 디바이스 제조시 고품질 실리콘 옥사이드 막들의 저온 형성
KR102513424B1 (ko) 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스
TWI775734B (zh) 圖案化結構上之方向性沉積
US11170997B2 (en) Atomic layer deposition and etch for reducing roughness
KR101564473B1 (ko) 텅스턴 함유층에 대한 에칭 마이크로로딩을 제어하는 방법
US20040072446A1 (en) Method for fabricating an ultra shallow junction of a field effect transistor
KR20200079344A (ko) Cd (critical dimension) 제어를 위한 단일 플라즈마 챔버에서 ald (atomic layer deposition) 및 에칭
JP2004071996A (ja) 半導体集積回路装置の製造方法
JP2005129906A (ja) エッチングプロセスの精度及び反復性を制御する装置及び方法
JP7334185B2 (ja) マルチプルパターンニング処理での原子層堆積を使用するスペーサプロファイル制御
JP2003077900A (ja) 半導体装置の製造方法
US10224212B2 (en) Isotropic etching of film with atomic layer control
TW202111812A (zh) 用於極紫外光微影光阻改善的原子層蝕刻及選擇性沉積製程
JP2005109514A (ja) エッチングプロセス中に最小寸法を制御する方法
CN101740370B (zh) 硅栅极的刻蚀方法及提高硅栅极线宽腔室匹配的方法
JP5750496B2 (ja) プラズマ処理方法
CN115132570B (zh) 一种半导体结构的处理方法及装置
US11859275B2 (en) Techniques to improve adhesion and defects for tungsten carbide film
US20200190664A1 (en) Methods for depositing phosphorus-doped silicon nitride films
KR102599015B1 (ko) 기판 처리 방법
US20080150028A1 (en) Zero interface polysilicon to polysilicon gate for semiconductor device
JP2007053391A (ja) 半導体集積回路装置の製造方法
JP2006261216A (ja) 半導体装置の形成方法
JPH0945681A (ja) 半導体装置の製造方法
CN101459067B (zh) 栅极形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 230601 no.388 Xingye Avenue, Airport Industrial Park, Hefei Economic and Technological Development Zone, Anhui Province

Patentee after: Changxin Technology Group Co.,Ltd.

Address before: 230601 no.388 Xingye Avenue, Airport Industrial Park, Hefei Economic and Technological Development Zone, Anhui Province

Patentee before: INNOTRON MEMORY CO.,Ltd.