CN105336703B - 一种半导体器件的制作方法 - Google Patents
一种半导体器件的制作方法 Download PDFInfo
- Publication number
- CN105336703B CN105336703B CN201410387764.0A CN201410387764A CN105336703B CN 105336703 B CN105336703 B CN 105336703B CN 201410387764 A CN201410387764 A CN 201410387764A CN 105336703 B CN105336703 B CN 105336703B
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- hard mask
- method described
- oxic horizon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 67
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 33
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 33
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000001590 oxidative effect Effects 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000005554 pickling Methods 0.000 claims abstract description 18
- 239000002253 acid Substances 0.000 claims abstract description 14
- 239000007788 liquid Substances 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 38
- 229910052760 oxygen Inorganic materials 0.000 claims description 38
- 239000001301 oxygen Substances 0.000 claims description 38
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 230000009977 dual effect Effects 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- -1 LDD ion Chemical class 0.000 claims description 6
- 238000006701 autoxidation reaction Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 150000002500 ions Chemical class 0.000 abstract description 5
- 239000000243 solution Substances 0.000 description 16
- 238000002955 isolation Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 229910003978 SiClx Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种半导体器件的制作方法，包括：提供半导体衬底，在所述半导体衬底表面形成栅极氧化层，在所述栅极氧化层上形成有栅极，在所述栅极的顶面形成有硬掩膜层，其中所述硬掩膜层的表面上形成有自然氧化层；采用氢氟酸溶液酸洗完全去除所述自然氧化层；采用磷酸旧液去除所述硬掩膜层，同时在所述栅极氧化层上形成氧化硅层。根据本发明的方法，可有效去除硬掩膜表面上的自然氧化层，同时采用磷酸旧酸进行氮氧化硅硬掩膜层的去除的同时，在栅极两侧的栅极氧化层上又形成了氧化硅层，使栅极氧化层厚度未发生改变，有利于控制离子注入的深度，进而提高了器件的良率和电学性能。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制作方法。
背景技术
芯片制造流程中，栅极的形成过程是最为重要的环节，现有的形成栅极的工艺步骤包括：多晶硅刻蚀，SiON硬掩膜层表面自然氧化层(SiO2)和SION的去除，源漏极LDD离子注入。
其中SiON表面氧化层的去除采用HF溶液酸洗的方法，时间为3秒，可去除厚度的氧化硅。经过该步骤，栅极两侧的厚栅氧和薄栅氧的厚度也会损失而为了后期离子注入制程的顺利进行，需要保留一定厚度的氧化硅用于控制之后源漏极LDD离子注入的深度。该厚度必须准确控制，否则会影响注入深度和芯片的电学性能。其中SiON的去除是采用磷酸酸洗的方法，由于磷酸具有SiON对氧化硅高达40比1的蚀刻选择比，因此在去除SiON之前，必须先用HF去除SiON表面的自然氧化层，否则残留的自然氧化层将阻碍SiON与磷酸接触，SiON将无法完全被去除。然而采用现有的工艺条件并不能将自然氧化层完全去除，导致SiON残留问题的出现。
因此，为了解决上述技术问题，有必要提出一种新的半导体器件的制作方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供一种半导体器件的制作方法，包括：
提供半导体衬底，在所述半导体衬底表面形成栅极氧化层，在所述栅极氧化层上形成有栅极，在所述栅极的顶面形成有硬掩膜层，其中所述硬掩膜层的表面上形成有自然氧化层；
采用氢氟酸溶液酸洗完全去除所述自然氧化层；
采用磷酸旧液去除所述硬掩膜层，同时利用所述磷酸旧液中含有的硅氧键在露出的所述栅极氧化层上形成氧化硅层。
可选地，所述氢氟酸溶液酸洗的时间为6～10秒。
可选地，采用氢氟酸溶液酸洗完全去除所述自然氧化层的同时，造成所述栅极两侧暴露出的所述栅极氧化层损失量达到
可选地，所述氢氟酸溶液的浓度为HF:H2O＝1:100，其中，HF为49％的HF。
可选地，所述磷酸旧酸为使用寿命达到1000片以上的磷酸。
可选地，所述氧化硅层的厚度为5埃。
可选地，所述栅极氧化层为氧化硅，所述栅极为多晶硅栅极，所述硬掩膜层的材料为SiON。
可选地，在采用磷酸旧液去除所述硬掩膜层的步骤后，还包括进行源漏极LDD离子注入的步骤。
可选地，所述半导体器件为双栅氧器件。
可选地，所述栅极氧化层包括厚栅氧化层和薄栅氧化层，所述栅极包括形成于所述厚栅氧化层上的厚栅氧栅极和形成于所述薄栅氧化层上的薄栅氧栅极。
综上所述，根据本发明的方法，可有效去除硬掩膜表面上的自然氧化层，同时采用磷酸旧酸进行氮氧化硅硬掩膜层的去除的同时，在栅极两侧的栅极氧化层上又形成了氧化硅层，使栅极氧化层厚度未发生改变，有利于控制离子注入的深度，进而提高了器件的良率和电学性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-1C为根据现有技术的方法依次实施所获得的器件的剖面示意图；
图2A-2C为根据本发明示例性实施例的方法依次实施所获得的器件的剖面示意图；
图3为根据本发明示例性实施例的方法依次实施步骤的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面参考图1A-1C对现有双栅氧器件的栅极制造过程进行描述。
首先，参考图1A,提供半导体衬底100，在所述半导体衬底100中形成有用于隔离厚栅氧MOS管有源区和薄栅氧MOS管有源区的浅沟槽隔离结构101。在所述半导体衬底100的表面形成厚栅氧102a和薄栅氧102b，在厚栅氧和薄栅氧上沉积形成多晶硅层，多晶硅层上沉积形成SiON硬掩膜层104，图案化SiON硬掩膜层104。以图案化的SiON硬掩膜层104为掩膜，蚀刻多晶硅层，以形成位于厚栅氧102a上方的厚栅氧栅极103a和位于薄栅氧102b上的薄栅氧栅极103b。另外，由于SiON硬掩膜层104与空气接触，不可避免的在SiON硬掩膜层104上表面形成一层自然氧化层105。
参考图1B，采用氢氟酸酸洗去除自然氧化层105。其中，HF溶液酸洗的时间为3秒，可去除厚度的氧化硅。采用现有的工艺条件并不能将自然氧化层完全去除，仍然会在硬掩膜层上残留有自然氧化层。
参考图1C，采用磷酸酸洗的方法去除SiON硬掩膜层104，由于磷酸具有SiON对氧化硅高达40比1的蚀刻选择比，因此在去除SiON硬掩膜层104之前，必须先用HF去除SiON表面的自然氧化层105，然而由于现有工艺条件的不能完全去除自然氧化层105，残留的自然氧化层将阻碍SiON与磷酸接触，导致SiON硬掩膜层104将无法完全被去除。
鉴于上述问题的存在，本发明提出一种新的制作方法。
示例性实施例
下面，参考图2A-2C以双栅氧器件的栅极制造过程为例，对本发明的制作方法作进一步的详细描述。
双栅氧器件包括厚栅氧MOS管和薄栅氧MOS管。首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。本实施例中，在半导体衬底200中形成有隔离结构201，用于隔离厚栅氧MOS管的有源区和薄栅氧MOS管的有源区。在一个示例中，隔离结构201为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在本实施例中，隔离结构201为浅沟槽隔离结构，半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略。
具体地，双栅氧器件的栅极结构形成步骤为例，参考图2A，在所述半导体衬底上形成厚栅氧化层202a和薄栅氧化层202b，可采用任何适合的方法形成厚栅氧化层202a和薄栅氧化层202b，例如：通过热氧化工艺在半导体衬底表面形成厚栅氧化层；在厚栅氧化层202a区域表面上依次通过涂布光刻胶、曝光、显影步骤形成厚栅氧化层区域的光刻胶图形；以厚栅氧化层202a区域的光刻胶图形为掩膜、通过刻蚀工艺去除薄栅氧化层202b区域的厚栅氧化层；再通过热氧化工艺形成薄栅氧化层202b。在一个示例中，所述厚栅氧化层202a的厚度为40～150埃，薄栅氧化层202b的厚度为15～50埃。
在厚栅氧化层202a上形成厚栅氧栅极203a，以及在薄栅氧化层202b上形成薄栅氧栅极203b。
具体地，在厚栅氧化层202a和薄栅氧化层202b上形成栅极材料层，在所述栅极材料层上形成硬掩膜层204。以图案化的硬掩膜层为掩膜，刻蚀栅极材料层，以形成厚栅氧栅极203a和薄栅氧栅极203b。可选地，厚栅氧栅极203a和薄栅氧栅极203b的材料为多晶硅。在一个示例中，所述硬掩膜层204的材料为SiN或SiON。作为优选，所述硬掩膜层204的材料为SiON。在一个示例中，所述硬掩膜层的厚度为300～600埃。
经过上述步骤，在所述厚栅氧化层202a上形成了厚栅氧栅极203a，以及在所述薄栅氧化层202b上形成了薄栅氧栅极203b，在厚栅氧栅极203a和薄栅氧栅极203b的顶面上覆盖有硬掩膜层204。
由于硬掩膜层204与空气接触，不可避免的在硬掩膜层204上表面形成一层自然氧化层205。
参考图2B，采用氢氟酸溶液酸洗完全去除自然氧化层205。
采用氢氟酸溶液酸洗去除硬掩膜层204上表面的自然氧化层205，在一个示例中，所述氢氟酸溶液的浓度为HF:H2O＝1:100，其中，HF为49％的HF。可选地，氢氟酸溶液酸洗总时间为6～10秒，优选为8秒，与现有技术相比有所增长，将氧化硅的去除能力提高到即便工艺出现波动，也能彻底去除自然氧化层205。但是由于延长了酸洗时间，造成栅极两侧暴露出的厚栅氧化层202a和薄栅氧化层202b损失量达到与现有技术相比多损失了而为了后期离子注入制程的顺利进行，需要保留一定厚度的氧化硅用于控制之后源漏极LDD离子注入的深度。该厚度必须准确控制，否则会影响注入深度和芯片的电学性能。因此，需控制厚栅氧化层202a和薄栅氧化层202b损失量在10埃左右。
参考图2C，采用磷酸旧酸去除硬掩膜层204。
磷酸对氮氧化硅或氮化硅具有高的蚀刻选择比，故采用磷酸旧酸去除所述硬掩膜层204。作为优选，所述磷酸旧酸为使用寿命(lift time)达到1000片以上的磷酸。可选地，磷酸(H3PO4)的浓度范围为85％～92％。作为优选，磷酸旧酸为热磷酸，它的工艺温度为150～180℃。由于磷酸旧酸溶液中含有较多的硅氧键，可以在衬底表面生长氧化硅，使用寿命>1000片的磷酸旧酸溶液可以在衬底表面(即暴露出的厚栅氧栅极203a和薄栅氧栅极203b的表面)形成氧化硅。其中形成的氧化硅的厚度约为这样磷酸旧酸酸洗步骤在去除氮氧化硅硬掩膜层204的同时，又可以在栅极两侧的厚栅氧化层202a和薄栅氧化层202b上形成氧化硅层，弥补了因延长氢氟酸酸洗的时间而造成的氧化硅的过量损耗，使栅极两侧的栅极氧化层厚度未发生改变，保证了其总的损失量在左右。
之后，还包括进行源漏极LDD离子注入的步骤，由于在之前步骤中采用磷酸旧酸进行氮氧化硅硬掩膜层的去除的同时，在栅极两侧的栅氧化层上又形成了氧化硅层，使栅极氧化层厚度未发生改变，因此有利于控制离子注入的深度。
值得一提的是，尽管本发明是以双栅氧器件的栅极制造过程为例，对本发明的方法进行阐述，但是本发明的方法不仅适用于双栅氧器件，还适用于任何半导体器件的栅极制造过程，例如NMOS或PMOS晶体管的栅极制造过程等。
综上所述，根据本发明的方法，可有效去除硬掩膜表面上的自然氧化层，同时采用磷酸旧酸进行氮氧化硅硬掩膜层的去除的同时，在栅极两侧的栅极氧化层上又形成了氧化硅层，使栅极氧化层厚度未发生改变，有利于控制离子注入的深度，进而提高了器件的良率和电学性能。
参照图3，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在所述半导体衬底表面形成栅极氧化层，在所述栅极氧化层上形成有栅极，在所述栅极的顶面形成有硬掩膜层，其中所述硬掩膜层的表面上形成有自然氧化层；
在步骤302中，采用氢氟酸溶液酸洗完全去除所述自然氧化层；
在步骤303中，采用磷酸旧液去除所述硬掩膜层，同时在所述栅极氧化层上形成氧化硅层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制作方法，包括：
提供半导体衬底，在所述半导体衬底表面形成栅极氧化层，在所述栅极氧化层上形成有栅极，在所述栅极的顶面形成有硬掩膜层，其中所述硬掩膜层的表面上形成有自然氧化层；
采用氢氟酸溶液酸洗完全去除所述自然氧化层；
采用磷酸旧液去除所述硬掩膜层，同时利用所述磷酸旧液中含有的硅氧键在露出的所述栅极氧化层上形成氧化硅层。
2.根据权利要求1所述的方法，其特征在于，所述氢氟酸溶液酸洗的时间为6～10秒。
3.根据权利要求1所述的方法，其特征在于，采用氢氟酸溶液酸洗完全去除所述自然氧化层的同时，造成所述栅极两侧暴露出的所述栅极氧化层损失量达到
4.根据权利要求1所述的方法，其特征在于，所述氢氟酸溶液的浓度为HF:H2O＝1:100，其中，HF为49％的HF。
5.根据权利要求1所述的方法，其特征在于，所述磷酸旧酸为使用寿命达到1000片以上的磷酸。
6.根据权利要求1所述的方法，其特征在于，所述氧化硅层的厚度为5埃。
7.根据权利要求1所述的方法，其特征在于，所述栅极氧化层为氧化硅，所述栅极为多晶硅栅极，所述硬掩膜层的材料为SiON。
8.根据权利要求1所述的方法，其特征在于，在采用磷酸旧液去除所述硬掩膜层的步骤后，还包括进行源漏极LDD离子注入的步骤。
9.根据权利要求1所述的方法，其特征在于，所述半导体器件为双栅氧器件。
10.根据权利要求1所述的方法，其特征在于，所述栅极氧化层包括厚栅氧化层和薄栅氧化层，所述栅极包括形成于所述厚栅氧化层上的厚栅氧栅极和形成于所述薄栅氧化层上的薄栅氧栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410387764.0A CN105336703B (zh) | 2014-08-07 | 2014-08-07 | 一种半导体器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410387764.0A CN105336703B (zh) | 2014-08-07 | 2014-08-07 | 一种半导体器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105336703A CN105336703A (zh) | 2016-02-17 |
| CN105336703B true CN105336703B (zh) | 2018-09-04 |
Family
ID=55287140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410387764.0A Active CN105336703B (zh) | 2014-08-07 | 2014-08-07 | 一种半导体器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105336703B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110660780A (zh) * | 2019-09-19 | 2020-01-07 | 大同新成新材料股份有限公司 | 一种形成氮化物半导体器件的工艺 |
| CN113643969B (zh) * | 2021-07-27 | 2024-01-19 | 上海华力集成电路制造有限公司 | 一种通过优化多晶硅刻蚀改善高k介质栅被腐蚀的方法 |
| CN115132570B (zh) * | 2022-09-01 | 2022-11-25 | 睿力集成电路有限公司 | 一种半导体结构的处理方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3674551A (en) * | 1970-10-12 | 1972-07-04 | Rca Corp | Formation of openings in insulating layers in mos semiconductor devices |
| CN1933113A (zh) * | 2005-09-15 | 2007-03-21 | 中芯国际集成电路制造(上海)有限公司 | 形成硅锗源漏结构的集成工艺方法 |
| CN101202250A (zh) * | 2006-12-15 | 2008-06-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8017027B2 (en) * | 2008-09-02 | 2011-09-13 | Hejian Technology (Suzhou) Co., Ltd. | Semiconductor fabricating process |
-
2014
- 2014-08-07 CN CN201410387764.0A patent/CN105336703B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3674551A (en) * | 1970-10-12 | 1972-07-04 | Rca Corp | Formation of openings in insulating layers in mos semiconductor devices |
| CN1933113A (zh) * | 2005-09-15 | 2007-03-21 | 中芯国际集成电路制造(上海)有限公司 | 形成硅锗源漏结构的集成工艺方法 |
| CN101202250A (zh) * | 2006-12-15 | 2008-06-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105336703A (zh) | 2016-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8338909B2 (en) | Two-Step STI formation process | |
| JP4551795B2 (ja) | 半導体装置の製造方法 | |
| JP2006278658A (ja) | 半導体装置の製造方法 | |
| KR101531880B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US9502280B2 (en) | Two-step shallow trench isolation (STI) process | |
| CN102263054A (zh) | 多层晶片中的沟槽结构 | |
| CN103165428B (zh) | 制作半导体器件的方法 | |
| CN105336703B (zh) | 一种半导体器件的制作方法 | |
| KR20030021905A (ko) | Ｓｏｉ 상의 반도체 장치 및 그의 제조방법 | |
| US8778772B2 (en) | Method of forming transistor with increased gate width | |
| CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| KR20040077026A (ko) | 고전압 듀얼 게이트 소자의 형성 방법 | |
| KR101576203B1 (ko) | 최적화된 채널 영역을 갖는 모스 트랜지스터들을 구비하는 반도체 소자들 및 그 제조방법들 | |
| CN104779148A (zh) | 一种制作半导体器件的方法 | |
| KR101035578B1 (ko) | 반도체 소자의 제조방법 | |
| CN100585816C (zh) | 制作应变硅沟道金属半导体晶体管的方法 | |
| US10680065B2 (en) | Field-effect transistors with a grown silicon-germanium channel | |
| CN103165455B (zh) | 制作鳍形场效应晶体管的方法 | |
| KR20000066568A (ko) | 반도체 소자의 제조방법 | |
| JP2005197676A (ja) | 半導体装置及びその製造方法 | |
| DE102018208045B4 (de) | Bildung von flachgrabenisolation ohne planarisierung und entsprechende struktur | |
| JP2005286141A (ja) | 半導体装置の製造方法 | |
| KR20100078511A (ko) | 반도체 소자와 이를 위한 제조 방법 | |
| JP2006237040A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2006216604A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |