CN115116934A - 一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构 - Google Patents
一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构 Download PDFInfo
- Publication number
- CN115116934A CN115116934A CN202210730363.5A CN202210730363A CN115116934A CN 115116934 A CN115116934 A CN 115116934A CN 202210730363 A CN202210730363 A CN 202210730363A CN 115116934 A CN115116934 A CN 115116934A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- shallow trench
- substrate
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000002955 isolation Methods 0.000 title claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 238000009413 insulation Methods 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 6
- 150000004767 nitrides Chemical group 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 21
- 238000002360 preparation method Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005498 polishing Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000003929 acidic solution Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000002925 chemical effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明涉及半导体制造工艺技术领域，公开了一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构。该形成方法包括：提供衬底，在衬底表面形成第一凹槽，第一凹槽的角部形成绝缘图案；沿第一凹槽刻蚀衬底，形成浅沟槽；形成第一介质层，第一介质层至少覆盖浅沟槽的侧壁及底面；在第一介质层上形成第一绝缘层，第一绝缘层覆盖绝缘图案；在第一绝缘层上形成第二介质层；平坦化，形成浅沟槽隔离结构。该形成方法中，绝缘图案与第一绝缘层相连、覆盖第一介质层；在平坦化第二介质层和第一绝缘层时，绝缘图案和部分第一绝缘层可作为硬掩膜、对第一介质层形成有效保护，减少出现divot现象的可能性，从而提升产品良率、改善浅沟槽隔离结构性能。
Description
技术领域
本发明涉及半导体制造工艺技术领域，特别涉及一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构。
背景技术
在当前的亚微米工艺中，浅沟槽隔离(shallow trench isolation，STI)技术被普遍应用。STI技术明显缩减了隔离区域的面积，提供了极小的有源区侵入及更平坦的表面。但由于局部应力集中，很容易会在STI界面处(SiO2接近硅的有源区域)的角边缘过度腐蚀填充的氧化层而形成一凹陷区，一般称为“divot”。这种“divot”现象导致晶体管栅极在跨越STI与有源区域时，组成栅极的多晶硅会填入divot的区域，而在该处产生一个寄生器件(parasitic device)，这个寄生晶体管的开启电压vt比原来设计的正常晶体管vt低很多，在正常晶体管操作时会产生额外的漏电。这种“divot”现象也会造成晶体管栅极腐蚀时更容易出现residue(残留物)缺陷等。
发明内容
本发明公开了一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构，该浅沟槽隔离结构的形成方法可以减少制造过程中产生的divot现象，从而提升产品良率、改善浅沟槽隔离结构的性能。
为达到上述目的，本发明提供以下技术方案：
根据本公开的第一个方面，提供了一种浅沟槽隔离结构的形成方法，包括：
提供衬底，在所述衬底表面形成第一凹槽，在所述第一凹槽的至少一个角部形成绝缘图案；
沿所述第一凹槽继续刻蚀所述衬底，形成浅沟槽；
形成第一介质层，所述第一介质层至少覆盖所述浅沟槽的侧壁及底面；
在所述第一介质层上形成第一绝缘层，且所述第一绝缘层覆盖所述绝缘图案；
在所述第一绝缘层上形成第二介质层，且所述第二介质层填充所述浅沟槽；
平坦化所述第二介质层与所述第一绝缘层，形成所述浅沟槽隔离结构。
在本公开的一个实施例中，形成所述绝缘图案的方法包括：
在所述衬底一侧形成掩膜层，所述掩膜层具有镂空区域；
沿所述镂空区域刻蚀所述衬底形成初始凹槽；
沿所述初始凹槽横向刻蚀被所述掩膜层覆盖的所述衬底，形成延伸槽；
所述初始凹槽和所述延伸槽构成所述第一凹槽；
填充所述延伸槽，形成所述绝缘图案。
在本公开的一个实施例中，填充所述延伸槽的方法包括：
形成第二绝缘层，所述第二绝缘层至少覆盖被所述第一凹槽暴露的所述衬底的表面，以及覆盖暴露出的所述掩膜层的表面；
去除部分所述第二绝缘层，位于所述延伸槽中的所述第二绝缘层形成所述绝缘图案。
在本公开的一个实施例中，形成所述浅沟槽的方法包括：
以所述掩膜层和所述绝缘图案为掩模，刻蚀所述衬底，形成所述浅沟槽。
在本公开的一个实施例中，形成所述绝缘图案的方法还包括：
在所述衬底一侧形成掩膜层之前，沉积氧化物材料于所述衬底表面，形成衬垫介质层。
在本公开的一个实施例中，形成的所述初始凹槽的深度为1mm～20mm；形成的所述延伸槽的宽度为1mm-10mm。
在本公开的一个实施例中，形成所述第一介质层的方法包括：
使用原位水汽氧化或快速热氧化的方式，在所述衬底表面以及所述浅沟槽的侧壁、底面生长第一介质层。
在本公开的一个实施例中，平坦化所述第二介质层与所述第一绝缘层的方法包括：
采用化学机械抛光工艺平坦化所述第二介质层与所述第一绝缘层，直至露出位于所述衬底表面的所述第一介质层。
在本公开的一个实施例中，所述第一介质层和/或所述第二介质层的材料为氧化物；所述绝缘图案和/或所述第一绝缘层的材料为氮化物。
在本公开的一个实施例中，所述绝缘图案的材料为氮化硅或氮氧化硅。
根据本公开的第二个方面，提供了一种浅沟槽隔离结构，包括：
衬底，所述衬底具有浅沟槽；
第一介质层，位于所述衬底的浅沟槽的侧壁以及底面；
第一绝缘层，位于所述第一介质层背离所述衬底一侧；
第二介质层，位于所述第一绝缘层背离所述第一介质层一侧，所述第二介质层填充满所述浅沟槽；
绝缘图案，至少位于所述浅沟槽顶部的角部，所述绝缘图案在所述衬底的垂直投影覆盖位于所述浅沟槽侧壁的所述第一介质层在所述衬底的垂直投影。
在本公开的一个实施例中，位于所述衬底的表面的所述第一介质层、位于所述浅沟槽侧壁的所述第一绝缘层以及所述第二介质层的顶面，与所述绝缘图案的顶面齐平。
在本公开的一个实施例中，所述绝缘图案的厚度为1mm～20mm，所述绝缘图案的宽度为1mm～10mm。
在本公开的一个实施例中，所述绝缘图案和/或所述第一绝缘层包括氮化物；所述第一介质层和/或所述第二介质层包括氧化物。
在本公开的一个实施例中，所述绝缘图案的材料为氮化硅或氮氧化硅。
本公开提供的浅沟槽隔离结构的形成方法中，衬底的第一凹槽的角部形成有绝缘图案，且第一介质层至少覆盖浅沟槽的侧壁和底面；在后续制备第一绝缘层时，由于第一介质层未覆盖绝缘图案，所以绝缘图案可以与形成于第一介质层背离衬底一侧的第一绝缘层相连。
需要说明的是，本公开提供的浅沟槽隔离结构的形成方法中，绝缘图案与第一绝缘层相连、覆盖位于浅沟槽内壁的第一介质层；在平坦化第二介质层和第一绝缘层时，覆盖第一介质层的绝缘图案和部分第一绝缘层可作为硬掩膜、对第一介质层形成有效保护，以减少出现divot现象的可能性，从而可以提升产品良率、改善浅沟槽隔离结构的性能。
附图说明
图1为本公开实施例提供的浅沟槽隔离结构的形成方法的流程图；
图2A至图2F为对应图1中流程图的膜层制备示意图；
图3为本公开实施例提供的浅沟槽隔离结构的形成方法的又一流程图；
图4A至图4E为本公开实施例提供的浅沟槽隔离结构的形成方法中又一膜层制备示意图。
图标：100、衬底；110、第一凹槽；111、初始凹槽；112、延伸槽；120、浅沟槽；200、绝缘图案；300、第一介质层；400、第一绝缘层；500、第二介质层；600、掩膜层；610、镂空区域；700、衬垫介质层；800、第二绝缘层。
具体实施方式
体现本公开特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本公开能够在不同的实施例上具有各种的变化，其皆不脱离本公开的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本公开。
在对本公开的不同示例性实施方式的下面描述中，参照附图进行，附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构、***和步骤。应理解的是，可以使用部件、结构、示例性装置、***和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。
第一方面，本公开实施例提供一种浅沟槽隔离结构的形成方法。图1为本公开实施例提供的浅沟槽隔离结构的形成方法的流程图；图2A至图2F为对应图1中流程图的膜层制备示意图。请结合图2A至2E所示出的结构，参考图1所示出的内容，本公开实施例提供的浅沟槽隔离结构的形成方法包括：
步骤S101：如图2A所示，提供衬底100，在衬底100表面形成第一凹槽110，在第一凹槽110的至少一个角部形成绝缘图案200；应理解，第一凹槽110包含被绝缘图案200填充部分；
步骤S103：沿第一凹槽110继续刻蚀衬底100，形成如图2B所示的浅沟槽120；
步骤S105：形成第一介质层300，如图2C所示，第一介质层300至少覆盖浅沟槽120的侧壁及底面；
步骤S107：在第一介质层300上形成第一绝缘层400，如图2D所示，第一绝缘层400覆盖绝缘图案200；
步骤S109：在第一绝缘层400上形成第二介质层500，如图2E所示，第二介质层500填充浅沟槽120；
步骤S1011：平坦化第二介质层500与第一绝缘层400，形成如图2F所示的浅沟槽隔离结构。
具体的，请继续参考图2A至图2F所示出的结构，本公开实施例提供的浅沟槽隔离结构的形成方法中，衬底100的第一凹槽110的角部形成有绝缘图案200，且第一介质层300至少覆盖浅沟槽120的侧壁和底面；在后续制备第一绝缘层400时，由于第一介质层300未覆盖绝缘图案200，所以绝缘图案200可以与形成于第一介质层300背离衬底100一侧的第一绝缘层400相连。
需要说明的是，本公开实施例提供的浅沟槽隔离结构的形成方法中，绝缘图案200与第一绝缘层400相连、覆盖位于浅沟槽120内壁的第一介质层300；在平坦化第二介质层500和第一绝缘层400时，覆盖第一介质层300的绝缘图案200和部分第一绝缘层400可作为硬掩膜、对第一介质层300形成有效保护，以减少出现divot现象的可能性，从而可以提升产品良率、改善浅沟槽隔离结构的性能。
应理解，结合本公开实施例提供的浅沟槽隔离结构的形成方法中膜层结构，“divot现象”是指由于局部应力集中，发生于位于浅沟槽120内的第一介质层300与衬底100之间的STI(shallow trench isolation，浅沟槽隔离)界面处，第一介质层300角部边缘过度腐蚀而形成一凹陷区的现象。
需要说明的是，采用本公开实施例提供的浅沟槽隔离结构的形成方法形成的浅沟槽隔离结构具体包括：形成于浅沟槽120侧壁及底面的第一介质层300、绝缘图案200、位于浅沟槽120内且平坦化后的第一绝缘层400以及第二介质层500；在制备过程中，浅沟槽120的深度可以根据需求进行设置，具体不再赘述。
值得注意的是，衬底100的材料可以为由单晶硅、多晶硅或非晶硅形成的硅材料，也可以为SOI(silicon on insulator，绝缘体上硅)材料。本具体实施方式中的衬底100优选为硅衬底100。
在具体设置时，可以设置衬底100在第一凹槽110的一个角部形成绝缘图案200，或者，可以设置衬底100在第一凹槽110的两个角部均形成绝缘图案200。
需要说明的是，当衬底100在第一凹槽110的两个角部均形成绝缘图案200时，可以对第一凹槽110两个侧壁上的第一介质层300均形成较好保护，以减少出现divot现象的可能性，从而可以更好地提升产品良率、改善浅沟槽隔离结构的性能。
示例性的，以衬底100在第一凹槽110的两个角部均形成绝缘图案200为例进行以下说明。
在一个实施例中，图3为本公开实施例提供的浅沟槽隔离结构的形成方法的又一流程图。如图3所示出的内容，步骤S101中形成绝缘图案200的方法具体包括：
步骤S301：如图4A所示，在衬底100一侧形成掩膜层600，掩膜层600具有镂空区域610；
步骤S303：沿镂空区域610刻蚀衬底100形成初始凹槽111，示例性的形成如图4B所示出的结构；
步骤S305：沿初始凹槽111横向刻蚀被掩膜层600覆盖的衬底100，形成如图4C所的示延伸槽112；
步骤S307：初始凹槽111和延伸槽112构成第一凹槽110，示例性的形成如图4C所示出的结构；
步骤S309：如图4D所示填充延伸槽112，之后形成如图4E所示的绝缘图案200。
具体的，在制备绝缘图案200时，示例性的，可以采用光刻工艺，在衬底100形成初始凹槽111，之后可横向刻蚀初始凹槽111，以沿垂直多个膜层的堆叠方向形成延伸槽112。示例性的，如图4C所示，采用虚线将延伸槽112与初始凹槽111进行示意性分隔。
需要说明的是，在制备绝缘图案200过程中，整体操作简单，便于实施，且便于提升制备效率。
应理解，在执行步骤S309时，填充延伸槽112后，需要刻蚀填充物，以形成绝缘图案200；在执行步骤S309之后，需要去除如图4E所示掩膜层600，以形成如图2B所示出的结构。掩膜层600的材料和厚度本领域技术人员可以根据实际需要进行选择，例如可以是具有一定厚度的光刻胶。
此外，横向刻蚀初始凹槽111的方法可以采用多种工艺实现，示例性的，可以采用回刻工艺在掩膜层600覆盖区域下形成延伸槽112。
在一个实施例中，步骤S309中填充延伸槽112的方法包括：
请参考图4C至图4D所示出的结构，形成第二绝缘层800，第二绝缘层800至少覆盖被第一凹槽110暴露的衬底100的表面，以及覆盖暴露出的掩膜层600的表面；
请参考图4D至图4E所示出的结构，去除部分第二绝缘层800，位于延伸槽112中的第二绝缘层800形成绝缘图案200。
应理解，由于掩膜层600在衬底100的垂直投影覆盖延伸槽112，所以位于延伸槽112位置的第二绝缘层800可以被保留形成绝缘图案200。
需要说明的是，上述制备绝缘图案200的方式，可以保证绝缘图案200的尺寸，以便于提升绝缘图案200对第一介质层300的保护效果。
在一个实施例中，步骤S309中形成浅沟槽120的方法包括：
以掩膜层600和绝缘图案200为掩模，刻蚀衬底100，形成浅沟槽120。
值得注意的是，在形成掩膜层600时，通过掩膜层600的镂空区域610即可定义初始凹槽111的区域；由于后续制备的浅沟槽120位于两个绝缘图案200在衬底100的垂直投影之间，所以掩膜层600的镂空区域610相当于定义了浅沟槽120除深度之外的其他尺寸。
需要说明的是，在制备过程中，可根据需求设定浅沟槽120的宽度，该操作方式简单、易操作。
在一个实施例中，本公开实施例提供的浅沟槽隔离结构的形成方法还包括：
在衬底100一侧形成掩膜层600之前，沉积氧化物材料于衬底100表面，形成衬垫介质层700。
具体的，如图4A所示出的结构，衬垫介质层700位于掩膜层600与衬底100之间；在刻蚀初始凹槽111过程中，如图4B所示，衬垫介质层700对应初始凹槽111部分也被刻蚀；在形成延伸槽112过程中，如图4C所示，刻蚀掉的衬底100为衬垫介质层700覆盖下的部分。
需要说明的是，衬垫介质层700可以用于避免直接在衬底100表面设置掩膜层600，污染衬底100，从而可以提升采用本公开实施例制备的浅沟槽隔离结构的半导体的结构纯净度，从而提升半导体的质量。
在一个具体的实施方式中，衬垫介质层700的材料可以是但不限于二氧化硅。应理解，衬垫介质层700的厚度本领域技术人员可以根据实际需要进行设置，在此不再赘述。
在一个具体的实施例中，请继续参考图4A至图4B所示出的结构，步骤S303中，衬底100在对应掩膜层600的镂空区域610位置形成初始凹槽111的方法包括：
在对应镂空区域610位置刻蚀衬底100一定厚度，该刻蚀厚度为1mm～20mm，以形成初始凹槽111。示例性的，如图4B所示，初始凹槽111的深度H为1mm～20mm。
需要说明的是，倘若设置初始凹槽111的深度H过小，会导致如图2F所示出的结构中，绝缘图案200覆盖第一介质层300的部分过薄，在平坦化过程中，可能无法有效保护第一介质层300，从而会导致“divot”现象发生；倘若设置初始凹槽111的深度H过大，会影响后续膜层制备的平坦度，甚至影响第二介质层500与衬底100之间的界面性能。因此，设置初始凹槽111的深度H为1mm～20mm时，可以较好的平衡以上两点问题。
示例性的，可以设置初始凹槽111的深度H为以下值中的任意一个值：1mm、1.5mm、2mm、2.5mm、3mm、3.5mm、4mm、4.5mm、5mm、5.5mm、6mm、6.5mm、7mm、7.5mm、8mm、8.5mm、9mm、9.5mm、10mm、10.5mm、11mm、11.5mm、12mm、12.5mm、13mm、13.5mm、14mm、14.5mm、15mm、15.5mm、16mm、16.5mm、17mm、17.5mm、18mm、18.5mm、19mm、19.5mm、20mm。
在一个具体的实施例中，步骤S305中，形成如图4C所示出的延伸槽112的方法包括：
横向刻蚀掩膜覆盖下的衬底100一定尺寸，该尺寸范围可以为1mm～10mm，以形成延伸槽112。示例性的如图4C所示，每侧延伸槽112的长度L为1mm～20mm。
需要说明的是，倘若设置每侧延伸槽112的长度L过小，会导致如图2F所示出的结构中，绝缘图案200覆盖第一介质层300的部分尺寸过小，不能充分保护生长后的第一介质层300；倘若设置每侧延伸槽112的长度L过大，会导致生长的第一介质层300过厚，以匹配绝缘图案200的尺寸，或者，会导致绝缘图案200覆盖第一介质层300外的部分衬底100，影响第二介质层500与衬底100之间的界面性能。因此，设置每侧延伸槽112的长度L为1mm～10mm时，可以较好的平衡以上两点问题。
示例性的，可以设置每侧延伸槽112的长度L为以下值中的任意一个值：1mm、1.5mm、2mm、2.5mm、3mm、3.5mm、4mm、4.5mm、5mm、5.5mm、6mm、6.5mm、7mm、7.5mm、8mm、8.5mm、9mm、9.5mm、10mm。
在一个实施例中，如图2B至图2C，步骤S105中：形成第一介质层300的方法包括：
使用原位水汽氧化(in-situ steam generation，ISSG)或快速热氧化(rapidthermal oxidation，RTO)的方式，在衬底100表面以及浅沟槽结构的侧壁、底面生长第一介质层300。
值得注意的是，如图2B所示，由于绝缘图案200在衬底100的垂直投影与浅沟槽120无交叠，且绝缘图案200在衬底100的垂直投影覆盖部分形成浅沟槽120侧壁的衬底100，所以可以优选采用生长的方式形成第一介质层300。应理解，采用生长的方式形成第一介质层300，即将未被绝缘图案200覆盖的衬底100表面变为第一介质层300。应理解，生长第一介质层300的过程，实质上是部分衬底100向第一介质层300的转化过程。
需要说明的是，原位水汽氧化和快速热氧化技术均可在衬底100表面快速生产第一介质层300，可以加快制备效率，从而在同等时间内产生更多浅沟槽隔离结构，利于提升半导体的产出率。
值得注意的是，在形成第二介质层500之前，先于所述浅沟槽120的侧壁及底面表面生长第一介质层300以及形成第一绝缘层400，以改善衬底100与第二介质层500之间的界面特性。其中，所述第一介质层300的材料可以是但不限于二氧化硅。
在一个实施例中，请继续参考图2E至图2F所示出的结构，步骤S1011中，平坦化第二介质层500与第一绝缘层400的方法包括：
采用化学机械抛光工艺平坦化第二介质层500与第一绝缘层400，直至露出位于衬底100表面的第一介质层300。
应理解，化学机械抛光(chemical mechanical polishing，CMP)是集成电路制造过程中实现晶圆表面平坦化的关键工艺。与传统的纯机械或纯化学的抛光方法不同，CMP工艺是通过表面化学作用和机械研磨的技术结合来实现晶圆表面微米/纳米级不同材料的去除，从而达到晶圆表面纳米级平坦化，使下一步的光刻工艺得以进行。
CMP工艺的主要工作原理是在一定压力下及抛光液的存在下，被抛光的晶圆对抛光垫做相对运动，借助纳米磨料的机械研磨作用与各类化学试剂的化学作用之间的高度有机结合，使被抛光的晶圆表面达到高度平坦化、低表面粗糙度和低缺陷的要求。
需要说明的是，采用化学机械抛光方式平坦化第二介质层500与第一绝缘层400的方式，使得平坦化后的结构平坦度高、表面粗糙度低以及缺陷少，便于后续工艺中制备其他膜层结构。
在一个具体的实施例中，采用化学机械抛光工艺平坦化第二介质层500与第一绝缘层400的方法具体包括：
研磨具有预设厚度的第二介质层500，去除位于第一绝缘层400表面的第二介质层500表面；
通过湿法刻蚀去除第一绝缘层400，直至露出位于衬底100表面的第一介质层300。
具体的，在本步骤中，可以采用化学机械研磨工艺对第二介质层500进行平坦化，通过控制化学机械研磨的时间来达到预设厚度。应理解，第二介质层500的预设厚度的具体数值本领域技术人员可以根据实际需要进行选择。
之后，在第一绝缘层400充分暴露之后，再采用酸性溶液(例如热磷酸)对第一绝缘层400进行湿法刻蚀，从而能够确保充分除去第一绝缘层400，避第一绝缘层400在所述衬底100表面的残留，以确保浅沟槽隔离结构的性能。
需要说明的是，在湿法刻蚀过程中，例如稀释高频清洗/气相刻蚀过程中，覆盖第一介质层300的绝缘图案200和部分第一绝缘层400可作为硬掩膜、对第一介质层300形成有效保护，以减少出现divot现象的可能性，从而可以提升产品良率、改善浅沟槽隔离结构的性能。
在一个实施例中，绝缘图案200和/或第一绝缘层400的材料为氮化物。
值得注意的是，绝缘图案200与第一绝缘层400的材料可以相同，也可以不同。在一个具体的实施方式中，设置绝缘图案200与第一绝缘层400的材料相同，以便于第一绝缘层400与绝缘图案200形成有效的硬掩膜，以对第一介质层300形成有效保护，以减少出现divot现象的可能性，从而可以提升产品良率、改善浅沟槽隔离结构的性能。
在一个实施例中，绝缘图案200的材料为氮化硅(SiN)或氮氧化硅(SiON)。
在一个具体的实施例中，可以仅选取绝缘图案200的材料为氮化硅(SiN)或氮氧化硅(SiON)；在另一个具体的实施例中，可以同时选取绝缘图案200和第一绝缘层400为氮化硅(SiN)或氮氧化硅(SiON).
在一个实施例中，第一介质层300和/或第二介质层500的材料为氧化物。
需要说明的是，第一介质层300在衬底100表面通过生长工艺制备，所以第一介质层300可以为衬底100的氧化物，示例性的，第一介质层300可以为氧化硅。
值得注意的是，由于第一介质层300在衬底100表面氧化制备，所以第一介质层300与衬底100的界面性能较好。
在制备第二介质层500时，可以在第一绝缘层400表面沉积一层氧化物，以形成第二介质层500。形成第二介质层500的方式可以根据需求进行设置，示例性的，形成第二介质层500的方法为采用高密度等离子体化学气相沉积工艺沉积所述绝缘材料，形成第二介质层500。
第二方面，本公开实施例还提供了一种浅沟槽隔离结构。请参考图2F所示出的结构，本公开实施例提供的一种浅沟槽隔离结构包括：
衬底100，衬底100具有浅沟槽120；
第一介质层300，位于衬底100的浅沟槽120的侧壁以及底面；
第一绝缘层400，位于第一介质层300背离衬底100一侧；
第二介质层500，位于第一绝缘层400背离第一介质层300一侧，第二介质层500填充满浅沟槽120；
绝缘图案200，至少位于浅沟槽120顶部的角部，绝缘图案200在衬底100的垂直投影覆盖位于浅沟槽120侧壁的第一介质层300在衬底100的垂直投影。
需要说明的是，本公开实施例提供的浅沟槽隔离结构中，绝缘图案200至衬底100的垂直投影覆盖位于浅沟槽120侧壁的第一介质层300，第一绝缘400形成于第一介质层300表面，则绝缘图案200与第一绝缘层400相连，且绝缘图案200与第一绝缘层400完全覆盖位于浅沟槽120侧壁以及底部的第一介质层300；在平坦化第二介质层500和第一绝缘层400时，覆盖绝缘图案200和部分第一绝缘层400可作为硬掩膜、对第一介质层300形成有效保护，以减少出现divot现象的可能性，从而可以提升产品良率、改善浅沟槽隔离结构的性能。
值得注意的是，本公开实施例提供的一种浅沟槽隔离结构还可采用上述第一方面中一种浅沟槽隔离结构的形成方法制备形成，具体不再赘述。
在一个实施例中，位于衬底100的表面的第一介质层300、位于浅沟槽120侧壁的第一绝缘层400以及第二介质层500的顶面，与绝缘图案200的顶面齐平。
需要说明的是，在制备时，以绝缘图案200的顶面位置限定平坦化过程中去除的膜层厚度，以保障绝缘图案200对位于浅沟槽120侧壁的第一介质层300的防护效果。
在一个实施例中，绝缘图案200的厚度为1mm～20mm。
需要说明的是，倘若设置绝缘图案200的厚度过小，会导致如图2F所示出的结构中，绝缘图案200覆盖第一介质层300的部分过薄，在平坦化过程中，可能无法有效保护第一介质层300，从而会导致“divot”现象发生；倘若设置绝缘图案200的厚度过大，会影响后续膜层制备的平坦度，甚至影响第二介质层500与衬底100之间的界面性能。因此，设置绝缘图案200的厚度为1mm～20mm时，可以较好的平衡以上两点问题。
在一个实施例中，绝缘图案200的宽度为1mm～10mm。
需要说明的是，倘若设置每个绝缘图案200的宽度过小，会导致如图2F所示出的结构中，绝缘图案200覆盖第一介质层300的部分尺寸过小，不能充分保护生长后的第一介质层300；倘若设置每个绝缘图案200的宽度过大，会导致生长的第一介质层300过厚，以匹配绝缘图案200的尺寸，或者，会导致绝缘图案200覆盖第一介质层300外的部分衬底100，影响第二介质层500与衬底100之间的界面性能。因此，设置每个绝缘图案200的宽度为1mm～10mm时，可以较好的平衡以上两点问题。
在一个实施例中，绝缘图案200和/或第一绝缘层400的材料为氮化物。
值得注意的是，绝缘图案200与第一绝缘层400的材料可以相同，也可以不同。在一个具体的实施方式中，设置绝缘图案200与第一绝缘层400的材料相同，以便于第一绝缘层400与绝缘图案200形成有效的硬掩膜，以对第一介质层300形成有效保护，以减少出现divot现象的可能性，从而可以提升产品良率、改善浅沟槽隔离结构的性能。
在一个实施例中，绝缘图案200的材料为氮化硅(SiN)或氮氧化硅(SiON)。
在一个具体的实施例中，可以仅选取绝缘图案200的材料为氮化硅(SiN)或氮氧化硅(SiON)；在另一个具体的实施例中，可以同时选取绝缘图案200和第一绝缘层400为氮化硅(SiN)或氮氧化硅(SiON).
在一个实施例中，第一介质层300和/或第二介质层500的材料为氧化物。
需要说明的是，第一介质层300可以在衬底100表面通过生长工艺制备，所以第一介质层300可以为衬底100的氧化物，示例性的，第一介质层300可以为氧化硅。
值得注意的是，由于第一介质层300在衬底100表面氧化制备，所以第一介质层300与衬底100的界面性能较好。
在制备第二介质层500时，可以在第一绝缘层400表面沉积一层氧化物，以形成第二介质层500。形成第二介质层500的方式可以根据需求进行设置，示例性的，形成第二介质层500的方法为采用高密度等离子体化学气相沉积工艺沉积所述绝缘材料，形成第二介质层500。
当然，本公开实施例还可以提供一种包含上述浅沟槽隔离结构的半导体。值得注意的是，由于浅沟槽隔离结构的隔离性能较好，所以可以提升半导体的结构性能。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和示例实施方式仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (15)
1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：
提供衬底，在所述衬底表面形成第一凹槽，在所述第一凹槽的至少一个角部形成绝缘图案；
沿所述第一凹槽继续刻蚀所述衬底，形成浅沟槽；
形成第一介质层，所述第一介质层至少覆盖所述浅沟槽的侧壁及底面；
在所述第一介质层上形成第一绝缘层，且所述第一绝缘层覆盖所述绝缘图案；
在所述第一绝缘层上形成第二介质层，且所述第二介质层填充所述浅沟槽；
平坦化所述第二介质层与所述第一绝缘层，形成所述浅沟槽隔离结构。
2.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，形成所述绝缘图案的方法包括：
在所述衬底一侧形成掩膜层，所述掩膜层具有镂空区域；
沿所述镂空区域刻蚀所述衬底形成初始凹槽；
沿所述初始凹槽横向刻蚀被所述掩膜层覆盖的所述衬底，形成延伸槽；
所述初始凹槽和所述延伸槽构成所述第一凹槽；
填充所述延伸槽，形成所述绝缘图案。
3.根据权利要求2所述的浅沟槽隔离结构的形成方法，其特征在于，填充所述延伸槽的方法包括：
形成第二绝缘层，所述第二绝缘层至少覆盖被所述第一凹槽暴露的所述衬底的表面，以及覆盖暴露出的所述掩膜层的表面；
去除部分所述第二绝缘层，位于所述延伸槽中的所述第二绝缘层形成所述绝缘图案。
4.根据权利要求3所述的浅沟槽隔离结构的形成方法，其特征在于，形成所述浅沟槽的方法包括：
以所述掩膜层和所述绝缘图案为掩模，刻蚀所述衬底，形成所述浅沟槽。
5.根据权利要求4所述的浅沟槽隔离结构的形成方法，其特征在于，形成所述绝缘图案的方法还包括：
在所述衬底一侧形成掩膜层之前，沉积氧化物材料于所述衬底表面，形成衬垫介质层。
6.根据权利要求2所述的浅沟槽隔离结构的形成方法，其特征在于，形成的所述初始凹槽的深度为1mm～20mm；形成的所述延伸槽的宽度为1mm-10mm。
7.根据权利要求1-6任一项所述的浅沟槽隔离结构的形成方法，其特征在于，形成所述第一介质层的方法包括：
使用原位水汽氧化或快速热氧化的方式，在所述衬底表面以及所述浅沟槽的侧壁、底面生长第一介质层。
8.根据权利要求1-6任一项所述的浅沟槽隔离结构的形成方法，其特征在于，平坦化所述第二介质层与所述第一绝缘层的方法包括：
采用化学机械抛光工艺平坦化所述第二介质层与所述第一绝缘层，直至露出位于所述衬底表面的所述第一介质层。
9.根据权利要求1-6任一项所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一介质层和/或所述第二介质层的材料为氧化物；所述绝缘图案和/或所述第一绝缘层的材料为氮化物。
10.根据权利要求9所述的浅沟槽隔离结构的形成方法，其特征在于，所述绝缘图案的材料为氮化硅或氮氧化硅。
11.一种浅沟槽隔离结构，其特征在于，包括：
衬底，所述衬底具有浅沟槽；
第一介质层，位于所述衬底的浅沟槽的侧壁以及底面；
第一绝缘层，位于所述第一介质层背离所述衬底一侧；
第二介质层，位于所述第一绝缘层背离所述第一介质层一侧，所述第二介质层填充满所述浅沟槽；
绝缘图案，至少位于所述浅沟槽顶部的角部，所述绝缘图案在所述衬底的垂直投影覆盖位于所述浅沟槽侧壁的所述第一介质层在所述衬底的垂直投影。
12.根据权利要求11所述的浅沟槽隔离结构，其特征在于，位于所述衬底的表面的所述第一介质层、位于所述浅沟槽侧壁的所述第一绝缘层以及所述第二介质层的顶面，与所述绝缘图案的顶面齐平。
13.根据权利要求12所述的浅沟槽隔离结构，其特征在于，所述绝缘图案的厚度为1mm～20mm，所述绝缘图案的宽度为1mm～10mm。
14.根据权利要求11至13任一项所述的浅沟槽隔离结构，其特征在于，所述绝缘图案和/或所述第一绝缘层包括氮化物；所述第一介质层和/或所述第二介质层包括氧化物。
15.根据权利要求14所述的浅沟槽隔离结构，其特征在于，所述绝缘图案的材料为氮化硅或氮氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210730363.5A CN115116934A (zh) | 2022-06-24 | 2022-06-24 | 一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210730363.5A CN115116934A (zh) | 2022-06-24 | 2022-06-24 | 一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115116934A true CN115116934A (zh) | 2022-09-27 |
Family
ID=83330555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210730363.5A Pending CN115116934A (zh) | 2022-06-24 | 2022-06-24 | 一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115116934A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115831722A (zh) * | 2023-01-09 | 2023-03-21 | 合肥新晶集成电路有限公司 | 半导体结构的制备方法 |
-
2022
- 2022-06-24 CN CN202210730363.5A patent/CN115116934A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115831722A (zh) * | 2023-01-09 | 2023-03-21 | 合肥新晶集成电路有限公司 | 半导体结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7413943B2 (en) | Method of fabricating gate of fin type transistor | |
| US6261923B1 (en) | Method to solve the dishing issue in CMP planarization by using a nitride hard mask for local inverse etchback and CMP | |
| JP5037766B2 (ja) | 半導体装置の製造方法 | |
| US8647949B2 (en) | Structure and method of fabricating a transistor having a trench gate | |
| CN115116934A (zh) | 一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
| US6828213B2 (en) | Method to improve STI nano gap fill and moat nitride pull back | |
| US20060154439A1 (en) | Method of fabricating semiconductor device | |
| JP2008004881A (ja) | 素子分離構造部の製造方法 | |
| CN112309977A (zh) | 半导体结构及其形成方法 | |
| US6344415B1 (en) | Method for forming a shallow trench isolation structure | |
| KR100629694B1 (ko) | 반도체 소자 제조 방법 | |
| US20050158963A1 (en) | Method of forming planarized shallow trench isolation | |
| KR100787344B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030050668A (ko) | 소자분리막의 형성 방법 | |
| JP2001210710A (ja) | 犠牲層を使用する浅いトレンチ分離の形成プロセス | |
| KR100909635B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR100567027B1 (ko) | 얕은 트렌치 아이솔레이션 구조를 사용하는 소자에서 험프특성을 최소화하는 방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| JP2012151491A (ja) | 半導体装置 | |
| CN116417405A (zh) | 半导体结构的形成方法 | |
| KR100829369B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20040054095A (ko) | 반도체 소자 제조 방법 | |
| KR20020054664A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20030095038A (ko) | 반도체 소자의 제조 방법 | |
| KR20030050683A (ko) | 반도체소자의 소자분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |