CN115101012A - 像素补偿电路、***和方法 - Google Patents

像素补偿电路、***和方法 Download PDF

Info

Publication number
CN115101012A
CN115101012A CN202210800449.0A CN202210800449A CN115101012A CN 115101012 A CN115101012 A CN 115101012A CN 202210800449 A CN202210800449 A CN 202210800449A CN 115101012 A CN115101012 A CN 115101012A
Authority
CN
China
Prior art keywords
transistor
control signal
voltage
capacitor
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210800449.0A
Other languages
English (en)
Inventor
高雪岭
谭仲齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Orende Microelectronics Technology Co ltd
Original Assignee
Beijing Orende Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Orende Microelectronics Technology Co ltd filed Critical Beijing Orende Microelectronics Technology Co ltd
Priority to CN202210800449.0A priority Critical patent/CN115101012A/zh
Publication of CN115101012A publication Critical patent/CN115101012A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供了一种像素补偿电路、***和方法，第一晶体管连接第一节点、第四晶体管至第七晶体管；第二晶体管连接第一控制信号、第一节点、复位电压；第三晶体管连接第二控制信号、第一电容、复位电压；第四晶体管连接第三控制信号、数据电压；第五晶体管连接第三控制信号、第一节点；第六晶体管连接第四控制信号；第七晶体管连接第四控制信号、发光器件；第八晶体管连接第一控制信号、发光器件、复位电压。该电路可以控制多个控制信号以形成不同的回路，在发光器件发光之前，补偿第一晶体管的阈值电压，使最终流经发光器件的电流与第一晶体管的阈值电压无关，从而可以消除因阈值电压漂移导致的AMOLED显示面板亮度不均、Mura等现象。

Description

像素补偿电路、***和方法
技术领域
本发明涉及集成电路技术领域，尤其是涉及一种像素补偿电路、***和方法。
背景技术
由于AMOLED(Active Matrix/Organic Light Emitting Diode，有源矩阵有机发光二极体)具有响应速度快、对比度高、视角广等特点，目前发展较为广泛。AMOLED显示面板采用独立的薄膜晶体管TFT(Thin Film Transistor)去控制每个像素，且对应每一像素都有一电容用于存储数据，让每一像素能维持在发光状态，但是，AMOLED显示面板的驱动机制中，OLED(Organic Light Emitting Diode，有源矩阵有机发光二极体)是基于流经其的电流大小控制发光的亮度，用作驱动的薄膜晶体管的电学参数将会直接影响到画面的显示效果，比如，由于制程的影响，每一像素中的薄膜晶体管的阈值电压Vth可能会出现漂移，此时提供相同的数据电压至这些像素，流经每一像素的OLED的电流仍然会有差异，导致AMOLED显示面板出现亮度不均、Mura(云纹)等现象。
发明内容
本发明的目的在于提供一种像素补偿电路、***和方法，以解决AMOLED显示面板的亮度不均、Mura等问题。
本发明提供的一种像素补偿电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电容、第二电容和发光器件；其中，第一电容的第一端和第二电容的第二端分别连接第一节点；第一晶体管的第一端连接第一节点，第二端分别与第五晶体管的第三端、第七晶体管的第三端连接，第一晶体管的第三端分别与第四晶体管的第二端、第六晶体管的第二端连接；第二晶体管的第一端连接第一控制信号，第二端连接第一节点，第三端连接复位电压；第三晶体管的第一端连接第二控制信号，第二端连接第一电容的第二端，第三晶体管的第三端连接复位电压；第四晶体管的第一端连接第三控制信号，第三端连接预设的数据电压；第五晶体管的第一端连接第三控制信号，第二端连接第一节点；第六晶体管的第一端连接第四控制信号，第三端连接电源的正极；第七晶体管的第一端连接第四控制信号，第二端连接发光器件的阳极，发光器件的阴极连接电源的负极；第八晶体管的第一端连接第一控制信号，第二端连接发光器件的阳极，第三端连接复位电压；第二电容的第一端连接电源的正极。
进一步的，每个晶体管均为PMOS薄膜晶体管；每个晶体管的第一端为该晶体管的栅极，第二端为该晶体管的漏极，第三端为该晶体管的源极；发光器件为发光二极管。
本发明提供的一种像素补偿***，包括：第一控制模块、第二控制模块、第三控制模块、第四控制模块、复位模块，以及上述任一项的像素补偿电路；第一控制模块、第二控制模块、第三控制模块、第四控制模块和复位模块分别与像素补偿电路连接；第一控制模块用于为像素补偿电路输出第一控制信号；第二控制模块用于为像素补偿电路输出第二控制信号；第三控制模块用于为像素补偿电路输出第三控制信号；第四控制模块用于为像素补偿电路输出第四控制信号；复位模块用于为像素补偿电路提供复位电压。
本发明提供的一种像素补偿方法，方法应用于如上述任一项的像素补偿电路；方法包括：当电路工作于复位阶段时，控制第一控制信号、第二控制信号和复位电压为低电平，第三控制信号和第四控制信号为高电平，以使第二晶体管、第三晶体管和第八晶体管导通，对第一电容、第二电容和发光器件进行复位。
进一步的，在复位阶段，第一节点、第一电容的第二端和发光器件的阳极的电位均为低电平的复位电压。
进一步的，方法还包括：当电路工作于数据写入阶段时，控制第三控制信号和复位电压为低电平，第一控制信号、第二控制信号、第四控制信号为高电平，以使第一晶体管、第四晶体管和第五晶体管导通，对第一电容和第二电容充电；当第一节点的电位达到第一电压时，控制第一晶体管关断，以停止对第一电容和第二电容充电。
进一步的，第一电压为数据电压和第一晶体管的阈值电压之和。
进一步的，方法还包括：当电路工作于数据更新阶段时，控制第二控制信号为低电平，第一控制信号、第三控制信号、第四控制信号和复位电压为高电平，以使第三晶体管导通，将第一节点的电位更新为第二电压；第一电容的第二端的电位为高电平的复位电压。
进一步的，第二电压按以下公式计算得到：
V2＝Vdata+Vth+(RES_N2-RES_N1)*C1/(C1+C2)；
其中，Vdata表示数据电压；Vth表示第一晶体管的阈值电压；RES_N2表示高电平的复位电压；RES_N1表示低电平的复位电压；C1表示第一电容的容值；C2表示第二电容的容值。
进一步的，方法还包括：当电路工作于发光阶段时，控制第四控制信号为低电平，第一控制信号、第二控制信号、第三控制信号和复位电压为高电平，以使第一晶体管、第六晶体管和第七晶体管导通，控制发光器件发光；其中，流经发光器件的电流基于数据电压、电源的正极电位和叠加电压分量计算得到；叠加电压分量为(RES_N2-RES_N1)*C1/(C1+C2)。
本发明提供的像素补偿电路、***和方法，第一晶体管的第一端连接第一节点，第二端分别与第五晶体管的第三端、第七晶体管的第三端连接，第一晶体管的第三端分别与第四晶体管的第二端、第六晶体管的第二端连接；第二晶体管的第一端连接第一控制信号，第二端连接第一节点，第三端连接复位电压；第三晶体管的第一端连接第二控制信号，第二端连接第一电容的第二端，第三晶体管的第三端连接复位电压；第四晶体管的第一端连接第三控制信号，第三端连接预设的数据电压；第五晶体管的第一端连接第三控制信号，第二端连接第一节点；第六晶体管的第一端连接第四控制信号，第三端连接电源的正极；第七晶体管的第一端连接第四控制信号，第二端连接发光器件的阳极，发光器件的阴极连接电源的负极；第八晶体管的第一端连接第一控制信号，第二端连接发光器件的阳极，第三端连接复位电压；第二电容的第一端连接电源的正极。该电路可以控制多个控制信号以形成不同的回路，在发光器件发光之前，补偿第一晶体管的阈值电压，使最终流经发光器件的电流与第一晶体管的阈值电压无关，从而可以消除因阈值电压漂移导致的AMOLED显示面板亮度不均、Mura等现象。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种像素补偿电路的示意图；
图2为本发明实施例提供的一种复位阶段的回路示意图；
图3为本发明实施例提供的一种时序控制示意图；
图4为本发明实施例提供的一种数据写入阶段的回路示意图；
图5为本发明实施例提供的一种数据更新阶段的回路示意图；
图6为本发明实施例提供的一种发光阶段的回路示意图。
具体实施方式
下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，由于制程的影响，AMOLED显示面板中，用作驱动的薄膜晶体管的阈值电压Vth可能会出现漂移，导致AMOLED显示面板出现亮度不均、Mura(云纹)等现象。基于此，本发明实施例提供了一种像素补偿电路、***和方法，以解决AMOLED显示面板的亮度不均、Mura(云纹)等问题，该技术可以应用于AMOLED产品中。
为便于对本实施例进行理解，首先对本发明实施例所公开的一种像素补偿电路进行详细介绍；如图1所示，包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第一电容C1、第二电容C2和发光器件；其中，第一电容C1的第一端和第二电容C2的第二端分别连接第一节点N1；
第一晶体管M1的第一端连接第一节点N1，第二端分别与第五晶体管M5的第三端、第七晶体管M7的第三端连接，第一晶体管M1的第三端分别与第四晶体管M4的第二端、第六晶体管M6的第二端连接。
上述晶体管通常为MOS管；如图1所示，该电路中包括8个MOS管，分别对应M1—M8，两个存储电容，分别为第一电容C1和第二电容C2，以及发光器件OLED；以晶体管为MOS管为例，上述第一端指的是MOS管的栅极(下同)，第二端指的是MOS管的漏极(下同)，第三端指的是MOS管的源极(下同)；具体的，如图1所示，第一晶体管M1的栅极连接第一节点N1，第一晶体管M1的漏极分别连接第五晶体管M5的源极和第七晶体管M7的源极；第一晶体管M1的源极分别连接第四晶体管M4的漏极和第六晶体管M6的漏极。
第二晶体管的第一端连接第一控制信号，第二端连接第一节点，第三端连接复位电压；如图1所示，第二晶体管M2的栅极连接P_Gate(n-1)，即第一控制信号，第二晶体管M2的漏极连接第一节点N1，源极连接复位电压RES_N；其中，第一控制信号可以是外部输入的控制信号；该复位电压可以是通过外部电路输入的电压。
第三晶体管的第一端连接第二控制信号，第二端连接第一电容的第二端，第三晶体管的第三端连接复位电压；如图1所示，第三晶体管M3的栅极连接Comp(n)，即第二控制信号，第三晶体管M3的漏极连接第一电容C1的第二端，第三晶体管M3的源极连接复位电压RES_N；其中，该第一控制信号通常也是外部电路输入的控制信号。
第四晶体管的第一端连接第三控制信号，第三端连接预设的数据电压；如图1所示，第四晶体管M4的栅极连接P_Gate(n)，即第三控制信号，第四晶体管M4的源极连接数据电压Vdata；其中，该第三控制信号通常也是外部电路输入的控制信号。
第五晶体管的第一端连接第三控制信号，第二端连接第一节点；如图1所示，第五晶体管M5的栅极连接P_Gate(n)，即第三控制信号，第五晶体管M5的漏极连接第一节点N1。
第六晶体管的第一端连接第四控制信号，第三端连接电源的正极；如图1所示，第六晶体管的栅极连接EM(n)，即第四控制信号，第六晶体管的源极连接电源正极ELVDD；其中，该第四控制信号通常也是外部电路输入的控制信号。
第七晶体管的第一端连接第四控制信号，第二端连接发光器件的阳极，发光器件的阴极连接电源的负极；如图1所示，第七晶体管M7的栅极连接EM(n)，即第四控制信号，第七晶体管M7的漏极连接发光器件的阳极，该发光器件的阴极连接电源负极ELVSS。
第八晶体管的第一端连接第一控制信号，第二端连接发光器件的阳极，第三端连接复位电压；第二电容的第一端连接电源的正极。如图1所示，第八晶体管M8的栅极连接P_Gate(n-1)，即第一控制信号，第八晶体管M8的漏极连接发光器件的阳极，第八晶体管M8的源极连接复位电压RES_N。电路中的第二电容的第一端连接电源的正极ELVDD。
在实际实现时，可以按时序为8个MOS管的栅极提供各自对应的控制信号，以形成不同的阶段对应的不同回路，通过不同的回路控制，可以对第一晶体管的阈值电压进行补偿。
上述像素补偿电路，第一晶体管的第一端连接第一节点，第二端分别与第五晶体管的第三端、第七晶体管的第三端连接，第一晶体管的第三端分别与第四晶体管的第二端、第六晶体管的第二端连接；第二晶体管的第一端连接第一控制信号，第二端连接第一节点，第三端连接复位电压；第三晶体管的第一端连接第二控制信号，第二端连接第一电容的第二端，第三晶体管的第三端连接复位电压；第四晶体管的第一端连接第三控制信号，第三端连接预设的数据电压；第五晶体管的第一端连接第三控制信号，第二端连接第一节点；第六晶体管的第一端连接第四控制信号，第三端连接电源的正极；第七晶体管的第一端连接第四控制信号，第二端连接发光器件的阳极，发光器件的阴极连接电源的负极；第八晶体管的第一端连接第一控制信号，第二端连接发光器件的阳极，第三端连接复位电压；第二电容的第一端连接电源的正极。该电路可以控制多个控制信号以形成不同的回路，在发光器件发光之前，补偿第一晶体管的阈值电压，使最终流经发光器件的电流与第一晶体管的阈值电压无关，从而可以消除因阈值电压漂移导致的AMOLED显示面板亮度不均、Mura等现象。
进一步的，每个晶体管均为PMOS薄膜晶体管；即本方案中，8个晶体管均为P沟道MOS管，且每个MOS管均为薄膜晶体管；每个晶体管的第一端为该晶体管的栅极，第二端为该晶体管的漏极，第三端为该晶体管的源极；即，第一端、第二端和第三端分别对应MOS管的栅极、漏极和源极。发光器件为发光二极管。
本发明实施例提供了一种像素补偿***，包括：第一控制模块、第二控制模块、第三控制模块、第四控制模块、复位模块，以及上述任一项的像素补偿电路；第一控制模块、第二控制模块、第三控制模块、第四控制模块和复位模块分别与像素补偿电路连接；第一控制模块用于为像素补偿电路输出第一控制信号；第二控制模块用于为像素补偿电路输出第二控制信号；第三控制模块用于为像素补偿电路输出第三控制信号；第四控制模块用于为像素补偿电路输出第四控制信号；复位模块用于为像素补偿电路提供复位电压。
在实际实现时，第一控制模块的输出端具体可以与像素补偿电路中的第二晶体管M2的栅极，以及第八晶体管M8的栅极连接，该第一控制模块可以按不同时序，输出高电平或低电平的第一控制信号，以控制第二晶体管M2、第八晶体管M8的导通或断开；上述第二控制模块的输出端具体可以与像素补偿电路中的第三晶体管的栅极连接，该第二控制模块可以按不同时序，输出高电平或低电平的第二控制信号，以控制第三晶体管M3的导通或断开；上述第三控制模块的输出端具体可以与像素补偿电路中的第四晶体管M4的栅极、第五晶体管M5的栅极连接，该第三控制模块可以按不同时序，输出高电平或低电平的第三控制信号，以控制第四晶体管M4、第五晶体管M5的导通或断开；上述第四控制模块的输出端具体可以与像素补偿电路中的第六晶体管M6的栅极和第七晶体管M7的栅极连接，该第四控制模块可以按不同时序，输出高电平或低电平的第四控制信号，以控制第六晶体管M6和第七晶体管M7的导通或断开；上述复位模块的输出端具体可以与像素补偿电路中的第二晶体管M2的源极、第三晶体管M3的源极和第八晶体管M8的源极连接，可以按不同时序，输出高电平或低电平的复位电压。
本发明实施例提供了一种像素补偿方法，该方法应用于上述任一项的像素补偿电路，方法包括：当电路工作于复位阶段时，控制第一控制信号、第二控制信号和复位电压为低电平，第三控制信号和第四控制信号为高电平，以使第二晶体管、第三晶体管和第八晶体管导通，对第一电容、第二电容和发光器件进行复位。
具体而言，导通的第二晶体管、第三晶体管、第八晶体管与第一电容、发光器件形成第一回路，其他晶体管关断，在该复位阶段，第一节点、第一电容的第二端和发光器件的阳极的电位均为低电平的复位电压。
参见图2所示的一种复位阶段的回路示意图，以及图3所示的一种时序控制示意图；该复位阶段的第一回路对应的阶段为T1时间对应的阶段，在T1时间阶段，P_Gate(n-1)、Comp(n)和RES_N均为低电平，P_Gate(n)和EM(n)为高电平，因此，第二晶体管M2、第三晶体管M3和第八晶体管M8打开，其他晶体管关闭；此时，第一电容C1和第二电容C2中的数据复位，发光器件OLED的阳极电压复位，其中，第一电容C1和第二电容C2所连接的节点N1(对应上述第一节点)的电位被复位为低电平，该节点N1还与第一晶体管M1的栅极连接，节点N4即发光器件OLED的阳极被复位为低电平；即N1、N2、N4节点电压都为RES_N1(即低电平的RES_N)，如表1所示，在该T1时间阶段，完成对发光器件OLED阳极以及第一电容C1和第二电容C2的复位工作。
表1
ITEM 电压
N1 RES_N1
N2 RES_N1
N4 RES_N1
方法还包括：当电路工作于数据写入阶段时，控制第三控制信号和复位电压为低电平，第一控制信号、第二控制信号、第四控制信号为高电平，以使第一晶体管、第四晶体管和第五晶体管导通，对第一电容和第二电容充电；当第一节点的电位达到第一电压时，控制第一晶体管关断，以停止对第一电容和第二电容充电。
具体而言，导通的第一晶体管、第四晶体管和第五晶体管形成第二回路，其他晶体管关断；通过该数据写入阶段，第一节点的电位所达到的第一电压为数据电压和第一晶体管的阈值电压之和。
参见图4所示的一种数据写入阶段的回路示意图，结合图3，该数据写入阶段的第二回路对应的阶段为T2时间对应的阶段，在T2时间阶段，P_Gate(n)和RES_N均为低电平，P_Gate(n-1)、Comp(n)和EM(n)均为高电平，因此，第一晶体管M1、第四晶体管M4和第五晶体管M5打开，其他晶体管关闭，在该T2时间阶段，数据电压Vdata通过第四晶体管M4、第一晶体管M1和第五晶体管M5对节点N1进行充电，直至节点N1电压充电到Vdata+Vth_M1时，第一晶体管M1关闭，停止对电容C1和电容C2充电，其中，Vth_M1表示第一晶体管M1的阈值电压；通过此阶段后，节点N1的电压为Vdata+Vth，节点N2的电压为RES_N1，如表2所示，其中，节点N2对应电容C1的第二端。
表2
ITEM 电压
N1 Vdata+Vth
N2 RES_N1
方法还包括：当电路工作于数据更新阶段时，控制第二控制信号为低电平，第一控制信号、第三控制信号、第四控制信号和复位电压为高电平，以使第三晶体管导通，将第一节点的电位更新为第二电压；第一电容的第二端的电位为高电平的复位电压。
具体而言，导通的第三晶体管与第一电容和第二电容形成第三回路，其他晶体管关断。
参见图5所示的一种数据更新阶段的回路示意图，结合图3，该数据更新阶段的第三回路对应的阶段为T3时间对应的阶段，在T3时间阶段，Comp(n)为低电平，P_Gate(n-1)、P_Gate(n)、EM(n)和RES_N为高电平，因此，第三晶体管M3打开；此阶段，外部输入的RES_N的电压由RES_N1(低电平)变化为RES_N2(高电平)，由于电容两端电荷不能突变，因此，RES_N电压的变化量RES_N2-RES_N1通过电容C1和电容C2叠加到节点N1，在该数据更新阶段，节点N1的电位被更新为数据电压、阈值电压和叠加电压分量之和，其中，叠加电压分量即为(RES_N2-RES_N1)*C1/(C1+C2)。
通过上述T3时间阶段，即经过第三回路，如表3所示，节点N2的电压为RES_N2，节点N1的电压，即上述第二电压按以下公式计算得到：
V2＝Vdata+Vth+(RES_N2-RES_N1)*C1/(C1+C2)；
其中，Vdata表示数据电压；Vth表示第一晶体管的阈值电压；RES_N2表示高电平的复位电压；RES_N1表示低电平的复位电压；C1表示第一电容的容值；C2表示第二电容的容值。
表3
ITEM 电压
N1 Vdata+Vth+(RES_N2-RES_N1)*C1/(C1+C2)
N2 RES_N2
方法还包括：当电路工作于发光阶段时，控制第四控制信号为低电平，第一控制信号、第二控制信号、第三控制信号和复位电压为高电平，以使第一晶体管、第六晶体管和第七晶体管导通，控制发光器件发光；其中，流经发光器件的电流基于数据电压、电源的正极电位和叠加电压分量计算得到；叠加电压分量为(RES_N2-RES_N1)*C1/(C1+C2)。。
具体而言，导通的第一晶体管、第六晶体管、第七晶体管与发光器件形成第四回路。
参见图6所示的一种发光阶段的回路示意图，结合图3，该发光阶段的第四回路对应的阶段为T4时间对应的阶段，在T4时间阶段，EM(n)为低电平，P_Gate(n-1)、P_Gate(n)、Comp(n)和RES_N均为高电平，因此，第一晶体管M1、第六晶体管M6和第七晶体管M7打开，发光器件OLED中流过电流，完成发光；其中，流过该发光器件OLED中的电流与上述数据电压、电源的正极电位和叠加电压分量有关，与晶体管的阈值电压Vth无关。
根据MOS管饱和区电流公式可以得到如下结果：
IOLED∝(Vgs-Vth)2；
其中，Vgs表示第一晶体管的栅极相对于源极的电压；Vth表示第一晶体管的阈值电压。
IOLED∝[Vdata+Vth+(RES_N2-RES_N1)*C1/(C1+C2)-ELVDD-Vth]2；
具体的，流经发光器件的电流按以下公式计算得到：
IOLED＝WCoxμ/2L*[Vdata-ELVDD+(RES_N2-RES_N1)*C1/(C1+C2)]2；
其中，W表示薄膜晶体管的栅极宽度；Cox表示栅极氧化层的单位电容大小；μ表示载子迁移率；L表示薄膜晶体管的栅极长度；Vdata表示数据电压；ELVDD表示电源的正极电位；RES_N2表示高电平的复位电压；RES_N1表示低电平的复位电压；C1表示第一电容的容值；C2表示第二电容的容值。
如表4所示，节点N1、节点N2和节点N3的电压分别如下：
表4
ITEM 电压
N1 Vdata+Vth+(RES_N2-RES_N1)*C1/(C1+C2)
N2 RES_N2
N3 ELVDD
从上述结果可以看出，第一晶体管的阈值电压Vth被抵消掉，流经发光器件OLED的驱动电流与Vth无关，因此，消除了由于Vth不一致带来的发光器件OLED显示亮度和画面不均的现象。
以上仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其他不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种像素补偿电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电容、第二电容和发光器件；其中，所述第一电容的第一端和所述第二电容的第二端分别连接第一节点；
所述第一晶体管的第一端连接所述第一节点，第二端分别与所述第五晶体管的第三端、所述第七晶体管的第三端连接，所述第一晶体管的第三端分别与所述第四晶体管的第二端、所述第六晶体管的第二端连接；
所述第二晶体管的第一端连接第一控制信号，第二端连接所述第一节点，第三端连接复位电压；
所述第三晶体管的第一端连接第二控制信号，第二端连接所述第一电容的第二端，所述第三晶体管的第三端连接所述复位电压；
所述第四晶体管的第一端连接第三控制信号，第三端连接预设的数据电压；
所述第五晶体管的第一端连接所述第三控制信号，第二端连接所述第一节点；
所述第六晶体管的第一端连接第四控制信号，第三端连接电源的正极；
所述第七晶体管的第一端连接所述第四控制信号，第二端连接所述发光器件的阳极，所述发光器件的阴极连接所述电源的负极；
所述第八晶体管的第一端连接所述第一控制信号，第二端连接所述发光器件的阳极，第三端连接所述复位电压；
所述第二电容的第一端连接所述电源的正极。
2.根据权利要求1所述的电路，其特征在于，每个所述晶体管均为PMOS薄膜晶体管；每个所述晶体管的第一端为该晶体管的栅极，第二端为该晶体管的漏极，第三端为该晶体管的源极；
所述发光器件为发光二极管。
3.一种像素补偿***，其特征在于，包括：第一控制模块、第二控制模块、第三控制模块、第四控制模块、复位模块，以及权利要求1-2任一项所述的像素补偿电路；所述第一控制模块、所述第二控制模块、所述第三控制模块、所述第四控制模块和所述复位模块分别与所述像素补偿电路连接；
所述第一控制模块用于为所述像素补偿电路输出第一控制信号；
所述第二控制模块用于为所述像素补偿电路输出第二控制信号；
所述第三控制模块用于为所述像素补偿电路输出第三控制信号；
所述第四控制模块用于为所述像素补偿电路输出第四控制信号；
所述复位模块用于为所述像素补偿电路提供复位电压。
4.一种像素补偿方法，其特征在于，所述方法应用于如权利要求1-2任一项所述的像素补偿电路；所述方法包括：
当所述电路工作于复位阶段时，控制所述第一控制信号、所述第二控制信号和所述复位电压为低电平，所述第三控制信号和所述第四控制信号为高电平，以使所述第二晶体管、所述第三晶体管和所述第八晶体管导通，对所述第一电容、所述第二电容和所述发光器件进行复位。
5.根据权利要求4所述的方法，其特征在于，在所述复位阶段，所述第一节点、所述第一电容的第二端和所述发光器件的阳极的电位均为所述低电平的复位电压。
6.根据权利要求4所述的方法，其特征在于，所述方法还包括：
当所述电路工作于数据写入阶段时，控制所述第三控制信号和所述复位电压为低电平，所述第一控制信号、所述第二控制信号、所述第四控制信号为高电平，以使所述第一晶体管、所述第四晶体管和所述第五晶体管导通，对所述第一电容和所述第二电容充电；当所述第一节点的电位达到第一电压时，控制所述第一晶体管关断，以停止对所述第一电容和所述第二电容充电。
7.根据权利要求6所述的方法，其特征在于，所述第一电压为所述数据电压和第一晶体管的阈值电压之和。
8.根据权利要求4所述的方法，其特征在于，所述方法还包括：当所述电路工作于数据更新阶段时，控制所述第二控制信号为低电平，所述第一控制信号、所述第三控制信号、所述第四控制信号和所述复位电压为高电平，以使所述第三晶体管导通，将所述第一节点的电位更新为第二电压；所述第一电容的第二端的电位为所述高电平的复位电压。
9.根据权利要求8所述的方法，其特征在于，所述第二电压按以下公式计算得到：
V2＝Vdata+Vth+(RES_N2-RES_N1)*C1/(C1+C2)；
其中，Vdata表示所述数据电压；Vth表示所述第一晶体管的阈值电压；RES_N2表示所述高电平的复位电压；RES_N1表示低电平的复位电压；C1表示所述第一电容的容值；C2表示所述第二电容的容值。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：当所述电路工作于发光阶段时，控制所述第四控制信号为低电平，所述第一控制信号、所述第二控制信号、所述第三控制信号和所述复位电压为高电平，以使所述第一晶体管、所述第六晶体管和所述第七晶体管导通，控制所述发光器件发光；其中，流经所述发光器件的电流基于所述数据电压、电源的正极电位和叠加电压分量计算得到；所述叠加电压分量为(RES_N2-RES_N1)*C1/(C1+C2)。
CN202210800449.0A 2022-07-06 2022-07-06 像素补偿电路、***和方法 Pending CN115101012A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210800449.0A CN115101012A (zh) 2022-07-06 2022-07-06 像素补偿电路、***和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210800449.0A CN115101012A (zh) 2022-07-06 2022-07-06 像素补偿电路、***和方法

Publications (1)

Publication Number Publication Date
CN115101012A true CN115101012A (zh) 2022-09-23

Family

ID=83295917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210800449.0A Pending CN115101012A (zh) 2022-07-06 2022-07-06 像素补偿电路、***和方法

Country Status (1)

Country Link
CN (1) CN115101012A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180005569A1 (en) * 2015-03-31 2018-01-04 Boe Technology Group Co., Ltd. Pixel circuit, driving method therefor, and display device
CN108053792A (zh) * 2018-01-19 2018-05-18 昆山国显光电有限公司 一种像素电路及其驱动方法、显示装置
CN111048044A (zh) * 2019-12-31 2020-04-21 南华大学 电压编程型amoled像素驱动电路及其驱动方法
WO2020087587A1 (zh) * 2018-10-29 2020-05-07 武汉华星光电技术有限公司 像素驱动电路及显示装置
CN111613180A (zh) * 2020-05-18 2020-09-01 武汉华星光电半导体显示技术有限公司 Amoled像素补偿驱动电路、方法及显示面板
CN113487996A (zh) * 2021-07-22 2021-10-08 上海闻泰信息技术有限公司 像素驱动电路、显示面板及显示设备
CN114038413A (zh) * 2021-11-30 2022-02-11 Tcl华星光电技术有限公司 像素驱动方法及显示面板
CN217902697U (zh) * 2022-07-06 2022-11-25 北京欧铼德微电子技术有限公司 像素补偿电路和***

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180005569A1 (en) * 2015-03-31 2018-01-04 Boe Technology Group Co., Ltd. Pixel circuit, driving method therefor, and display device
CN108053792A (zh) * 2018-01-19 2018-05-18 昆山国显光电有限公司 一种像素电路及其驱动方法、显示装置
WO2020087587A1 (zh) * 2018-10-29 2020-05-07 武汉华星光电技术有限公司 像素驱动电路及显示装置
CN111048044A (zh) * 2019-12-31 2020-04-21 南华大学 电压编程型amoled像素驱动电路及其驱动方法
CN111613180A (zh) * 2020-05-18 2020-09-01 武汉华星光电半导体显示技术有限公司 Amoled像素补偿驱动电路、方法及显示面板
CN113487996A (zh) * 2021-07-22 2021-10-08 上海闻泰信息技术有限公司 像素驱动电路、显示面板及显示设备
CN114038413A (zh) * 2021-11-30 2022-02-11 Tcl华星光电技术有限公司 像素驱动方法及显示面板
CN217902697U (zh) * 2022-07-06 2022-11-25 北京欧铼德微电子技术有限公司 像素补偿电路和***

Similar Documents

Publication Publication Date Title
CN109887466B (zh) 像素驱动电路及方法、显示面板
US10565933B2 (en) Pixel circuit, driving method thereof, array substrate, display device
CN108847186B (zh) 像素电路及其驱动方法、显示面板及显示装置
CN109285503B (zh) 像素电路、像素阵列、显示装置和驱动方法
US9548024B2 (en) Pixel driving circuit, driving method thereof and display apparatus
US20160358547A1 (en) Pixel circuit, pixel, amoled display device comprising same and driving method thereof
CN109166528B (zh) 像素电路及其驱动方法
US20190228708A1 (en) Pixel circuit, pixel driving method and display device
JP2020518023A (ja) 表示パネル、画素駆動回路及びその駆動方法
CN110610683B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN110556076B (zh) 像素电路、驱动方法及显示装置
CN108389551B (zh) 一种像素电路及其驱动方法、显示装置
CN112102778A (zh) 像素电路及其驱动方法、显示基板和显示装置
CN111063304A (zh) 一种像素驱动电路及其驱动方法、阵列基板、显示装置
KR102484380B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
CN109389937B (zh) 一种像素电路、显示装置及像素电路的驱动方法
CN116386542A (zh) 显示装置
CN217902697U (zh) 像素补偿电路和***
CN217902696U (zh) 像素补偿电路和***
CN116386541B (zh) 显示驱动电路、显示驱动方法及显示面板
CN109256088B (zh) 像素电路、显示面板、显示装置和像素驱动方法
CN109036270B (zh) 像素电路、像素驱动方法和显示装置
CN111462698A (zh) 一种像素驱动电路、显示面板及显示装置
KR101699045B1 (ko) 유기 전계발광 표시장치 및 그의 구동방법
CN111613179B (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination